JP5084492B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5084492B2
JP5084492B2 JP2007334741A JP2007334741A JP5084492B2 JP 5084492 B2 JP5084492 B2 JP 5084492B2 JP 2007334741 A JP2007334741 A JP 2007334741A JP 2007334741 A JP2007334741 A JP 2007334741A JP 5084492 B2 JP5084492 B2 JP 5084492B2
Authority
JP
Japan
Prior art keywords
insulating film
film
high dielectric
hfo
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007334741A
Other languages
English (en)
Other versions
JP2008244428A (ja
Inventor
權 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008244428A publication Critical patent/JP2008244428A/ja
Application granted granted Critical
Publication of JP5084492B2 publication Critical patent/JP5084492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体素子の製造方法に関するものであり、特に、キャパシタンス等価厚（Capacitance Equivalent Thickness；ＣＥＴ）及び漏洩電流（leakage current）特性を向上させることができる半導体素子の製造方法に関するものである。
一般に、非揮発性メモリ素子は、電源供給が遮断されても格納されたデータを維持する。このような非揮発性メモリ素子のうち、フラッシュメモリ素子の単位セルは、半導体基板の活性領域上にトンネル絶縁膜、フローティングゲート（浮遊ゲート）、誘電体膜及びコントロールゲート（制御ゲート）が順次積層されて形成され、外部からコントロールゲート電極に印加される電圧がフローティングゲートにカップリングされながらデータを格納することができる。従って、短時間内に、そして低いプログラム電圧でデータを格納するためには、コントロールゲート電極に印加された電圧対比フローティングゲートに誘起される電圧の比、即ち、カップリング比が大きくなければならない。ここで、カップリング比は、トンネル絶縁膜と誘電体膜の静電容量の和に対する誘電体膜の静電容量の比で示され得る。
従来のフラッシュメモリ素子は、フローティングゲートとコントロールゲートを離隔させるための誘電体膜としてＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２（Oxide-Nitride-Oxide；ＯＮＯ）の構造を主に用いたが、最近は、素子の高集集積化により誘電体膜の膜厚が減少するにつれてトンネリングによる漏洩電流（leakage）が増加し、これにより素子の信頼性が低下する問題が発生している。
上述した問題を解決するために、最近、誘電体膜に代替することができる新たな物質としてＳｉＯ２またはＳｉ３Ｎ４に比べて相対的に誘電率が高い金属酸化物である高誘電膜（high-k）の開発が活発に進行している。即ち、誘電率が高ければ、同一のキャパシタンスを出すのに必要な物理的な厚さを増やすことができるため、均一の等価酸化膜厚（Equivalent Oxide Thickness；ＥＯＴ）でＳｉＯ２よりも漏洩電流特性を向上させることができる。
しかし、高誘電物質（high-k）への全面的な交替は、カップリング比を合せるのに困難があるため、既存のＯＮＯ構造から窒化膜のみを高誘電物質に交替する研究が活発に進行中であり、近来はアミド前駆体のうち、テトラキスエチルメチルアミノハフニウム（Tetrakis（ethylmethylamino）hafnium；Ｈｆ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４，Ｈｆ（ＮＥｔＭｅ）４；以下「ＴＥＭＡＨ」と称する）を前駆体として形成されたハフニウム酸化膜（ＨｆＯ２）及びテトラキスエチルメチルアミノジルコニウム（Tetrakis（ethylmethylamino）zirconium；Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４，Ｚｒ（ＮＥｔＭｅ）４；以下「ＴＥＭＡＺ」と称する）を前駆体として形成されたジルコニウム酸化膜（ＺｒＯ２）などの高誘電物質（high-k）を含むＯＫＯ（ここで、「Ｋ」は「high-k」を意味する）構造の誘電体膜を形成している。この時、誘電定数が比較的大きいＨｆＯ２（ε＝２５）またはＺｒＯ２（ε＝２５）はキャパシタンスの確保は優れるが、降伏電界強度が低く反復的な電気的衝撃に脆弱であるため、キャパシタの耐久性が落ちる問題があり、漏洩電流特性に優れるＡｌ２Ｏ３を用いたＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層構造が提案された。この場合、高誘電物質（high-k）は薄膜厚及び組成の調節が容易であり、ステップカバレッジ（stepcoverage）特性に優れた原子層蒸着（Atomic Layer Deposition；ＡＬＤ）法を用い、主に、非晶質状態のラミネート形態で蒸着するが、ＴＥＭＡＨ及びＴＥＭＡＺのような既存のＨｆまたはＺｒの前駆体は、分解温度及び高温での蒸気圧が低いため、３００℃付近の低温で蒸着している。
しかし、低温で原子層蒸着法を用い、ラミネート方式で高誘電物質の蒸着を進行すれば、結局、後続の工程で高温のアニーリング過程を通じて混合物（mixtureまたはcomposite）の形態となり、非晶質ラミネートが結晶質に変化しながら結晶粒界通路（grain boundary path）による漏洩電流の劣化が発生し、高電界での漏洩電流特性が満たされていないため、これに対する対策が急がれている。
本発明の目的は、４００℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供することにある。
上述したように、本発明は次のような効果がある。
第一に、４５０℃〜５００℃の高温で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質高誘電絶縁膜を形成することにより、後続のアニーリング工程時に高誘電絶縁膜の結晶化度を下げることにより、結晶粒界通路を減少させ、キャパシタンス等価厚（ＣＥＴ）及び漏洩電流特性を向上させて信頼性高い素子を製作することができる。
第二に、ＨｆＯ ２ の高誘電絶縁膜が新たな前駆体を用いて４５０℃以上の原子層蒸着法により蒸着が可能になることにより、高密度を有する非晶質高誘電絶縁膜を形成することにより、高誘電絶縁膜の密度をさらに高めて薄膜の電気的特性を向上させることができる。
第三に、最小の工程変更を通じて製造費用を節減しながら素子が要求する電気的な特性を確保することができる。
以下、添付した図面を参照し、本発明に係る半導体素子の製造方法の好適な実施形態として、フラッシュメモリ素子の製造方法について図面を参照して詳細に説明する。
図１Ａ〜図１Ｃは、本実施形態によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。
図１Ａに示すように、第１の絶縁膜110、第１の導電膜120及び第２の絶縁膜130を含む下部膜が形成された半導体基板100が提供される。ここで、第１の絶縁膜110は、ＮＡＮＤフラッシュ素子のトンネル絶縁膜、キャパシタ製造工程では下部の層間絶縁膜として用いるためにシリコン酸化膜（ＳｉＯ２）で形成することができ、この場合、酸化（oxidation）工程または化学気相蒸着（Chemical Vapor Deposition；ＣＶＤ）方法（例えば、低圧化学気相蒸着（Low Pressure ＣＶＤ）方法）により形成することができる。
第１の導電膜120は、ＮＡＮＤフラッシュ素子のフローティングゲートとして用いられるか、またはキャパシタの下部電極として用いるために形成され、ドープトポリシリコン膜（doped polysilicon layer）、金属膜またはこれらの積層膜として形成されることができる。望ましくは、第１の導電膜120はドープトポリシリコン膜で形成される。第１の導電膜120は、ＣＶＤ方法で形成されることができ、望ましくは、ＬＰＣＶＤ方法を用いて５００Å〜２０００Åの厚さで形成される。この時、第１の導電膜120は、素子分離膜（図示せず）と並んだ方向にパターニングされて形成される。
また、第２の絶縁膜130は、ＮＡＮＤフラッシュ素子のフローティングゲートとコントロールゲートとの間の誘電体膜の下部酸化膜、キャパシタ製造工程では、キャパシタの下部電極とキャパシタの上部電極との間の層間絶縁膜として用いるために形成され、望ましくは、ＨＴＯ（High Temperature Oxide）酸化膜で形成することができ、この場合、ＣＶＤ方法（例えば、ＬＰＣＶＤ方法）を用いて１０Å〜５０Åの厚さで形成されることができる。
図１Ｂを参照すれば、第２の絶縁膜130上に高誘電絶縁膜（high-k）140を形成する。高誘電絶縁膜140は、下記の一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体（precursor）を用いて４００℃〜５００℃、望ましくは４５０℃〜５００℃の原子層蒸着（Atomic Layer Deposition；ＡＬＤ）法により形成するが、原子層蒸着法の単位サイクルを適切に変形して下記の三つの形態の膜で形成することができる。一方、下記一般式からなる化１式〜化６式で示されたＨｆまたはＺｒの新たな前駆体の蒸着温度については後述する。
第一に、高誘電絶縁膜140は、非晶質ハフニウム酸化膜（ＨｆＯ２）または非晶質ジルコニウム酸化膜（ＺｒＯ２）で形成する。この時、高誘電絶縁膜140をＨｆＯ２で形成する場合、ＨｆＯ２は下記一般式からなる化１式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、下記一般式からなる化２式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３及び下記一般式からなる化３式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ２ＣＨ３）］［Ｎ（ＣＨ３）（ＣＨ２ＣＨ３）］３のいずれか一つの前駆体（precursor）を用いて４００℃〜５００℃の原子層蒸着（ＡＬＤ）法を通じて非晶質状態で形成する。望ましくは、高誘電絶縁膜140をＨｆＯ２で形成する場合、下記一般式からなる化１式〜化３式で示された物質のいずれか一つの前駆体を用いて４５０℃〜５００℃の原子層蒸着（ＡＬＤ）法を通じて非晶質状態で形成する。この時、ＨｆＯ２は４０Å〜５００Åの厚さで形成する。
次に、高誘電絶縁膜140をＺｒＯ２で形成する場合、ＺｒＯ２は下記一般式からなる化４式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、下記一般式からなる化５式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３及び下記一般式からなる化６式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ２ＣＨ３）］［Ｎ（ＣＨ３）（ＣＨ２ＣＨ３）］３のいずれか一つの前駆体（precursor）を用いて４００℃〜５００℃の原子層蒸着法を通じて非晶質状態で形成する。望ましくは、高誘電絶縁膜140をＺｒＯ２で形成する場合、下記一般式からなる化４式〜化６式で示された物質のいずれか一つの前駆体を用いて４５０℃〜５００℃の原子層蒸着（ＡＬＤ）法を通じて非晶質状態で形成する。この時、ＺｒＯ２は４０Å〜５００Åの厚さで形成する。
図２は本発明に適用される前駆体（precursor）の分解温度及び分解温度による前駆体の残留量を示したグラフであり、図３は本発明に適用される前駆体の温度による蒸気圧を示したグラフである。
図２を参照すれば、線（c）；Ｈｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、線（d）；Ｈｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３のように上記一般式からなる化１式及び化２式で示されたハフニウム（Ｈｆ）の前駆体は、線（a）；Ｈｆ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、線（b）；Ｈｆ［Ｎ（ＣＨ３）２］４である既存のアミド前駆体（Amide precursor）に比べて分解温度が１００℃程度高く、分解温度による前駆体の残留量も相対的に低い特性を有する。従って、上記一般式からなる化１式及び化２式で示されたＨｆの前駆体は４００℃以上の温度で蒸着が可能である。
ここで、線（a）はTetrakis（ethylmethylamino）hafnium，Ｈｆ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４，Ｈｆ（ＮＥｔＭｅ）４ （以下「ＴＥＭＡＨ」と称する）、線（b）はTetrakis（dimethylamino）hafnium，Ｈｆ［Ｎ（ＣＨ３）２］４，Ｈｆ（ＮＭｅ２）４ （以下「ＴＤＭＡＨ」と称する）、線（c）はＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、線（d）はＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３であり、ハフニウム（Ｈｆ）の前駆体を示す。
一方、図示してはいないが、上記一般式からなる化３式〜化６式で示されたハフニウム（Ｈｆ）またはジルコニウム（Ｚｒ）の前駆体も上述した図２中の線（c）、線（d）に示したＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２及びＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３のハフニウム（Ｈｆ）前駆体と同様にＴＥＭＡＨ及びＴＤＭＡＨのような既存のアミド前駆体に比べて分解温度が１００℃程度高く、分解温度による前駆体の残留量も相対的に低い特性を有する。従って、上記一般式からなる化３式〜化６式で示されたＨｆまたはＺｒの前駆体４００℃以上の温度で蒸着が可能である。
つぎに、図３に示すように、線（g）；Ｈｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、線（h）；Ｈｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３のように上記一般式からなる化１式及び化２式で示されたハフニウム（Ｈｆ）の前駆体は、線（e）；Ｈｆ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、線（f）；Ｈｆ［Ｎ（ＣＨ３）２］４である既存のアミド前駆体（Amide precursor）に比べて高温での蒸気圧が相対的に高い特性を有する。これにより、本発明に適用される上記一般式からなる化１式及び化２式で示されたＨｆの前駆体は、揮発性が強く、高温で蒸着しにくいため、４００℃以上の温度で蒸着が可能である。
一方、図示していないが、上記一般式からなる化３式〜化６式で示されたハフニウム（Ｈｆ）またはジルコニウム（Ｚｒ）の前駆体も上述した図３中の線（g）、線（h）に示したＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２及びＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３のハフニウム（Ｈｆ）前駆体と同様にＴＥＭＡＨ及びＴＤＭＡＨのような既存のアミド前駆体に比べて高温での蒸気圧が相対的に高い特性を有する。従って、上記一般式からなる化３式〜化６式で示されたＨｆまたはＺｒの前駆体も揮発性が強く、高温で蒸着しにくいため、４００℃以上の温度で蒸着が可能である。
上述したように、上記一般式からなる化１式〜化６式で示されたＨｆまたはＺｒの前駆体は、ＴＥＭＡＨ及びＴＤＭＡＨのような既存のアミド前駆体に比べて相対的に分解温度が１００℃以上高いだけでなく高温での蒸気圧が高いため、これを用いてＨｆＯ２またはＺｒＯ２を形成する場合、既存のアミド前駆体を用いるより４００℃以上の高温で蒸着が可能になる。この時、形成される非晶質高誘電絶縁膜の密度を高めるために、ＨｆＯ２またはＺｒＯ２は分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４５０℃〜５００℃の高温で蒸着することがより望ましい。
一般に、原子層蒸着（ＡＬＤ）法は、金属前駆体ソースと反応ガスを同時に注入せずに、それぞれ注入し、その間にパージ（Purge）工程を挿入することにより、吸着と脱着反応を用いる。
図４は、単一層の高誘電絶縁膜に適用される原子層蒸着（ＡＬＤ）法を説明するために示した図面であり、これを参照し、本発明による第一の形態の高誘電絶縁膜形成のための原子層蒸着（ＡＬＤ）法を簡略に説明する。
図４を参照すれば、単一層の高誘電絶縁膜に適用される原子層蒸着（ＡＬＤ）法は、大きく、（a）金属前駆体ソース注入段階、（b）パージ段階及び（c）反応ガス注入段階に分類され、具体的には、上記一般式からなる化１式〜化６式で示された物質のいずれか一つを金属前駆体ソースとして（1）注入した後に（2）パージし、（3）３００℃〜６００℃のウエハ温度で反応ガスとしてＨ２Ｏ、Ｏ３ガスまたはＯ２プラズマを注入した後に（4）パージする。ここで、金属前駆体ソースの注入、パージ、反応ガスの注入及びパージからなる（1）〜（4）の過程を単位サイクルＡと定義し、所定の膜を形成するために単位サイクルＡを反復して実施する。この時、単位サイクルＡの回数（蒸着回数）を調節し、全体高誘電絶縁膜の厚さが４０Å〜５００Åになるように形成する。ここで、パージガスとしては窒素（Ｎ２）及びアルゴン（Ａｒ）を用いてＣＶＤ反応を防いで膜質に優れた高密度の非晶質のＨｆＯ２及びＺｒＯ２を形成する。
このように、ＨｆＯ２またはＺｒＯ２の単一層からなる高誘電絶縁膜140は、分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を用いて形成するため、高密度を有する非晶質状態で形成される。
このように、４００℃〜５００℃の高温、望ましくは、４５０℃〜５００℃の高温でＨｆＯ２またはＺｒＯ２の高誘電絶縁膜140を蒸着する場合、高密度の非晶質薄膜で蒸着されるだけでなく、後続の工程で７００℃〜１０００℃の高温でアニーリング工程が実施されても、既存の３００℃付近で高誘電絶縁膜を蒸着した場合に比べて高誘電絶縁膜140の結晶化があまり進行されないことにより、結晶粒界通路（grain boundary path）を減少させてＣＥＴ及び漏洩電流特性を向上させることができる。
第二に、高誘電絶縁膜140は、非晶質のＨｆＯ２／Ａｌ２Ｏ３または非晶質のＺｒＯ２／Ａｌ２Ｏ３を交互に積層し、レイヤバイレイヤ（layer by layer）の概念で積層されたラミネートの形態で形成する。
この時、高誘電絶縁膜140内でそれぞれのＨｆＯ２、ＺｒＯ２及びＡｌ２Ｏ３は、１０Å〜３０Åの厚さで形成するが、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層構造を１層と定義する時、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層構造は、少なくとも２層以上で形成し、多層のラミネートが形成されるようにするが、全体の高誘電絶縁膜140の厚さは４０Å〜５００Åで形成する。
具体的には、ＨｆＯ２とＡｌ２Ｏ３を交互に積層して多層ラミネート形態の高誘電絶縁膜140を形成する場合、ＨｆＯ２は分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、上記一般式からなる化２式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３及び上記一般式からなる化３式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ２ＣＨ３）］［Ｎ（ＣＨ３）（ＣＨ２ＣＨ３）］３のいずれか一つの前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて１０Å〜３０Åの厚さで形成し、Ａｌ２Ｏ３はトリメチルアルミニウム（TriMethylAluminum，Ａｌ（ＣＨ３）３；以下「ＴＭＡ」と称する）前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて１０Å〜３０Åの厚さで形成する。これにより、高誘電絶縁膜140は４００℃〜５００℃の高温で蒸着されることにより、高密度を有する非晶質ＨｆＯ２／Ａｌ２Ｏ３の積層構造のラミネート形態を有する。
次に、ＺｒＯ２とＡｌ２Ｏ３を交互に積層して多層ラミネート形態の高誘電絶縁膜140を形成する場合、ＺｒＯ２は分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化３式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、上記一般式からなる化４式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３及び上記一般式からなる化６式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ２ＣＨ３）］［Ｎ（ＣＨ３）（ＣＨ２ＣＨ３）］３のいずれか一つの前駆体を用いて４００℃〜５００℃の温度で原子層蒸着法を通じて１０Å〜３０Åの厚さで形成し、Ａｌ２Ｏ３はＴＭＡ前駆体を用いて４００℃〜５００℃の温度で原子層蒸着法により１０Å〜３０Åの厚さで形成する。これにより、高誘電絶縁膜140は、４００℃〜５００℃の高温で蒸着されることにより、高密度を有する非晶質ＺｒＯ２／Ａｌ２Ｏ３の積層構造のラミネート形態を有する。
分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４００℃〜５００℃、望ましくは、４５０℃〜５００℃で原子層蒸着法を通じてＨｆＯ２またはＺｒＯ２を形成する場合、揮発性が高いＴＭＡを前駆体として用いるＡｌ２Ｏ３も４００℃以上での高温蒸着が可能になることにより、ＨｆＯ２またはＺｒＯ２とＡｌ２Ｏ３とのラミネート形態の高誘電絶縁膜形成を通じて薄膜の電気的特性を向上させることができる。
一方、高誘電絶縁膜140は、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層順序の前後が変わってＡｌ２Ｏ３／ＨｆＯ２またはＡｌ２Ｏ３／ＺｒＯ２の積層構造が交互に積層された多層のラミネート形態で形成されることもできる。
図５は、ラミネート形態の高誘電絶縁膜に適用される原子層蒸着（ＡＬＤ）法を説明するために示した図面であり、これを参照し、本発明による第二の形態の高誘電絶縁膜形成のための原子層蒸着法を簡略に説明する。
図５を参照すれば、ラミネート形態の高誘電絶縁膜に適用される原子層蒸着（ＡＬＤ）法は、大きく、（a）第１の金属前駆体ソース注入段階、（b）パージ段階及び（c）反応ガス注入段階及び（d）第２の金属前駆体ソース注入段階に分類され、具体的には、上記一般式からなる化１式〜化６式で示された物質のいずれか一つを（1）第１の金属前駆体ソースに注入した後に（2）パージし、（3）３００℃〜６００℃のウエハ温度で反応ガスとしてＨ２Ｏ、Ｏ３ガスまたはＯ２プラズマを注入した後に（4）パージし、（5）ＴＭＡを第２の金属前駆体ソースとして注入した後に（6）パージし、（7）３００℃〜６００℃のウエハ温度で反応ガスとしてＨ２Ｏ、Ｏ３ガスまたはＯ２プラズマを注入した後に（8）パージする。ここで、第１の金属前駆体ソース注入、パージ、反応ガス注入、パージ、第２の金属前駆体ソース注入及びパージからなる（1）〜（8）の過程を単位サイクルＢと定義し、所定の膜を形成するために単位サイクルＢを反復して実施する。この時、単位サイクルＢの回数（蒸着回数）を調節し、それぞれのＨｆＯ２、ＺｒＯ２及びＡｌ２Ｏ３は１０Å〜３０Åの厚さで形成するが、全体の高誘電絶縁膜の厚さは４０Å〜５００Åになるように形成する。ここで、パージガスとしては、窒素（Ｎ２）及びアルゴン（Ａｒ）を用いてＣＶＤ反応を防いで膜質に優れた高密度の非晶質のＨｆＯ２及びＺｒＯ２を形成する。一方、第２の金属前駆体ソース注入段階をまず実施した後、第１の金属前駆体ソース注入段階を実施することができる。この時、高誘電絶縁膜140は、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層順序の前後が変わってＡｌ２Ｏ３／ＨｆＯ２またはＡｌ２Ｏ３／ＺｒＯ２の積層構造が交互に積層された多層のラミネート形態で形成される。
このように、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３が交互に積層された多層ラミネート形態からなる高誘電絶縁膜140は、分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４００℃〜５００℃の温度で原子層蒸着法を通じて形成された高密度の非晶質ＨｆＯ２またはＺｒＯ２を含むことにより、後続の工程で７００℃〜１０００℃の高温でアニーリング工程が実施されても、既存の３００℃付近で高誘電絶縁膜を蒸着した場合に比べて高誘電絶縁膜140の結晶化があまり進行されないことにより結晶粒界通路（grain boundary path）を減少させ、ＣＥＴを下げながら漏洩電流特性を向上させることができる。
第三に、高誘電絶縁膜140は、ＨｆＯ２とＡｌ２Ｏ３またはＺｒＯ２とＡｌ２Ｏ３がレイヤバイレイヤの概念で積層されて形成されたものではなく、ナノ−ミックス（nano-mixed）形態で混合された非晶質のハフニウム−アルミニウム酸化膜（ＨｆＡｌＯ）またはジルコニウム−アルミニウム酸化膜（ＺｒＡｌＯ）で形成する。
高誘電絶縁膜140をＨｆＡｌＯで形成する場合、分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、上記一般式からなる化２式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３及び上記一般式からなる化３式で示されたＨｆ［Ｃ５Ｈ４（ＣＨ２ＣＨ３）］［Ｎ（ＣＨ３）（ＣＨ２ＣＨ３）］３のいずれか一つの前駆体を用いて４００℃〜５００℃、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて非晶質のＨｆＯ２とＴＭＡ前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて非晶質のＡｌ２Ｏ３を交互に積層するが、ＨｆＯ２とＡｌ２Ｏ３のナノ−ミックス効果を増大させるために原子層蒸着法で形成されるＨｆＯ２とＡｌ２Ｏ３をそれぞれ単位サイクル当たり１０Å未満（０．１Å〜９．９Å）の薄い厚さで形成する。ここで、ＨｆＯ２とＡｌ２Ｏ３の０．１Å〜９．９Åの厚さは、各膜が不連続的に形成される厚さであり、１０Å以上の厚さで蒸着する場合には、連続的な膜形態の独立的な構造を有し、ＨｆＯ２とＡｌ２Ｏ３がレイヤバイレイヤの形態で積層される構造となる。この時、全体の高誘電絶縁膜の厚さは４０Å〜５００Åになるように形成する。
特に、レイヤバイレイヤの概念ではなく、ＨｆＯ２とＡｌ２Ｏ３が混合されるナノ−ミックス構造のために、これらそれぞれの膜を形成する単位サイクルの回数（蒸着回数）を調節してＨｆとＡｌの組成比を調節する。このため、（Ｈｆソース注入／パージ／反応ガス注入／パージ）ｍのサイクルと（Ａｌソース注入／パージ／反応ガス注入／パージ）ｎのサイクルで単位サイクルの回数であるｍとｎを調節する。
この時、キャパシタンスを十分に確保するために、ＨｆＡｌＯは誘電率が高いＨｆ（ε＝２５）の組成比が誘電率が低いＡｌ（ε＝９）の組成比より高く形成されるようにし、望ましくは、ＨｆＡｌＯはＨｆ：Ａｌの組成比が２：１〜３０：１になるように形成する。より望ましくは、Ｈｆ：Ａｌの組成比が２４：１になるようにＨｆＡｌＯを形成する。
例えば、ＨｆＯ２よりＡｌ２Ｏ３をさらに多く形成すれば、ＨｆよりＡｌがさらに多くの組成比を有する高誘電絶縁膜140を形成することができ、Ａｌ２Ｏ３よりもＨｆＯ２をさらに多く形成すれば、ＡｌよりＨｆがさらに多くの組成比を有する高誘電絶縁膜140を形成することができる。これは、ＺｒＯ２とＡｌ２Ｏ３を用いて高誘電絶縁膜140を形成する場合にも同様に適用される。
次に、高誘電絶縁膜140をＺｒＡｌＯで形成する場合、分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化４式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ３）］２（ＣＨ３）２、上記一般式からなる化５式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ３）］２（ＯＣＨ３）ＣＨ３及び上記一般式からなる化６式で示されたＺｒ［Ｃ５Ｈ４（ＣＨ２ＣＨ３）］［Ｎ（ＣＨ３）（ＣＨ２ＣＨ３）］３のいずれか一つの前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて非晶質のＺｒＯ２とＴＭＡ前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて非晶質のＡｌ２Ｏ３を交互に積層するが、ＺｒＯ２とＡｌ２Ｏ３のナノ−ミックス効果を増大させるために原子層蒸着法で形成されるＺｒＯ２とＡｌ２Ｏ３をそれぞれ単位サイクル当たり１０Å未満（０．１Å〜９．９Å）の薄い厚さで形成する。
特に、ＺｒＯ２とＡｌ２Ｏ３が混合されるナノ−ミックス構造のために、これらそれぞれの膜を形成する単位サイクルの回数（蒸着回数）を調節してＺｒとＡｌの組成比を調節する。このために、（Ｚｒソース注入／パージ／反応ガス注入／パージ）ｍのサイクルと（Ａｌソース注入／パージ／反応ガス注入／パージ）ｎのサイクルで単位サイクルの回数であるｍとｎを調節する。この時、キャパシタンスを十分に確保するために、ＺｒＡｌＯは誘電率が高いＺｒ（ε＝２５）の組成比が誘電率が低いＡｌ（ε＝９）の組成比より高く形成されるようにし、望ましくは、ＺｒＡｌＯはＺｒ：Ａｌの組成比が２：１〜３０：１になるように形成する。より望ましくは、Ｚｒ：Ａｌの組成比が２４：１になるようにＺｒＡｌＯを形成する。
分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４００℃〜５００℃、望ましくは、４５０℃〜５００℃で原子層蒸着法を通じてＨｆＯ２またはＺｒＯ２を形成する場合、Ａｌ２Ｏ３も４００℃以上での蒸着が可能になることにより、ＨｆＯ２またはＺｒＯ２とＡｌ２Ｏ３とのナノ−ミックス形態で混合された非晶質の高誘電絶縁膜形成を通じて薄膜の電気的特性を向上させることができる。
一方、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層順序の前後が変わってＡｌ２Ｏ３／ＨｆＯ２またはＡｌ２Ｏ３／ＺｒＯ２の積層構造が交互に積層された非晶質薄膜を通じてもナノ−ミックス形態で混合された非晶質ＨｆＡｌＯまたはＺｒＡｌＯを形成することができる。
図６は、ナノ−ミックス（nano-mixed）形態の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図面であり、これを参照し、本発明による第三の形態の高誘電絶縁膜形成のための原子層蒸着法を簡略に説明する。
図６を参照すれば、ナノ−ミックス形態の高誘電絶縁膜に適用される原子層蒸着法は、大きく、（a）第１の金属前駆体ソース注入段階、（b）パージ段階及び（c）反応ガス注入段階及び（d）第２の金属前駆体ソース注入段階に分類され、具体的には一般式からなる化１式〜化６式で示された物質のいずれか一つを（1）第１の金属前駆体ソースに注入した後に（2）パージし、（3）３００℃〜６００℃のウエハ温度で反応ガスとしてＨ２Ｏ、Ｏ３ガスまたはＯ２プラズマを注入した後に（4）パージする。そして、（5）ＴＭＡを第２の金属前駆体ソースに注入した後に（6）パージし、（7）３００℃〜６００℃のウエハ温度で反応ガスとしてＨ２Ｏ、Ｏ３ガスまたはＯ２プラズマを注入した後に（8）パージする。ここで、第１の金属前駆体ソース注入、パージ、反応ガス注入及びパージからなる（1）〜（4）の過程を単位サイクルＣと定義し、第２の金属前駆体ソース注入、パージ、反応ガス注入及びパージからなる（5）〜（8）の過程を単位サイクルＤと定義し、Ｈｆ：ＡｌまたはＺｒ：Ａｌの所望の組成比を得るために単位サイクルＣ，Ｄの回数を異なる回数で実施する。この時、パージガスとしては、窒素（Ｎ２）及びアルゴン（Ａｒ）を用いてＣＶＤ反応を防いで膜質に優れたＨｆＯ２、ＺｒＯ２及びＡｌ２Ｏ３を通じて膜質に優れたナノ−ミックス形態で混合された高密度の非晶質のＨｆＡｌＯとＺｒＡｌＯを形成する。
例えば、Ｈｆ：Ａｌの組成比が２４：１であるナノ−ミックス形態のＨｆＡｌＯを蒸着しようとする場合、単位サイクルＣ及び単位サイクルＤ当たりそれぞれのＨｆＯ２、Ａｌ２Ｏ ３ 及びＺｒＯ２の厚さは０．１Å〜９．９Åで形成する、ＨｆＯ２は単位サイクルＣを２４回反復実施して一定厚さの薄膜を形成し、Ａｌ２Ｏ３は単位サイクルＤを１回実施して一定厚さの薄膜を形成し、ＨｆＯ２とＡｌ２Ｏ３がナノ−ミックス形態で混合された非晶質ＨｆＡｌＯが所望の組成比を有するようにする。
このように、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３が交互に積層される、互いにナノ−ミックス形態で混合された非晶質ＨｆＡｌＯまたはＺｒＡｌＯからなる高誘電絶縁膜140は分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４００℃〜５００℃の温度、望ましくは、４５０℃〜５００℃の温度で原子層蒸着法を通じて形成された高密度の非晶質ＨｆＯ２またはＺｒＯ２を含むことにより、後続の工程で７００℃〜１０００℃の高温でアニーリング工程が実施されても、既存の３００℃付近で高誘電絶縁膜140を蒸着した場合に比べて高誘電絶縁膜140の結晶化があまり進行されないことにより結晶粒界通路（grain boundary path）を減少させてＣＥＴ及び漏洩電流特性を向上させることができる。
一方、ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層順序を変えてＡｌ２Ｏ３／ＨｆＯ２またはＡｌ２Ｏ３／ＺｒＯ２の積層構造を積層してナノ−ミックス形態で混合された非晶質ＨｆＡｌＯまたはＺｒＡｌＯを形成することができる。
そこで、図１Ｃに示すように、高誘電絶縁膜140上に第３の絶縁膜150を形成する。第３の絶縁膜150は、ＮＡＮＤフラッシュ素子のフローティングゲートとコントロールゲートとの間の誘電体膜の上部酸化膜、キャパシタ製造工程ではキャパシタの下部電極とキャパシタの上部電極との間の層間絶縁膜として用いるために形成され、望ましくは、ＨＴＯ酸化膜で形成することができ、この場合、ＣＶＤ方法（例えば、ＬＰＣＶＤ方法）を用いて１０Å〜５０Åの厚さで形成する。これにより、第２の絶縁膜130、高誘電絶縁膜140及び第３の絶縁膜150からなるＮＡＮＤフラッシュ素子においてＯＫＯ（ここで、「Ｋ」はhigh−k物質を意味する）構造の高誘電体膜160が形成される。
このように、高誘電体膜160は、ＨＴＯ酸化膜からなる第２及び第３の絶縁膜130，150との間に分解温度及び高温での蒸気圧が高い特性を有する上記一般式からなる化１式〜化６式で示された物質のいずれか一つの前駆体を用いて４００℃以上の原子層蒸着法を通じて形成された高密度の非晶質ＨｆＯ２またはＺｒＯ２の単一膜、非晶質ＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３の積層膜及びＨｆＯ２／Ａｌ２Ｏ３またはＺｒＯ２／Ａｌ２Ｏ３がナノ−ミックス形態で混合された非晶質ＨｆＡｌＯまたはＺｒＡｌＯのいずれか一つの形態の高誘電絶縁膜を含んで形成されることにより、高温での蒸着を通じて後続の高温のアニーリング工程時に薄膜の結晶化度を下げ、結晶粒界通路を減少させてＣＥＴ及び漏洩電流特性を向上させることができ、これを通じて信頼性が高い素子を製作することができる。
次いで、高誘電体膜160の第３の絶縁膜150上に第２の導電膜170を形成する。第２の導電膜170は、ＮＡＮＤフラッシュ素子のコントロールゲートとして用いられるか、またはキャパシタの上部電極として用いるために形成し、ドープトポリシリコン膜、金属膜またはこれらの積層膜で形成することができ、望ましくは、ドープトポリシリコン膜で形成する。この時、第２の導電膜170はＣＶＤ方法で形成することができ、望ましくは、ＬＰＣＶＤ方法を用いて５００Å〜２０００Åの厚さで形成する。一方、第２の導電膜170上には抵抗を下げるために、金属シリサイド層（図示せず）をさらに形成することができる。
その後、通常のエッチング工程で金属シリサイド層、第２の導電膜170、誘電体膜160及び第１の導電膜120を順次パターニングする。これにより、ＮＡＮＤフラッシュ素子における第１の導電膜120からなるフローティングゲート（図示せず）及び第２の導電膜170からなるコントロールゲート（図示せず）を含むゲート（図示せず）が形成される。
一方、第１の導電膜120と第２の絶縁膜130または第２の導電膜170と第３の絶縁膜150が反応して第１の導電膜120と第２の絶縁膜130の界面と第２の導電膜170と第３の絶縁膜150の界面に欠陥（defect）が発生して高誘電体膜160の誘電率が低下するのを防止するために、第２の絶縁膜130の蒸着前及び第３の絶縁膜150の蒸着後にプラズマ窒化（Plasma Nitration）処理をさらに実施し、第１の導電膜120の表面と第３の絶縁膜150の表面に窒化膜（図示せず）を形成することができる。この時、プラズマ窒化処理は、６００℃〜１０００℃の温度でＡｒガスとＮ２ガスを混合した混合ガス雰囲気で急速熱処理工程（Rapid Thermal Process；ＲＴＰ）を用いて実施することができる。
その後、ゲート形成のためのエッチング工程からの損傷を治癒するために、側壁酸化工程をさらに実施することができ、これによりゲート側壁に酸化膜が形成される。
図７は、高誘電絶縁膜のキャパシタンス等価厚（ＣＥＴ）及び漏洩電流特性を示したグラフである。
図７において、「▲」の表示は、高誘電絶縁膜を示し、比較のために提示された他の表示は、これまでによる高誘電絶縁膜を示したものである。
図７を参照すれば、既存の高誘電絶縁膜は、ＣＥＴが低ければ漏洩電流が高く、ＣＥＴが高ければ漏洩電流が低い特性を示した。反面、本発明による高誘電絶縁膜は、ＣＥＴも下げながら漏洩電流も低い特性を示した。特に、点線で示された部分ＡのようにＨｆ：Ａｌの組成比が２４：１であるＨｆＡｌＯを形成した場合、ＣＥＴが約１１２Å、漏洩電流が５Ｅ（−１５）Ａ／μｍ ２ 〜６Ｅ（−１５）Ａ／μｍ２としてＣＥＴ及び漏洩電流特性の側面で最適の結果を示した。上記のように、図７を参照し、分解温度及び高温での蒸気圧が高い特性を有する新たな前駆体を用いて形成された高誘電絶縁膜が、ＣＥＴ特性及び漏洩電流特性を同時に満たすという側面で既存の前駆体を用いて形成された高誘電絶縁膜に比べて優れていることを確認することができ、特に、ＨｆＡｌＯまたはＺｒＡｌＯ薄膜の組成の側面でＡｌに比べてＨｆまたはＺｒの組成が非常に高い２４：１という新たな組成比を獲得し、ＣＥＴも下げながら漏洩電流特性も向上させることができた。
本発明では、説明の便宜のために、４００℃以上の温度から原子層蒸着法により蒸着が可能な前駆体を用いた高誘電絶縁膜を一般的なＮＡＮＤフラッシュメモリ素子の高誘電体膜及びキャパシタ用絶縁膜に適用して説明したが、これに限定されるものではなく、本発明による高誘電絶縁膜は、窒化膜を電子格納膜として用いるソノス（Silicon-Oxide-Nitride-Oxide-Silicon；ＳＯＮＯＳ）構造またはモノス（Metal-Oxide-Nitride-Oxide-Silicon；ＭＯＮＯＳ）構造を有するフラッシュメモリ素子においてブロッキング酸化膜（blockinglayer）としても用いられる。この場合、高誘電絶縁膜は、電子格納膜上に形成される。
本発明は、上記で記述した実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、上記実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。従って、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。また、本発明の実施例は、様々な異なる形態で変形されることができ、本発明の範囲が以下で詳述する実施例により限定されるものと解釈されてはならず、当業界で普遍的な知識を有する者に本発明をより完全に説明するために提供されるものと解釈されることが望ましい。
本発明に係る半導体素子の製造方法の実施形態としてフラッシュメモリ素子の製造方法を説明するための素子断面を示す工程図である。 同実施形態の工程図である。 同実施形態の工程図である。 本実施形態において適用される前駆体（precursor）の分解温度及び分解温度による前駆体の残留量を示したグラフである。 本実施形態において適用される前駆体の温度による蒸気圧を示したグラフである。 本発明による第１実施形態として単一層の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図である。 本発明による第２実施形態としてラミネート形態の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図である。 本発明による第３実施形態としてナノ−ミックス形態の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図である。 本発明による高誘電絶縁膜のキャパシタンス等価厚及び漏洩電流特性を示したグラフである。
100：半導体基板
110：第１の絶縁膜
120：第１の導電膜
130：第２の絶縁膜
140：高誘電絶縁膜
150：第3の絶縁膜
160：高誘電体膜
170：第２の導電膜

Claims (4)

  1. 半導体基板上に第１導電膜を形成する段階と、
    前記第１導電膜上に第２絶縁膜を形成する段階と、
    前記第２絶縁膜上に非晶質の高誘電絶縁膜を形成し、前記非晶質の高誘電絶縁膜は、４５０℃〜５００℃の温度で原子層蒸着法でＨｆ［Ｃ ５ Ｈ ４ （ＣＨ ２ ＣＨ ３ ）］［Ｎ（ＣＨ ３ ）（ＣＨ ２ ＣＨ ３ ）］ ３ の前駆体を用いて形成される非晶質のハフニウム酸化膜（ＨｆＯ２）で形成される段階と、
    前記非晶質の高誘電絶縁膜上に第３絶縁膜を形成し、これによって前記第２絶縁膜、前記非晶質の高誘電絶縁膜と前記第３絶縁膜が積層された構造の誘電体膜が形成される段階と、
    前記誘電体膜の前記第３絶縁膜上に第２導電膜を形成する段階と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記非晶質の高誘電絶縁膜は、４０Å〜５００Åの厚さで形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第２絶縁膜及び前記第３絶縁膜は、ＨＴＯ酸化膜で形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記第２絶縁膜の形成前と前記第３絶縁膜の形成後にプラズマ窒化処理段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
JP2007334741A 2007-03-23 2007-12-26 半導体素子の製造方法 Expired - Fee Related JP5084492B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0028574 2007-03-23
KR1020070028574A KR100805018B1 (ko) 2007-03-23 2007-03-23 반도체 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012158613A Division JP2013012746A (ja) 2007-03-23 2012-07-17 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008244428A JP2008244428A (ja) 2008-10-09
JP5084492B2 true JP5084492B2 (ja) 2012-11-28

Family

ID=39382525

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007334741A Expired - Fee Related JP5084492B2 (ja) 2007-03-23 2007-12-26 半導体素子の製造方法
JP2012158613A Pending JP2013012746A (ja) 2007-03-23 2012-07-17 半導体素子の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012158613A Pending JP2013012746A (ja) 2007-03-23 2012-07-17 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20080233762A1 (ja)
JP (2) JP5084492B2 (ja)
KR (1) KR100805018B1 (ja)
CN (1) CN101271841B (ja)
TW (1) TW200839872A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027350B1 (ko) * 2008-04-30 2011-04-11 주식회사 하이닉스반도체 다층의 블록킹막을 구비하는 비휘발성메모리장치 및 그제조 방법
JP4917085B2 (ja) 2008-12-15 2012-04-18 東京エレクトロン株式会社 半導体装置
US8524617B2 (en) * 2009-02-27 2013-09-03 Canon Anelva Corporation Methods for manufacturing dielectric films
JP5270476B2 (ja) * 2009-07-07 2013-08-21 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
EP2810947A1 (en) * 2009-08-14 2014-12-10 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Hafnium- and zirconium-containing precursors and methods of using the same
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
CN102315223A (zh) * 2010-07-07 2012-01-11 中国科学院微电子研究所 高性能平面浮栅闪存器件结构及其制作方法
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8324118B2 (en) * 2011-03-28 2012-12-04 United Microelectronics Corp. Manufacturing method of metal gate structure
TWI502634B (zh) * 2011-03-29 2015-10-01 United Microelectronics Corp 金屬閘極結構及其製作方法
JP6022228B2 (ja) * 2011-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8969130B2 (en) * 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
JP6147480B2 (ja) * 2012-09-26 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
CN103065955B (zh) * 2012-11-21 2015-11-18 中国科学院微电子研究所 一种利用ald制备栅介质结构的方法
CN102931053A (zh) * 2012-11-21 2013-02-13 无锡华润上华科技有限公司 Pip电容器及其制造方法
US9018061B2 (en) 2013-08-30 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
CN105097959B (zh) * 2014-05-06 2017-12-05 稳懋半导体股份有限公司 高崩溃电压金属‑绝缘体‑金属电容器
KR101522819B1 (ko) * 2014-10-17 2015-05-27 한양대학교 에리카산학협력단 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
CN104716270A (zh) * 2015-03-16 2015-06-17 上海和辉光电有限公司 一种薄膜封装结构和具有该结构的有机发光装置
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
EP3508035B1 (en) * 2016-09-02 2021-04-21 Beneq OY Inorganic tfel display element and manufacturing
KR20180027269A (ko) 2016-09-06 2018-03-14 삼성전기주식회사 박막 커패시터
SG11202102268VA (en) * 2018-09-25 2021-04-29 Hoya Corp Mask blank, transfer mask, and method of manufacturing semiconductor device
CN112740106A (zh) * 2018-09-27 2021-04-30 Hoya株式会社 掩模坯料、转印用掩模及半导体器件的制造方法
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100506731B1 (ko) * 2002-12-24 2005-08-08 삼성전기주식회사 저온 소성 유전체 조성물, 적층 세라믹 커패시터 및세라믹 전자부품
US6844271B2 (en) * 2003-05-23 2005-01-18 Air Products And Chemicals, Inc. Process of CVD of Hf and Zr containing oxynitride films
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100550779B1 (ko) * 2003-12-30 2006-02-08 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100574297B1 (ko) * 2004-09-24 2006-04-27 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
KR100716652B1 (ko) * 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US7411244B2 (en) * 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
GB2432363B (en) * 2005-11-16 2010-06-23 Epichem Ltd Hafnocene and zirconocene precursors, and use thereof in atomic layer deposition
JP2009539237A (ja) * 2006-06-02 2009-11-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 新規なチタン、ジルコニウムおよびハフニウム前駆体をベースとするｈｉｇｈ−ｋ誘電体フィルムを形成する方法および半導体製造におけるそれらの使用

Also Published As

Publication number Publication date
KR100805018B1 (ko) 2008-02-20
JP2013012746A (ja) 2013-01-17
CN101271841A (zh) 2008-09-24
TW200839872A (en) 2008-10-01
CN101271841B (zh) 2010-09-08
JP2008244428A (ja) 2008-10-09
US20080233762A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
JP5084492B2 (ja) 半導体素子の製造方法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
US7646056B2 (en) Gate structures of a non-volatile memory device and methods of manufacturing the same
JP5013662B2 (ja) キャパシタ及びその製造方法
KR100724566B1 (ko) 다층구조의 게이트 층간 유전막을 갖는 플래시 메모리 소자및 그 제조방법들
KR100717770B1 (ko) 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US7682899B2 (en) Method of manufacturing semiconductor device
KR100932321B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2007073926A (ja) 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法
KR20080093288A (ko) 비휘발성 메모리 소자 제조 방법
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
US20080157181A1 (en) Non-volatile memory device and fabrication method thereof
US7507644B2 (en) Method of forming dielectric layer of flash memory device
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
KR100593645B1 (ko) 반도체 장치의 제조 방법
KR100998417B1 (ko) 반도체 메모리 소자의 유전체막 형성 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR100953064B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR20090025446A (ko) 비휘발성 메모리 소자의 제조 방법
KR20090090620A (ko) 반도체 소자의 제조 방법
KR20090045678A (ko) 니오븀산화막과 알루미늄산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20090025444A (ko) 비휘발성 메모리 소자의 제조 방법
KR20090078104A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees