JP2013161988A - キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法 - Google Patents

キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法 Download PDF

Info

Publication number
JP2013161988A
JP2013161988A JP2012023469A JP2012023469A JP2013161988A JP 2013161988 A JP2013161988 A JP 2013161988A JP 2012023469 A JP2012023469 A JP 2012023469A JP 2012023469 A JP2012023469 A JP 2012023469A JP 2013161988 A JP2013161988 A JP 2013161988A
Authority
JP
Japan
Prior art keywords
film
tio
zro
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012023469A
Other languages
English (en)
Other versions
JP5882075B2 (ja
Inventor
Tamotsu Kazumura
有 和村
Koji Akiyama
浩二 秋山
Shingo Hishiya
晋吾 菱屋
Takeshige Harada
豪繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012023469A priority Critical patent/JP5882075B2/ja
Priority to KR1020130010761A priority patent/KR101609182B1/ko
Priority to TW102104024A priority patent/TWI536453B/zh
Priority to US13/760,210 priority patent/US8896097B2/en
Publication of JP2013161988A publication Critical patent/JP2013161988A/ja
Application granted granted Critical
Publication of JP5882075B2 publication Critical patent/JP5882075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】高誘電率化および低リーク電流化を両立させることができるキャパシタの製造方法、およびキャパシタ、ならびに、そのようなキャパシタに用いられる誘電体膜の形成方法を提供すること。
【解決手段】基板上の下部電極層を形成する工程と、下部電極の上に界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、ＺｒＯ２系膜を形成した後、ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と、第２のＴｉＯ２膜の上に上部電極層を形成する工程とによりキャパシタを製造する。
【選択図】図１

Description

本発明は、キャパシタの製造方法、キャパシタ、およびキャパシタに用いられる誘電体膜の形成方法に関する。
近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されている。それにともなって、ＤＲＡＭに用いるキャパシタの容量の上昇が求められており、それに用いられる誘電体膜の高誘電率化が求められている。
このようなＤＲＡＭのキャパシタに用いられる高誘電率の誘電体膜としては、酸化ジルコニウム（ＺｒＯ２）膜が検討されている（例えば特許文献１）。
一方、酸化ジルコニウム膜を単独でＤＲＡＭキャパシタの誘電体膜として適用した場合には、次世代ＤＲＡＭの誘電体膜として求められる高誘電率化に対応できないことから、次世代の誘電体膜としてさらに誘電率の高い酸化チタン（ＴｉＯ２）膜が注目されている（例えば特許文献２）。
また、特許文献３には、誘電体膜としてＺｒＯ２膜とＴｉＯ２膜等のＴｉを含む金属酸化膜の２層構造のものを用いたキャパシタが開示されている。
特開２００１−１５２３３９号公報 特開２００４−２９６８１４号公報 国際公開第２０１０／０８２６０５号パンフレット
上記特許文献２に示すように誘電体膜としてＴｉＯ２膜を用いた場合には、ＴｉＯ２膜は本質的にリーク電流が高く、かつ安定性が低いという問題がある。また、これらの問題を解消するために、ＴｉＯ２にＡｌＯ等のドーピング剤を混合したり、電極材料としてＲｕＯ２膜を使用したり、下地膜としてＲｕ膜やＰｔ膜を設けるといった技術が検討されているが、いずれも十分な特性が得られないか、技術的なハードルが高い等の問題があり、ＴｉＯ２膜を主体とする誘電体膜を用いたＤＲＡＭキャパシタは実用化に至っていない。
また、酸化ジルコニウム膜は酸素欠損を起こしやすい膜であるため、上記特許文献３に示すように単純にＺｒＯ２膜とＴｉＯ２膜等のＴｉを含む金属酸化膜の２層構造の誘電体膜を用いても、高誘電率化および低リーク電流化を目的のレベルまで到達させることは難しい。
本発明はかかる事情に鑑みてなされたものであって、高誘電率化および低リーク電流化を両立させることができるキャパシタの製造方法、およびキャパシタ、ならびに、そのようなキャパシタに用いられる誘電体膜の形成方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、基板上に下部電極層を形成する工程と、前記下部電極の上に界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と、前記第２のＴｉＯ２膜の上に上部電極層を形成する工程とを有することを特徴とするキャパシタの製造方法を提供する。
本発明の第２の観点では、基板上に形成された下部電極層と、前記下部電極の上に形成され、界面コントロール機能を有する第１のＴｉＯ２膜と、前記第１のＴｉＯ２膜の上に形成され、成膜後に結晶化するためのアニールが施されたＺｒＯ２系膜と、前記ＺｒＯ２系膜の上に形成され、容量膜として機能する第２のＴｉＯ２膜と、前記第２のＴｉＯ２膜の上に形成された上部電極層とを有することを特徴とするキャパシタを提供する。
本発明の第３の観点では、基板上に形成された下部電極層上に、界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程とを有することを特徴とする誘電体膜の形成方法を提供する。
本発明の第４の観点では、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第３の観点の誘電体膜の形成方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明において、前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることが好ましい。前記アニールは、３００〜６００℃の温度で行うことが好ましい。
前記第１および第２のＴｉＯ２膜、ならびに前記ＺｒＯ２系膜は、Ｔｉ化合物からなるＴｉソースガスまたはＺｒ化合物からなるＺｒソースガスと、酸化剤とを供給することにより形成することができる。この場合に、前記第１および第２のＴｉＯ２膜の形成は、前記Ｔｉ化合物からなるＴｉソースガスと前記酸化剤とを交互に複数回供給することにより行われ、前記ＺｒＯ２系膜の形成は、前記Ｚｒ化合物からなるＺｒソースガスと前記酸化剤とを交互に複数回供給することにより行われることが好ましい。前記上部電極および前記下部電極としてＴｉＮ膜を用いることが好ましい。
本発明によれば、下部電極上に界面コントロールのための第１のＴｉＯ２膜を形成するので、下部電極に対するリーク電流を抑制することができる。また、その上にＺｒＯ２系膜を形成した後、ＺｒＯ２を結晶化するためのアニールを施すので、ＺｒＯ２系膜のＺｒＯ２を結晶化することができ、その上に形成される、容量膜として機能する第２のＴｉＯ２膜をルチル構造で成長させることができる。これにより、第２のＴｉＯ２膜の誘電率が高くなり、上部電極に対するリーク電流も抑制することができる。このため、高誘電率化および低リーク電流化を両立させることができる。また、電極材料として従来から用いているＴｉＮ膜を用いることができ、特殊な電極材料や下地膜の必要がなく、製造の困難性をともなうことがない。
本発明の一実施形態に係るキャパシタの製造方法のフローを示すフローチャートである。 本発明の一実施形態に係るキャパシタの製造方法の各工程を示す工程断面図である。 キャパシタの他の形態例を示す断面図である。 誘電体膜の形成に適用される成膜装置の一例を示す縦断面図である。 誘電体膜の形成に適用される成膜装置の一例を示す横断面図である。 第１および第２のＴｉＯ２膜を形成する際のガスの供給のタイミングを示すタイミングチャートである。 ＺｒＯ２系膜を形成する際のガスの供給のタイミングを示すタイミングチャートである。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。
＜キャパシタの製造方法の実施形態＞
最初に、本発明の一実施形態に係るキャパシタの製造方法について説明する。ここでは、キャパシタとしてシリンダタイプのものを例示する。
図１は本発明の一実施形態に係るキャパシタの製造方法のフローを示すフローチャート、図２はその工程断面図である。
まず、キャパシタを形成すべき位置に対応させて例えばＴｉ等よりなる複数のコンタクト１１４が予め形成されている半導体ウエハＷ上に、ＳｉＯ２等よりなる絶縁層１０２を形成した後、各コンタクト１１４に対応する部分の絶縁層１０２をエッチングにより除去して高アスペクト比の凹部１１６を形成した構造体の表面に、下部電極層１０４をコンタクト１１４と電気的に接続するように形成し、引き続き全面を例えばＣＭＰ（Chemical Mechanical Polishing）により研磨して凹部１１６の内壁のみに下部電極層１０４が形成された状態とする（工程１、図２（ａ））。
下部電極層１０４は典型的にはＴｉＮ膜で構成され、Ｔｉ原料として例えばＴｉＣｌ４ガスを用い、窒化ガスとして例えばＮＨ３ガスを用いてＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic Layer Deposition）法により形成することができる。
次に、ウエットエッチングにより絶縁層１０２を除去して、シリンダ状の下部電極層１０４を残存させる（工程２、図２（ｂ））。
次に、シリンダ状の下部電極層１０４の上に第１のＴｉＯ２膜１０６を形成する（工程３、図２（ｃ））。第１のＴｉＯ２膜１０６は、下部電極層１０４との界面コントロールのために形成され、リーク電流を抑制する機能を有する。このような機能を得る観点からは、第１のＴｉＯ２膜１０６は薄くてよく、厚さ０．２〜１．５ｎｍであることが好ましい。０．２ｎｍ未満では成膜が困難であり、１．５ｎｍ超では誘電体膜のＥＯＴ（Equivalent Oxide Thickness）ないしはＣＥＴ（Capacitance Equivalent Thickness）が大きくなってしまう。さらに好ましくは０．２〜１．０ｎｍである。第１のＴｉＯ２膜１０６は後述するようにＣＶＤ法やＡＬＤ法により好適に成膜することができる。第１のＴｉＯ２膜１０６にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等がドープされていてもよい。
次に、第１のＴｉＯ２膜１０６の上にＺｒＯ２系膜１０８を成膜する（工程４、図２（ｄ））。ＺｒＯ２系膜１０８は、その後のアニール処理によりＺｒＯ２が結晶化されて、その上に形成される第２のＴｉＯ２膜１１０の誘電率を高める作用を発揮する。このような作用を発揮するためには、ＺｒＯ２系膜１０８の厚さは１〜１０ｎｍであることが好ましい。１ｎｍ未満であるとアニールによりＺｒＯ２が結晶化し難くなり、１０ｎｍを超えると誘電体膜全体の誘電率が不十分になるおそれがある。さらに好ましくは１〜５ｎｍである。ＺｒＯ２系膜１０８は後述するようにＣＶＤやＡＬＤにより好適に成膜することができる。ＺｒＯ２系膜１０８は、ＺｒＯ２単独であってもよいし、ＺｒＯ２にＡｌやＳｉ等をドープしたものであってもよいし、ＺｒＯ２膜とＡｌ２Ｏ３膜を積層したＺＡＺ構造であってもよいし、ＡＬＤによりＺｒＯ２膜とＡｌ２Ｏ３膜を交互に形成したＬＡＺＯ構造であってもよい。
次に、ＺｒＯ２系膜１０８までを形成した後の構造体に、ＺｒＯ２の結晶性を高めるためのアニールを施す（工程５、図２（ｅ））。アニールは３００〜６００℃の温度範囲で行うことが好ましい。アニール温度が３００℃未満であると、ＺｒＯ２系膜１０８のＺｒＯ２が結晶化し難くなり、６００℃を超えるとキャパシタを形成する前に形成されていた素子への熱影響が無視できない可能性がある。より好ましくは３５０〜６００℃である。アニールの際の雰囲気は、Ｏ２ガス等を用いた酸化雰囲気であっても、Ｎ２ガス等を用いた不活性雰囲気であっても、Ｈ２ガス等を用いた還元雰囲気であってもよい。
次に、ＺｒＯ２系膜１０８の上に第２のＴｉＯ２膜１１０を成膜する（工程６、図２（ｆ））。第２のＴｉＯ２膜１１０は主たる容量膜として形成される。第２のＴｉＯ２膜１１０は後述するようにＣＶＤやＡＬＤにより好適に成膜することができる。ＴｉＯ２は、アナターゼとルチルの２種類の結晶構造をとり得る。アナターゼは低温相であり、比誘電率が４０程度と低いのに対し、ルチルは高温相であり、比誘電率が８０以上と高い。通常ＣＶＤ法やＡＬＤ法による成膜に用いられる３００℃以下の温度では、低温相であるアナターゼが成長し、高い誘電率が得難い。しかし、ＺｒＯ２系膜１０８をアニールにより結晶化することにより、その上に形成される第２のＴｉＯ２膜１１０がルチル構造となることが判明した。したがって、第２のＴｉＯ２膜１１０は誘電率が高く、低ＥＯＴ化（低ＣＥＴ化）に寄与する。また、ルチル型の結晶構造を有しているため、その上に形成される上部電極層１１２に対するリーク電流を小さくすることができる。第２のＴｉＯ２膜１１０の膜厚は１〜２０ｎｍが好ましい。膜厚が１ｎｍ未満であるとＥＯＴは良好であるがリーク電流が大きくなってしまい、２０ｎｍを超えるとリーク電流は小さいがＥＯＴが厚くなってしまう。より好ましくは、１〜１０ｎｍであり、さらに好ましくは５〜１０ｎｍである。第２のＴｉＯ２膜１１０にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等がドープされていてもよい。
次に、第２のＴｉＯ２膜１１０の上に上部電極層１１２を形成し、キャパシタを完成させる（工程７、図２（ｇ））。上部電極層１１２も下部電極層１０４と同様、典型的にはＴｉＮ膜で構成され、Ｔｉ原料として例えばＴｉＣｌ４ガスを用い、窒化ガスとして例えばＮＨ３ガスを用いてＣＶＤ法やＡＬＤ法により形成することができる。
キャパシタ１２０は、下部電極層１０４と、第１のＴｉＯ２膜１０６、アニールにより結晶化されたＺｒＯ２系膜１０８、第２のＴｉＯ２膜１１０、上部電極層１１２からなる。これらのうち第１のＴｉＯ２膜１０６と、ＺｒＯ２系膜１０８と、第２のＴｉＯ２膜１１０とで誘電体膜が構成される。誘電体膜のトータルの膜厚は、５〜２５ｎｍであることが好ましく、５〜１５ｎｍがより好ましい。
このように、下部電極層１０４上に界面コントロールのための第１のＴｉＯ２膜１０６を薄く形成するので、これにより下部電極層１０４に対するリーク電流を抑制することができる。また、その上にＺｒＯ２系膜１０８を形成した後、ＺｒＯ２を結晶化するためのアニールを施すので、ＺｒＯ２系膜１０８のＺｒＯ２を結晶化することができ、その上に形成される、容量膜として機能する第２のＴｉＯ２膜１１０をルチル構造で成長させることができる。これにより、第２のＴｉＯ２膜１１０の誘電率が高くなり、リーク電流も抑制することができる。このため、高誘電率化すなわち低ＥＯＴ化（低ＣＥＴ化）および低リーク電流化を両立させることができる。また、電極材料として従来から用いているＴｉＮ膜を用いることができ、特殊な電極材料や下地層が不要であるため、製造の困難性をともなうことがない。
キャパシタの構造はシリンダタイプに限らず、一般的に用いられている種々のタイプを用いることができる。例えば、さらなる微細化に対応可能な構造であるピラータイプのものであってもよい。図３に示すように、ピラータイプのキャパシタ１２０′は、ピラー状の下部電極層１０４′の上に、上記手順と同様、第１のＴｉＯ２膜１０６を形成し、ＺｒＯ２系膜１０８を形成し、アニールによりＺｒＯ２系膜１０８のＺｒＯ２を結晶化し、第２のＴｉＯ２膜１１０を形成し、上部電極層１１２を形成して製造する。
＜誘電体膜の形成方法＞
次に、第１のＴｉＯ２膜１０６と、ＺｒＯ２系膜１０８と、第２のＴｉＯ２膜１１０からなる誘電体膜の形成方法についてより詳細に説明する。
［誘電体膜の形成に適用される成膜装置の一例］
図４は誘電体膜の形成に適用される成膜装置の一例を示す縦断面図、図５は図４の成膜装置を示す横断面図である。なお、図５においては、加熱装置を省略している。
成膜装置１００は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の天井には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハ（以下単にウエハと記す）Ｗを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図５参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。
上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
成膜装置１００は、処理容器１内へガス状の酸化剤、例えばＯ３ガスを供給する酸化剤供給機構１４と、処理容器１内へＺｒソースガス（Ｚｒ原料ガス）を供給するＺｒソースガス供給機構１５と、処理容器１内へＴｉソースガス（Ｔｉ原料ガス）を供給するＴｉソースガス供給機構１６とを有している。また、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構３０を有している。
酸化剤供給機構１４は、酸化剤供給源１７と、酸化剤供給源１７から酸化剤を導く酸化剤配管１８と、この酸化剤配管１８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸化剤分散ノズル１９とを有している。この酸化剤分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向に処理容器１に向けて略均一に酸化剤、例えばＯ３ガスを吐出することができるようになっている。酸化剤としては、Ｏ３ガスの他に、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス等を用いることができる。プラズマ生成機構を設けて酸化剤をプラズマ化して反応性を高めるようにしてもよい。またＯ２ガスとＨ２ガスを用いたラジカル酸化であってもよい。Ｏ３ガスを用いる場合には酸化剤供給源１７としてはＯ３ガスを発生するオゾナイザーを備えたものとする。
Ｚｒソースガス供給機構１５は、Ｚｒ化合物からなるＺｒソースが貯留されたＺｒソース貯留容器２０と、このＺｒソース貯留容器２０から液体のＺｒソースを導くＺｒソース配管２１と、Ｚｒソース配管２１に接続され、Ｚｒソースを気化させる気化器２２と、気化器２２で生成されたＺｒソースガスを導くＺｒソースガス配管２３と、このＺｒソースガス配管２３に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＺｒソースガス分散ノズル２４とを有している。気化器２２にはキャリアガスとしてのＮ２ガスを供給するキャリアガス配管２２ａが接続されている。Ｚｒソースガス分散ノズル２４には、その長さ方向に沿って複数のガス吐出孔２４ａが所定の間隔を隔てて形成されており、各ガス吐出孔２４ａから水平方向に処理容器１内に略均一にＺｒソースガスを吐出することができるようになっている。
Ｚｒ化合物としては、例えばシクロペンタジエニル・トリス（ジメチルアミノ）ジルコニウム（ＺｒＣｐ（ＮＭｅ２）３；ＣＰＤＴＭＺと略記）、メチルシクロペンタジエニル・トリス（ジメチルアミノ）ジルコニウム（Ｚｒ（ＭｅＣｐ）（ＮＭｅ２）３；ＭＣＰＤＴＭＺと略記）等のシクロペンタジエニル環を構造中に含むＺｒ化合物を好適に用いることができる。
Ｔｉソースガス供給機構１６は、Ｔｉ化合物からなるＴｉソースが貯留されたＴｉソース貯留容器２５と、このＴｉソース貯留容器２５から液体のＴｉソースを導くＴｉソース配管２６と、Ｔｉソース配管２６に接続され、Ｔｉソースを気化させる気化器２７と、気化器２７で生成されたＴｉソースガスを導くＴｉソースガス配管２８と、このＴｉソースガス配管２８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＴｉソースガス分散ノズル２９とを有している。気化器２７にはキャリアガスとしてのＮ２ガスを供給するキャリアガス配管２７ａが接続されている。Ｔｉソースガス分散ノズル２９には、その長さ方向に沿って複数のガス吐出孔２９ａが所定の間隔を隔てて形成されており、各ガス吐出孔２９ａから水平方向に処理容器１内に略均一にＴｉソースガスを吐出することができるようになっている。
Ｔｉ化合物としては、例えばメチルシクロペンタジエニル・トリス（ジメチルアミノチタニウム（Ｔｉ（ＭｅＣｐ）（ＮＭｅ２）３；ＭＣＰＤＴＭＴと略記）等のシクロペンタジエニル環を構造中に含む化合物を好適に用いることができる。
さらに、パージガス供給機構３０は、パージガス供給源３１と、パージガス供給源３１からパージガスを導くパージガス配管３２と、このパージガス配管３２に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル３３とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。
酸化剤配管１８には、開閉弁１８ａおよびマスフローコントローラのような流量制御器１８ｂが設けられており、ガス状の酸化剤を流量制御しつつ供給することができるようになっている。また、パージガス配管３２にも開閉弁３２ａおよびマスフローコントローラのような流量制御器３２ｂが設けられており、パージガスを流量制御しつつ供給することができるようになっている。
上記Ｚｒソース貯留容器２０には、Ｚｒソース圧送配管２０ａが挿入されており、Ｚｒソース圧送配管２０ａからＨｅガス等の圧送ガスを供給することにより、Ｚｒソース配管２１へ液体のＺｒソースが送給される。上記Ｚｒソース配管２１には液体マスフローコントローラのような流量制御器２１ａが設けられており、上記Ｚｒソースガス配管２３にはバルブ２３ａが設けられている。
上記Ｔｉソース貯留容器２５には、Ｔｉソース圧送配管２５ａが挿入されており、Ｔｉソース圧送配管２５ａからＨｅガス等の圧送ガスを供給することにより、Ｔｉソース配管２６へ液体のＴｉソースが送給される。上記Ｔｉソース配管２６には液体マスフローコントローラのような流量制御器２６ａが設けられており、上記Ｔｉソースガス配管２８にはバルブ２８ａが設けられている。
酸化剤を分散吐出するための酸化剤分散ノズル１９は、処理容器１の凹部１ａ内に設けられており、Ｚｒソースガス分散ノズル２４と、Ｔｉソースガス分散ノズル２９は、これらで酸化剤分散ノズル１９を挟むように設けられている。
処理容器１の酸化剤分散ノズル１９、Ｚｒソースガス分散ノズル２４、およびＴｉソースガス分散ノズル２９と反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面コ字状に成形された排気口カバー部材３８が溶接により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。
なお、上述したように、ＺｒＯ２系膜としては、ＡｌやＳｉ等をドープしたもの、あるいはＺＡＺ構造やＬＡＺＯ構造を用いることができ、第１および第２のＴｉＯ２膜にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等をドープすることができるが、これらの場合には、ドープされる元素の原料や、ＺＡＺ構造やＬＡＺＯ構造を形成する際のＡｌの原料を供給する供給機構を付加すればよい。
成膜装置１００の各構成部の制御、例えば開閉弁１８ａ、２３ａ、２８ａ、３２ａの開閉による各ガスの供給・停止、流量制御器１８ｂ、２１ａ、２６ａ、３２ｂによるガスや液体ソースの流量の制御、処理容器１に導入するガスの切り替え、加熱装置４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置１００で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられたものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置１００での所望の処理が行われる。すなわち、記憶部５２の記憶媒体には、以下に説明する成膜方法を実行するプログラム（すなわち処理レシピ）が記憶されており、そのプログラムがコントローラ５０に、以下に説明する誘電体膜の形成方法を実行するように成膜装置１００を制御させる。
［成膜装置を用いた誘電体膜の形成］
次に、以上のように構成された成膜装置による誘電体膜の形成方法について説明する。
まず、常温において、例えば５０〜１００枚のウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。そして処理容器１内を真空引きして所定のプロセス圧力に維持するとともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。
誘電体膜の形成に際しては、上述したように、第１のＴｉＯ２膜の形成工程、ＺｒＯ２系膜の形成工程、アニール工程、第２のＴｉＯ２膜の形成工程を有し、これらは以下のようにして行われる。
１．第１のＴｉＯ２膜の形成工程
第１のＴｉＯ２膜は、加熱装置４０により処理容器１内を２００〜３００℃に加熱しつつ、上述したようなＴｉ化合物からなるＴｉソースガスと酸化剤とを用いて形成される。具体的には、図６のタイミングチャートに示すように、処理容器１にＴｉソースガスを供給してＺｒＯ２膜上に吸着させるステップＳ１と、処理容器内をパージガスでパージするステップＳ２と、ガス状の酸化剤として例えばＯ３ガスを処理容器１に供給してＴｉソースガスを酸化させるステップＳ３と、処理容器内をパージガスでパージするステップＳ４とを１回のＴｉＯ２成膜操作とし、これを複数回繰り返すＡＬＤにより、所定膜厚のＴｉＯ２膜を成膜する。なお、上述したように、第１のＴｉＯ２膜にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等をドープすることができるが、これらをドープする場合には、上記の繰り返しの間にドープ量に応じた回数のその元素の原料を供給するステップを挿入すればよい。
上記ステップＳ１においては、Ｔｉソースガス供給機構１６のＴｉソース貯留容器２５からＴｉソースであるＴｉ化合物を供給し、気化器２７でこれを気化させてＴｉソースガスを発生させ、ＴｉソースガスをＴｉソースガス配管２８およびＴｉソースガス分散ノズル２９を介してガス吐出孔２９ａから処理容器１内にＴ１の期間供給する。これにより、下部電極上にＴｉソースガスを吸着させる。
ステップＳ１の期間Ｔ１は０．１〜１８００ｓｅｃが例示される。また、Ｔｉソースの流量は０．０１〜１０ｍｌ／ｍｉｎ（ｃｃｍ）が例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。
ステップＳ３の酸化剤を供給するステップにおいては、酸化剤供給機構１４の酸化剤供給源１７から酸化剤として例えばＯ３ガスが酸化剤配管１８および酸化剤分散ノズル１９を経て吐出される。これにより、下部電極に吸着されたＴｉソースが酸化されてＴｉＯ２膜が形成される。
このステップＳ３の期間Ｔ３は０．１〜１８００ｓｅｃの範囲が好ましい。酸化剤の流量はウエハＷの搭載枚数や酸化剤の種類によっても異なるが、酸化剤としてＯ３ガスを用い、ウエハＷの搭載枚数が５０〜１００枚程度のときには、１〜５００ｇ／Ｎｍ３が例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。
上記ステップＳ２、Ｓ４は、ステップＳ１の後またはステップＳ３の後に処理容器１内に残留するガスを除去して次の工程において所望の反応を生じさせるために行われるものであり、パージガス供給機構３０のパージガス供給源３１からパージガス配管３２およびパージガスノズル３３を経て処理容器１内にパージガス、例えばＮ２を供給して処理容器１内をパージする。この場合に、真空引きとパージガスの供給とを複数回繰り返すことにより、残留するガスの除去効率を上げることができる。このステップＳ２，Ｓ４の期間Ｔ２、Ｔ４としては、０．１〜１８００ｓｅｃが例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。このとき、Ｔｉソースガスを供給するステップＳ１の後のステップＳ２と、酸化剤を供給するステップＳ３の後のステップＳ４とは、両者のガスの排出性の相違から、真空引き時間、パージガス供給時間を変えてもよい。具体的には、ステップＳ１後のほうがガスの排出に時間がかかることから、ステップＳ１後に行うステップＳ２のほうの時間を長くすることが好ましい場合もある。
２．ＺｒＯ２系膜の形成工程
ＺｒＯ２系膜は、加熱装置４０により処理容器１内を２００〜３００℃に加熱しつつ、上述したようなＺｒ化合物からなるＺｒソースガスと酸化剤とを用いて形成される。具体的には、図７のタイミングチャートに示すように、処理容器１にＺｒソースガスを供給して第１のＴｉＯ２膜に吸着させるステップＳ１１と、処理容器内をパージガスでパージするステップＳ１２と、ガス状の酸化剤として例えばＯ３ガスを処理容器１に供給してＺｒソースガスを酸化させるステップＳ１３と、処理容器内をパージガスでパージするステップＳ１４とを１回のＺｒＯ２成膜操作とし、これを複数回繰り返すＡＬＤにより所定膜厚のＺｒＯ２膜を成膜する。なお、上述したように、ＺｒＯ２系膜としては、ＡｌやＳｉ等をドープしたものや、ＺＡＺ構造、ＬＡＺＯ構造を用いることができるが、これらの場合は以下のようにすることができる。まず、ＡｌやＳｉ等をドープする場合には、Ｓ１１〜Ｓ１４の繰り返しの間にドープ量に応じた回数のその元素の原料を供給するステップを挿入すればよい。また、ＺＡＺ構造を用いる場合、Ａｌ化合物供給機構を付加して、所定回数のＡＬＤ操作により所定膜厚のＺｒＯ２膜を形成し、次いで同様のＡＬＤ操作によりＡｌ２Ｏ３膜を形成し、さらに同様にＡＬＤによりＺｒＯ２膜を成膜する。また、ＬＡＺＯ構造を用いる場合、同様にＡｌ化合物供給機構を付加して、Ｚｒソースガス供給ステップ、酸化ステップ、Ａｒソースガス供給ステップ、酸化ステップを交互に繰り返す。
上記ステップＳ１１においては、Ｚｒソースガス供給機構１５のＺｒソース貯留容器２０からＺｒソースであるＺｒ化合物を供給し、気化器２２でこれを気化させてＺｒソースガスを発生させ、ＺｒソースガスをＺｒソースガス配管２３およびＺｒソースガス分散ノズル２４を介してガス吐出孔２４ａから処理容器１内にＴ１の期間供給する。これにより、ウエハＷ上にＺｒソースガスを吸着させる。
ステップＳ１１の期間Ｔ１１は０．１〜１８００ｓｅｃが例示される。また、Ｚｒソースの流量は０．０１〜１０ｍｌ／ｍｉｎ（ｃｃｍ）が例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。
ステップＳ１３の酸化剤を供給するステップおよびステップＳ１２、Ｓ１４のパージステップは、第１のＴｉＯ２膜形成の際の酸化剤を供給するステップＳ３およびパージステップＳ２、Ｓ４と同様にして行われる。これらの期間Ｔ１３、Ｔ１２、Ｔ１４についても上記Ｔ３、Ｔ２、Ｔ４と同程度とされる。
３．アニール工程
アニール工程は、ＺｒＯ２系膜の形成が終了後、処理容器１内に所定の雰囲気ガスを導入しつつ圧力を所定の減圧状態とし、加熱装置４０により処理容器１内を上述したように好ましくは３００〜６００℃に加熱しつつ所定時間アニールを行う。アニール雰囲気を不活性雰囲気にする場合には、処理容器１内にパージガス供給源３１から窒素ガス等を導入すればよい。また、酸化雰囲気とする場合には、処理容器１内に酸化剤供給源１７から酸化剤を導入するか、Ｏ２ガス導入機構を別途設けてＯ２ガスを導入すればよい。また、還元雰囲気とする場合には、Ｈ２ガス等の還元ガスを導入する機構を別途設けて処理容器内に還元ガスを導入すればよい。
４．第２のＴｉＯ２膜の形成工程
第２のＴｉＯ２膜も、第１のＴｉＯ２膜と同様に、Ｔｉ化合物からなるＴｉソースガスと酸化剤とを用いて、図６のタイミングチャートに示すＡＬＤにより形成される。なお、上述したように、第２のＴｉＯ２膜にもＡｌ、Ｓｉ、Ｔａ、Ｎｂ等をドープすることができるが、これらをドープする場合には、第１のＴｉＯ２膜の場合と同様、上記の繰り返しの間にドープ量に応じた回数のその元素の原料を供給するステップを挿入すればよい。
以上のように、Ｔｉソースガスと酸化剤とを用いてＡＬＤにより第１および第２のＴｉＯ２膜を形成し、また、Ｚｒソースガスと酸化剤とを用いてＡＬＤによりＺｒＯ２系膜を形成するので、比較的低温で、不純物や欠陥の少ない膜を得ることができる。特に、ＴｉソースガスおよびＺｒソースガスとして、シクロペンタジエニル環を構造中に含む化合物を用いる場合には、シクロペンタジエニル環と反対側が吸着サイトとなって、規則正しい吸着配列が可能となり、不純物や欠陥がより少ない緻密な膜が得られる。
＜本発明の効果を確認した実験結果＞
次に、本発明の効果を確認した実験結果について説明する。
ここでは、下部電極としてのＴｉＮ膜の上に、第１のＴｉＯ２膜を１ｎｍの膜厚で形成し、その上にＺｒＯ２膜を５ｎｍの膜厚で形成し、引き続き、Ｎ２ガス雰囲気中において５００℃で１０ｍｉｎのアニールを施し、次いでＺｒＯ２膜の上に第２のＴｉＯ２膜を５ｎｍの膜厚で形成して、合計膜厚が１１ｎｍの誘電体膜を形成し、第２のＴｉＯ２膜の上に上部電極としてＴｉＮ膜を形成し、フラットキャパシタサンプルを作製した。
第１および第２のＴｉＯ２膜は、ＴｉソースとしてＭＣＰＤＴＭＴを用い、酸化剤としてＯ３を用いて、図４の成膜装置により、図６のタイミングチャートに示すようなシーケンスのＡＬＤにより成膜した。また、ＺｒＯ２膜は、ＺｒソースとしてＣＰＤＴＭＺを用い、酸化剤としてＯ３を用いて、図４の成膜装置により、図７のタイミングチャートに示すようなシーケンスのＡＬＤにより成膜した。
このようにして得られたサンプルについて、ＣＥＴとＶｇ＝１Ｖのときのリーク電流（Ｊ＋１Ｖ）を測定した結果、ＣＥＴが０．４３７ｎｍ、Ｊ＋１Ｖが１．６×１０−６Ａ／ｃｍ２と良好な値が得られた。
＜他の適用＞
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では、第１および第２のＴｉＯ２膜およびＺｒＯ２系膜をＡＬＤにより形成した例を示したが、これに限らずＣＶＤで形成してもよい。また、第１および第２のＴｉＯ２膜およびＺｒＯ２系膜の形成を、複数のウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。
１；処理容器
５；ウエハボート（供給手段）
１４；酸化剤供給機構
１５；Ｚｒソースガス供給機構
１６；Ｔｉソースガス供給機構
１９；酸化剤分散ノズル
２４；Ｚｒソースガス分散ノズル
２９；Ｔｉソースガス分散ノズル
４０；加熱装置
５０；コントローラ
５２；記憶部（記憶媒体）
１００；成膜装置
１０４；下部電極
１０６；第１のＴｉＯ２膜
１０８；ＺｒＯ２系膜
１１０；第２のＴｉＯ２膜
１１２；上部電極
１２０；キャパシタ
Ｗ；半導体ウエハ

Claims (16)

  1. 基板上に下部電極層を形成する工程と、
    前記下部電極の上に界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、
    前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、
    前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、
    前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と、
    前記第２のＴｉＯ２膜の上に上部電極層を形成する工程とを有することを特徴とするキャパシタの製造方法。
  2. 前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることを特徴とする請求項１に記載のキャパシタの製造方法。
  3. 前記アニールは、３００〜６００℃の温度で行うことを特徴とする請求項１または請求項２に記載のキャパシタの製造方法。
  4. 前記第１および第２のＴｉＯ２膜、ならびに前記ＺｒＯ２系膜は、Ｔｉ化合物からなるＴｉソースガスまたはＺｒ化合物からなるＺｒソースガスと、酸化剤とを供給することにより形成されることを特徴とする請求項１から請求項３のいずれか１項に記載のキャパシタの製造方法。
  5. 前記第１および第２のＴｉＯ２膜の形成は、前記Ｔｉ化合物からなるＴｉソースガスと前記酸化剤とを交互に複数回供給することにより行われ、前記ＺｒＯ２系膜の形成は、前記Ｚｒ化合物からなるＺｒソースガスと前記酸化剤とを交互に複数回供給することにより行われることを特徴とする請求項４に記載のキャパシタの製造方法。
  6. 前記上部電極および前記下部電極としてＴｉＮ膜を用いることを特徴とする請求項１から請求項５のいずれか１項に記載のキャパシタの製造方法。
  7. 基板上に形成された下部電極層と、
    前記下部電極の上に形成され、界面コントロール機能を有する第１のＴｉＯ２膜と、
    前記第１のＴｉＯ２膜の上に形成され、成膜後に結晶化するためのアニールが施されたＺｒＯ２系膜と、
    前記ＺｒＯ２系膜の上に形成され、容量膜として機能する第２のＴｉＯ２膜と、
    前記第２のＴｉＯ２膜の上に形成された上部電極層と
    を有することを特徴とするキャパシタ。
  8. 前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることを特徴とする請求項７に記載のキャパシタ。
  9. 前記上部電極および前記下部電極は、ＴｉＮ膜からなることを特徴とする請求項７または請求項８に記載のキャパシタ。
  10. 基板上に形成された下部電極層上に、界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、
    前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、
    前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、
    前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と
    を有することを特徴とする誘電体膜の形成方法。
  11. 前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることを特徴とする請求項１０に記載の誘電体膜の形成方法。
  12. 前記アニールは、３００〜６００℃の温度で行うことを特徴とする請求項１０または請求項１１に記載の誘電体膜の形成方法。
  13. 前記第１および第２のＴｉＯ２膜、ならびに前記ＺｒＯ２系膜は、Ｔｉ化合物からなるＴｉソースガスまたはＺｒ化合物からなるＺｒソースガスと、酸化剤とを供給することにより形成されることを特徴とする請求項１０から請求項１２のいずれか１項に記載の誘電体膜の形成方法。
  14. 前記第１および第２のＴｉＯ２膜の形成は、前記Ｔｉ化合物からなるＴｉソースガスと前記酸化剤とを交互に複数回供給することにより行われ、前記ＺｒＯ２系膜の形成は、前記Ｚｒ化合物からなるＺｒソースガスと前記酸化剤とを交互に複数回供給することにより行われることを特徴とする請求項１３に記載の誘電体膜の形成方法。
  15. 前記誘電体膜上には上部電極が形成され、前記上部電極および前記下部電極としてＴｉＮ膜を用いることを特徴とする請求項１０から請求項１４のいずれか１項に記載の誘電体膜の形成方法。
  16. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１０から請求項１５のいずれかに記載の誘電体膜の形成方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2012023469A 2012-02-06 2012-02-06 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法 Active JP5882075B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012023469A JP5882075B2 (ja) 2012-02-06 2012-02-06 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
KR1020130010761A KR101609182B1 (ko) 2012-02-06 2013-01-31 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법
TW102104024A TWI536453B (zh) 2012-02-06 2013-02-01 電容器的製造方法、電容器及用於該電容器之介電膜的形成方法
US13/760,210 US8896097B2 (en) 2012-02-06 2013-02-06 Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023469A JP5882075B2 (ja) 2012-02-06 2012-02-06 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
JP2013161988A true JP2013161988A (ja) 2013-08-19
JP5882075B2 JP5882075B2 (ja) 2016-03-09

Family

ID=48902192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023469A Active JP5882075B2 (ja) 2012-02-06 2012-02-06 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法

Country Status (4)

Country Link
US (1) US8896097B2 (ja)
JP (1) JP5882075B2 (ja)
KR (1) KR101609182B1 (ja)
TW (1) TWI536453B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115769A (ko) 2015-03-27 2016-10-06 도쿄엘렉트론가부시키가이샤 성막 장치 및 성막 방법 및 기억 매체
JP2020537328A (ja) * 2017-10-13 2020-12-17 オックスフォード インストゥルメンツ エックス−レイ テクノロジー インコーポレイテッド Ｘ線デバイスのための窓部材
WO2022168773A1 (ja) * 2021-02-08 2022-08-11 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222170B2 (en) * 2012-12-20 2015-12-29 Intermolecular, Inc. Deposition of rutile films with very high dielectric constant
US9105646B2 (en) * 2012-12-31 2015-08-11 Intermolecular, Inc. Methods for reproducible flash layer deposition
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
KR102350589B1 (ko) * 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102621751B1 (ko) 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI661076B (zh) * 2016-10-06 2019-06-01 南韓商圓益Ｉｐｓ股份有限公司 複合膜製造方法
US10453913B2 (en) 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR102629425B1 (ko) 2018-07-13 2024-01-26 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102606772B1 (ko) 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20200145871A (ko) 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20210053379A (ko) 2019-11-01 2021-05-12 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US11688601B2 (en) * 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250929A (ja) * 1999-09-24 2001-09-14 Applied Materials Inc 拡張キャパシタを形成するための統合方法及び装置
WO2010082605A1 (ja) * 2009-01-15 2010-07-22 東京エレクトロン株式会社 キャパシタ及びキャパシタの製造方法
WO2010098121A1 (ja) * 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP2010258413A (ja) * 2009-04-01 2010-11-11 Elpida Memory Inc キャパシタ用容量絶縁膜の製造方法
JP2011222699A (ja) * 2010-04-08 2011-11-04 Elpida Memory Inc 半導体用配線
JP2011258832A (ja) * 2010-06-10 2011-12-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143272A (en) * 1998-12-18 2000-11-07 Ford Global Technologies, Inc. Sol-gel processed metal-zirconia materials
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
JP2001015739A (ja) * 1999-06-30 2001-01-19 Nec Corp ゲート絶縁膜とその製造方法
TW515032B (en) 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
JP4104834B2 (ja) * 2001-04-13 2008-06-18 株式会社東芝 Ｍｉｓ型電界効果トランジスタの製造方法
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP4009550B2 (ja) 2003-03-27 2007-11-14 エルピーダメモリ株式会社 金属酸化膜の形成方法
US7476916B2 (en) * 2003-05-29 2009-01-13 Nec Corporation Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
JP5340545B2 (ja) 2007-01-23 2013-11-13 株式会社フジクラ パルスレーザ装置及びそのパルス出力制御方法
EP2259305A4 (en) * 2008-03-28 2014-06-18 Renesas Electronics Corp CONDENSER, SEMICONDUCTOR COMPONENT THEREWITH, METHOD FOR PRODUCING THE CONDENSER AND METHOD FOR PRODUCING THE SEMICONDUCTOR CONSTRUCTION ELEMENT
JP2009293302A (ja) 2008-06-06 2009-12-17 World Garage Door:Kk 可動式間仕切り及び可動式間仕切り組立体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250929A (ja) * 1999-09-24 2001-09-14 Applied Materials Inc 拡張キャパシタを形成するための統合方法及び装置
WO2010082605A1 (ja) * 2009-01-15 2010-07-22 東京エレクトロン株式会社 キャパシタ及びキャパシタの製造方法
WO2010098121A1 (ja) * 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP2010258413A (ja) * 2009-04-01 2010-11-11 Elpida Memory Inc キャパシタ用容量絶縁膜の製造方法
JP2011222699A (ja) * 2010-04-08 2011-11-04 Elpida Memory Inc 半導体用配線
JP2011258832A (ja) * 2010-06-10 2011-12-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115769A (ko) 2015-03-27 2016-10-06 도쿄엘렉트론가부시키가이샤 성막 장치 및 성막 방법 및 기억 매체
US9640448B2 (en) 2015-03-27 2017-05-02 Tokyo Electron Limited Film forming method, film forming apparatus, and storage medium
JP2020537328A (ja) * 2017-10-13 2020-12-17 オックスフォード インストゥルメンツ エックス−レイ テクノロジー インコーポレイテッド Ｘ線デバイスのための窓部材
JP7237974B2 (ja) 2017-10-13 2023-03-13 オックスフォード インストゥルメンツ エックス－レイ テクノロジー インコーポレイテッド Ｘ線デバイスのための窓部材
WO2022168773A1 (ja) * 2021-02-08 2022-08-11 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Also Published As

Publication number Publication date
KR101609182B1 (ko) 2016-04-05
TWI536453B (zh) 2016-06-01
US20130200491A1 (en) 2013-08-08
KR20130090808A (ko) 2013-08-14
JP5882075B2 (ja) 2016-03-09
US8896097B2 (en) 2014-11-25
TW201342474A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
JP5661262B2 (ja) 成膜方法および成膜装置
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US10707074B2 (en) Method for manufacturing semiconductor device, non-transitory computer-readable recording medium, and substrate processing apparatus
JP5207962B2 (ja) ルテニウム膜の成膜方法
US20120288625A1 (en) Gas supply apparatus, thermal treatment apparatus, gas supply method, and thermal treatment method
KR101552856B1 (ko) 성막 방법 및 성막 장치
JP2007281407A (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
JP5678252B2 (ja) Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
JP2011243620A (ja) 成膜方法および成膜装置
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP5751754B2 (ja) 成膜方法および記憶媒体
JP5675458B2 (ja) 成膜方法、成膜装置および記憶媒体
JP5095230B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
US20110036288A1 (en) Sr-ti-o-based film forming method and storage medium
TW202138614A (zh) 基板處理裝置，排氣裝置及半導體裝置的製造方法
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160203

R150 Certificate of patent or registration of utility model

Ref document number: 5882075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250