KR102606772B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102606772B1
KR102606772B1 KR1020180116441A KR20180116441A KR102606772B1 KR 102606772 B1 KR102606772 B1 KR 102606772B1 KR 1020180116441 A KR1020180116441 A KR 1020180116441A KR 20180116441 A KR20180116441 A KR 20180116441A KR 102606772 B1 KR102606772 B1 KR 102606772B1
Authority
KR
South Korea
Prior art keywords
reduction
layer
oxide
sacrifice
dielectric layer
Prior art date
Application number
KR1020180116441A
Other languages
English (en)
Other versions
KR20200036600A (ko
Inventor
이상영
박경웅
김한준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180116441A priority Critical patent/KR102606772B1/ko
Priority to US16/233,907 priority patent/US10964614B2/en
Priority to CN201910506261.3A priority patent/CN110970404B/zh
Publication of KR20200036600A publication Critical patent/KR20200036600A/ko
Priority to US17/189,536 priority patent/US11532527B2/en
Priority to US17/987,135 priority patent/US20230080939A1/en
Application granted granted Critical
Publication of KR102606772B1 publication Critical patent/KR102606772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 기술은 유전층의 환원을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하기 위한 것으로서, 본 기술에 따른 반도체 장치는 유전층; 상기 유전층 상의 제2도전층; 및 상기 유전층과 도전층 사이에 형성된 환원희생층을 포함하되, 상기 환원희생층은 상기 유전층보다 전기음성도가 큰 제1환원희생물질; 및 상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함할 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 상세하게는 환원희생층을 구비한 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 캐패시터는 하부전극, 유전층 및 상부전극을 포함할 수 있다. 반도체 장치의 집적도가 증가함에 따라 유전층의 두께가 감소하고 있다. 유전층의 두께가 감소하면, 누설전류가 증가할 수 있다. 누설전류를 감소시키기 위해 유전층의 두께를 증가시키면 등가산화막두께(Equivalent Oxide Thickness; EOT)가 증가하게 된다.
본 발명의 실시예들은 유전층의 환원을 방지할 수 있는 반도체장치 및 그 제조 방법을 제공한다.
본 발명의 실시예들은 고유전율물질의 환원을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는 유전층; 상기 유전층 상의 제2도전층; 및 상기 유전층과 도전층 사이에 형성된 환원희생층을 포함하되, 상기 환원희생층은 상기 유전층보다 전기음성도가 큰 제1환원희생물질; 및 상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함할 수 있다.
본 발명의 실시예에 따른 캐패시터는 하부전극; 상기 하부전극 상의 유전층; 상기 유전층 상의 상부전극; 및 상기유전층과 상부전극 사이에 형성된 환원희생층을 포함하되, 상기 환원희생층은 상기 유전층보다 전기음성도가 큰 제1환원희생물질; 및 상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함할 수 있다.
본 발명의 실시예에 따른 캐패시터 제조 방법은 하부전극 상에 유전층을 형성하는 단계; 상기 유전층 상에 상기 유전층보다 전기음성도가 큰 제1환원희생물질 및 상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함하는 환원희생층을 형성하는 단계; 및 상기 환원희생층 상에 환원분위기에서 상부전극을 형성하는 단계를 포함할 수 있다.
본 기술은 유전층과 도전층 사이에 유전층보다 환원되기 쉬운 환원희생층을 형성하므로써, 유전층의 산소손실을 억제할 수 있다.
본 기술은 캐패시터 형성시 환원희생층을 형성하므로써, 유전층의 유전율을 높이고, 등가산화막 두께를 낮추며, 누설전류를 방지할 수 있다.
도 1a는 일 실시예에 따른 반도체 장치를 도시한 도면이다.
도 1b는 도 1a의 변형예에 따른 반도체 장치를 도시한 도면이다.
도 1c는 도 1a의 또다른 변형예이다.
도 1d는 도 1a의 또다른 변형예이다.
도 2 내지 도 5d는 다른 실시예에 따른 반도체 장치를 도시한 도면이다.
도 6a는 비교예에 따른 반도체장치의 계면의 밴드 오프셋을 설명하기 위한 다이어그램이다.
도 6b는 실시예들에 따른 반도체장치의 계면의 밴드 오프셋을 설명하기 위한 다이어그램이다.
도 7a 내지 도 14d는 반도체 장치의 적용예들을 도시한 도면이다.
도 15a 내지 도 15c는 반도체장치를 형성하는 방법의 일 예를 설명하기 위한 도면이다.
도 16a 내지 도 16d는 반도체장치를 형성하는 방법의 다른 예를 설명하기 위한 도면이다.
도 17a 내지 도 17c는 메모리셀을 도시한 도면이다.
도 18a 내지 도 18f는 도 17b의 캐패시터(CAP)의 응용예들을 도시한 도면이다.
본 명세서에서 기재하는 실시예들은 본 발명의 이상적인 개략도인 단면도, 평면도 및 블록도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
캐패시터는 하부 전극, 유전층 및 상부 전극을 포함할 수 있다. 유전층의 두께가 감소하면 누설전류가 증가할 수 있다. 유전층의 유전율과 에너지밴드갭(Energy band gap, 이하 '밴드갭'이라 약칭함)은 서로 반비례를 가지고 있다. 누설전류를 억제하기 위해, 유전층의 두께를 증가시키거나, 낮은 유전율의 유전층을 사용할 수 있다. 유전층의 두께 증가 및 낮은 유전율은 유전층의 전기적 두께, 즉 등가산화막두께(EOT)를 증가시키게 된다. 등가산화막두께를 감소시키기 위해 유전층의 두께를 얇게 하는 경우, 유전층의 결정화에 필요한 최소두께 보다 감소되어, 비정질 특성이 증가하게 된다. 따라서, 유전층의 두께를 감소시킴에도 불구하고 캐패시턴스의 증가는 한계가 있다.
게다가, 캐패시터의 상부전극은 강한 환원분위기에서 형성될 수 있다. 예컨대, 강한 환원분위기는 NH3, SiHx, GeHx, BHx 등의 가스를 포함할 수 있다. 이와 같은 강한 환원분위기는 유전층의 산소손실을 초래하므로, 유전층의 막질 저하가 발생한다.
유전층과 상부전극 사이의 계면에는 낮은 유전율을 갖는 DL(Dead layer)이 존재하게 된다. DL은 상부전극 증착 시 환원 분위기에 의해 형성될 수 있다. 또한, DL은 상부전극의 산화 때문에 형성될 수 있다. DL은 등가산화막두께(EOT)를 낮추는데 방해가 될 수 있다.
이하, 실시예들은 유전층의 환원을 방지할 수 있는 계면 엔지니어링을 제안한다. 또한, 유전층의 유전율을 증가시킬 수 있는 계면 엔지니어링을 제안한다. 또한, 누설전류를 감소시킬 수 있는 계면엔지니어링을 제안한다.
후술하는 실시예들에서, 환원희생층(Reduction Sacrificial Layer, RSL)은 유전층과 도전층 사이의 계면에 형성될 수 있다. 환원희생층(RSL)은 유전층보다 먼저 환원되는 물질일 수 있다. 환원희생층(RSL)은 도전성 물질(conductive material)로서, 유전층으로는 작용하지 않으면서 유전층과 도전층의 계면 산화를 방지할 수 있다. 환원희생층(RSL)은 환원되었을 때 유효일함수(eWF)가 크며 컨덕선밴드오프셋(Conduction Band Offset, CBO)이 큰 누설전류장벽(Leakage current barrier) 역할을 할 수 있다. 또한, 환원희생층(RSL)은 등가산화막두께(EOT)를 증가시키지 않을 수 있다. 환원희생층(RSL)은 전기음성도(Electronegativity)가 큰 물질일 수 있다.
이와 같이, 실시예들은, 유전층과 상부전극 사이의 계면 특성을 향상시키기 위해 환원희생층(RSL)을 추가할 수 있다. 환원희생층(RSL)을 추가하므로써 DL을 형성하지 않도록 할 수 있다. 환원희생층(RSL)은 유전층 대신에 환원되는 물질로서, 유전층의 환원을 방지할 수 있다. 또한, 환원희생층(RSL)은 환원되더라도 도전성(conductive)을 갖기 때문에 유전층으로 작용하지 않으면서 상부전극의 유효일함수(eWF) 및 컨덕션밴드오프셋(CBO)을 증가시켜주는 역할을 한다.
환원희생층(RSL)은 유전층(102)보다 폴링 전기음성도(Pauling Electronegativity)가 클 수 있다. 환원희생층(RSL)은 지르코늄산화물(ZrO2) 및 하프늄산화물(HfO2)에 비하여 폴링 전기음성도(이하, '전기음성도'라고 약칭함)가 큰 물질을 포함할 수 있다. 전기음성도가 크면 산화되기 어렵고 환원되기 쉽다. 따라서, 환원희생층(RSL)이 유전층을 대신하여 산소를 빼앗길 수 있다. 결국, 환원희생층(RSL)은 유전층의 산소손실을 방지할 수 있다.
환원희생층(RSL)은 환원희생물질(Reduction sacrificial material)을 포함할 수 있다. 환원희생물질은 전기음성도가 큰 물질을 포함할 수 있다. 환원희생물질은 전기음성도가 큰 원자, 예컨대, 금속원자, 실리콘원자 또는 저마늄원자를 포함할 수 있다. 환원희생물질은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다.
Element Hf Zr
EN
(pauling)		 1.3 1.33
Oxide HfO2 ZrO2
Element Ta Ti Nb Al Si Sn Ge Mo Ir Ru
EN
(pauling)		 1.50 1.54 1.60 1.61 1.90 1.96 2.01 2.16 2.20 2.20
Oxide Ta2O5 TiO2 Nb2O5 Al2O3 SiO2 SnO2 GeO2 MoO2, MoO3 IrO2 RuO2
표 1 및 표2에서 'Element'는 원자를 지칭할 수 있고, 'EN'은 전기음성도를 지칭할 수 있으며, 'Oxide'는 원자의 산화물을 지칭할 수 있다.
표 1은 유전층에 포함될 수 있는 물질의 전기음성도를 나타낸 표이다. 표 2는 환원희생층(RSL)에 포함될 수 있는 환원희생물질의 전기음성도를 나타낸 표이다. 유전층 및 환원희생물질이 표 1 및 표 2의 물질로 제한되는 것은 아니다.
표 1을 참조하면, 하프늄(Hf)은 1.3의 전기음성도를 갖고, 지르코늄(Zr)은 1.33의 전기음성도를 갖는다.
표 2를 참조하면, 환원희생물질들은 약 1.5∼2.2의 전기음성도를 가질 수 있다. 환원희생물질들은 유전층에 포함될 수 있는 물질들(예, Hf, Zr)보다 전기음성도가 클 수 있다.
환원희생층(RSL)은 환원희생물질의 산화물을 포함할 수 있다. 환원희생층(RSL)은 탄탈륨산화물(Ta2O5), 티타늄산화물(TiO2), 니오븀산화물(Nb2O5), 알루미늄산화물(Al2O3), 실리콘산화물(SiO2), 주석산화물(SnO2), 저마늄산화물(GeO2), 이산화몰리브덴(molybdenum dioxide, MoO2), 삼산화몰리브덴(molybdenum trioxide, MoO3), 이리듐산화물(IrO2), 루테늄산화물(RuO2) 또는 이들의 조합을 포함할 수 있다.
환원희생층(RSL)은 싱글 구조(Single structure), 스택 구조(Stack structure), 라미네이트 구조(Laminated structure), 상호믹싱 구조(Inter-mixing) 또는 이들의 조합(combination)을 포함할 수 있다. 싱글 구조는 환원희생물질이 하나의 층으로 이루어질 수 있다. 스택 구조는 서로 다른 전기음성도를 갖는 환원희생물질들의 적층구조일 수 있다. 라미네이트 구조는 서로 다른 전기음성도를 갖는 환원희생물질들이 얇은 두께로 라미네이트될 수 있다. 상호믹싱 구조(Inter-mixing)는 서로 다른 전기음성도를 갖는 환원희생물질이 상호믹싱될 수 있다.
스택 구조, 라미네이트 구조 및 상호믹싱 구조에서, 서로 다른 전기음성도를 갖는 환원희생물질들은 제1환원희생물질과 제2환원희생물질을 포함할 수 있다. 제1환원희생물질은 제1전기음성도를 갖고, 제2환원희생물질은 제2전기음성도를 가질 수 있다. 제1전기음성도와 제2전기음성도는 서로 다른 전기음성도를 가질 수 있다. 예컨대, 제2전기음성도는 제1전기음성도보다 더 클 수 있다. 제2환원희생물질은 제1환원희생물질보다 전기음성도가 더 클 수 있다.
일부 실시예에서, 제2환원희생물질이 제1환원희생물질보다 환원분위기에 먼저 노출될 수 있다.
일부 실시예에서, 제1환원희생물질이 제2환원희생물질보다 환원분위기에 먼저 노출될 수 있다. 이 경우, 전기음성도가 낮은 제1환원희생물질이 제2환원희생물질보다 먼저 환원되더라도 제2환원희생물질에 의해 유전층의 환원이 방지될 수 있다.
제1환원희생물질 및 제2환원희생물질은 유전층에 포함될 수 있는 물질들보다 전기음성도가 더 클 수 있다. 제1환원희생물질과 제2환원희생물질은 각각 티타늄(Ti), 탄탈륨(Ta), 니오븀(Nb), 알루미늄(Al), 실리콘(Si), 주석(Sn), 저마늄(Ge), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir) 또는 이들의 조합을 포함하되, 제1환원희생물질과 제2환원희생물질은 서로 다른 물질일 수 있다. 제1환원희생물질과 제2환원희생물질은 각각 탄탈륨산화물(Ta2O5), 티타늄산화물(TiO2), 니오븀산화물(Nb2O5), 알루미늄산화물(Al2O3), 실리콘산화물(SiO2), 주석산화물(SnO2), 저마늄산화물(GeO2), 이산화몰리브덴(molybdenum dioxide, MoO2), 삼산화몰리브덴(molybdenum trioxide, MoO3), 이리듐산화물(IrO2), 루테늄산화물(RuO2) 또는 이들의 조합을 포함하되, 제1환원희생물질과 제2환원희생물질은 서로 다른 물질일 수 있다.
제1환원희생물질과 제2환원희생물질은 전기음성도 차이에 의해 유효일함수 조절이 가능하다.
제1환원희생물질과 제2환원희생물질은 산소면밀도(areal oxygen density) 차이를 가질 수 있다. 산소면밀도 차이에 의해 계면 다이폴(interface dipole)을 유도하여 유효일함수(eWF) 및 컨덕션밴드오프셋(CBO)을 조절할 수 있다.
도 1a는 일 실시예에 따른 반도체 장치를 도시한 도면이다.
도 1a를 참조하면, 반도체 장치(111)는 제1도전층(101), 유전층(102) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(111)는 유전층(102)과 제2도전층(103) 사이의 환원희생층(RSL)을 더 포함할 수 있다.
제1도전층(101)은 금속함유물질을 포함할 수 있다. 제1도전층(101)은 금속, 금속질화물, 도전성 금속산화물 또는 이들의 조합을 포함할 수 있다. 제1도전층(101)은 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐(W), 텅스텐질화물(WN), 루테늄(Ru), 이리듐(Ir), 루테늄산화물(RuO2), 이리듐산화물(IrO2) 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 제1도전층(101)은 실리콘함유물질을 포함할 수 있다. 제1도전층(101)은 실리콘 기판, 실리콘층, 실리콘저마늄층 또는 이들의 조합을 포함할 수 있다. 제1도전층(101)은 '하부 도전층'이라고 지칭할 수 있다. 다른 실시예에서, 제1도전층(101)은 금속함유물질과 실리콘함유물질의 스택을 포함할 수 있다.
제2도전층(103)은 실리콘함유물질, 저마늄함유물질, 금속함유물질 또는 이들의 조합을 포함할 수 있다. 제2도전층(103)은 금속(Metal), 금속질화물(Metal nitride), 금속탄화물(Metal carbide), 도전성 금속질화물 또는 이들의 조합을 포함할 수 있다. 제2도전층(103)은 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 티타늄탄소질화물(TiCN), 탄탈륨탄소질화물(TaCN), 텅스텐(W), 텅스텐질화물(WN), 루테늄(Ru), 이리듐(Ir), 루테늄산화물(RuO2), 이리듐산화물(IrO2) 또는 이들의 조합을 포함할 수 있다. 제2도전층(103)은 실리콘층(Si layer), 저마늄층(Ge layer), 실리콘저마늄층(SiGe layer) 또는 이들의 조합을 포함할 수 있다. 제2도전층(103)은 실리콘층 상에 실리콘저마늄층을 적층(Si/SiGe)하여 형성할 수 있다. 제2도전층(103)은 저마늄층 상에 실리콘저마늄층을 적층(Ge/SiGe)하여 형성할 수 있다. 제2도전층(103)은 실리콘저마늄층과 금속질화물을 적층하여 형성할 수 있다. 예컨대, 제2도전층(103)은 티타늄질화물 상에 실리콘저마늄층을 적층(SiGe/TiN)하여 형성할 수 있다. 제2도전층(103)은 '상부 도전층'이라고 지칭할 수 있다.
유전층(102)은 싱글층, 다층, 라미네이트, 도핑 또는 상호믹싱 구조일 수 있다. 유전층(102)은 제1도전층(101)에 접촉할 수 있다. 유전층(102)은 고유전율 물질(High-k material)을 포함할 수 있다. 유전층(102)은 실리콘산화물(SiO2)보다 유전율이 높을 수 있다. 실리콘산화물은 약 3.9의 유전율을 가질 수 있고, 유전층(102)은 4 이상의 유전율을 갖는 물질을 포함할 수 있다. 고유전율 물질은 약 20 이상의 유전율을 가질 수 있다. 고유전율 물질은 하프늄산화물(HfO2), 지르코늄산화물(ZrO2), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 니오븀산화물(Nb2O5) 또는 스트론튬티타늄산화물(SrTiO3)을 포함할 수 있다. 다른 실시예에서, 유전층(102)은 앞서 언급된 고유전율 물질을 두 층 이상 포함하는 복합층으로 이루어질 수도 있다. 유전층(102)은 지르코늄-베이스 산화물(Zr-base oxide)로 형성될 수 있다. 유전층(102)은 지르코늄산화물(ZrO2)을 포함하는 스택 구조일 수 있다. 지르코늄산화물(ZrO2)을 포함하는 스택 구조는 ZA(ZrO2/Al2O3) 또는 ZAZ(ZrO2/Al2O3/ZrO2)를 포함할 수 있다. ZA는 지르코늄산화물 상에 알루미늄산화물이 적층된 구조일 수 있다. ZAZ는 지르코늄산화물, 알루미늄산화물 및 지르코늄산화물이 순차적으로 적층된 구조일 수 있다. ZrO2, ZA 및 ZAZ는 지르코늄산화물-베이스층(ZrO2-base layer)이라고 지칭될 수 있다. 다른 실시예에서, 유전층(102)은 하프늄-베이스 산화물(Hf-base oxide)로 형성될 수 있다. 유전층(102)은 하프늄산화물(HfO2)을 포함하는 스택 구조일 수 있다. 하프늄산화물(HfO2)을 포함하는 스택 구조는 HA(HfO2/Al2O3) 또는 HAH(HfO2/Al2O3/HfO2)를 포함할 수 있다. HA는 하프늄산화물 상에 알루미늄산화물이 적층된 구조일 수 있다. HAH는 하프늄산화물, 알루미늄산화물 및 하프늄산화물이 순차적으로 적층된 구조일 수 있다. HfO2, HA 및 HAH는 하프늄산화물-베이스층(HfO2-base layer)이라고 지칭될 수 있다.
ZA, ZAZ, HA 및 HAH에서 알루미늄산화물(Al2O3)은 지르코늄산화물(ZrO2) 및 하프늄산화물(HfO2)보다 밴드갭이 클 수 있다. 알루미늄산화물(Al2O3)은 지르코늄산화물(ZrO2) 및 하프늄산화물(HfO2)보다 유전율이 낮을 수 있다. 따라서, 유전층(102)은 고유전율물질 및 고유전물질보다 밴드갭이 큰 고밴드갭물질의 스택을 포함할 수 있다. 유전층(102)은 알루미늄산화물 외에 다른 고밴드갭물질로서 실리콘산화물(SiO2)을 포함할 수도 있다. 유전층(102)은 고밴드갭물질을 포함하므로써 누설전류가 억제될 수 있다. 고밴드갭물질은 극히 얇을 수 있다. 고밴드갭물질은 고유전율물질보다 얇을 수 있다.
다른 실시예에서, 유전층(102)은 고유전율물질과 고밴드갭물질이 번갈아 적층된 라미네이트 구조를 포함할 수 있다. 예컨대, ZAZA(ZrO2/Al2O3/ZrO2/Al2O3), ZAZAZ(ZrO2/Al2O3/ZrO2/Al2O3/ZrO2), HAHA(HfO2/Al2O3/HfO2/Al2O3) 또는 HAHAH(HfO2/Al2O3/HfO2/Al2O3/HfO2)를 포함할 수 있다. 위와 같은 라미네이트 구조에서, 알루미늄산화물(Al2O3)은 극히 얇을 수 있다.
환원희생층(RSL)의 상부면은 제2도전층(103)의 저면과 접촉할 수 있다. 환원희생층(RSL)의 하부면은 유전층(102)의 상부면과 접촉할 수 있다.
환원희생층(RSL)은 전기음성도(EN)가 큰 물질을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 환원희생층(RSL)은 높은 밴드갭(High band gap)을 갖는 물질을 포함할 수 있다. 환원희생층(RSL)은 제2도전층(103) 형성시 유전층(102)의 환원을 방지할 수 있다. 환원희생층(RSL)은 유전층(102)보다 먼저 환원되는 물질을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 환원되기 쉬운 물질을 포함할 수 있다. 환원희생층(RSL)은 환원희생물질을 포함할 수 있다. 환원희생물질은 전기음성도가 큰 물질을 포함할 수 있다. 환원희생물질은 전기음성도가 큰 원자, 예컨대, 금속원자, 실리콘원자 또는 저마늄원자를 포함할 수 있다. 환원희생물질은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다.
환원희생층(RSL)은 환원희생물질의 산화물을 포함할 수 있다. 환원희생층(RSL)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다.
환원희생층(RSL)은 환원 후에 서브산화물(suboxide)이 될 수 있다. 서브산화물은 절연성(insulative), 반도체성(semiconductive) 또는 도전성(conductive)을 가질 수 있다.
일부 실시예에서, 환원희생층(RSL)은 전기음성도가 크고 환원되기 쉬운 산화물을 포함하되, 환원 후에 서브산화물로 변환(modify)될 수 있다. 서브산화물은 산화물보다 산소가 부족(oxygen deficient)할 수 있다. 서브산화물은 환원희생물질의 서브산화물을 포함할 수 있다. 환원희생물질은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다. 서브산화물은 티타늄서브산화물(Ti-suboxide), 탄탈륨서브산화물(Ta-suboxide), 주석서브산화물(Sn-suboxide), 몰리브덴서브산화물(Mo-suboxide), 루테늄서브산화물(Ru-suboxide), 이리듐서브산화물(Ir-suboxide), 니오븀서브산화물(Nb-suboxide), 저마늄서브산화물(Ge-suboxide), 알루미늄서브산화물(Al-suboxide), 실리콘서브산화물(Si-suboxide) 또는 이들의 조합을 포함할 수 있다. 티타늄서브산화물은 TiO2-x(x<2) 또는 Ti4O7을 포함할 수 있다. 탄탈륨서브산화물은 Ta2O5-x(x<5)를 포함할 수 있다. 알루미늄서브산화물은 Al2O3-x(x<3)을 포함할 수 있다. 주석서브산화물은 SnO 또는 SnO2-x(x<2)을 포함할 수 있다. 몰리브덴서브산화물은 MoO2, MoO2-x(x<2), MoO3-x(x<3)를 포함할 수 있다. 루테늄서브산화물은 RuO2-x(x<2)을 포함할 수 있다. 이리듐서브산화물은 IrO2-x(x<2)을 포함할 수 있다. 니오븀서브산화물은 Nb2O5-x(x<5), NbO2 또는 NbO를 포함할 수 있다. 저마늄서브산화물은 GeO 또는 GeO2-x(x<2)를 포함할 수 있다. 실리콘서브산화물은 SiO2-x(x<2)를 포함할 수 있다. Ta2O5-x(x<5), TiO2-x(x<2), Ti4O7, NbO, SnO, SnO2-x(x<2), MoO2, MoO2-x(x<2), MoO3-x(x<3), RuO2-x(x<2) 및 IrO2-x(x<2)는 도전성 서브산화물일 수 있다. Nb2O5-x(x<5) 및 NbO2은 반도체성 서브산화물일 수 있다. Al2O3-x(x<3), SiO2-x(x<2), GeO 및 GeO2-x(x<2)는 절연성 서브산화물일 수 있다.
환원희생층(RSL)은 금속산화물(metal oxide) 또는 도전성 금속서브산화물(conductive metal suboxide)을 포함할 수 있다. 금속산화물은 환원된 후에 도전성 금속서브산화물로 변환될 수 있다. 도전성 금속서브산화물은 금속산화물보다 산소가 부족할 수 있다. 환원희생층(RSL) 내의 더 낮은 산소함량(lower oxygen content)은 환원희생층(RSL)의 도전성을 더욱 증가시킬 수 있고, 더 높은 유효일함수(effective workfunction)를 가질 수 있다. 예컨대, 티타늄서브산화물(예, TiO)은 TiO2보다 더 도전성 물질이 될 수 있다. 도전성 금속서브산화물은 티타늄서브산화물(Ti-suboxide), 탄탈륨서브산화물(Ta-suboxide), 주석서브산화물(Sn-suboxide), 몰리브덴서브산화물(Mo-suboxide), 루테늄서브산화물(Ru-suboxide), 이리듐서브산화물(Ir-suboxide), 니오븀서브산화물(Nb-suboxide) 또는 이들의 조합을 포함할 수 있다. 도전성 금속서브산화물은 유전층(102)의 등가산화막 두께에 영향을 미치지 않을 수 있다. 도전성 금속서브산화물은 제2도전층(103)과 함께 도전물질로 사용될 수 있다.
주석서브산화물(Sn-suboixde), 몰리브덴서브산화물(Mo-suboxide), 루테늄서브산화물(Ru-suboxide) 및 이리듐서브산화물(Ir-suboxide)은 약 5eV 이상의 고일함수(High workfunction)를 가질 수 있다. 고일함수의 환원희생층(RSL)은 누설전류를 감소시킬 수 있다.
알루미늄서브산화물 및 실리콘서브산화물은 약 8eV 이상의 높은 밴드갭을 가질 수 있다. 높은 밴드갭의 환원희생층(RSL)은 누설전류를 감소시킬 수 있다.
환원희생층(RSL)은 유전층(102)보다 얇은 두께일 수 있다. 환원희생층(RSL)은 약 2nm 이하의 두께일 수 있다. 극히 얇은 환원희생층(RSL)은 유전층(102)의 등가산화막 두께에 영향을 미치지 않을 수 있다. 또한, 도전성의 극히 얇은 환원희생층(RSL)은 유전층(102)의 등가산화막 두께에 영향을 미치지 않을 수 있다.
도 1b는 도 1a의 변형예에 따른 반도체 장치를 도시한 도면이다.
도 1b를 참조하면, 반도체장치(112)는 환원희생층(RSL)을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 환원되기 쉬운 물질을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 전기음성도가 클 수 있다. 환원희생층(RSL)은 저농도영역(D1)과 고농도영역(D2)을 포함할 수 있다. 저농도영역(D1)과 고농도영역(D2)은 환원희생물질의 농도가 서로 다를 수 있다. 고농도영역(D2)은 저농도영역(D1)보다 환원희생물질의 농도가 더 클 수 있다. 저농도영역(D1)과 고농도영역(D2)은 동일 환원희생물질을 포함하되, 고농도영역(D2)은 저농도영역(D1)보다 환원희생물질의 농도가 더 클 수 있다. 고농도영역(D2)이 제2도전층(103)과 접촉할 수 있고, 저농도영역(D1)이 유전층(102)과 접촉할 수 있다. 다른 실시예에서, 고농도영역(D2)이 유전층(102)과 접촉할 수 있고, 저농도영역(D1)이 제2도전층(103)과 접촉할 수 있다.
저농도영역(D1)과 고농도영역(D2)은 전기음성도가 큰 환원희생물질을 포함할 수 있다. 저농도영역(D1)과 고농도영역(D2)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다.
저농도영역(D1)과 고농도영역(D2)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 저농도영역(D1)과 고농도영역(D2)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
예를 들어, 저농도영역(D1)과 고농도영역(D2)은 티타늄산화물(TiO2)을 포함하되, 고농도영역(D2)은 저농도영역(D1)보다 티타늄의 농도가 더 클 수 있다.
도 1c는 도 1a의 또다른 변형예로서, 반도체장치(113)는 환원희생층(RSL)을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 환원되기 쉬운 물질을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 전기음성도가 클 수 있다. 환원희생층(RSL)은 전기음성도가 큰 환원희생물질을 포함할 수 있다. 환원희생층(RSL)에서 환원희생물질의 농도는 등급화(Graded, G)될 수 있다. 유전층(102)에 접하는 부분에서 환원희생물질의 농도가 가장 작고, 제2도전층(103)에 접하는 부분에서 환원희생물질의 농도가 가장 클 수 있다. 유전층(102)에서 멀어질수록, 즉 제2도전층(103)에 가까울수록 환원희생물질의 농도가 증가할 수 있다.
다른 실시예에서, 유전층(102)에 접하는 부분에서 환원희생물질의 농도가 가장 클 수 있고, 제2도전층(103)에 접하는 부분에서 환원희생물질의 농도가 가장 낮을 수 있다.
도 1d는 도 1a의 또다른 변형예로서, 반도체장치(114)는 환원희생층(RSL)을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 환원되기 쉬운 물질을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 전기음성도가 클 수 있다. 환원희생층(RSL)은 전기음성도가 큰 환원희생물질을 포함할 수 있다. 환원희생층(RSL)은 금속산화물(MO)과 도전성 금속서브산화물(CM)을 포함할 수 있다. 금속산화물(MO)과 도전성 금속서브산화물(CM)은 전기음성도가 큰 환원희생물질을 포함할 수 있다. 금속산화물(MO)은 유전층(102)에 접촉할 수 있고, 금속서브산화물(CM)은 제2도전층(103)에 접촉할 수 있다. 다른 실시예에서, 금속산화물(MO)는 제2도전층(103)에 접촉할 수 있고, 금속서브산화물(CM)은 유전층(102)에 접촉할 수 있다.
금속산화물(MO)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5) 또는 이들의 조합을 포함할 수 있다.
도전성 금속서브산화물(CM)은 티타늄서브산화물(Ti-suboxide), 탄탈륨서브산화물(Ta-suboxide), 주석서브산화물(Sn-suboxide), 몰리브덴서브산화물(Mo-suboxide), 루테늄서브산화물(Ru-suboxide), 이리듐서브산화물(Ir-suboxide), 니오븀서브산화물(Nb-suboxide) 또는 이들의 조합을 포함할 수 있다. 도전성 금속서브산화물(CM)은 금속산화물(MO)보다 산소가 부족할 수 있다.
다른 실시예에서, 환원희생층(RSL)은 서로 다른 전기음성도를 갖는 금속산화물(MO)의 스택, 라미네이트 또는 상호믹싱을 포함할 수 있다.
다른 실시예에서, 환원희생층(RSL)은 서로 다른 전기음성도를 갖는 금속서브산화물(CM)의 스택, 라미네이트 또는 상호믹싱을 포함할 수 있다.
도 2는 다른 실시예에 따른 반도체 장치를 도시한 도면이다.
도 2를 참조하면, 반도체 장치(121)는 제1도전층(101), 유전층(102) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(121)는 유전층(102)과 제2도전층(103) 사이의 환원희생층(RSL)을 더 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 전기음성도가 큰 물질을 포함할 수 있다. 환원희생층(RSL)은 유전층(102)보다 먼저 환원되는 물질을 포함할 수 있다. 환원희생층(RSL)은 제1환원희생물질(R1)과 제2환원희생물질(R2)을 포함할 수 있다. 제1환원희생물질(R1) 상에 제2환원희생물질(R2)이 적층될 수 있다. 제1환원희생물질(R1)의 하부면은 유전층(102)의 상부면과 접촉할 수 있다. 제2환원희생물질(R2)의 상부면은 제2도전층(103)의 하부면과 접촉할 수 있다.
제1 및 제2환원희생물질(R1, R2)은 전기음성도가 큰 물질을 포함할 수 있다. 제2환원희생물질(R2)은 제2도전층(103) 형성시 유전층(102)의 환원을 방지할 수 있다. 제1 및 제2환원희생물질(R1, R2)은 유전층(102)보다 전기음성도가 큰 물질을 포함할 수 있다. 제1 및 제2환원희생물질(R1, R2)은 유전층(102)보다 먼저 환원되는 물질을 포함할 수 있다. 제1 및 제2환원희생물질(R1, R2)은 유전층(102)보다 환원이 잘 되는 물질을 포함할 수 있다. 제1 및 제2환원희생물질(R1, R2)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다.
제1 및 제2환원희생물질(R1, R2)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 몰리브덴산화물(MoO2), 몰리브덴산화물(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 제1 및 제2환원희생물질(R1, R2)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
제1환원희생물질(R1)과 제2환원희생물질(R2)은 동일 물질이거나 서로 다른 물질일 수 있다. 제2환원희생물질(R2)은 제1환원희생물질(R1)보다 환원이 더 잘되는 물질일 수 있다. 제2도전층(103)에 접촉하는 제2환원희생물질(R2)의 전기음성도가 가장 클 수 있다. 제2환원희생물질(R2)은 제1환원희생물질(R1)보다 전기음성도가 더 큰 물질일 수 있다.
다른 실시예에서, 제1환원희생물질(R1)은 제2도전층(103)에 접촉할 수 있고, 제2환원희생물질(R2)은 유전층(102)에 접촉할 수 있다.
환원희생층(RSL)의 총 두께는 약 2nm 이하의 두께일 수 있고, 제1환원희생물질(R1)과 제2환원희생물질(R2)은 각각 약 1nm 이하의 두께일 수 있다. 일부 실시예에서, 제2환원희생물질(R2)이 제1환원희생물질(R1)보다 더 두꺼울 수 있다.
도 3은 다른 실시예에 따른 반도체 장치를 도시한 도면이다.
도 3을 참조하면, 반도체 장치(131)는 제1도전층(101), 유전층(102) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(131)는 유전층(102)과 제2도전층(103) 사이의 환원희생층(RSL)을 더 포함할 수 있다. 환원희생층(RSL)은 복수의 라미네이트층(Laminated layer)을 포함할 수 있다. 예를 들어, 환원희생층(RSL)은 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)의 순서로 적층될 수 있다. 제1라미네이트층(L1)의 하부면은 유전층(102)의 상부면과 접촉할 수 있다. 제4라미네이트층(L4)의 상부면은 제2도전층(103)의 하부면과 접촉할 수 있다.
제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 전기음성도(EN)가 큰 물질을 포함할 수 있다. 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 제2도전층(103) 형성시 유전층(102)의 환원을 방지할 수 있다. 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 유전층(102)보다 먼저 환원되는 물질을 포함할 수 있다. 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 유전층(102)보다 환원되기 쉽다. 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다.
제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 유전층(102)에서 멀어질수록 환원이 더 잘되는 물질을 포함할 수 있다. 즉, 제2도전층(103)에 접촉하는 제4라미네이트층(L4)의 전기음성도가 가장 클 수 있다. 예컨대, 제4라미네이트층(L4)은 제1라미네이트층(L1) 내지 제3라미네이트층(L3)보다 환원이 더 잘되는 물질일 수 있다. 제1라미네이트층(L1)은 유전층(102)보다 환원되기 쉬운 물질을 포함할 수 있다. 제2라미네이트층(L2)은 제1라미네이트층(L1) 및 유전층(102)보다 환원되기 쉽다. 제3라미네이트층(L3)은 유전층(102), 제1라미네이트층(L1) 및 제2라미네이트층(L2)보다 환원되기 쉽다. 제4라미네이트층(L4)는 유전층(102), 제1라미네이트층(L1), 제2라미네이트층(L2) 및 제3라미네이트층(L3)보다 환원되기 쉽다.
일부 실시예에서, 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3)은 동일한 제1전기음성도를 가질 수 있고, 제4라미네이트층(L4)은 제1전기음성도보다 큰 제2전기음성도를 가질 수 있다.
일부 실시예에서, 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 서로 다른 전기음성도를 가질 수 있고, 유전층(102)에서 멀어질수록 전기음성도가 더 커질 수 있다.
일부 실시예에서, 제1라미네이트층(L1)과 제3라미네이트층(L3)은 동일한 제1전기음성도를 갖고, 제2라미네이트층(L2) 및 제4라미네이트층(L4)은 동일한 제2전기음성도를 가질 수 있다. 여기서, 제2전기음성도는 제1전기음성도보다 더 클 수 있다. 제1라미네이트층(L1)과 제3라미네이트층(L3)은 제1환원희생물질(R1)일 수 있고, 제2라미네이트층(L2) 및 제4라미네이트층(L4)은 제2환원희생물질(R2)일 수 있다. 따라서, 환원희생층(RSL)은 제1환원희생물질(R1)과 제2환원희생물질(R2)을 번갈아 적층하여 라미네이트 구조로 형성하되, 제2환원희생물질(R2)이 제2도전층(103)에 접촉할 수 있다.
다른 실시예에서, 제1라미네이트층(L1), 제2라미네이트층(L2), 제3라미네이트층(L3) 및 제4라미네이트층(L4)은 유전층(102)에 가까울수록 환원이 더 잘되는 물질을 포함할 수 있다. 즉, 제2도전층(103)에 접촉하는 제4라미네이트층(L4)의 전기음성도가 가장 작고, 유전층(102)에 접촉하는 제1라미네이트층(L1)이 전기음성도가 가장 클 수 있다.
도 4는 다른 실시예에 따른 반도체 장치를 도시한 도면이다.
도 4를 참조하면, 반도체 장치(141)는 제1도전층(101), 유전층(102) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(141)는 유전층(102)과 제2도전층(103) 사이의 환원희생층(RSL)을 더 포함할 수 있다. 환원희생층(RSL)은 제2환원희생물질(R2)과 제1환원희생물질(R1)이 상호믹싱된 구조일 수 있다. 제2환원희생물질(R2)에 제2환원희생물질(R2)이 도핑된 구조일 수 있다.
제2환원희생물질(R2)과 제1환원희생물질(R1)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 제1환원희생물질(R1)과 제2환원희생물질(R2)은 서로 다른 전기음성도를 가질 수 있다. 예컨대, 제2환원희생물질(R2)은 제1환원희생물질(R1)보다 전기음성도가 더 클 수 있다. 제1환원희생물질(R1)과 제2환원희생물질(R2)은 각각 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 몰리브덴산화물(MoO2, MoO3), 루테늄산화물(RuO2) 또는 이리듐산화물(IrO2)를 포함할 수 있다. 제1환원희생물질(R1)과 제2환원희생물질(R2)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
상호믹싱 구조의 환원희생층(RSL)을 형성하기 위해, 제1환원희생물질(R1) 증착시 또는 증착후에 제2환원희생물질(R2)을 도핑할 수 있다. 다른 실시예에서, 제1환원희생물질(R1)과 제2환원희생물질(R2)을 적층한 후 후속 어닐(Post thermal anneal)을 수행할 수 있다. 후속 어닐은 NH3 분위기, 플라즈마질화(plasma nitridation) 또는 플라즈마산화(Plasma oxidation)로 수행될 수 있다. 후속 어닐은 레이저 어닐(Laser anneal)을 포함할 수도 있다. 도 2와 같이 적층한 후에 후속 어닐을 수행할 수 있고, 도 3과 같이 라미네이트 구조로 적층한 후에 후속 어닐을 수행할 수 있다.
후속 어닐은 제2도전층(103) 형성 이전에 수행될 수 있고, 이에 따라 환원희생층(RSL)을 제2도전층(103) 형성 이전에 미리 환원시킬 수 있다.
상술한 실시예들에서, 유전층(102)은 ZrO2, ZA, ZAZ, ZAZA, ZAZAZ, HfO2, HA, HAH, HAHA 또는 HAHAH 중 어느 하나를 포함할 수 있다. 환원희생층(RSL)은 제1환원희생물질(R1)과 제2환원희생물질(R2)을 포함할 수 있다. 제1환원희생물질(R1)과 제2환원희생물질(R2)은 서로 다른 물질일 수 있다. 제1환원희생물질(R1)과 제2환원희생물질(R2)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 니오븀산화물(Nb2O5), 알루미늄산화물(Al2O3), 실리콘산화물(SiO2), 주석산화물(SnO2), 저마늄산화물(GeO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 이리듐산화물(IrO2) 또는 루테늄산화물(RuO2) 중 어느 하나를 포함할 수 있다.
제1환원희생물질(R1)과 제2환원희생물질(R2) 중 어느 하나는 유전층(102)에 접촉할 수 있고, 다른 하나는 제2도전층(103)에 접촉할 수 있다.
제1환원희생물질(R1)은 제2환원희생물질(R2)보다 전기음성도가 클 수 있다. 환원희생층(RSL)은 유전층(102)과 접촉하는 제1환원희생물질(R1)과 제2도전층(103)과 접촉하는 제2환원희생물질(R2)을 포함할 수 있다.
제1환원희생물질(R1)은 TiO2 또는 Ta2O5를 포함할 수 있고, 제2환원희생물질(R2)은 니오븀산화물(Nb2O5), 알루미늄산화물(Al2O3), 실리콘산화물(SiO2), 주석산화물(SnO2), 저마늄산화물(GeO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 이리듐산화물(IrO2) 또는 루테늄산화물(RuO2) 중 어느 하나를 포함할 수 있다.
예컨대, 환원희생층(RSL)은 TA(TiO2/Al2O3), TNb(TiO2/Nb2O5), TS(TiO2/SiO2), TSn(TiO2/SnO2), TGe(TiO2/GeO2), TM(TiO2/MoO2 또는 TiO2/MoO3), TIr(TiO2/IrO2), TR(TiO2/RuO2) 중 어느 하나의 스택을 포함할 수 있다. 일부 실시예에서, 유전층(102)과 환원희생층(RSL)의 스택은 Z-TA, ZA-TA, ZAZ-TA, ZAZA-TA, ZAZAZ-TA, H-TA, HA-TA, HAH-TA, HAHA-TA 또는 HAHAH-TA를 포함할 수 있다.
다른 실시예에서, 환원희생층(RSL)은 유전층(102)과 접촉하는 제2환원희생물질(R2)과 제2도전층(103)과 접촉하는 제1환원희생물질(R1)을 포함할 수 있다.
예컨대, 환원희생층(RSL)은 AT(Al2O3/TiO2), NbT(Nb2O5/TiO2), ST(SiO2/TiO2), SnT(SnO2/TiO2), GeT(GeO2/TiO2), MT(MoO2/TiO2 또는 MoO3/TiO2), IrT(IrO2/TiO2), RT(RuO2/TiO2) 중 어느 하나의 스택을 포함할 수 있다. 일예로, 유전층(102)과 환원희생층(RSL)의 스택은 Z-AT, ZA-AT, ZAZ-AT, ZAZA-AT, ZAZAZ-AT, H-AT, HA-AT, HAH-AT, HAHA-AT 또는 HAHAH-AT를 포함할 수 있다.
유전층(102)과 환원희생층(RSL)의 스택은 다양하게 변형될 수 있다. 이는 도 7a 내지 도 14d를 참조한다. 유전층(102)과 환원희생층(RSL)의 스택은 '고유전율 스택(High-k stack)'이라고 지칭될 수 있다.
도 5a 내지 도 5d는 다른 실시예에 따른 반도체 장치를 도시한 도면이다.
도 5a를 참조하면, 반도체 장치(151)는 제1도전층(101), 유전층(102), 환원희생층(RSL) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(151)는 제1도전층(101)과 유전층(102) 사이의 계면제어층(ICL)을 더 포함할 수 있다. 계면제어층(ICL)과 환원희생층(RSL)은 동일한 물질 또는 서로 다른 물질일 수 있다. 계면제어층(ICL)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 계면제어층(ICL)과 환원희생층(RSL)은 동일한 전기음성도를 갖거나, 서로 다른 전기음성도를 가질 수 있다. 계면제어층(ICL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 몰리브덴산화물(MoO2), 몰리브덴산화물(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
계면제어층(ICL)과 환원희생층(RSL)은 싱글 구조일 수 있다.
도 5b를 참조하면, 반도체 장치(152)는 제1도전층(101), 유전층(102), 환원희생층(RSL) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(152)는 제1도전층(101)과 유전층(102) 사이의 계면제어층(ICL)을 더 포함할 수 있다. 계면제어층(ICL)과 환원희생층(RSL)은 동일한 물질 또는 서로 다른 물질일 수 있다. 계면제어층(ICL)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 계면제어층(ICL) 및 환원희생층(RSL)은 유전층(102)보다 전기음성도가 더 클 수 있다. 계면제어층(ICL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 몰리브덴산화물(MoO2), 몰리브덴산화물(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다.
계면제어층(ICL)과 환원희생층(RSL)은 스택 구조일 수 있다.
계면제어층(ICL)은 제1계면제어물질(I1))과 제2계면제어물질(I2)의 스택을 포함할 수 있다. 환원희생층(RSL)은 제1환원희생물질(R1)과 제2환원희생물질(R2)의 스택을 포함할 수 있다. 제1계면제어물질(I1)과 제1환원희생물질(R1)은 동일 물질일 수 있고, 제2계면제어물질(I2)과 제2환원희생물질(R2)은 동일 물질일 수 있다. 제1계면제어물질(I1)과 제2환원희생물질(R2)은 동일 물질일 수 있고, 제2계면제어물질(I2)과 제1환원희생물질(R1)은 동일 물질일 수 있다. 제1계면제어물질(I1)은 제1도전층(101)에 접촉할 수 있고, 제2환원희생물질(R2)은 제2도전층(103)에 접촉할 수 있다. 제1계면제어물질(I1) 및 제2환원희생물질(R2)은 각각 제2계면제어물질(I2) 및 제1환원희생물질(R1)보다 전기음성도가 더 클 수 있다.
제1계면제어물질(I1)), 제2계면제어물질(I2), 제1환원희생물질(R1) 및 제2환원희생물질(R2)은 각각 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 제1계면제어물질(I1)), 제2계면제어물질(I2), 제1환원희생물질(R1) 및 제2환원희생물질(R2)은 각각 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
도 5c를 참조하면, 반도체 장치(153)는 제1도전층(101), 유전층(102), 환원희생층(RSL) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(153)는 제1도전층(101)과 유전층(102) 사이의 계면제어층(ICL)을 더 포함할 수 있다. 계면제어층(ICL)과 환원희생층(RSL)은 동일한 물질 또는 서로 다른 물질일 수 있다. 계면제어층(ICL)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 계면제어층(ICL) 및 환원희생층(RSL)은 유전층(102)보다 전기음성도가 더 클 수 있다. 계면제어층(ICL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 몰리브덴산화물(MoO2), 몰리브덴산화물(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 복수의 라미네이트층을 포함할 수 있다. 예를 들어, 계면제어층(ICL)은 제1라미네이트계면층(LI1), 제2라미네이트계면층(LI2), 제3라미네이트계면층(LI3) 및 제4라미네이트계면층(LI4)의 순서로 적층될 수 있다. 제1 내지 제4라미네이트계면층(LI1~LI3)은 도 3의 제1 내지 제4라미네이트층(L1~L4)과 동일할 수 있다.
도 5d를 참조하면, 반도체 장치(154)는 제1도전층(101), 유전층(102), 환원희생층(RSL) 및 제2도전층(103)을 포함할 수 있다. 반도체 장치(154)는 제1도전층(101)과 유전층(102) 사이의 계면제어층(ICL)을 더 포함할 수 있다. 계면제어층(ICL)과 환원희생층(RSL)은 동일한 물질 또는 서로 다른 물질일 수 있다. 계면제어층(ICL)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 계면제어층(ICL) 및 환원희생층(RSL)은 유전층(102)보다 전기음성도가 더 클 수 있다. 계면제어층(ICL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 몰리브덴산화물(MoO2), 몰리브덴산화물(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2), 실리콘산화물(SiO2) 또는 이들의 조합을 포함할 수 있다. 계면제어층(ICL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다. 계면제어층(ICL)은 제1계면제어물질(IB)과 제2계면제어물질(ID)이 상호믹싱된 물질일 수 있다.
제1계면제어물질(IB)과 제2계면제어물질(ID)은 유전층(102)보다 전기음성도(EN)가 큰 물질을 포함할 수 있다. 제2계면제어물질(ID)은 제1계면제어물질(IB)보다 환원이 잘 되는 물질일 수 있다.
상술한 도 5a 내지 도 5d에서, 환원희생층(RSL)과 계면제어층(ICL)은 각각 싱글 구조, 스택 구조, 라미네이트 구조 또는 상호믹싱 구조 중 어느 하나일 수 있다.
일부 실시예에서, 환원희생층(RSL))과 계면제어층(ICL)은 동일 물질 및 동일 구조로 형성될 수 있다.
다른 실시예에서, 환원희생층(RSL)과 계면제어층(ICL)은 서로 다른 물질 및 서로 다른 구조로 형성될 수도 있다. 예컨대, 환원희생층(RSL)은 싱글 구조일 수 있고, 계면제어층(ICL)은 싱글 구조, 스택 구조, 라미네이트 구조, 상호믹싱 구조 중 어느 하나의 구조일 수 있다. 예컨대, 계면제어층(ICL)은 싱글층일 수 있고, 환원제어층(RSL)은 싱글 구조, 스택 구조, 라미네이트 구조 또는 상호믹싱 구조 중 어느 하나의 구조일 수 있다.
일부 실시예에서, 환원희생층(RSL)을 '상부 계면제어층(Upper ICL)'이라고 지칭하고, 계면제어층(ICL)을 '하부 계면제어층(Lower ICL)'이라고 지칭할 수 있다. 따라서, 환원희생층(RSL)은 유전층(102)과 제2도전층(103) 사이의 계면엔지니어링에 기여할 수 있고, 계면제어층(ICL)은 제1도전층(101)과 유전층(102) 사이의 계면엔지니어링에 기여할 수 있다.
유전층(102), 환원희생층(RSL) 및 계면제어층(ICL)의 스택은 '고유전율 스택(High-k stack)'이라고 지칭될 수 있다.
상술한 실시예들에서, 제2도전층(103)은 환원분위기에서 형성될 수 있다. 환원분위기는 수소, 수소화합물 또는 질소-수소 화합물 등의 환원물질을 포함할 수 있다. 예컨대, 제2도전층(103)은 티타늄질화물(TiN)로 형성될 수 있고, 티타늄질화물(TiN)은 TiCl4와 NH3를 이용하여 형성될 수 있다. 여기서, NH3는 환원물질일 수 있다. 다른 실시예에서, 티타늄질화물(TiN)은 금속유기소스와 NH3를 이용하여 형성될 수도 있다. 금속유기소스는 TEMAT(tetrakis(ethylmethylamino)titanium), TDMAT(tetrakis(dimethylamino)titanium) 또는 TDEAT(tetrakis(diethylamino)titanium)를 포함할 수 있다.
환원희생층(RSL)은 제2도전층(103) 형성시 유전층(102)보다 먼저 환원될 수 있고, 이에 따라 유전층(102)이 환원되는 것을 방지할 수 있다. 지르코늄산화물 및 하프늄산화물과 같은 유전층(102)은 환원분위기에 직접 노출되면, 환원이 쉽게 발생한다. 환원희생층(RSL)은 유전층(102)보다 전기음성도가 크므로, 환원희생층(RSL)은 유전층(102)보다 상대적으로 환원되기 쉽다. 따라서, 유전층(102)의 산소 손실과 같은 결함을 억제할 수 있다.
이와 같이, 환원희생층(RSL)에 의해 유전층(102)의 결함을 억제하므로, 유전층(102)의 등가산화막두께(EOT)가 감소하고, 캐패시턴스를 증가시킬 수 있다. 또한 결함에 의해 초래되는 누설전류를 감소시킬 수 있다.
제2도전층(103)과 유전층(102)의 사이에 환원희생층(RSL)이 형성된 경우에는, 밸런스 밴드 오프셋(valence band offset, VBO)은 낮아질 수 있다. 밸런스 밴드 오프셋(VBO)이 낮아짐에 따라 컨덕션 밴드 오프셋(conduction band offset, CBO)은 높아질 수 있다. 높은 컨덕션배드오프셋을 형성하게 되면, 전자(electron)가 넘어가는 장벽(barrier)을 높게 하여 누설전류를 감소시킬 수 있다.
도 6a는 비교예에 따른 반도체장치의 계면의 밴드 오프셋(band offset)을 설명하기 위한 다이어그램이고, 도 6b는 실시예들에 따른 반도체장치의 계면의 밴드 오프셋을 설명하기 위한 다이어그램이다. 도 6a 및 도 6b에서 제2도전층(103)은 티타늄질화물(TiN)일 수 있고, 유전층(102)은 지르코늄산화물(ZrO2)일 수 있으며, 환원희생층(RSL)은 저마늄산화물(GeO2)일 수 있다. 도 6a의 비교예는 환원희생층(RSL)이 없는 구조일 수 있다.
도 6a를 참조하면, 제2도전층(103)과 유전층(102)이 접하는 계면에서, 유전층(102)의 산소(O-2)가 제2도전층(103)에 빼앗기게 되는 환원이 쉽게 발생할 수 있다. 환원에 의해 유전층(102)에 존재하는 산소 결함(oxygen vacancy, V2+)이 발생할 수 있다. 즉, 유전층(102)의 환원에 의해 제2도전층(103)과 유전층(102) 사이의 컨덕션밴드오프셋(CBO)이 낮아질 수 있다(도면부호 '200' 참조). 컨덕션밴드오프셋(CBO)이 낮아짐에 따라, 제2도전층(103)과 유전층(102) 사이의 전위 장벽(potential barrier)이 낮아질 수 있다. 전위 장벽이 낮아지면 유전층(102)에 저장되어 있던 전자가 제2도전층(103)으로 쉽게 이동할 수 있으며, 누설전류를 증가시킬 수 있다.
도 6b를 참조하면, 제2도전층(103)과 유전층(102) 사이에 환원희생층(RSL)이 있는 경우에는, 제2도전층(103)과 유전층(102) 사이의 컨덕션밴드오프셋(CBO)이 낮아지는 것을 방지할 수 있다. 즉, 환원희생층(RSL)이 유전층(102)보다 먼저 환원되므로 비교예보다 컨덕션 밴드 오프셋(CBO)이 높아질 수 있다. 컨덕션밴드오프셋(CBO)이 높기 때문에, 제2도전층(103)과 유전층(102) 사이의 전위 장벽이 높아질 수 있다. 전위 장벽이 높아지면 유전층(102)의 전자가 제2도전층(103)으로 이동하는 것을 방지할 수 있다. 이와 같이, 유전층(102)과 제2도전층(103) 사이에 환원희생층(RSL)을 삽입함으로써, 유전층(102)에서 전자를 잃어버리는 누설전류 현상을 방지할 수 있다.
환원희생층(RSL)에 포함되는 환원희생물질의 전기음성도가 클수록 컨덕션밴드오프셋이 낮아지는 현상(CBO Lowering)을 더욱 방지할 수 있다.
도 7a 내지 도 14d는 본 실시예에 따른 반도체장치의 적용예들을 설명하기 위한 도면이다. 도 7a, 도 8a, 도 9a, 도 10a, 도 11a, 도 12a, 도 13a 및 도 14a는 싱글구조의 환원희생층의 적용예이다. 도 7b, 도 8b, 도 9b, 도 10b, 도 11b, 도 12b, 도 13b 및 도 14b는 스택 구조의 환원희생층의 적용예이다. 도 7c, 도 8c, 도 9c, 도 10c, 도 11c, 도 12c, 도 13c 및 도 14c는 라미네이트 구조의 환원희생층의 적용예이다. 도 7d, 도 8d, 도 9d, 도 10d, 도 11d, 도 12d, 도 13d 및 도 14d는 상호믹싱 구조의 환원희생층의 적용예이다. 도 7a 내지 도 14d에서 환원희생층(RSL)의 두께는 설명의 편의를 위해 확대한 것으로서, 환원희생층(RSL)의 두께는 유전층(102)보다 극히 얇을 수 있다.
도 7a 내지 도 14d에서, 유전층(102)은 지르코늄산화물(ZrO2)을 포함할 수 있다. 유전층(102)은 지르코늄산화물에 한정되는 것은 아니며, ZA, ZAZ, ZAZA, 하프늄산화물(HfO2), HA, HAH 또는 HAHA을 포함할 수도 있다.
환원희생층(RSL)은 유전층(102)으로 사용되는 지르코늄산화물(ZrO2)보다 전기음성도가 클 수 있다. 따라서, 환원희생층(RSL)은 제2도전층(103) 형성시 지르코늄산화물(ZrO2)보다 먼저 환원되기 쉽다.
도 7a 내지 도 14d에서, 제2도전층(103)은 티타늄질화물(TiN)을 포함할 수 있다. 제2도전층(103)은 티타늄질화물(TiN)에 한정되는 것은 아니며, 티타늄질화물(TiN) 상에 실리콘저마늄(SiGe)을 적층하여 형성할 수 있다. 다른 실시예에서, 제2도전층(103)은 실리콘저마늄(SiGe) 상에 티타늄질화물(TiN)이 적층하여 형성할 수 있다. 다른 실시예에서, 제2도전층(103)은 텅스텐질화물(WN)과 같은 금속질화물을 포함할 수 있다.
도 7a 내지 도 14d에서, 제1도전층(101)은 티타늄질화물(TiN)을 포함할 수 있다. 제1도전층(101)은 티타늄질화물(TiN)에 한정되는 것은 아니며, 텅스텐질화물(WN)과 같은 금속질화물을 포함할 수 있다.
도 7a 내지 도 7d에서, 환원희생층(RSL)은 알루미늄산화물을 포함할 수 있다. 이를 '알루미늄산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 7a에서 싱글 구조의 환원희생층(RSL)은 알루미늄산화물(Al2O3)일 수 있다. 도 7b에서, 환원희생층(RSL)은 TA(TiO2/Al2O3) 구조일 수 있다. 도 7c에서, 환원희생층(RSL)은 TATA(TiO2/Al2O3/TiO2/Al2O3) 구조일 수 있다. 도 7d에서, 환원희생층(RSL)은 알루미늄도프드 티타늄산화물(Al doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 AT(Al2O3/TiO2) 구조, ATAT(Al2O3/TiO2/Al2O3/TiO2) 구조 또는 ATA(Al2O3/TiO2/Al2O3) 구조를 포함할 수 있다.
다른 실시예에서, 알루미늄산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 8a 내지 도 8d에서, 환원희생층(RSL)은 주석산화물을 포함할 수 있다. 이를 '주석산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 8a에서 싱글 구조의 환원희생층(RSL)은 주석산화물(SnO2)일 수 있다. 도 8b에서, 환원희생층(RSL)은 TSn(TiO2/SnO2) 구조일 수 있다. 도 8c에서, 환원희생층(RSL)은 TSnTSn(TiO2/SnO2/TiO2/SnO2) 구조일 수 있다. 도 8d에서, 환원희생층(RSL)은 주석도프드 티타늄산화물(Sn doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 SnT(SnO2/TiO2) 구조, SnTSnT(SnO2/TiO2/SnO2/TiO2) 구조 또는 SnTSn(SnO2/TiO2/SnO2) 구조를 포함할 수 있다.
다른 실시예에서, 주석산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 9a 내지 도 9d에서, 환원희생층(RSL)은 몰리브덴산화물을 포함할 수 있다. 이를 '몰리브덴산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 9a에서 싱글 구조의 환원희생층(RSL)은 몰리브덴산화물(MoOx)일 수 있다. 몰리브덴산화물(MoOx)은 이산화몰리브덴(MoO2) 또는 삼산화몰리브덴(MoO3)을 포함할 수 있다. 도 9b에서, 환원희생층(RSL)은 TMo(TiO2/MoOx) 구조일 수 있다. 도 9c에서, 환원희생층(RSL)은 TMoTMo(TiO2/MoOx/TiO2/MoOx) 구조일 수 있다. 도 9d에서, 환원희생층(RSL)은 몰리브덴도프드 티타늄산화물(Mo doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 MoT(MoOx/TiO2) 구조, MoTMoT(MoOx/TiO2/MoOx/TiO2) 구조 또는 MoTMo(MoOx/TiO2/MoOx) 구조를 포함할 수 있다.
다른 실시예에서, 몰리브덴산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 10a 내지 도 10d에서, 환원희생층(RSL)은 루테늄산화물을 포함할 수 있다. 이를 '루테늄산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 10a에서 싱글 구조의 환원희생층(RSL)은 루테늄산화물(RuO2)일 수 있다. 도 10b에서, 환원희생층(RSL)은 TR(TiO2/RuO2) 구조일 수 있다. 도 10c에서, 환원희생층(RSL)은 TRTR(TiO2/RuO2/TiO2/RuO2) 구조일 수 있다. 도 10d에서, 환원희생층(RSL)은 루테늄도프드 티타늄산화물(Ru doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 RT(RuO2/TiO2) 구조, RTRT(RuO2/TiO2/RuO2/TiO2) 구조 또는 RTR(RuO2/TiO2/RuO2) 구조를 포함할 수 있다.
다른 실시예에서, 루테늄산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 이리듐산화물(IrO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 11a 내지 도 11d에서, 환원희생층(RSL)은 이리듐산화물(IrO2)을 포함할 수 있다. 이를 '이리듐산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 11a에서 싱글 구조의 환원희생층(RSL)은 이리듐산화물(IrO2)일 수 있다. 도 11b에서, 환원희생층(RSL)은 TIr(TiO2/IrO2) 구조일 수 있다. 도 11c에서, 환원희생층(RSL)은 TIrTIr(TiO2/IrO2/TiO2/IrO2) 구조일 수 있다. 도 11d에서, 환원희생층(RSL)은 이리듐도프드 티타늄산화물(Ir doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 IrT(IrO2/TiO2) 구조, IrTIrT(IrO2/TiO2/IrO2/TiO2) 구조 또는 IrTIr(IrO2/TiO2/IrO2) 구조를 포함할 수 있다.
다른 실시예에서, 이리듐산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 니오븀산화물(Nb2O5), 저마늄산화물(GeO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 12a 내지 도 12d에서, 환원희생층(RSL)은 니오븀산화물(Nb2O5)을 포함할 수 있다. 이를 '니오븀산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 12a에서 싱글 구조의 환원희생층(RSL)은 니오븀산화물(Nb2O5)일 수 있다. 도 12b에서, 환원희생층(RSL)은 TNb(TiO2/Nb2O5) 구조일 수 있다. 도 12c에서, 환원희생층(RSL)은 TNbTNb(TiO2/Nb2O5/TiO2/Nb2O5) 구조일 수 있다. 도 12d에서, 환원희생층(RSL)은 니오븀도프드 티타늄산화물(Nb doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 NbT(Nb2O5/TiO2) 구조, NbTNbT(Nb2O5/TiO2/Nb2O5/TiO2) 구조 또는 NbTNb(Nb2O5/TiO2/Nb2O5) 구조를 포함할 수 있다.
다른 실시예에서, 니오븀산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 저마늄산화물(GeO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 13a 내지 도 13d에서, 환원희생층(RSL)은 저마늄산화물(GeO2)을 포함할 수 있다. 이를 '저마늄산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 13a에서 싱글 구조의 환원희생층(RSL)은 저마늄산화물(GeO2)일 수 있다. 도 13b에서, 환원희생층(RSL)은 TGe(TiO2/GeO2) 구조일 수 있다. 도 13c에서, 환원희생층(RSL)은 TGeTGe(TiO2/GeO2/TiO2/GeO2) 구조일 수 있다. 도 13d에서, 환원희생층(RSL)은 저마늄도프드 티타늄산화물(Ge doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 GeT(GeO2/TiO2) 구조, GeTGeT(GeO2/TiO2/GeO2/TiO2) 구조 또는 GeTGe(GeO2/TiO2/GeO2) 구조를 포함할 수 있다.
다른 실시예에서, 저마늄산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2) 또는 실리콘산화물(SiO2)을 포함할 수 있다.
도 14a 내지 도 14d에서, 환원희생층(RSL)은 실리콘산화물(SiO2)을 포함할 수 있다. 이를 '실리콘산화물-베이스 환원희생층'이라고 지칭할 수 있다.
도 14a에서 싱글 구조의 환원희생층(RSL)은 실리콘산화물(SiO2)일 수 있다. 도 14b에서, 환원희생층(RSL)은 TS(TiO2/SiO2) 구조일 수 있다. 도 14c에서, 환원희생층(RSL)은 TSTS(TiO2/SiO2/TiO2/SiO2) 구조일 수 있다. 도 14d에서, 환원희생층(RSL)은 실리콘도프드 티타늄산화물(Si doped TiO2) 구조일 수 있다.
다른 실시예에서, 환원희생층(RSL)은 ST(SiO2/TiO2) 구조, STST(SiO2/TiO2/SiO2/TiO2) 구조 또는 STS(SiO2/TiO2/SiO2) 구조를 포함할 수 있다.
다른 실시예에서, 실리콘산화물-베이스 환원희생층(RSL)은 티타늄산화물(TiO2) 외에 다른 환원희생물질과 스택, 라미네이트 또는 상호믹싱될 수 있다. 다른 환원희생물질은 탄탈륨산화물(Ta2O5), 알루미늄산화물(Al2O3), 주석산화물(SnO2), 이산화몰리브덴(MoO2), 삼산화몰리브덴(MoO3), 루테늄산화물(RuO2), 이리듐산화물(IrO2) 또는 저마늄산화물(GeO2)을 포함할 수 있다.
도 7a 내지 도 14d에서, 환원희생층(RSL)은 금속서브산화물, 서로 다른 금속서브산화물의 스택, 서로 다른 금속서브산화물의 라미네이트 또는 서로 다른 금속서브산화물의 상호믹싱을 포함할 수도 있다.
도 7a 내지 도 14d에서, 제1도전층(101), 유전층(102), 환원희생층(RSL) 및 제2도전층(103)은 각각 원자층증착법(ALD) 또는 금속유기원자층증착법(MOALD)에 의해 증착될 수 있다.
도 7a, 도 8a, 도 9a, 도 10a, 도 11a, 도 12a, 도 13a 및 도 14a는 싱글구조의 환원희생층(RSL)은 도 1b 및 도 1c와 유사한 구조일 수 있다.
도 7a 내지 도 14d에서 제1도전층(101)과 유전층(102) 사이의 계면제어층(ICL)을 더 포함할 수 있다. 계면제어층(ICL)은 도 5a 내지 도 5d에 도시된 계면제어층에 대응될 수 있다.
도 7a 내지 도 14d에서 환원희생층(RSL)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함할 수 있다.
도 15a 내지 도 15c는 반도체장치를 형성하는 방법의 일 예를 설명하기 위한 도면이다. 도 15a 내지 도 15c는 스택 구조의 환원희생층을 형성하는 방법의 일 예이다.
도 15a에 도시된 바와 같이, 제1도전층(101)이 형성될 수 있다. 제1도전층(101) 상에 유전층(102)이 형성될 수 있다. 제1도전층(101)은 티타늄질화물(TiN)을 포함할 수 있다. 제1도전층(101)은 티타늄질화물에 한정되는 것은 아니다. 제1도전층(101)은 원자층증착법(ALD)에 의해 형성될 수 있다. 제1도전층(101)은 'ALD TiN'을 포함할 수 있다. ALD TiN은 티타늄소스물질과 질소소스물질을 이용하여 증착될 수 있다. 티타늄소스물질은 TiCl4를 포함할 수 있고, 질소소스물질은 NH3를 포함할 수 있다.
유전층(102)은 지르코늄산화물-베이스층을 포함할 수 있다. 유전층(102)은 지르코늄산화물(ZrO2)을 포함할 수 있다. 유전층(102)은 원자층증착법(ALD)에 의해 형성될 수 있다.
도 15b에 도시된 바와 같이, 유전층(102) 상에 환원희생층(RSL)이 형성될 수 있다. 환원희생층(RSL)은 티타늄산화물(TiO2)과 주석산화물(SnO2)을 순차적으로 적층하여 형성할 수 있다. 주석산화물(SnO2)은 티타늄산화물(TiO2)보다 전기음성도가 클 수 있다. 환원희생층(RSL)은 얇은 두께일 수 있다. 환원희생층(RSL)은 0.1~2nm 두께일 수 있다. 환원희생층(RSL)은 원자층증착법(ALD)에 의해 형성될 수 있다.
도 15c에 도시된 바와 같이, 환원희생층(RSL) 상에 제2도전층(103)이 형성될 수 있다. 제2도전층(103)은 금속, 금속질화물, 도전성 금속산화물 또는 이들의 조합을 포함할 수 있다. 제2도전층(103)은 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐(W), 텅스텐질화물(WN), 루테늄, 이리듐, 루테늄산화물, 이리듐산화물 또는 이들의 조합을 포함할 수 있다. 본 실시예에서, 제2도전층(103)은 티타늄질화물을 포함할 수 있다. 제2도전층(103)은 원자층증착법(ALD)에 의해 형성될 수 있다. 따라서, 제2도전층(103)은 'ALD TiN'을 포함할 수 있다. ALD TiN은 티타늄소스물질과 질소소스물질을 이용하여 증착될 수 있다. 티타늄소스물질은 TiCl4를 포함할 수 있고, 질소소스물질은 NH3를 포함할 수 있다.
제2도전층(103) 형성시 질소소스물질인 NH3에 의해 유전층(102)보다 환원희생층(RSL)이 먼저 환원될 수 있다. 이에 따라, 유전층(102)의 환원이 방지되고, 유전층(102)의 산소 손실을 억제할 수 있다. 환원희생층(RSL)은 환원이 된 이후에 산소가 부족한 환원희생층(RSL')으로 변환될 수 있다. 산소가 부족한 환원희생층(RSL')은 주석서브산화물(SnO2-x) 또는 SnO일 수 있다. 주석서브산화물(SnO2-x)은 주석산화물(SnO2)보다 산소가 부족하므로 도전성을 갖는다. 이에 따라 제2도전층(103)과 함께 도전물질로서의 역할을 수행할 수 있다.
주석산화물(SnO2)이 티타늄산화물(TiO2)보다 먼저 환원되므로, 티타늄산화물(TiO2)은 환원되지 않을 수 있다.
다른 실시예에서, 제2도전층(103) 형성시 티타늄산화물(TiO2)도 유전층(102)보다 먼저 환원될 수 있다. 따라서, 티타늄산화물(TiO2)은 환원 이후에 티타늄서브산화물(TiO2-x)로 변환될 수 있다.
도 16a 내지 도 16d는 반도체장치를 형성하는 방법의 일 예를 설명하기 위한 도면이다. 도 16a 내지 도 16d는 상호믹싱 구조의 환원희생층을 형성하는 방법의 일 예이다.
도 16a에 도시된 바와 같이, 제1도전층(101)이 형성될 수 있다. 제1도전층(101) 상에 유전층(102)이 형성될 수 있다. 제1도전층(101)은 티타늄질화물(TiN)을 포함할 수 있다. 제1도전층(101)은 티타늄질화물에 한정되는 것은 아니다. 제1도전층(101)은 원자층증착법(ALD)에 의해 형성될 수 있다. 제1도전층(101)은 'ALD TiN'을 포함할 수 있다. ALD TiN은 티타늄소스물질과 질소소스물질을 이용하여 증착될 수 있다. 티타늄소스물질은 TiCl4를 포함할 수 있고, 질소소스물질은 NH3를 포함할 수 있다.
유전층(102)은 지르코늄산화물-베이스층을 포함할 수 있다. 유전층(102)은 지르코늄산화물(ZrO2)을 포함할 수 있다. 유전층(102)은 원자층증착법(ALD)에 의해 형성될 수 있다.
도 16b에 도시된 바와 같이, 유전층(102) 상에 환원희생층(RSL)이 형성될 수 있다. 환원희생층(RSL)은 티타늄산화물(TiO2)과 알루미늄산화물(Al2O3)을 순차적으로 적층하여 형성할 수 있다. 알루미늄산화물(Al2O3)은 티타늄산화물(TiO2)보다 전기음성도가 클 수 있다. 환원희생층(RSL)은 얇은 두께일 수 있다. 환원희생층(RSL)은 0.1~2nm 두께일 수 있다. 환원희생층(RSL)은 원자층증착법(ALD)에 의해 형성될 수 있다.
도 16c에 도시된 바와 같이, 어닐(300)이 수행될 수 있다. 환원희생층(RSL)이 어닐(300)에 노출될 수 있다. 어닐(300)에 의해 티타늄산화물(TiO2)과 알루미늄산화물(Al2O3)이 상호믹싱될 수 있다. 티타늄산화물(TiO2)과 알루미늄산화물(Al2O3)의 상호믹싱화합물은 알루미늄도프드 티타늄산화물(Al doped TiO2)을 포함할 수 있다. 알루미늄도프드 티타늄산화물은 환원희생층(RSL)의 역할을 수행할 수 있다. 알루미늄도프드 티타늄산화물은 후속 제2도전층(103) 증착시 유전층(102)의 환원을 방지할 수 있다. 이와 같이, 밴드갭이 높은 알루미늄을 유전율이 높은 티타늄산화물에 도핑하므로써, 누설전류를 낮출 수 있다.
어닐(300)은 NH3 분위기, 플라즈마질화(plasma nitridation) 또는 플라즈마산화(Plasma oxidation)로 수행될 수 있다. 어닐(300)은 레이저 어닐(Laser anneal)을 포함할 수도 있다.
어닐(300)은 후속의 제2도전층(103) 형성 이전에 수행될 수 있고, 이에 따라 환원희생층(RSL)을 제2도전층(103) 형성 이전에 미리 환원시킬 수 있다. 어닐(300)은 유전층(102)을 결정화시켜 유전율을 높일 수 있다.
알루미늄도프드 티타늄산화물은 유전층(102)보다 높은 유전율을 가질 수 있다. 알루미늄도프드 티타늄산화물은 티타늄산화물의 화합물을 포함하고, 도펀트로서 알루미늄산화물을 더 포함할 수 있다.
도 16d에 도시된 바와 같이, 환원희생층(RSL) 상에 제2도전층(103)이 형성될 수 있다. 제2도전층(103)은 금속, 금속질화물, 도전성 금속산화물 또는 이들의 조합을 포함할 수 있다. 제2도전층(103)은 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐(W), 텅스텐질화물(WN), 루테늄, 이리듐, 루테늄산화물, 이리듐산화물 또는 이들의 조합을 포함할 수 있다. 본 실시예에서, 제2도전층(103)은 티타늄질화물을 포함할 수 있다. 제2도전층(103)은 원자층증착법(ALD)에 의해 형성될 수 있다. 따라서, 제2도전층(103)은 'ALD TiN'을 포함할 수 있다. ALD TiN은 티타늄소스물질과 질소소스물질을 이용하여 증착될 수 있다. 티타늄소스물질은 TiCl4를 포함할 수 있고, 질소소스물질은 NH3를 포함할 수 있다. 다른 실시예에서, 티타늄소스물질은 금속유기소스를 사용할 수도 있다.
제2도전층(103) 형성시 질소소스물질인 NH3에 의해 유전층(102)이 환원될 수 있다. 본 실시예에서, 제2도전층(103) 형성전에 환원희생층(RSL)을 미리 형성하므로, 유전층(102)의 환원이 방지될 수 있다. 따라서, 유전층(102)의 산소 손실을 억제할 수 있다.
상술한 실시예들에서, 반도체 장치(111~154)는 캐패시터일 수 있다. 예컨대, 반도체 장치(111~154)는 DRAM의 캐패시터에 대응될 수 있다. 반도체 장치(111~154)에서 제1도전층(101)은 캐패시터의 하부전극일 수 있고, 유전층(102)은 캐패시터의 유전층일 수 있으며, 제2도전층(103)은 캐패시터의 상부전극일 수 있다. 따라서, 캐패시터는 유전층과 상부전극 사이의 환원희생층(RSL)을 포함할 수 있다.
도 17a 내지 도 17c는 메모리 셀을 도시한 도면이다. 도 17b는 도 17a의 A-A'선에 따른 단면도이다. 도 17c는 도 17a의 B-B'선에 따른 단면도이다
메모리 셀(400)은 매립워드라인(408)을 포함하는 셀트랜지스터, 비트라인(414) 및 캐패시터(CAP)를 포함할 수 있다. 캐패시터(CAP)는 반도체장치(111~154) 중 어느 하나에 대응될 수 있다. 캐패시터(CAP)는 도 7a 내지 도 14d에 도시된 구조들 중 어느 하나에 대응될 수도 있다.
메모리 셀(400)을 자세히 살펴보기로 한다.
기판(401)에 소자분리층(403) 및 활성영역(404)이 형성될 수 있다. 소자분리층(403)에 의해 복수의 활성영역(404)이 정의될 수 있다. 기판(401)은 반도체프로세싱에 적합한 물질일 수 있다. 기판(401)은 반도체기판을 포함할 수 있다. 기판(401)은 실리콘을 함유하는 물질로 이루어질 수 있다. 기판(401)은 실리콘, 단결정 실리콘, 폴리실리콘, 비정질 실리콘, 실리콘저마늄, 단결정 실리콘저마늄, 다결정 실리콘저마늄, 탄소 도핑된 실리콘, 그들의 조합 또는 그들의 다층을 포함할 수 있다. 기판(401)은 저마늄과 같은 다른 반도체물질을 포함할 수도 있다. 기판(401)은 Ⅲ/Ⅴ족 반도체기판, 예컨대 GaAs과 같은 화합물반도체기판을 포함할 수도 있다. 기판(401)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다. 소자분리층(403)은 STI(Shallow Trench Isolation) 공정에 의해 소자분리트렌치(402) 내에 형성될 수 있다.
기판(401)에 워드라인트렌치(406)가 형성될 수 있다. 워드라인트렌치(406)는 게이트트렌치라고 지칭될 수 있다. 워드라인트렌치(406)의 표면 상에 게이트절연층(407)이 형성된다. 게이트절연층(407) 상에 워드라인트렌치(406)를 부분적으로 채우는 매립워드라인(408)이 형성될 수 있다. 매립워드라인(408)은 매립게이트전극이라고 지칭될 수 있다. 매립워드라인(408) 상에 워드라인캡핑층(409)이 형성될 수 있다. 매립워드라인(408)의 상단표면은 기판(401)의 표면보다 낮은 레벨일 수 있다. 매립워드라인(408)은 저저항 금속물질일 수 있다. 매립워드라인(408)은 티타늄질화물과 텅스텐이 차례로 적층될 수 있다. 다른 실시예에서, 매립워드라인(408)은 티타늄질화물 단독(TiN Only)으로 형성될 수 있다.
기판(401)에 제1 및 제2불순물영역(410, 411)이 형성될 수 있다. 제1 및 제2불순물영역(410, 411)은 워드라인트렌치(406)에 의해 서로 이격될 수 있다. 제1 및 제2불순물영역(410, 411)은 제1 및 제2소스/드레인영역이라고 지칭될 수 있다. 제1 및 제2불순물영역(410, 411)은 비소(As) 또는 인(P) 등의 N형 불순물을 포함할 수 있다. 이로써, 매립워드라인(408), 제1 및 제2불순물영역(410, 411)은 셀트랜지스터가 될 수 있다. 셀트랜지스터는 매립워드라인(408)에 의해 숏채널효과를 개선할 수 있다.
기판(401) 상에 비트라인콘택플러그(413)가 형성될 수 있다. 비트라인콘택플러그(413)는 제1불순물영역(410)에 접속될 수 있다. 비트라인콘택플러그(413)는 비트라인콘택홀(412) 내에 위치할 수 있다. 비트라인콘택홀(412)은 하드마스크층(405)에 형성될 수 있다. 하드마스크층(405)은 기판(401) 상에 형성될 수 있다. 비트라인콘택홀(412)은 제1불순물영역(410)을 노출시킬 수 있다. 비트라인콘택플러그(413)의 하부면은 기판(401)의 상부면보다 낮을 수 있다. 비트라인콘택플러그(413)는 폴리실리콘 또는 금속물질로 형성될 수 있다. 비트라인콘택플러그(413)의 일부는 비트라인콘택홀(412)의 직경보다 더 작은 선폭을 가질 수 있다. 비트라인콘택플러그(413) 상에 비트라인(414)이 형성될 수 있다. 비트라인(414) 상에 비트라인하드마스크(415)가 형성될 수 있다. 비트라인(414) 및 비트라인하드마스크(414)의 적층구조물은 비트라인구조물(BL)이라고 지칭할 수 있다. 비트라인(414)은 매립워드라인(408)과 교차하는 방향으로 연장된 라인 형상을 가질 수 있다. 비트라인(414)의 일부는 비트라인콘택플러그(413)와 접속될 수 있다. 비트라인(414)은 금속물질을 포함할 수 있다. 비트라인하드마스크(415)는 절연물질을 포함할 수 있다.
비트라인구조물(BL)의 측벽에 비트라인스페이서(416)가 형성될 수 있다. 비트라인스페이서(416)의 바텀부는 비트라인콘택플러그(413) 양측벽에 형성되도록 연장될 수 있다. 비트라인스페이서(416)는 실리콘산화물, 실리콘질화물 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 비트라인스페이서(416)는 에어갭을 포함할 수 있다. 예컨대, 실리콘질화물 사이에 에어갭이 위치하는 NAN(Nitride-Air gap-Nitride) 구조일 수 있다.
이웃하는 비트라인구조물(BL) 사이에 스토리지노드콘택플러그(SNC)가 형성될 수 있다. 스토리지노드콘택플러그(SNC)는 스토리지노드콘택홀(418)에 형성될 수 있다. 스토리지노드콘택홀(418)은 고종횡비를 가질 수 있다. 스토리지노드콘택플러그(SNC)는 제2불순물영역(411)에 접속될 수 있다. 스토리지노드콘택플러그(SNC)는 하부 플러그(419)와 상부 플러그(421)를 포함할 수 있다. 스토리지노드콘택플러그(SNC)는 하부 플러그(419)와 상부 플러그(421) 사이의 오믹콘택층(420)을 더 포함할 수 있다. 오믹콘택층(420)은 금속실리사이드를 포함할 수 있다. 상부 플러그(421)는 금속물질을 포함할 수 있고, 하부 플러그(419)는 실리콘함유물질을 포함할 수 있다.
비트라인구조물(BL)과 평행하는 방향에서 볼 때, 이웃하는 스토리지노드콘택플러그(SNC) 사이에 플러그분리층(417)이 형성될 수 있다. 플러그분리층(417)은 이웃하는 비트라인구조물(BL) 사이에 형성되며, 하드마스크층(405)과 함께 스토리지노드콘택홀(418)을 제공할 수 있다.
상부 플러그(421) 상에 캐패시터(CAP)가 형성될 수 있다.
도 18a 내지 도 18f는 캐패시터(CAP)의 응용예들을 도시한 도면이다.
도 18a를 참조하면, 캐패시터(511)는 하부전극(501), 유전층(502), 환원희생층(504) 및 상부전극(503)을 포함할 수 있다. 하부전극(501)은 실린더 형상일 수 있다. 하부전극(501) 상에 유전층(502)이 형성될 수 있고, 유전층(502) 상에 환원희생층(504)이 형성될 수 있다. 환원희생층(504) 상에 상부전극(503)이 형성될 수 있다. 환원희생층(504)은 전술한 실시예들의 환원희생층들 중 어느 하나에 대응될 수 있다.
이하, 도 18b 내지 도 18f에서 도 18a의 실시예와 중복되는 내용에 대한 상세한 설명은 생략하기로 한다.
도 18b를 참조하면, 캐패시터(512)는 실린더 형상의 하부전극(501), 유전층(502), 환원희생(504) 및 상부전극(503)을 포함할 수 있다. 캐패시터(512)는 서포터(505)를 더 포함할 수 있다. 서포터(505)는 하부전극(501)의 외벽을 지지하는 구조물이다. 서포터(505)는 실리콘질화물을 포함할 수 있다.
도 18c 및 도 18d를 참조하면, 캐패시터(513, 514)는 필라 형상의 하부전극(501P), 유전층(502), 환원희생층(504) 및 상부전극(503)을 포함할 수 있다. 도 18d의 캐패시터(514)는 서포터(505)를 더 포함할 수 있다.
도 18e 및 도 18f를 참조하면, 캐패시터(515, 516)는 필린더 형상의 하부전극(501L), 유전층(502), 환원희생층(504) 및 상부전극(503)을 포함할 수 있다. 도 18f의 캐패시터(516)는 서포터(505)를 더 포함할 수 있다. 하부전극(501L)은 하부영역과 상부영역을 포함하되, 하부영역은 필라 형상이고, 상부영역은 실린더 형상일 수 있다. 이와 같이, 필라형상과 실린더형상의 하이브리드 구조를 필린더 형상이라고 지칭할 수 있다.
상술한 바와 같이, 캐패시터(511~516) 형성시 환원희생층(504)을 형성하므로써, 유전층(502)의 환원을 방지할 수 있고, 등가산화막두께를 낮추며, 누설을 방지할 수 있다. 이에 따라, 리프레쉬 특성 및 신뢰성이 개선된 고집적 DRAM을 제조할 수 있다.
상술한 실시예들에 따른 반도체 장치는 DRAM(Dynamic Random Access Memory)에 한정되지 않고 SRAM(Static Random Access Memory), 플래시메모리(Flash Memory), FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PRAM(Phase Change Random Access Memory) 등의 메모리에 적용될 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
101 : 제1도전층
102 : 유전층
103 : 제2도전층
RSL : 환원희생층
R1 : 제1환원희생물질
R2 : 제2환원희생물질

Claims (40)

  1. 유전층;
    상기 유전층 상의 도전층; 및
    상기 유전층과 도전층 사이에 형성된 환원희생층을 포함하되,
    상기 환원희생층은,
    상기 유전층보다 전기음성도가 큰 제1환원희생물질; 및
    상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함하고,
    상기 제2환원희생물질의 두께는 상기 제1환원희생물질의 두께보다 더 큰
    반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 환원희생층은,
    상기 제1환원희생물질과 상기 제2환원희생물질이 적층된 스택 구조를 포함하되, 상기 제2환원희생물질은 상기 도전층 또는 유전층에 접촉하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 환원희생층은,
    상기 제1환원희생물질과 상기 제2환원희생물질이 번갈아 적층된 라미네이트 구조를 포함하되, 상기 제2환원희생물질이 상기 도전층 또는 유전층에 접촉하는 반도체 장치.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 유전층은 지르코늄산화물-베이스층 또는 하프늄산화물-베이스층을 포함하고, 상기 제1환원희생물질 및 제2환원희생물질은 상기 지르코늄산화물-베이스층 및 하프늄산화물-베이스층보다 전기음성도가 큰 물질을 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1환원희생물질 및 제2환원희생물질은 각각 티타늄산화물, 탄탈륨산화물, 알루미늄산화물, 주석산화물, 니오븀산화물, 저마늄산화물, 실리콘산화물, 몰리브덴산화물, 루테늄산화물, 이리듐산화물 또는 이들의 조합을 포함하되, 상기 제1환원희생물질과 제2환원희생물질은 서로 다른 물질인 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1환원희생물질은 티타늄산화물 또는 탄탈륨산화물을 포함하고, 상기 제2환원희생물질은 알루미늄산화물, 주석산화물, 니오븀산화물, 저마늄산화물, 실리콘산화물, 몰리브덴산화물, 루테늄산화물, 이리듐산화물 또는 이들의 조합을 포함하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 및 제2환원희생물질은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함하되, 상기 제1환원희생물질과 제2환원희생물질은 서로 다른 물질인 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 환원희생층은 상기 유전층보다 얇은 두께를 갖는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 환원희생층은 도전성 금속산화물을 포함하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    하부 도전층; 및
    상기 하부 도전층과 유전층 사이의 계면제어층
    을 더 포함하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 계면제어층 및 환원희생층은 동일 물질을 포함하되,
    상기 계면제어층과 환원희생층은 상기 유전층보다 전기음성도가 큰 물질을 포함하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 계면제어층과 환원희생층은 서로 다른 물질을 포함하되,
    상기 계면제어층과 환원희생층은 상기 유전층보다 전기음성도가 큰 물질을 포함하는 반도체 장치.
  14. 하부전극;
    상기 하부전극 상의 유전층;
    상기 유전층 상의 상부전극; 및
    상기 유전층과 상부전극 사이에 형성된 환원희생층을 포함하되,
    상기 환원희생층은,
    상기 유전층보다 전기음성도가 큰 제1환원희생물질; 및
    상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함하고,
    상기 제2환원희생물질의 두께는 상기 제1환원희생물질의 두께보다 더 큰
    캐패시터.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 환원희생층은,
    상기 제1환원희생물질과 상기 제2환원희생물질이 적층된 스택 구조를 포함하되, 상기 제2환원희생물질은 상기 상부전극 또는 유전층에 접촉하는 캐패시터.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 환원희생층은,
    상기 제1환원희생물질과 상기 제2환원희생물질이 번갈아 적층된 라미네이트 구조를 포함하되, 상기 제2환원희생물질이 상기 상부전극 또는 유전층에 접촉하는 캐패시터.
  17. 삭제
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 유전층은 지르코늄산화물-베이스층 또는 하프늄산화물-베이스층을 포함하고, 상기 제1환원희생물질 및 제2환원희생물질은 상기 지르코늄산화물-베이스층 및 하프늄산화물-베이스층보다 전기음성도가 큰 물질을 포함하는 캐패시터.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1환원희생물질 및 제2환원희생물질은 각각 티타늄산화물, 탄탈륨산화물, 알루미늄산화물, 주석산화물, 니오븀산화물, 저마늄산화물, 실리콘산화물, 몰리브덴산화물, 루테늄산화물, 이리듐산화물 또는 이들의 조합을 포함하되, 상기 제1환원희생물질과 제2환원희생물질은 서로 다른 물질인 캐패시터.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1환원희생물질은 티타늄산화물 또는 탄탈륨산화물을 포함하고, 상기 제2환원희생물질은 알루미늄산화물, 주석산화물, 니오븀산화물, 저마늄산화물, 실리콘산화물, 몰리브덴산화물, 루테늄산화물, 이리듐산화물 또는 이들의 조합을 포함하는 캐패시터.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1 및 제2환원희생물질은 각각 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함하되, 상기 제1환원희생물질과 제2환원희생물질은 서로 다른 물질인 캐패시터.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 하부전극과 유전층 사이의 계면제어층을 더 포함하는 캐패시터.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 계면제어층 및 환원희생층은 동일 물질을 포함하되,
    상기 계면제어층과 환원희생층은 상기 유전층보다 전기음성도가 큰 물질을 포함하는 캐패시터.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 계면제어층과 환원희생층은 서로 다른 물질을 포함하되,
    상기 계면제어층과 환원희생층은 상기 유전층보다 전기음성도가 큰 물질을 포함하는 캐패시터.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 환원희생층은 상기 유전층보다 얇은 두께를 갖는 캐패시터.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 환원희생층은 도전성 금속산화물을 포함하는 캐패시터.
  27. 하부전극 상에 유전층을 형성하는 단계;
    상기 유전층 상에 상기 유전층보다 전기음성도가 큰 제1환원희생물질 및 상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함하는 환원희생층을 형성하는 단계; 및
    상기 환원희생층 상에 환원분위기에서 상부전극을 형성하는 단계를 포함하고,
    상기 제2환원희생물질의 두께는 상기 제1환원희생물질의 두께보다 더 큰
    캐패시터 제조 방법.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 환원희생층을 형성하는 단계는,
    상기 제1환원희생물질과 상기 제2환원희생물질이 적층된 스택 구조를 형성하되, 상기 제2환원희생물질은 상기 상부전극 또는 유전층에 접촉하는 캐패시터 제조 방법.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 환원희생층을 형성하는 단계는,
    상기 제1환원희생물질과 상기 제2환원희생물질이 번갈아 적층된 라미네이트 구조를 형성하되, 상기 제2환원희생물질이 상기 상부전극 또는 유전층에 접촉하는 캐패시터 제조 방법.
  30. 삭제
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 제1 및 제2환원희생물질은 각각 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합을 포함하는 캐패시터 제조 방법.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 제1 및 제2환원희생물질은 각각 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 산화물을 포함하는 캐패시터 제조 방법.
  33. ◈청구항 33은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 제1 및 제2환원희생물질은 각각 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si) 또는 이들의 조합 중에서 선택된 어느 하나의 서브산화물을 포함하는 캐패시터 제조 방법.
  34. ◈청구항 34은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 유전층을 형성하는 단계 이전에,
    상기 하부전극 상에 상기 유전층보다 전기음성도가 더 큰 계면제어층을 형성하는 단계를 더 포함하는 캐패시터 제조 방법.
  35. ◈청구항 35은(는) 설정등록료 납부시 포기되었습니다.◈
    제34항에 있어서,
    상기 계면제어층 및 환원희생층은 동일 물질을 포함하되,
    상기 계면제어층과 환원희생층은 상기 유전층보다 전기음성도가 큰 물질을 포함하는 캐패시터 제조 방법.
  36. ◈청구항 36은(는) 설정등록료 납부시 포기되었습니다.◈
    제34항에 있어서,
    상기 상부전극을 형성하는 단계 이전에,
    상기 환원희생층을 환원시키기 위한 어닐 단계를 더 포함하는
    캐패시터 제조 방법.
  37. ◈청구항 37은(는) 설정등록료 납부시 포기되었습니다.◈
    제36항에 있어서,
    상기 어닐 단계는,
    레이저 어닐, 플라즈마산화, 플라즈마질화 또는 NH3 분위기에서 수행되는 캐패시터 제조 방법.
  38. ◈청구항 38은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 유전층은,
    지르코늄산화물-베이스층 또는 하프늄산화물-베이스층을 포함하는 캐패시터 제조 방법.
  39. 하부전극;
    상기 하부전극 상의 유전층;
    상기 하부전극 및 유전층 사이에 형성된 계면제어층;
    상기 유전층 상의 상부전극; 및
    상기 유전층과 상부전극 사이에 형성된 환원희생층을 포함하되,
    상기 환원희생층은,
    상기 유전층보다 전기음성도가 큰 제1환원희생물질; 및
    상기 제1환원희생물질보다 전기음성도가 큰 제2환원희생물질을 포함하고,
    상기 계면제어층 및 환원희생층은 서로 다른 물질을 포함하며, 상기 유전층보다 전기음성도가 큰 물질을 포함하는
    캐패시터.
  40. 하부전극;
    상기 하부전극 상에 형성된 제1계면제어층;
    상기 제1계면제어층 상의 제2계면제어층;
    상기 제2계면제어층 상의 유전층;
    상기 유전층 상의 상부전극;
    상기 유전층 및 상부전극 사이에 배치된 제1환원희생층; 및
    상기 제1환원희생층과 상부전극 사이에 배치된 제2환원희생층을 포함하고,
    상기 제1계면제어층 및 제2환원희생층은 동일 물질을 포함하고,
    상기 제2계면제어층 및 제1환원희생층은 동일 물질을 포함하는
    캐패시터.
KR1020180116441A 2018-09-28 2018-09-28 반도체 장치 및 그 제조 방법 KR102606772B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180116441A KR102606772B1 (ko) 2018-09-28 2018-09-28 반도체 장치 및 그 제조 방법
US16/233,907 US10964614B2 (en) 2018-09-28 2018-12-27 Semiconductor device and method for fabricating the same
CN201910506261.3A CN110970404B (zh) 2018-09-28 2019-06-12 半导体器件以及用于制造其的方法
US17/189,536 US11532527B2 (en) 2018-09-28 2021-03-02 Semiconductor device and method for fabricating the same
US17/987,135 US20230080939A1 (en) 2018-09-28 2022-11-15 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116441A KR102606772B1 (ko) 2018-09-28 2018-09-28 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200036600A KR20200036600A (ko) 2020-04-07
KR102606772B1 true KR102606772B1 (ko) 2023-11-28

Family

ID=69946452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116441A KR102606772B1 (ko) 2018-09-28 2018-09-28 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (3) US10964614B2 (ko)
KR (1) KR102606772B1 (ko)
CN (1) CN110970404B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020024221A1 (zh) * 2018-08-02 2020-02-06 深圳市为通博科技有限责任公司 忆阻器电极材料的制备方法、制备装置和忆阻器电极材料
KR102623548B1 (ko) * 2018-09-19 2024-01-10 삼성전자주식회사 집적회로 장치
KR20200114865A (ko) * 2019-03-29 2020-10-07 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20210026529A (ko) * 2019-08-30 2021-03-10 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
KR20210142345A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
KR102622419B1 (ko) * 2020-06-03 2024-01-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN111668372B (zh) * 2020-06-18 2023-05-30 中国科学院微电子研究所 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器
KR20220034498A (ko) * 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US11961671B2 (en) 2021-06-08 2024-04-16 Elohim Incorporation Method for manufacturing High-K MIM capacitor to improve electrical characteristics
KR20230032065A (ko) * 2021-08-30 2023-03-07 삼성전자주식회사 반도체 장치
KR20230039440A (ko) * 2021-09-14 2023-03-21 삼성전자주식회사 커패시터 및 이를 포함하는 전자 장치
EP4290542A3 (en) * 2022-06-09 2024-09-18 Samsung Electronics Co., Ltd. Thin layer metal oxide capacitor, electronic device including the same (dram), and method of preparing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120320494A1 (en) * 2009-06-12 2012-12-20 Micron Technology, Inc. Capacitors Having Dielectric Regions That Include Multiple Metal Oxide-Comprising Materials

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
KR100576882B1 (ko) * 2005-02-15 2006-05-10 삼성전기주식회사 Ｔｃｃ 특성이 우수한 커패시터용 수지 조성물 및 폴리머/세라믹 복합체
KR20120122548A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20130020426A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP5882075B2 (ja) 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US9224878B2 (en) 2012-12-27 2015-12-29 Intermolecular, Inc. High work function, manufacturable top electrode
US9105646B2 (en) 2012-12-31 2015-08-11 Intermolecular, Inc. Methods for reproducible flash layer deposition
KR20140118176A (ko) * 2013-03-28 2014-10-08 인텔렉추얼디스커버리 주식회사 저항 변화 메모리 소자
TWI520191B (zh) * 2013-04-22 2016-02-01 華亞科技股份有限公司 堆疊式電容器結構及其製造方法
US9269902B2 (en) * 2013-12-26 2016-02-23 Intermolecular, Inc. Embedded resistors for resistive random access memory cells
KR102184355B1 (ko) 2014-09-16 2020-11-30 삼성전자주식회사 반도체 소자
KR102253595B1 (ko) 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법
KR20160133031A (ko) * 2015-05-11 2016-11-22 에스케이하이닉스 주식회사 캐패시터를 포함하는 반도체장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120320494A1 (en) * 2009-06-12 2012-12-20 Micron Technology, Inc. Capacitors Having Dielectric Regions That Include Multiple Metal Oxide-Comprising Materials

Also Published As

Publication number Publication date
KR20200036600A (ko) 2020-04-07
US20230080939A1 (en) 2023-03-16
US11532527B2 (en) 2022-12-20
US20200105633A1 (en) 2020-04-02
CN110970404A (zh) 2020-04-07
US20210183718A1 (en) 2021-06-17
CN110970404B (zh) 2024-02-09
US10964614B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
KR102606772B1 (ko) 반도체 장치 및 그 제조 방법
KR102629425B1 (ko) 반도체장치 및 그 제조 방법
US10910383B2 (en) Semiconductor device and method for fabricating the same
US11251260B2 (en) Capacitor and method for fabricating the same
US9455259B2 (en) Semiconductor devices including diffusion barriers with high electronegativity metals
US11515157B2 (en) Semiconductor device and method for fabricating the same
US8541283B2 (en) High performance dielectric stack for DRAM capacitor
US20140327062A1 (en) Electronic devices including oxide dielectric and interface layers
KR20210142356A (ko) 반도체 장치
US11844206B2 (en) Semiconductor device and method for fabricating the same
US8878269B2 (en) Band gap improvement in DRAM capacitors
KR20230123345A (ko) 반도체 메모리 소자
KR20230045460A (ko) 커패시터, 커패시터를 포함하는 메모리 소자 및 커패시터 제조 방법
CN118284033A (zh) 半导体装置及其制造方法
CN117794353A (zh) 电容器和包括该电容器的电子器件
CN114765108A (zh) 半导体结构的制造方法和半导体结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right