KR102623548B1 - 집적회로 장치 - Google Patents

집적회로 장치 Download PDF

Info

Publication number
KR102623548B1
KR102623548B1 KR1020180112375A KR20180112375A KR102623548B1 KR 102623548 B1 KR102623548 B1 KR 102623548B1 KR 1020180112375 A KR1020180112375 A KR 1020180112375A KR 20180112375 A KR20180112375 A KR 20180112375A KR 102623548 B1 KR102623548 B1 KR 102623548B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
dielectric
grains
oxide
integrated circuit
Prior art date
Application number
KR1020180112375A
Other languages
English (en)
Other versions
KR20200033010A (ko
Inventor
김윤수
류승민
우창수
정형석
조규호
조윤정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180112375A priority Critical patent/KR102623548B1/ko
Priority to US16/520,912 priority patent/US11043553B2/en
Priority to CN201910822831.XA priority patent/CN110931468B/zh
Priority to TW108133153A priority patent/TWI772678B/zh
Publication of KR20200033010A publication Critical patent/KR20200033010A/ko
Priority to US17/324,492 priority patent/US11929389B2/en
Application granted granted Critical
Publication of KR102623548B1 publication Critical patent/KR102623548B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

집적회로 장치는, 하부 전극; 상부 전극; 상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고, 상기 유전층 구조물은, 제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 제2 유전 물질을 포함하는 제2 유전층을 포함하며, 상기 제2 유전 물질은 상기 제1 유전 물질보다 밴드갭 에너지가 높은 물질을 포함한다.

Description

집적회로 장치{Integrated Circuit devices}
본 발명의 기술적 사상은 집적회로 장치에 관한 것으로, 더욱 상세하게는, 커패시터 구조물을 포함하는 집적회로 장치에 관한 것이다.
반도체 장치의 다운스케일링에 따라 DRAM 장치의 커패시터 구조물의 크기 또한 축소되고 있다. 커패시터 구조물의 크기가 감소함에 따라 커패시터 유전층의 두께도 감소하며, 이에 따라 커패시터 유전층을 통한 누설전류가 증가하는 문제가 발생할 수 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 낮은 등가 산화물 두께를 갖는 한편 감소된 누설전류를 갖는 커패시터 유전층을 포함하는 집적회로 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 집적회로 장치는, 하부 전극; 상부 전극; 상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고, 상기 유전층 구조물은 제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 제2 유전 물질을 포함하는 제2 유전층을 포함하며, 상기 제2 유전 물질은 상기 제1 유전 물질보다 밴드갭 에너지가 높은 물질을 포함한다.
상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 집적회로 장치는, 하부 전극; 상부 전극; 상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고, 상기 유전층 구조물은, 제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 상기 제1 유전 물질과 다른 제2 유전 물질을 포함하는 제2 유전층을 포함하며, 상기 제1 유전층은 상기 제1 면에 수직한 제1 방향으로 제1 두께를 갖고, 상기 제2 유전층은 상기 제1 방향으로 상기 제1 두께보다 더 작은 제2 두께를 갖는다.
상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 집적회로 장치는, 하부 전극; 상부 전극; 및 상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고, 상기 유전층 구조물은, 제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 제2 유전 물질을 포함하는 제2 유전층을 포함하며, 상기 제2 유전 물질은 상기 제1 유전 물질보다 밴드갭 에너지가 높은 물질을 포함하고, 상기 제2 유전 물질은 상기 제1 유전 물질보다 낮은 녹는점을 갖는 물질을 포함한다.
본 발명의 기술적 사상에 따르면, 제1 유전층의 형성 공정 동안에 제2 유전층이 확산되고 재배치되어 제1 유전층의 그레인 측벽을 둘러싸도록 배치될 수 있다. 제1 유전층은 우수한 결정성을 가질 수 있고, 제2 유전층은 제1 유전층의 그레인 바운더리를 통한 누설 전류의 경로를 차단하는 배리어 역할을 할 수 있다. 따라서 제1 유전층 및 제2 유전층을 포함하는 유전층 구조물은 감소된 누설 전류를 갖는 한편 낮은 등가 산화물 두께를 가질 수 있다.
도 1은 예시적인 실시예들에 따른 집적회로 장치를 나타내는 단면도이다.
도 2는 도 1의 제1 수직 레벨에서의 수평 단면도이다.
도 3은 예시적인 실시예들에 따른 집적회로 장치를 나타내는 단면도이다.
도 4는 예시적인 실시예들에 따른 집적회로 장치를 나타내는 단면도이다.
도 5는 예시적인 실시예들에 따른 집적회로 장치를 나타내는 단면도이다.
도 6은 예시적인 실시예들에 따른 집적회로 장치를 나타내는 단면도이다.
도 7은 예시적인 실시예들에 따른 집적회로 장치를 나타내는 단면도이다.
도 8은 예시적인 실시예들에 따른 집적회로 장치를 나타내는 레이아웃도이다.
도 9는 도 8의 B-B ' 선에 따른 단면도이다.
도 10은 예시적인 실시예들에 따른 반도체 장치를 나타내는 단면도이다.
도 11은 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 개략적으로 나타내는 플로우차트이다.
도 12a 내지 도 12d는 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 13은 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 개략적으로 나타내는 플로우차트이다.
도 14a 및 도 14b는 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 15는 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 개략적으로 나타내는 플로우차트이다.
도 16a 내지 도 16c는 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 17은 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 개략적으로 나타내는 플로우차트이다.
도 18a 내지 도 18c는 예시적인 실시예들에 따른 집적회로 장치의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 19a는 예시적인 실시예들에 따른 커패시터 구조물의 개략도 및 등가 회로도이다.
도 19b는 비교예에 따른 커패시터 구조물의 개략도 및 등가 회로도이다.
도 20은 예시적인 실시예들에 따른 커패시터 구조물의 유전층 구조물의 두께(Å)에 대한 등가 산화물 두께(equivalent oxide thickness)(Å)를 도시한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상의 예시적인 실시예를 상세히 설명하기로 한다.
도 1은 예시적인 실시예들에 따른 집적회로 장치(100)를 나타내는 단면도이다. 도 2는 도 1의 제1 수직 레벨(LV1)에서의 수평 단면도이다.
도 1 및 도 2를 참조하면, 집적회로 장치(100)는 기판(110), 층간 절연막(120), 하부 전극(130), 유전층 구조물(140), 및 상부 전극(150)을 포함할 수 있다.
기판(110)은 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 실리콘 카바이드(SiC), 갈륨 비소(GaAs), 인듐 비소(InAs), 인듐포스파이드(InP) 등과 같은 반도체 물질을 포함할 수 있다.
기판(110) 상에 층간 절연막(120)이 배치될 수 있다. 층간 절연막(120)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 기판(110) 상에는 복수의 도전층 및 절연층들을 포함하는 배선 구조, 또는 복수의 도전층 및 절연층들을 포함하는 게이트 구조물이 더 배치될 수 있고, 층간 절연막(120)이 상기 배선 구조 또는 상기 게이트 구조물을 커버하도록 배치될 수 있다.
층간 절연막(120) 상에 하부 전극(130)이 배치될 수 있다. 하부 전극(130)은 루테늄(Ru), 티타늄(Ti), 탄탈륨(Ta), 니오븀(Nb), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 니오븀 질화물(NbN), 몰리브덴 질화물(MoN), 텅스텐 질화물(WN) 등의 도전성 금속 질화물, 및 이리듐 산화물(IrO2), 루테늄 산화물(RuO2), 스트론튬 루테늄 산화물(SrRuO3), 등의 도전성 금속 산화물 중에서 선택된 적어도 하나를 포함할 수 있다.
예시적인 실시예들에서, 하부 전극(130)은 단일 물질층 또는 복수의 물질층들의 적층 구조로 형성될 수 있다. 일 예시에서, 하부 전극(130)은 티타늄 질화물(TiN)의 단일층, 또는 니오븀 질화물(NbN)의 단일층으로 형성될 수 있다. 다른 예시에서, 하부 전극(130)은 티타늄 질화물(TiN)을 포함하는 제1 하부 전극층과 니오븀 질화물(NbN)을 포함하는 제2 하부 전극층으로 이루어지는 적층 구조로 형성될 수 있다.
선택적으로, 하부 전극(130) 상에는 제1 계면층(132)이 더 형성될 수 있다. 제1 계면층(132)은 티타늄 산화물, 탄탈륨 산화물, 니오븀 산화물, 몰리브덴 산화물, 이리듐 산화물, 등의 금속 산화물, 또는 티타늄 산화질화물(TiON), 탄탈륨 산화질화물(TaON), 니오븀 산화질화물(NbON), 몰리브덴 산화질화물(MoON) 등의 금속 산질화물 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 제1 계면층(132)은 하부 전극(130) 내에 포함된 금속 물질의 금속 산화물을 포함할 수 있다. 예를 들어, 제1 계면층(132)은 하부 전극(130) 표면에 산화 공정을 수행하여 형성된 금속 산화물을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
제1 계면층(132) 상에 유전층 구조물(140)이 배치될 수 있고, 유전층 구조물(140)은 제1 유전층(142)과 제2 유전층(144)을 포함할 수 있다. 유전층 구조물(140)은 하부 전극(130)과 대면하는 제1 면(140F1)과 상부 전극(150)과 대면하는 제2 면(140F2)을 가질 수 있다.
제1 유전층(142)은 복수의 그레인(142GR)을 포함할 수 있고, 제2 유전층(144)은 복수의 그레인(142GR) 사이의 그레인 바운더리(142GB)에서 복수의 그레인(142GR)의 측벽의 적어도 일부분을 둘러싸도록 배치될 수 있다.
예시적인 실시예들에서, 제1 유전층(142)은 제1 유전 물질을 포함할 수 있고, 상기 제1 유전 물질은 실리콘 산화물보다 높은 유전 상수를 갖는 고유전상수(high-k) 물질을 포함할 수 있다. 예를 들어, 상기 제1 유전 물질은 지르코늄 산화물, 하프늄 산화물, 티타늄 산화물, 니오븀 산화물, 탄탈륨 산화물, 이트륨 산화물, 스트론튬 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 스칸듐 산화물, 및 란탄족 산화물 중 적어도 하나를 포함할 수 있다.
제2 유전층(144)은 제1 유전 물질과 다른 제2 유전 물질을 포함할 수 있고, 상기 제2 유전 물질은 상기 제1 유전 물질보다 더 높은 밴드갭 에너지를 갖는 금속 산화물을 포함할 수 있다. 상기 제2 유전 물질은 약 5 내지 약 10 eV의 밴드갭 에너지(Eg)를 가질 수 있고, 약 3.9 내지 약 40의 유전 상수를 가질 수 있다. 또한 상기 제2 유전 물질은 상기 제1 유전 물질보다 더 낮은 녹는점(Tm)을 갖는 금속 산화물을 포함할 수 있다. 예를 들어, 상기 제2 유전 물질은 보론 산화물(B2O3), 알루미늄 산화물(Al2O3), 갈륨 산화물(Ga2O3), 및 인듐 산화물(In2O3) 중 적어도 하나를 포함할 수 있다.
제1 유전층(142)은 하부 전극(130)의 상면에 수직한 방향을 따라 제1 두께(T11)를 가질 수 있고, 제1 두께(T11)는 20 내지 100 Å일 수 있으나, 이에 한정되는 것은 아니다. 도 1에는 하부 전극(130)의 상면이 기판(110)의 상면에 평행한 방향으로 연장되고, 하부 전극(130)의 상면에 수직한 방향은 수직 방향(Z 방향)인 것이 예시적으로 도시되었으나, 이와는 달리 하부 전극(130)이 기판(110)의 상면에 수직한 방향으로 연장될 수도 있고, 이 때는 제1 유전층(142)은 기판(110)의 상면에 평행한 방향으로 제1 두께(T11)를 가질 수 있다.
복수의 그레인(142GR)은 제1 계면층(132) 상에서 수직 방향(Z 방향)으로 연장될 수 있고, 제1 유전층(142)의 전체 두께(T11)에 걸쳐 연장될 수 있다. 즉, 복수의 그레인(142)은 대나무 그레인 미세구조(bamboo grain microstructure)를 가질 수 있고, 복수의 그레인(142GR) 각각은 제1 유전층(142)의 두께(T11)와 실질적으로 동일하거나 유사한 두께를 가질 수 있다.
제2 유전층(144)은 제1 유전층(142)의 제1 두께(T11)보다 작은 제2 두께(T21)를 가질 수 있다. 도 1에 도시된 바와 같이, 제2 유전층(144)은 수직 방향(Z 방향)을 따라 제1 유전층(142)의 그레인 바운더리(142GB)의 일부분 상에서 연장될 수 있다. 또한 제2 유전층(144)은 유전층 구조물(140)의 제1 면(140F1) 및 제2 면(140F2)에서 노출되지 않을 수 있다. 도 2에 도시된 바와 같이, 제1 수직 레벨(LV1)에서의 수평 단면도에서, 제2 유전층(144)은 복수의 그레인(142GR) 각각을 둘러싸도록 배치될 수 있다. 제2 유전층(144)은 서로 인접하게 배치된 복수의 그레인(142GR) 각각 사이의 공간을 채울 수 있고, 그물 형상의 수평 단면을 가질 수 있다. 제1 수직 레벨(LV1)은 유전층 구조물(140)의 제1 면(140F1) 레벨보다 높고 유전층 구조물(140)의 제2 면(140F2) 레벨보다 낮은 임의의 레벨을 가리킬 수 있다.
도 1의 확대도에 예시적으로 도시된 것과 같이, 제2 유전층(144)은 제1 수직 레벨(LV1)에서의 제1 부분(144_1)과, 제1 부분(144_1)보다 제2 면(140F2)에 더 가깝게 배치되는 제2 부분(144_2)을 포함할 수 있다. 제1 부분(144_1)은 수평 방향(X 방향)을 따라 제1 폭(W11)을 가질 수 있고, 제2 부분(144_2)은 수평 방향(X 방향)을 따라 제1 폭(W11)보다 더 작은 제2 폭(W12)을 가질 수 있다. 또한 복수의 그레인(142GR) 중 하나의 그레인(142GR)은 제1 수직 레벨(LV1)에 배치되는 제1 측벽부(GRS1)와, 제1 수직 레벨(LV1)보다 더 높은 제2 수직 레벨(LV2)에 배치되는 제2 측벽부(GRS2)를 포함할 수 있다. 제1 측벽부(GRS1)는 제2 유전층(144)에 의해 둘러싸이거나 접촉할 수 있고, 제2 측벽부(GRS2)는 복수의 그레인(142GR) 중 다른 하나 이상의 그레인(142GR)과 접촉할 수 있다.
제2 유전층(144)은 제1 유전층(142)보다 높은 에너지 밴드갭을 갖는 물질을 포함할 수 있고, 이에 따라 제1 유전층(142)이 그 전체 두께를 따라 연장되는 그레인(142GR)을 가지더라도 제2 유전층(144)이 그레인 바운더리(142GB)를 따르는 누설 전류의 경로를 차단하는 배리어 역할을 할 수 있다.
예시적인 실시예들에서, 제1 유전층(142)은 하부 제1 유전층(142L)(도 12c 참조) 및 상부 제1 유전층(142U)(도 12c 참조)을 순차적으로 형성함에 따라 형성될 수 있다. 예를 들어, 하부 제1 유전층(142L)의 그레인(142GRL) 상에 상부 제1 유전층(142U)의 그레인(142GRU)이 성장하며, 하부 제1 유전층(142L)을 결정화 시드층으로 하여 상부 제1 유전층(142U)의 그레인(142GRU)이 하부 제1 유전층(142L)의 그레인(142GRL)과 동일한 결정상을 갖도록 형성될 수 있다. 예를 들어, 하부 제1 유전층(142L)이 테트라고날 결정상(tetragonal crystalline phase)을 갖는 지르코늄 산화물을 포함하는 경우, 상부 제1 유전층(142U) 역시 테트라고날 결정상으로 형성될 수 있다.
예시적인 실시예들에서, 하부 제1 유전층(142L)을 형성한 이후 및 상부 제1 유전층(142U)을 형성하기 전에 예비 제2 유전층(144P)(도 12b 참조)을 형성할 수 있고, 예비 제2 유전층(144P)은 상부 제1 유전층(142U)을 형성하기 위한 공정 동안에 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되고 재배치될 수 있다. 예비 제2 유전층(144P)은 하부 제1 유전층(142L)의 그레인(142GRL) 및 상부 제1 유전층(142U)의 그레인(142GRU)을 둘러싸도록 확산되고 재배치되어 제2 유전층(144)을 형성할 수 있다. 예를 들어, 하부 제1 유전층(142L)의 그레인(142GRL) 및 상부 제1 유전층(142U)의 그레인(142GRU)이 서로 연결되어 하나의 결정 배향을 갖는 제1 유전층(142)의 그레인(142GR)이 형성될 수 있고, 제2 유전층(144)은 제1 유전층(142)의 그레인(142GR)의 측벽의 적어도 일부분을 둘러쌀 수 있다.
유전층 구조물(140) 상에는 상부 전극(150)이 배치될 수 있다. 상부 전극(150)은 루테늄(Ru), 티타늄(Ti), 탄탈륨(Ta), 니오븀(Nb), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 니오븀 질화물(NbN), 몰리브덴 질화물(MoN), 텅스텐 질화물(WN) 등의 도전성 금속 질화물, 및 이리듐 산화물(IrO2), 루테늄 산화물(RuO2), 스트론튬 루테늄 산화물(SrRuO3), 등의 도전성 금속 산화물 중에서 선택된 적어도 하나를 포함할 수 있다.
예시적인 실시예들에서, 상부 전극(150)은 단일 물질층 또는 복수의 물질층들의 적층 구조로 형성될 수 있다. 일 예시에서, 상부 전극(150)은 티타늄 질화물(TiN)의 단일층, 또는 니오븀 질화물(NbN)의 단일층으로 형성될 수 있다. 다른 예시에서, 상부 전극(150)은 티타늄 질화물(TiN)을 포함하는 제1 하부 전극층과 니오븀 질화물(NbN)을 포함하는 제2 하부 전극층으로 이루어지는 적층 구조로 형성될 수 있다.
선택적으로, 유전층 구조물(140)과 상부 전극(150) 사이에는 제2 계면층(152)이 더 형성될 수 있다. 제2 계면층(152)은 티타늄 산화물, 탄탈륨 산화물, 니오븀 산화물, 몰리브덴 산화물, 이리듐 산화물, 등의 금속 산화물, 또는 티타늄 산화질화물(TiON), 탄탈륨 산화질화물(TaON), 니오븀 산화질화물(NbON), 몰리브덴 산화질화물(MoON) 등의 금속 산질화물 중 적어도 하나를 포함할 수 있다.
이하에서는 도 19a 및 도 19b를 도 1과 함께 참조하여 유전층 구조물(140)의 커패시턴스 모델에 대하여 설명하도록 한다.
도 19a는 도 1을 참조로 설명된 것과 같은 본 발명의 예시적인 실시예들에 따른 커패시터 구조물(EX-10)의 개략적인 단면도와 커패시터 구조물(EX-10)의 등가 회로도를 나타낸다.
예를 들어, 도 19a에 도시된 것과 같이 유전층 구조물(EX-40)은 제1 유전층(42, DL1)과 제2 유전층(44, DL2)을 포함하며, 제1 유전층(42, DL1)은 하부 전극(30, LE) 상면에 수직한 제2 방향(D2 방향)을 따라 연장되는 복수의 그레인(GR)을 포함하고, 제1 유전층(42, DL1)의 그레인 바운더리(GB)에서 제2 유전층(44, DL2)이 소정의 폭을 가지며 제2 방향(D2 방향)을 따라 연장될 수 있다. 이때 하부 전극(30, LE)과 상부 전극(50, UE) 사이에 배치되는 제2 유전층(44, DL2) 부분은 커패시터 구조물(EX-10)의 커패시터 유전층으로서 역할을 수행할 수 있다. 따라서, 커패시터 구조물(EX-10)은 제1 유전층(42, DL1)에 기인한 커패시턴스 뿐만 아니라 제2 유전층(44, DL2)에 기인한 커패시턴스를 나타낼 수 있다.
구체적으로, 제1 유전층(42, DL1)의 그레인들(GR)은 상부 전극(50, UE)과 하부 전극(30, LE) 사이에서 제1 서브-커패시터 도메인(D_DL1)을 구성하고, 제2 유전층(44, DL2)은 상부 전극(50, UE)과 하부 전극(30, LE) 사이에서 제2 서브-커패시터 도메인(D_DL2)을 구성한다. 또한, 하부 전극(30, LE) 또는 상부 전극(50, UE)과 접촉하는 제2 유전층(44, DL2)의 면적(A_DL2)과 하부 전극(30, LE) 또는 상부 전극(50, UE)과 접촉하는 제1 유전층(42, DL1)의 면적(A_DL1)이 각각 얻어질 수 있다.
도 19a의 하단의 등가 회로도에서 확인할 수 있듯이, 제1 서브-커패시터 도메인(D_DL1)과 제2 서브-커패시터 도메인(D_DL2)은 서로 병렬로 연결될 수 있고, 따라서 커패시터 구조물(EX-10)의 총 커패시턴스(C(total))는 제1 서브-커패시터 도메인(D_DL1)으로부터 얻어지는 제1 커패시턴스(C1(D_DL1))와 제2 서브-커패시터 도메인(D_DL2)으로부터 얻어지는 제2 커패시턴스(C2(D_DL2))의 합과 같을 수 있다(다시 말하면, C(total) = C1(D_DL1) + C2(D_DL2)으로 표현될 수 있다).
도 19b는 비교예에 따른 커패시터 구조물(CO-10)의 개략적인 단면도와 상기 커패시터 구조물(CO-10)의 등가 회로도를 나타낸다.
예를 들어, 도 19b에 도시된 것과 같이 비교예에 따른 커패시터 구조물(CO-10)는 하부 전극(30, LE) 및 상부 전극(50, UE) 사이에 배치되는 유전층 구조물(CO-40)을 포함하며, 유전층 구조물(CO-40)은 하부 전극(30, LE) 상에 순차적으로 적층된 제1 유전층(DLC1), 제2 유전층(DLC2), 제3 유전층(DLC3), 및 제4 유전층(DLC4)을 포함할 수 있다. 제1 유전층(DLC1) 및 제3 유전층(DLC3)은 제1 유전 물질을 포함할 수 있고, 제2 유전층(DLC2) 및 제4 유전층(DLC4)은 제1 유전 물질보다 높은 밴드갭 에너지를 갖는 제2 유전 물질을 포함할 수 있다. 유전층 구조물(CO-40)의 각각의 층들은 모두 하부 전극(30, LE) 상에 소정의 두께로 콘포말하게 배치될 수 있고, 제1 방향(D1 방향)을 따라 연장될 수 있다.
도 19b의 하단의 등가 회로도에서도 확인할 수 있듯이, 비교예에 따른 커패시터 구조물(CO-10)에서, 제1 유전층(DLC1), 제2 유전층(DLC2), 제3 유전층(DLC3), 및 제4 유전층(DLC4)은 각각 서로 직렬로 연결된 제1 내지 제4 커패시터들에 대응될 수 있다. 따라서, 커패시터 구조물(CO-10)의 총 커패시턴스(C(total))는 다음의 수식 (1)에 따라 결정될 수 있다.
1/C(total) = 1/C1(DLC1) + 1/C2(DLC2) + 1/C3(DLC3) + 1/C4(DLC4) - 수식 (1)
수식 1에 따르면, 비교예에 따른 커패시터 구조물(CO-10)의 커패시턴스(C(total))는 유전층 구조물(CO-40) 내의 각각의 층들의 유전 상수 및 두께에 따라 결정될 수 있다.
한편, 반도체 장치의 스케일 다운에 따라 유전층 구조물(CO-40)의 두께(T1-CO)가 얇아질수록 유전층 구조물(CO-40) 내의 각각의 층들의 두께 또한 감소될 필요가 있다. 일반적으로, 제1 유전층(DLC1)의 두께(T-DLC1)는 상대적으로 클 수 있고, 제1 유전층(DLC1)은 결정성이 우수할 수 있다. 그러나, 비교예에 따른 유전층 구조물(CO-40)의 총 두께(T1-CO)를 감소시키기 위하여 제3 유전층(DLC3)이 소정의 임계 두께 이하의 두께(T-DLC3)를 갖도록 형성하는 경우, 상대적으로 결정화도가 낮은(예를 들어, 비정질 구조를 갖는) 제3 유전층(DLC3)이 형성될 수 있다. 예를 들어, 제3 유전층(DLC3)이 지르코늄 산화물(ZrO2)을 포함하는 경우, 비정질 지르코늄 산화물의 유전 상수는 결정질 지르코늄 산화물의 유전 상수보다 약 30% 더 작을 수 있다. 따라서, 커패시터 구조물(CO-10)의 총 두께(T1-CO)가 감소됨에 따라 커패시터 구조물(CO-10)의 커패시턴스(C(total))는 더욱 감소될 수 있다.
반면, 본 발명의 실시예들에 따른 커패시터 구조물(EX-10)은 제2 유전층(44, DL2)이 제1 유전층(42, DL1)의 그레인(GR)을 둘러싸도록 배치됨에 따라 제1 유전층(42, DL1)이 유전층 구조물(EX-40)의 총 두께(T1-EX)와 동일한 두께로 형성될 수 있다. 따라서, 제1 유전층(42, DL1)의 결정성이 감소하지 않을 수 있고 또는 비정질 구조를 갖지 않을 수 있다. 제1 유전층(42, DL1)은 결정질 구조로 형성될 수 있고, 유전층 구조물(EX-40)의 두께(T1-EX)가 얇아지더라도 커패시터 구조물(EX-10)은 비교적 큰 커패시턴스를 가질 수 있다.
제1 유전층(42, DL1)으로 지르코늄 산화물을 사용하고, 제2 유전층(44, DL2)으로 알루미늄 산화물을 사용하며 약 100Å 이하의 얇은 두께(T1-EX)를 갖는 유전층 구조물(EX-40)에 대하여 계산한 결과, 동일한 두께(T1-CO)를 갖는 비교예에 따른 유전층 구조물(CO-40)에 비하여 약 5 옹스트롬(Å)의 등가 산화물 두께 감소가 가능함이 확인되었다. 이는 또한 도 20에 따른 실험 결과에 의해서도 확인될 수 있다.
도 20은 예시적인 실시예들에 따른 커패시터 구조물(EX-10)의 유전층 구조물의 두께(Å)에 대한 등가 산화물 두께(equivalent oxide thickness)(Å)를 도시한 그래프이다. 비교를 위하여 도 19b을 참조로 설명한 비교예에 따른 커패시터 구조물(CO-10)의 등가 산화물 두께(Å)를 함께 도시하였다.
도 20을 참조하면, 예시적인 실시예들에 따른 커패시터 구조물(EX-10)이 비교예에 따른 커패시터 구조물(CO-10)에 비하여 더욱 낮은 등가 산화물 두께를 가질 수 있음을 확인할 수 있다. 이는 도 19a 및 도 19b에서 설명한 바와 같이 제1 유전층(42, DL1)의 높은 결정성에 기인한 것으로 추측할 수 있다.
다시 도 1을 참조하면, 예시적인 실시예들에 따른 집적회로 장치(100)가 상대적으로 작은 두께의 유전층 구조물(140)을 포함하더라도, 유전층 구조물(140)은 제1 유전층(142)의 우수한 결정성에 의해 상대적으로 낮은 등가 산화물 두께를 가질 수 있는 한편, 감소된 누설 전류를 가질 수 있다.
도 3은 예시적인 실시예들에 따른 집적회로 장치(100A)를 나타내는 단면도이다. 도 3에서 도 1 및 도 2에서와 동일한 참조부호는 동일한 구성요소를 의미한다. 집적회로 장치(100A)는 유전층 구조물(140A)의 구성을 제외하면 도 1 및 도 2를 참조로 설명한 집적회로 장치(100)와 동일하므로 전술한 차이점을 위주로 설명한다.
도 3을 참조하면, 유전층 구조물(140A)은 제1 유전층(142A) 및 제2 유전층(144A)을 포함할 수 있다. 유전층 구조물(140A)은 하부 전극(130)과 대면하는 제1 면(140F1)과, 상부 전극(150)과 대면하는 제2 면(140F2)을 포함할 수 있다. 제1 유전층(142A)은 제1 면(140F1)으로부터 제2 면(140F2)까지 유전층 구조물(140A)의 제1 두께(T11A) 전체에 걸쳐 연장되는 복수의 그레인(142GR)을 포함할 수 있다. 제2 유전층(144A)은 제1 유전층(142A)의 그레인(142GR) 하부(lower portion)을 둘러쌀 수 있다. 예를 들어, 도 3에 도시된 것과 같이 제2 유전층(144A)은 제1 면(140F1)으로부터 제2 두께(T21A)를 가지며 복수의 그레인(142GR)을 둘러쌀 수 있고, 제2 유전층(144A)은 제1 면(140F1)에 노출되며 제1 계면층(132)과 접촉할 수 있다.
예시적인 실시예들에서, 하부 전극(130) 상에 예비 제2 유전층(144PA)(도 14a 참조)을 형성하고, 예비 제2 유전층(144PA) 상에 제1 유전층(142A)을 형성함에 의해 유전층 구조물(140A)이 형성될 수 있다. 제1 유전층(142A)을 형성하기 위한 공정에서 예비 제2 유전층(144PA)은 제1 유전층(142A)의 그레인 바운더리(142GB)를 따라 쉽게 확산되거나 재배치될 수 있고, 이에 따라 제2 유전층(144A)이 제1 유전층(142A)의 그레인 바운더리(142GB)의 하부를 둘러싸도록 배치될 수 있다.
제2 유전층(144A)이 유전층 구조물(140A)의 제1 면(140F1)으로부터 소정의 두께(T21A)로 제1 유전층(142A)의 그레인(142GR)의 측벽을 둘러싸도록 형성됨에 따라, 유전층 구조물(140A) 내에 포함되는 제2 유전층(144A)의 함량이 상대적으로 작아질 수 있다. 따라서, 제2 유전층(144A)은 유전층 구조물(140A)의 누설 전류의 경로를 효과적으로 차단할 수 있는 한편 유전층 구조물(140A)은 상대적으로 낮은 등가 산화물 두께를 가질 수 있다.
도 4는 예시적인 실시예들에 따른 집적회로 장치(100B)를 나타내는 단면도이다. 도 4에서 도 1 내지 도 3에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 4를 참조하면, 유전층 구조물(140B)은 제1 유전층(142B) 및 제2 유전층(144B)을 포함할 수 있다. 제1 유전층(142B)은 유전층 구조물(140B)의 제1 면(140F1)으로부터 제2 면(140F2)까지 유전층 구조물(140B)의 제1 두께(T11B) 전체에 걸쳐 연장되는 복수의 그레인(142GR)을 포함할 수 있다. 제2 유전층(144B)은 제1 유전층(142B)의 그레인(142GR) 상부(lower portion)를 둘러쌀 수 있고, 제2 유전층(144B)은 제2 면(140F2)에서 노출될 수 있다. 예를 들어, 도 4에 도시된 것과 같이 제2 유전층(144B)은 제2 면(140F2)으로부터 제2 두께(T21B)를 가지며 복수의 그레인(142GR)을 둘러쌀 수 있고, 제2 유전층(144B)은 제2 계면층(152)과 접촉할 수 있다.
예시적인 실시예들에서, 제1 유전층(142B)을 형성한 후에, 제1 유전층(142B) 상에 예비 제2 유전층(144PB)(도 16b 참조)을 형성하고, 예비 제2 유전층(144P)이 형성된 구조물 상에 어닐링 처리를 수행할 수 있다. 상기 어닐링 처리에 의해 예비 제2 유전층(144PB)은 제1 유전층(142B)의 그레인 바운더리(142GB)를 따라 쉽게 확산되거나 재배치될 수 있고, 이에 따라 제2 유전층(144B)이 제1 유전층(142B)의 그레인 바운더리(142GB)의 상부를 둘러싸도록 배치될 수 있다.
제2 유전층(144B)이 유전층 구조물(140B)의 제2 면(140F2)으로부터 소정의 두께(T21B)로 제1 유전층(142B)의 그레인(142GR)의 측벽을 둘러싸도록 형성됨에 따라, 유전층 구조물(140B) 내에 포함되는 제2 유전층(144B)의 함량이 상대적으로 작아질 수 있다. 따라서 제2 유전층(144B)은 유전층 구조물(140B)의 누설 전류의 경로를 효과적으로 차단할 수 있는 한편 유전층 구조물(140B)은 상대적으로 낮은 등가 산화물 두께를 가질 수 있다.
도 5는 예시적인 실시예들에 따른 집적회로 장치(100C)를 나타내는 단면도이다. 도 5에서 도 1 내지 도 4에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 5를 참조하면, 유전층 구조물(140C)은 제1 유전층(142C), 하부 제2 유전층(144C1), 및 상부 제2 유전층(144C2)을 포함할 수 있다. 제1 유전층(142C)은 유전층 구조물(140C)의 제1 면(140F1)으로부터 제2 면(140F2)까지 유전층 구조물(140C)의 제1 두께(T11C) 전체에 걸쳐 연장되는 복수의 그레인(142GR)을 포함할 수 있다. 하부 제2 유전층(144C1)은 제1 유전층(142C)의 그레인(142GR) 하부 측벽을 둘러쌀 수 있고, 상부 제2 유전층(144C2)은 제1 유전층(142C)의 그레인(142GR) 상부 측벽을 둘러쌀 수 있다.
예시적인 실시예들에서, 상부 제2 유전층(144C2)은 하부 제2 유전층(144C1)과 수직 방향(Z 방향)을 따라 이격되어 배치될 수 있다. 다른 실시예들에서, 상부 제2 유전층(144C2)의 적어도 일부분은 하부 제2 유전층(144C1)과 연결되어 배치될 수 있다. 도 5에 도시된 것과 같이, 하부 제2 유전층(144C1)이 유전층 구조물(140C)의 제1 면(140F1)까지 연장되지 않고 상부 제2 유전층(144C2)이 유전층 구조물(140C)의 제2 면(140F2)까지 연장되지 않을 수 있다. 이와는 달리, 하부 제2 유전층(144C1)이 유전층 구조물(140C)의 제1 면(140F1)까지 연장되거나, 상부 제2 유전층(144C2)이 유전층 구조물(140C)의 제2 면(140F2)까지 연장될 수도 있다.
예시적인 실시예들에서, 제1 유전층(142C)은 하부 제1 유전층(142L)(도 18a 참조), 중간 제1 유전층(142M)(도 18b 참조), 및 상부 제1 유전층(142U)(도 12c 참조)을 순차적으로 형성함에 따라 형성될 수 있다. 예를 들어, 하부 제1 유전층(142L)의 그레인(142GRL)(도 18b 참조) 상에 중간 제1 유전층(142M)의 그레인(142GRM)이 성장하며, 하부 제1 유전층(142L)을 결정화 시드층으로 하여 중간 제1 유전층(142M)의 그레인(142GRM)이 하부 제1 유전층(142L)의 그레인(142GRL)과 동일한 결정상을 갖도록 형성될 수 있다. 또한 중간 제1 유전층(142M)을 결정화 시드층으로 하여 상부 제1 유전층(142U)의 그레인(142GRU)(도 12c 참조)이 중간 제1 유전층(142M)의 그레인(142GRM)과 동일한 결정상을 갖도록 형성될 수 있다. 예를 들어, 하부 제1 유전층(142L)이 테트라고날 결정상을 갖는 지르코늄 산화물을 포함하는 경우, 중간 제1 유전층(142M) 및 상부 제1 유전층(142U) 역시 테트라고날 결정상으로 형성될 수 있다.
예시적인 실시예들에서, 하부 제1 유전층(142L)을 형성한 이후 및 중간 제1 유전층(142M)을 형성하기 전에 예비 하부 제2 유전층(144PC1)(도 18a 참조)을 형성할 수 있고, 예비 하부 제2 유전층(144PC1)은 중간 제1 유전층(142M)을 형성하기 위한 공정 동안에 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되고 재배치될 수 있다. 예비 하부 제2 유전층(144PC1)은 하부 제1 유전층(142L)의 그레인(142GRL) 및 중간 제1 유전층(142M)의 그레인(142GRM)을 둘러싸도록 확산되고 재배치되어 하부 제2 유전층(144C1)을 형성할 수 있다.
또한 중간 제1 유전층(142M)을 형성한 이후 및 상부 제1 유전층(142U)을 형성하기 전에 예비 상부 제2 유전층(144PC2)(도 18b 참조)을 형성할 수 있고, 예비 상부 제2 유전층(144PC2)은 상부 제1 유전층(142U)을 형성하기 위한 공정 동안에 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되고 재배치될 수 있다. 예비 상부 제2 유전층(144PC2)은 중간 제1 유전층(142M)의 그레인(142GRM) 및 상부 제1 유전층(142U)의 그레인(142GRU)을 둘러싸도록 확산되고 재배치되어 상부 제2 유전층(144C2)을 형성할 수 있다. 또한, 하부 제1 유전층(142L)의 그레인(142GRL), 중간 제1 유전층(142M)의 그레인(142GRM), 및 상부 제1 유전층(142U)의 그레인(142GRU)이 서로 연결되어 하나의 결정 배향을 갖는 제1 유전층(142C)의 그레인(142GR)이 형성될 수 있다.
하부 제2 유전층(144C1)과 상부 제2 유전층(144C2)이 제1 유전층(142C)의 그레인(142GR) 측벽을 둘러싸도록 형성됨에 따라, 하부 제2 유전층(144C1)과 상부 제2 유전층(144C2)은 유전층 구조물(140C)의 누설 전류의 경로를 효과적으로 차단할 수 있는 한편 유전층 구조물(140C)은 상대적으로 낮은 등가 산화물 두께를 가질 수 있다.
도 6은 예시적인 실시예들에 따른 집적회로 장치(100D)를 나타내는 단면도이다. 도 6에서 도 1 내지 도 5에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 6을 참조하면, 유전층 구조물(140D)은 제1 유전층(142D), 하부 제2 유전층(144D1), 및 상부 제2 유전층(144D2)을 포함할 수 있다. 제1 유전층(142D)은 유전층 구조물(140D)의 제1 면(140F1)으로부터 제2 면(140F2)까지 유전층 구조물(140D)의 제1 두께(T11D) 전체에 걸쳐 연장되는 복수의 그레인(142GR)을 포함할 수 있다. 하부 제2 유전층(144D1)은 제1 면(140F1)으로부터 제1 유전층(142D)의 그레인(142GR) 하부 측벽을 둘러쌀 수 있고, 상부 제2 유전층(144D2)은 제2 면(140F2)으로부터 제1 유전층(142D)의 그레인(142GR) 상부 측벽을 둘러쌀 수 있다.
예시적인 실시예들에서, 상부 제2 유전층(144D2)은 하부 제2 유전층(144D1)과 수직 방향(Z 방향)을 따라 이격되어 배치될 수 있다. 다른 실시예들에서, 상부 제2 유전층(144D2)의 적어도 일부분은 하부 제2 유전층(144D1)과 연결되어 배치될 수 있다.
예시적인 실시예들에서, 하부 전극(130) 상에 예비 제2 유전층(144PA)(도 14a 참조)을 형성하고, 예비 제2 유전층(144PA) 상에 제1 유전층(142D)을 형성하고, 제1 유전층(142D) 상에 추가적인 예비 제2 유전층(144PB)(도 16b 참조)을 형성하고, 예비 제2 유전층(144PB)이 형성된 구조물 상에 어닐링 처리를 수행할 수 있다. 상기 어닐링 처리에 의해 예비 제2 유전층(144PA, 144PB)은 제1 유전층(142D)의 그레인 바운더리(142GB)를 따라 쉽게 확산되거나 재배치될 수 있고, 이에 따라 하부 제2 유전층(144D1) 및 상부 제2 유전층(144D2)이 제1 유전층(142D)의 그레인 바운더리(142GB)의 하부 및 상부를 각각 둘러싸도록 배치될 수 있다.
도 7은 예시적인 실시예들에 따른 집적회로 장치(100E)를 나타내는 단면도이다. 도 7에서 도 1 내지 도 6에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 7을 참조하면, 유전층 구조물(140E)은 제1 유전층(142E), 제2 유전층(144E), 및 제3 유전층(146E)을 포함할 수 있다. 제1 유전층(142E)은 복수의 그레인(142GR)을 포함하고, 제2 유전층(144E)은 복수의 그레인(142GR)의 하부 측벽을 둘러싸도록 배치될 수 있고, 제3 유전층(146E)은 제1 유전층(142E)의 전체 표면 상에 배치될 수 있다.
제3 유전층(146E)은 제3 유전 물질을 포함할 수 있고, 상기 제3 유전 물질은 제1 유전층(142E)에 포함되는 제1 유전 물질보다 더 높은 밴드갭 에너지를 갖는 금속 산화물을 포함할 수 있다. 예를 들어, 상기 제3 유전 물질은 보론 산화물(B2O3), 알루미늄 산화물(Al2O3), 갈륨 산화물(Ga2O3), 인듐 산화물(In2O3), 베릴륨 산화물(BeO) 중 적어도 하나를 포함할 수 있다. 상기 제3 유전 물질은 제2 유전층(144E)에 포함되는 제2 유전 물질과 동일한 물질로 형성될 수도 있고, 상기 제2 유전 물질과 다른 물질로 형성될 수도 있다.
제3 유전층(146E)은 제1 유전층(142E) 상에 배치되어 제1 유전층(142E)의 표면 거칠기를 감소시키거나, 제1 유전층(142E)을 통한 누설 전류를 감소시키는 역할을 할 수 있으나, 전술한 설명에 한정되는 것은 아니다.
도 8은 예시적인 실시예들에 따른 집적회로 장치(200)를 나타내는 레이아웃도이다. 도 9는 도 8의 B-B ' 선에 따른 단면도이다. 도 8 및 도 9에서, 도 1 내지 도 7에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 8 및 도 9를 참조하면, 기판(210)은 소자 분리막(212)에 의해 정의되는 활성 영역(AC)을 구비할 수 있다. 예시적인 실시예들에서, 기판(210)은 Si, Ge, 또는 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 반도체 물질을 포함할 수 있다. 예시적인 실시예들에서, 기판(210)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다.
소자 분리막(212)은 STI (shallow trench isolation) 구조를 가질 수 있다. 예를 들어 소자 분리막(212)은 기판(210) 내에 형성된 소자 분리 트렌치(212T)를 채우는 절연 물질을 포함할 수 있다. 상기 절연 물질은 FSG (fluoride silicate glass), USG (undoped silicate glass), BPSG (boro-phospho-silicate glass), PSG (phospho-silicate glass), FOX (flowable oxide), PE-TEOS (plasma enhanced tetra-ethyl-ortho-silicate), 또는 TOSZ (tonen silazene)을 포함할 수 있으나, 이에 한정되는 것은 아니다.
활성 영역(AC)은 각각 단축 및 장축을 가지는 비교적 긴 아일랜드 형상을 가질 수 있다. 도 8에 예시적으로 도시된 것과 같이, 활성 영역(AC)의 장축은 기판(110)의 상면에 평행한 D3 방향을 따라 배열될 수 있다. 예시적인 실시예들에 있어서, 활성 영역(AC)에 P형 또는 N형 불순물들이 도핑될 수 있다.
기판(210)은 기판(210) 상면에 평행한 X 방향을 따라 연장되는 게이트 라인 트렌치(220T)를 더 구비할 수 있다. 게이트 라인 트렌치(220T)는 활성 영역(AC)과 교차하며, 기판(210) 상면으로부터 소정의 깊이로 형성될 수 있다. 게이트 라인 트렌치(220T)의 일부분은 소자 분리막(212) 내부로 연장될 수 있고, 소자 분리막(212) 내에 형성되는 게이트 라인 트렌치(220T)의 일부분은 활성 영역(AC) 내에 형성되는 게이트 라인 트렌치(220T)의 일부분보다 낮은 레벨에 위치하는 바닥면을 구비할 수 있다.
게이트 라인 트렌치(220T) 양측에 위치하는 활성 영역(AC) 상부(upper portion)에는 제1 소스/드레인 영역(216A) 및 제2 소스/드레인 영역(216B)이 배치될 수 있다. 제1 소스/드레인 영역(216A)과 제2 소스/드레인 영역(216B)은 활성 영역(AC)에 도핑된 불순물과는 다른 도전형을 갖는 불순물이 도핑된 불순물 영역일 수 있다. 제1 소스/드레인 영역(216A)과 제2 소스/드레인 영역(216B)에는 N형 또는 P형 불순물들이 도핑될 수 있다.
게이트 라인 트렌치(220T)의 내부에는 게이트 구조물(220)이 형성될 수 있다. 게이트 구조물(220)은 게이트 라인 트렌치(220T)의 내벽 상에 순차적으로 형성된 게이트 절연층(222), 게이트 전극(224) 및 게이트 캡핑층(226)을 포함할 수 있다.
게이트 절연층(222)은 소정의 두께로 게이트 라인 트렌치(220T)의 내벽 상에 콘포말하게 형성될 수 있다. 게이트 절연층(222)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, ONO (oxide/nitride/oxide), 또는 실리콘 산화물보다 높은 유전 상수를 가지는 고유전물질 중에서 선택되는 적어도 하나로 이루어질 수 있다. 예를 들면, 게이트 절연층(222)은 약 10 내지 25의 유전 상수를 가질 수 있다. 일부 실시예들에서, 게이트 절연층(222)은 HfO2, ZrO2, Al2O3, HfAlO3, Ta2O3, TiO2, 또는 이들의 조합으로 이루어질 수 있으나, 상기 예시한 바에 한정되지 않는다.
게이트 전극(224)은 게이트 절연층(222) 상에서 게이트 라인 트렌치(220T)의 바닥부로부터 소정의 높이까지 게이트 라인 트렌치(220T)를 채우도록 형성될 수 있다. 게이트 전극(224)은 게이트 절연층(222) 상에 배치되는 일함수 조절층(도시 생략)과 상기 일함수 조절층 상에서 게이트 라인 트렌치(220T)의 바닥부를 채우는 매립 금속층(도시 생략)을 포함할 수 있다. 예를 들어, 상기 일함수 조절층은 Ti, TiN, TiAlN, TiAlC, TiAlCN, TiSiCN, Ta, TaN, TaAlN, TaAlCN, TaSiCN 등과 같은 금속, 금속 질화물 또는 금속 탄화물을 포함할 수 있고, 상기 매립 금속층은 W, WN, TiN, TaN 중 적어도 하나를 포함할 수 있다.
게이트 캡핑층(226)은 게이트 전극(224) 상에서 게이트 라인 트렌치(220T)의 잔류 부분을 채울 수 있다. 예를 들어, 게이트 캡핑층(226)은 실리콘 산화물, 실리콘 산질화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다.
제1 소스/드레인 영역(216A) 상에는 기판(210)의 상면에 평행하고 X 방향에 수직한 Y 방향을 따라 연장되는 비트 라인 구조물(230)이 형성될 수 있다. 비트 라인 구조물(230)은 기판(210) 상에 순차적으로 적층된 비트 라인 콘택(232), 비트 라인(234) 및 비트 라인 캡핑층(236)을 포함할 수 있다. 예를 들어, 비트 라인 콘택(232)은 폴리실리콘을 포함할 수 있고, 비트 라인(234)은 금속 물질을 포함할 수 있다. 비트 라인 캡핑층(236)은 실리콘 질화물 또는 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 도 9에는 비트 라인 콘택(232)이 기판(210) 상면과 동일한 레벨의 바닥면을 갖도록 형성된 것이 예시적으로 도시되었으나, 이와는 달리 기판(210)의 상면으로부터 소정의 깊이로 리세스(도시 생략)가 형성되고 비트 라인 콘택(232)이 상기 리세스 내부까지 연장되어, 비트 라인 콘택(232)의 바닥면이 기판(210) 상면보다 낮은 레벨에 형성될 수도 있다.
선택적으로, 비트 라인 콘택(232)과 비트 라인(234) 사이에 비트 라인 중간층(도시 생략)이 개재될 수 있다. 상기 비트 라인 중간층은 텅스텐 실리사이드와 같은 금속 실리사이드, 또는 텅스텐 질화물과 같은 금속 질화물을 포함할 수 있다. 비트 라인 구조물(230) 측벽 상에는 비트 라인 스페이서(도시 생략)가 더 형성될 수 있다. 상기 비트 라인 스페이서는 실리콘 산화물, 실리콘 산질화물, 또는 실리콘 질화물과 같은 절연 물질로 구성된 단일층 구조 또는 다중층 구조를 가질 수 있다. 또한, 상기 비트 라인 스페이서는 에어 스페이스(도시 생략)를 더 포함할 수도 있다.
기판(210) 상에는 제1 층간 절연막(242)이 형성될 수 있고, 비트 라인 콘택(232)이 제1 층간 절연막(242)을 관통하여 제1 소스/드레인 영역(216A)과 연결될 수 있다. 제1 층간 절연막(242) 상에는 비트 라인(234) 및 비트 라인 캡핑층(236)이 배치될 수 있다. 제2 층간 절연막(244)은 제1 층간 절연막(242) 상에서 비트 라인(234) 및 비트 라인 캡핑층(236) 측면 및 상면을 커버하도록 배치될 수 있다.
콘택 구조물(250)은 제2 소스/드레인 영역(216B) 상에 배치될 수 있다. 콘택 구조물(250)의 측벽을 제1 및 제2 층간 절연막(242, 244)이 둘러쌀 수 있다. 예시적인 실시예들에 있어서, 콘택 구조물(250)은 기판(210) 상에 순차적으로 적층된 하부 콘택 패턴(도시 생략), 금속 실리사이드층(도시 생략), 및 상부 콘택 패턴(도시 생략)과, 상기 상부 콘택 패턴의 측면과 바닥면을 둘러싸는 배리어층(도시 생략)을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 하부 콘택 패턴은 폴리실리콘을 포함하고, 상기 상부 콘택 패턴은 금속 물질을 포함할 수 있다. 상기 배리어층은 도전성을 갖는 금속 질화물을 포함할 수 있다.
제2 층간 절연막(244) 상에는 커패시터 구조물(CS)이 배치될 수 있다. 커패시터 구조물(CS)은 콘택 구조물(250)과 전기적으로 연결되는 하부 전극(130), 하부 전극(130)을 콘포말하게 커버하는 유전층 구조물(140), 및 유전층 구조물(140) 상의 상부 전극(150)을 포함할 수 있다. 한편, 제2 층간 절연막(244) 상에는 개구부(260T)를 구비하는 식각 정지층(260)이 형성될 수 있고, 식각 정지층(260)의 개구부(260T) 내에 하부 전극(130)의 바닥부가 배치될 수 있다.
도 8에는 X 방향 및 Y 방향을 따라 반복적으로 배열되는 콘택 구조물(250) 상에서 커패시터 구조물(CS)이 X 방향 및 Y 방향을 따라 반복적으로 배열된 것이 예시적으로 도시된다. 그러나, 도 8에 도시된 것과는 달리, X 방향 및 Y 방향을 따라 반복적으로 배열되는 콘택 구조물(250) 상에서 커패시터 구조물(CS)은 예를 들어 허니콤 구조와 같은 육각형 형상으로 배열할 수도 있고, 이러한 경우에 콘택 구조물(250)과 커패시터 구조물(CS) 사이에 랜딩 패드(도시 생략)가 더 형성될 수 있다.
하부 전극(130)은 콘택 구조물(250) 상에서 아래가 막힌 실린더 형상 또는 컵 형상으로 형성될 수 있다. 도시되지는 않았지만, 하부 전극(130)의 측벽 상에 지지부(도시 생략)가 더 형성되어 하부 전극(130)의 기울어짐 또는 쓰러짐을 방지할 수 있다. 하부 전극(130)에 대한 설명은 앞서 도 1 및 도 2를 참조로 설명한 내용을 참조할 수 있다.
하부 전극(130) 및 식각 정지층(260) 상에 유전층 구조물(140)이 배치될 수 있다. 유전층 구조물(140)은 제1 유전층(142)과 제2 유전층(144)을 포함할 수 있다. 제1 유전층(142)은 유전층 구조물(140)의 전체 두께에 걸쳐 연장되는 복수의 그레인(142GR)을 포함하고, 제2 유전층(144)은 복수의 그레인(142GR)의 측벽 적어도 일부분을 둘러쌀 수 있다. 유전층 구조물(140)에 대한 설명은 앞서 도 1 및 도 2를 참조로 설명한 내용을 참조할 수 있다. 한편, 유전층 구조물(140) 대신 도 3 내지 도 7을 참조로 설명한 유전층 구조물(140A, 140B, 140C, 140D, 140E)이 하부 전극(130) 상에 배치될 수도 있다.
유전층 구조물(140) 상에는 상부 전극(150)이 배치될 수 있다. 상부 전극(150)에 대한 설명은 앞서 도 1 및 도 2를 참조로 설명한 내용을 참조할 수 있다.
전술한 집적회로 장치(200)에 따르면, 제2 유전층(144)이 유전층 구조물(140)의 누설 전류의 경로를 효과적으로 차단할 수 있는 한편 유전층 구조물(140)은 상대적으로 낮은 등가 산화물 두께를 가질 수 있다.
도 10은 예시적인 실시예들에 따른 반도체 장치(200A)를 나타내는 단면도이다. 도 10은 도 8의 B-B' 선에 따른 단면에 대응하는 단면도이다. 도 10에서, 도 1 내지 도 9에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 10을 참조하면, 커패시터 구조물(CSA)은 필라 타입의 하부 전극(130A)을 포함할 수 있다. 하부 전극(130A)의 바닥부는 식각 정지층(260)의 개구부(260T) 내에 배치되고, 하부 전극(130A)은 수직 방향(Z 방향)을 따라 연장하는 원기둥, 사각 기둥, 또는 다각형 기둥의 형상을 가질 수 있다. 유전층 구조물(140)은 하부 전극(130A)과 식각 정지층(260) 상에 콘포말하게 배치될 수 있다. 도시되지는 않았지만, 하부 전극(130A)의 측벽 상에 지지부(도시 생략)가 더 형성되어 하부 전극(130A)의 기울어짐 또는 쓰러짐을 방지할 수 있다.
도 11은 예시적인 실시예들에 따른 집적회로 장치(100)의 제조 방법을 개략적으로 나타내는 플로우차트이다. 도 12a 내지 도 12d는 예시적인 실시예들에 따른 집적회로 장치(100)의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 12a를 도 11과 함께 참조하면, 기판(110) 상에 하부 전극(130)을 형성할 수 있고, 하부 전극(130) 상에 하부 제1 유전층(142L)을 형성할 수 있다(S10 단계).
하부 전극(130)을 형성하기 전에 기판(110) 상에 층간 절연막 또는 다른 하부 구조물을 더 형성할 수 있다. 하부 전극(130)은 화학 기상 증착(chemical vapor deposition, CVD) 공정, 금속 유기 CVD (MOCVD) 공정, 원자층 증착(atomic layer deposition, ALD) 공정, 또는 금속 유기 ALD (MOALD) 공정에 의해 형성될 수 있다.
선택적으로, 하부 전극(130) 상에 제1 계면층(132)을 더 형성할 수 있다. 예를 들어, 제1 계면층(132)은 하부 전극(130)의 노출 표면에 산화 공정을 수행하여 형성될 수 있다.
하부 제1 유전층(142L)은 CVD 공정, MOCVD 공정, ALD 공정, MOALD 공정 등에 의해 제1 유전 물질을 사용하여 제1 두께(T01)로 형성될 수 있다. 하부 제1 유전층(142L) 내에서 복수의 그레인(142GRL)이 그레인 바운더리(142GB)를 경계로 하여 수직 방향(Z 방향)을 따라 연장될 수 있다.
도 12b를 도 11과 함께 참조하면, 하부 제1 유전층(142L) 상에 예비 제2 유전층(144P)이 형성될 수 있다(S20 단계).
예비 제2 유전층(144P)은 제2 유전 물질을 사용하여 하부 제1 유전층(142L)의 제1 두께(T01)보다 작은 제2 두께(T02)로 형성될 수 있다. 상기 제2 유전 물질은 상기 제1 유전 물질보다 높은 밴드갭 에너지를 갖는 물질일 수 있고, 또한 상기 제2 유전 물질은 상기 제1 유전 물질보다 더 낮은 녹는점을 갖는 물질일 수 있다. 상기 제2 유전 물질은 예비 제2 유전층(144P)은 그레인 바운더리(142GB) 상에 우선적으로 형성될 수 있고, 복수의 아일랜드 형상 및/또는 복수의 라인 형상을 가질 수 있다. 그러나 도시된 것과는 달리 예비 제2 유전층(144P)은 하부 제1 유전층(142L)의 노출 표면 전체를 커버하도록 상대적으로 큰 두께로 형성될 수도 있다.
도 12c 및 도 12d를 도 11과 함께 참조하면, 예비 제2 유전층(144P) 및 하부 제1 유전층(142L) 상에 상부 제1 유전층(142U)을 형성할 수 있다(S30 단계). 이때, 예비 제2 유전층(144P)이 확산되고 재배치하여 상부 제1 유전층(142U) 및 하부 제1 유전층(142L)의 그레인 바운더리(142GB)를 둘러싸도록 배치될 수 있다.
상부 제1 유전층(142U)은 CVD 공정, MOCVD 공정, ALD 공정, MOALD 공정 등에 의해 제1 유전 물질을 사용하여 제3 두께(T03)로 형성될 수 있다. 상부 제1 유전층(142U) 내에서 복수의 그레인(142GRU)이 그레인 바운더리(142GB)를 경계로 하여 수직 방향(Z 방향)을 따라 연장될 수 있다.
상부 제1 유전층(142U)은 하부 제1 유전층(142L)을 결정화 시드층으로 하여 하부 제1 유전층(142L) 상에 형성될 수 있고, 하부 제1 유전층(142L)의 그레인(142GRL)과 상부 제1 유전층(142U)의 그레인(142GRU)은 동일한 결정 배향을 갖도록 형성될 수 있다. 도 12c에서는 이해의 편의를 위하여 하부 제1 유전층(142L)의 그레인(142GRL)과 상부 제1 유전층(142U)의 그레인(142GRU) 사이의 계면(142GI)을 개략적으로 도시하였으나, 하부 제1 유전층(142L)의 그레인(142GRL)과 상부 제1 유전층(142U)의 그레인(142GRU)이 하나의 그레인(142GR)으로 연결됨에 따라 실제로 계면(142GI)은 식별 불가능할 수 있다.
상부 제1 유전층(142U)이 하부 제1 유전층(142L)을 결정화 시드층으로 하여 하부 제1 유전층(142L) 상에 형성됨에 따라, 상부 제1 유전층(142U)의 제3 두께(T03)가 상대적으로 작더라도 상부 제1 유전층(142U)은 우수한 결정성을 가질 수 있다. 예를 들어, 하부 제1 유전층(142L)이 테트라고날 결정상을 갖는 지르코늄 산화물을 포함할 때, 상부 제1 유전층(142U) 또한 테트라고날 결정상을 갖는 지르코늄 산화물을 포함할 수 있다.
상부 제1 유전층(142U)의 형성 공정에서, 예비 제2 유전층(144P)은 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되고 재배치될 수 있다. 예비 제2 유전층(144P) 내에 포함된 상기 제2 유전 물질은 상기 제1 유전 물질보다 더 낮은 녹는점을 갖는 물질일 수 있으므로, 상부 제1 유전층(142U)의 형성 과정에서 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되거나 이동될 수 있다. 예를 들어, 상기 제2 유전 물질이 보론 산화물(B2O3)을 포함하는 경우, 보론 산화물(B2O3)은 약 450℃의 상대적으로 낮은 녹는점을 가질 수 있고, 예를 들어 약 100℃ 내지 약 400℃의 공정 온도에서 수행되는 상부 제1 유전층(142U)의 형성 공정에서 보론 산화물이 쉽게 확산되고 재배치될 수 있다. 따라서, 예비 제2 유전층(144P)은 하부 제1 유전층(142L)의 그레인(142GRL)의 측벽 일부분과 상부 제1 유전층(142U)의 그레인(142GRU)의 측벽 일부분을 둘러싸도록 배치될 수 있다.
상부 제1 유전층(142U)과 하부 제1 유전층(142L)이 연결되어 제1 유전층(142)이 형성될 수 있고, 예비 제2 유전층(144P)이 제1 유전층(142)의 그레인(142GR)을 둘러싸도록 배치되어 제2 유전층(144)이 형성될 수 있다.
예시적인 실시예들에서, 상부 제1 유전층(142U)을 형성하기 위한 공정 온도가 하부 제1 유전층(142L)을 형성하기 위한 공정 온도보다 더 높을 수 있다. 예를 들어, 상부 제1 유전층(142U)을 형성하기 위한 공정 온도는 약 100℃ 내지 약 400℃일 수 있다. 다른 실시예들에서, 상부 제1 유전층(142U)을 형성하기 위한 공정 온도와 하부 제1 유전층(142L)을 형성하기 위한 공정 온도가 실질적으로 동일할 수 있고, 상부 제1 유전층(142U)을 형성한 이후에 선택적인 어닐링 처리가 더 수행될 수 있다.
이후 유전층 구조물(140) 상에 상부 전극(150)(도 1 참조)을 형성할 수 있다.
전술한 제조 방법에 따라 집적회로 장치(100)가 완성된다.
일반적으로, 결정상을 갖는 지르코늄 산화물은 그레인 바운더리를 통한 누설 전류가 상대적으로 클 수 있고, 누설 전류를 감소시키기 위하여 도 19b를 참조로 설명한 비교예에 따른 유전층 구조물(CO-40)의 구조가 채용된다. 그러나, 상대적으로 큰 두께로 형성되는 제1 유전층(DLC1)은 우수한 결정성을 가지나, 상대적으로 작은 두께로 형성되는 제3 유전층(DLC3)은 결정화도가 낮거나 비정질 구조를 가질 수 있다. 비정질 지르코늄 산화물은 결정상 지르코늄 산화물에 비하여 낮은 유전상수를 가지므로 유전층 구조물(CO-40)의 등가 산화물 두께 감소에 한계가 있다.
반면, 전술한 집적회로 장치(100)의 제조 방법에 따르면, 제2 유전층(144)에 포함되는 제2 유전 물질은 제1 유전층(142)에 포함되는 제1 유전 물질보다 높은 밴드갭 에너지를 가지고, 및/또는 제1 유전 물질보다 더 낮은 녹는점을 갖는 금속 산화물을 포함할 수 있다. 따라서, 제1 유전층(142)의 형성 공정에서, 제2 유전층(144)이 제1 유전층(142)의 그레인 바운더리(142GB)를 따라 상대적으로 쉽게 확산되고 재배치될 수 있고, 이에 따라 제2 유전층(144)이 제1 유전층(142)의 그레인(142GR) 측벽의 적어도 일부분을 둘러싸도록 배치될 수 있다. 따라서 제1 유전층(142)은 그 전체 두께에 걸쳐 우수한 결정성을 가질 수 있고, 제2 유전층(144)은 제1 유전층(142)의 그레인 바운더리(142GB)를 통한 누설 전류의 경로를 효과적으로 차단할 수 있다. 따라서 유전층 구조물(140)은 감소된 누설 전류를 갖는 한편 상대적으로 낮은 등가 산화물 두께를 가질 수 있다.
도 13은 예시적인 실시예들에 따른 집적회로 장치(100A)의 제조 방법을 개략적으로 나타내는 플로우차트이다. 도 14a 및 도 14b는 예시적인 실시예들에 따른 집적회로 장치(100A)의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 14a를 도 13과 함께 참조하면, 하부 전극(130) 상에 예비 제2 유전층(144PA)이 형성될 수 있다(S20A 단계).
도 14a에 도시된 것과 같이, 예비 제2 유전층(144PA)은 복수의 아일랜드 형상 및/또는 복수의 라인 형상을 가질 수 있고, 예비 제2 유전층(144PA)은 제2 두께(T02)로 형성될 수 있다. 그러나 도시된 것과는 달리, 예비 제2 유전층(144P)은 하부 전극(130)(또는 제1 계면층(132))의 노출 표면 전체를 커버하는 연속적인 물질층으로 형성될 수도 있다.
도 14b를 도 13과 함께 참조하면, 예비 제2 유전층(144PA) 및 하부 전극(130) 상에 제1 유전층(142A)을 형성할 수 있다(S30A 단계). 이때, 예비 제2 유전층(144PA)이 확산되고 재배치하여 제1 유전층(142)의 그레인 바운더리(142GB)를 둘러싸도록 배치될 수 있다.
제1 유전층(142A)은 CVD 공정, MOCVD 공정, ALD 공정, MOALD 공정 등에 의해 제1 유전 물질을 사용하여 제1 두께(T11A)로 형성될 수 있다. 제1 유전층(142A) 내에서 복수의 그레인(142GR)이 그레인 바운더리(142GB)를 경계로 하여 수직 방향(Z 방향)을 따라 연장될 수 있다. 제1 유전층(142A)은 상대적으로 큰 두께인 제1 두께(T11A)로 형성될 수 있고, 제1 유전층(142A)은 우수한 결정성을 가질 수 있다. 예를 들어, 제1 유전층(142A)은 제1 두께(T11A) 전체에 걸쳐 테트라고날 결정상을 갖는 지르코늄 산화물을 포함할 수 있다.
제1 유전층(142A)의 형성 공정에서, 예비 제2 유전층(144PA)은 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되고 재배치될 수 있다. 예비 제2 유전층(144PA)은 제1 유전층(142A)의 측벽 하부를 둘러싸도록 배치될 수 있다. 예비 제2 유전층(144PA)이 제1 유전층(142A)의 그레인(142GR)을 둘러싸도록 배치되어 제2 유전층(144A)이 형성될 수 있다.
선택적으로, 제1 유전층(142A)을 형성한 이후에 어닐링 처리가 더 수행될 수 있다.
도 15는 예시적인 실시예들에 따른 집적회로 장치(100B)의 제조 방법을 개략적으로 나타내는 플로우차트이다. 도 16a 내지 도 16c는 예시적인 실시예들에 따른 집적회로 장치(100B)의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 16a를 도 15와 함께 참조하면, 하부 전극(130) 상에 제1 유전층(142B)을 형성한다(S10B 단계).
제1 유전층(142B)은 제1 두께(T11B)로 하부 전극(130) 상에 형성될 수 있다. 제1 유전층(142B) 내에서 복수의 그레인(142GR)이 그레인 바운더리(142GB)를 경계로 하여 수직 방향(Z 방향)을 따라 연장될 수 있다. 제1 유전층(142B)은 상대적으로 큰 두께인 제1 두께(T11B)로 형성될 수 있고, 제1 유전층(142B)은 우수한 결정성을 가질 수 있다. 예를 들어, 제1 유전층(142B)은 그 전체 두께(T11B)에 걸쳐 테트라고날 결정상을 갖는 지르코늄 산화물을 포함할 수 있다.
도 16b를 도 15와 함께 참조하면, 제1 유전층(142B) 상에 예비 제2 유전층(144PB)이 형성될 수 있다(S20B 단계). 예비 제2 유전층(144PB)은 그레인 바운더리(142GB) 상에 우선적으로 형성될 수 있고, 복수의 아일랜드 형상 및/또는 복수의 라인 형상을 가질 수 있다.
도 16c를 도 15와 함께 참조하면, 예비 제2 유전층(144PB)이 형성된 구조에 어닐링 처리(P40B)를 수행할 수 있다(S40B 단계). 이때, 예비 제2 유전층(144PB)이 확산되고 재배치하여 제1 유전층(142B)의 그레인 바운더리(142GB)를 둘러싸도록 배치될 수 있다.
예시적인 실시예들에서, 어닐링 처리(P40B)는 급속 열 어닐링(rapid thermal annealing) 공정, 퍼니스 어닐링 공정과 같은 열 어닐링 공정, 플라즈마 어닐링 공정, 레이저 어닐링 공정 중 적어도 하나를 사용하여 수행될 수 있다. 어닐링 처리(P40B)는 약 100℃ 내지 약 400℃의 온도에서 약 수 초 내지 약 수 시간 동안 수행될 수 있다. 예시적인 실시예들에서, 어닐링 처리(P40B)는 O2, O3, H2O2, N2O 등의 산화제를 포함하는 분위기에서 수행될 수도 있다.
어닐링 처리(P40B) 동안에 예비 제2 유전층(144PB)은 그레인 바운더리(142GB)를 통해 상대적으로 쉽게 확산되고 재배치될 수 있다. 예비 제2 유전층(144PB)은 제1 유전층(142B)의 측벽 상부를 둘러싸도록 배치될 수 있다. 예비 제2 유전층(144PB)이 제1 유전층(142B)의 그레인(142GR)을 둘러싸도록 배치되어 제2 유전층(144B)이 형성될 수 있다. 제2 유전층(144B)은 제1 유전층(142B)의 상면과 동일 평면에 배치되는 상면을 가질 수 있고, 제2 유전층(144B)에 의해 유전층 구조물(140B)의 표면 거칠기가 감소될 수 있다.
도 17은 예시적인 실시예들에 따른 집적회로 장치(100C)의 제조 방법을 개략적으로 나타내는 플로우차트이다. 도 18a 내지 도 18c는 예시적인 실시예들에 따른 집적회로 장치(100C)의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 18a를 도 17과 함께 참조하면, 하부 전극(130) 상에 하부 제1 유전층(142L)을 형성한다(S10C 단계).
이후, 하부 제1 유전층(142L) 상에 예비 하부 제2 유전층(144PC1)을 형성한다(S20C 단계).
도 18b를 도 17과 함께 참조하면, 예비 하부 제2 유전층(144PC1) 및 하부 제1 유전층(142L) 상에 중간 제1 유전층(142M)을 형성한다(S30C 단계). 이때, 예비 하부 제2 유전층(144PC1)이 확산되고 재배치하여 하부 제1 유전층(142L) 및 중간 제1 유전층(142M)의 그레인 바운더리(142GB)를 둘러싸도록 배치될 수 있다. 중간 제1 유전층(142M)은 제2 두께(T03)로 형성될 수 있다.
이후, 중간 제1 유전층(142M) 상에 예비 상부 제2 유전층(144PC2)을 형성한다(S50C 단계).
도 18c를 도 17과 함께 참조하면, 예비 상부 제2 유전층(144PC2) 및 중간 제1 유전층(142M) 상에 상부 제1 유전층(142U)을 형성한다(S60C 단계). 이때, 예비 상부 제2 유전층(144PC2)이 확산되고 재배치하여 중간 제1 유전층(142M) 및 상부 제1 유전층(142U)(도 12c 참조)의 그레인 바운더리(142GB)를 둘러싸도록 배치될 수 있다.
하부, 중간 및 상부 제1 유전층(142L, 142M, 142U)은 동일한 결정 배향을 갖도록 형성되고 서로 연결되어, 복수의 그레인들(142GR)을 포함하는 제1 유전층(142C)을 형성할 수 있다. 복수의 그레인들(142GR)은 테트라고날 결정상을 갖는 지르코늄 산화물을 포함할 수 있다. 복수의 그레인들(142GR)의 측벽 상에는 하부 제2 유전층(144C1)과 상부 제2 유전층(144C2)이 서로 이격되어 배치될 수 있다. 예비 하부 제2 유전층(144PC1) 및 예비 상부 제2 유전층(144PC2)이 각각 복수의 그레인들(142GR)의 측벽의 적어도 일부분을 둘러싸도록 배치되어 하부 제2 유전층(144C1)과 상부 제2 유전층(144C2)이 형성될 수 있다.
전술한 제조 방법에 따르면, 제1 유전층(142C)은 그 전체 두께에 걸쳐 우수한 결정성을 가질 수 있고, 하부 및 상부 제2 유전층(144C1, 144C2)은 제1 유전층(142C)의 그레인 바운더리(142GB)를 통한 누설 전류의 경로를 효과적으로 차단할 수 있다. 따라서 유전층 구조물(140C)은 감소된 누설 전류를 갖는 한편 상대적으로 낮은 등가 산화물 두께를 가질 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 집적회로 장치 110: 기판
130: 하부 전극 142: 제1 유전층
144: 제2 유전층 150: 상부 전극

Claims (20)

  1. 하부 전극;
    상부 전극; 및
    상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고,
    상기 유전층 구조물은,
    제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 및
    상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 제2 유전 물질을 포함하는 제2 유전층을 포함하며
    상기 제2 유전 물질은 상기 제1 유전 물질보다 밴드갭 에너지가 높은 물질을 포함하고,
    상기 제2 유전층은,
    상기 제1 유전층의 상기 그레인의 측벽 하부를 둘러싸는 하부 제2 유전층과,
    상기 제1 유전층의 상기 그레인의 측벽 상부를 둘러싸며, 상기 하부 제2 유전층과 이격되어 배치되는 상부 제2 유전층을 포함하는 것을 특징으로 하는 집적회로 장치.
  2. 제1항에 있어서, 상기 제2 유전 물질은 상기 제1 유전 물질보다 낮은 녹는점을 갖는 물질을 포함하는 것을 특징으로 하는 집적회로 장치.
  3. 제1항에 있어서, 상기 복수의 그레인들 중 하나의 그레인은 제1 수직 레벨에 배치되는 제1 측벽부와, 상기 제1 수직 레벨과 다른 제2 수직 레벨에 배치되는 제2 측벽부를 포함하고,
    상기 제1 측벽부는 상기 제2 유전층과 접촉하고,
    상기 제2 측벽부는 상기 복수의 그레인들 중 다른 적어도 하나의 그레인과 접촉하는 것을 특징으로 하는 집적회로 장치.
  4. 제1항에 있어서, 상기 제1 유전층은 상기 제1 면에 수직한 제1 방향으로 제1 두께를 갖고,
    상기 제2 유전층은 상기 제1 방향으로 상기 제1 두께보다 더 작은 제2 두께를 갖는 것을 특징으로 하는 집적회로 장치.
  5. 제1항에 있어서, 상기 유전층 구조물의 상기 제2 면에 상기 제2 유전층이 노출되지 않고,
    상기 유전층 구조물의 상기 제1 면에 상기 제2 유전층이 노출되지 않는 것을 특징으로 하는 집적회로 장치.
  6. 제1항에 있어서, 상기 제2 유전층은 제1 부분과, 상기 제1 부분보다 상기 제2 면에 더 가까운 제2 부분을 포함하고,
    상기 제1 부분은 상기 제1 면에 평행한 제2 방향으로 제1 폭을 갖고,
    상기 제2 부분은 상기 제2 방향으로 상기 제1 폭보다 더 작은 제2 폭을 갖는 것을 특징으로 하는 집적회로 장치.
  7. 제1항에 있어서, 상기 유전층 구조물의 상기 제1 면에 상기 제2 유전층이 노출되는 것을 특징으로 하는 집적회로 장치.
  8. 제1항에 있어서, 상기 유전층 구조물은, 상기 제1 유전층과 상기 상부 전극 사이에 개재되는 제3 유전층을 더 포함하는 것을 특징으로 하는 집적회로 장치.
  9. 삭제
  10. 제1항에 있어서, 상기 제2 유전 물질은 보론 산화물(B2O3), 알루미늄 산화물(Al2O3), 갈륨 산화물(Ga2O3), 및 인듐 산화물(In2O3) 중 적어도 하나를 포함하는 것을 특징으로 하는 집적회로 장치.
  11. 제1항에 있어서, 상기 제1 유전 물질은 지르코늄 산화물, 하프늄 산화물, 티타늄 산화물, 니오븀 산화물, 탄탈륨 산화물, 이트륨 산화물, 스트론튬 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 스칸듐 산화물, 및 란탄족 산화물 중 적어도 하나를 포함하는 것을 특징으로 하는 집적회로 장치.
  12. 하부 전극;
    상부 전극; 및
    상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고,
    상기 유전층 구조물은,
    제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 및
    상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 상기 제1 유전 물질과 다른 제2 유전 물질을 포함하는 제2 유전층을 포함하며,
    상기 제1 유전층은 상기 제1 면에 수직한 제1 방향으로 제1 두께를 갖고, 상기 제2 유전층은 상기 제1 방향으로 상기 제1 두께보다 더 작은 제2 두께를 갖고,
    상기 제2 유전층은,
    상기 제1 유전층의 상기 그레인의 측벽 하부를 둘러싸는 하부 제2 유전층과,
    상기 제1 유전층의 상기 그레인의 측벽 상부를 둘러싸며, 상기 하부 제2 유전층과 이격되어 배치되는 상부 제2 유전층을 포함하는 것을 특징으로 하는 집적회로 장치.
  13. 제12항에 있어서, 상기 제2 유전층은 상기 제1 면에 더 가까운 제1 부분과, 상기 제2 면에 더 가까운 제2 부분을 포함하고,
    상기 제1 부분은 상기 제1 면에 평행한 제2 방향으로 제1 폭을 갖고,
    상기 제2 부분은 상기 제2 방향으로 상기 제1 폭보다 더 작은 제2 폭을 갖는 것을 특징으로 하는 집적회로 장치.
  14. 제12항에 있어서, 상기 복수의 그레인들 중 하나의 그레인은 제1 수직 레벨에 배치되는 제1 측벽부와, 상기 제1 수직 레벨과 다른 제2 수직 레벨에 배치되는 제2 측벽부를 포함하고,
    상기 제1 측벽부는 상기 제2 유전층과 접촉하고,
    상기 제2 측벽부는 상기 복수의 그레인들 중 다른 적어도 하나의 그레인과 접촉하는 것을 특징으로 하는 집적회로 장치.
  15. 제12항에 있어서, 상기 유전층 구조물의 상기 제2 면에 상기 제2 유전층이 노출되지 않고,
    상기 유전층 구조물의 상기 제1 면에 상기 제2 유전층이 노출되지 않는 것을 특징으로 하는 집적회로 장치.
  16. 제12항에 있어서, 상기 유전층 구조물의 상기 제1 면에 상기 제2 유전층이 노출되는 것을 특징으로 하는 집적회로 장치.
  17. 삭제
  18. 하부 전극;
    상부 전극; 및
    상기 하부 전극과 상가 상부 전극 사이에 개재되며, 상기 하부 전극과 대면하는 제1 면과 상기 상부 전극과 대면하는 제2 면을 포함하는 유전층 구조물을 포함하고,
    상기 유전층 구조물은,
    제1 유전 물질을 포함하며, 상기 제1 면으로부터 상기 제2 면까지 연장되는 복수의 그레인들을 포함하는 제1 유전층, 및
    상기 제2 면보다 낮은 레벨에서 상기 제1 유전층의 상기 그레인들의 측벽 일부분을 둘러싸며, 제2 유전 물질을 포함하는 제2 유전층을 포함하며,
    상기 제2 유전 물질은 상기 제1 유전 물질보다 밴드갭 에너지가 높고, 낮은 녹는점을 갖는 물질을 포함하고,
    상기 제2 유전층은,
    상기 제1 유전층의 상기 그레인의 측벽 하부를 둘러싸는 하부 제2 유전층과,
    상기 제1 유전층의 상기 그레인의 측벽 상부를 둘러싸며, 상기 하부 제2 유전층과 이격되어 배치되는 상부 제2 유전층을 포함하는 것을 특징으로 하는 집적회로 장치.
  19. 제18항에 있어서, 상기 복수의 그레인들은 테트라고날 결정상을 가지며,
    상기 제2 유전층은 상기 복수의 그레인들 사이에서 상기 제1 면에 수직한 제1 방향으로 연장되는 것을 특징으로 하는 집적회로 장치.
  20. 제18항에 있어서, 상기 제1 유전층은 상기 제1 면에 수직한 제1 방향으로 제1 두께를 갖고, 상기 제2 유전층은 상기 제1 방향으로 상기 제1 두께보다 더 작은 제2 두께를 갖는 것을 특징으로 하는 집적회로 장치.
KR1020180112375A 2018-09-19 2018-09-19 집적회로 장치 KR102623548B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180112375A KR102623548B1 (ko) 2018-09-19 2018-09-19 집적회로 장치
US16/520,912 US11043553B2 (en) 2018-09-19 2019-07-24 Integrated circuit device
CN201910822831.XA CN110931468B (zh) 2018-09-19 2019-09-02 集成电路器件
TW108133153A TWI772678B (zh) 2018-09-19 2019-09-16 積體電路裝置
US17/324,492 US11929389B2 (en) 2018-09-19 2021-05-19 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180112375A KR102623548B1 (ko) 2018-09-19 2018-09-19 집적회로 장치

Publications (2)

Publication Number Publication Date
KR20200033010A KR20200033010A (ko) 2020-03-27
KR102623548B1 true KR102623548B1 (ko) 2024-01-10

Family

ID=69773281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180112375A KR102623548B1 (ko) 2018-09-19 2018-09-19 집적회로 장치

Country Status (4)

Country Link
US (2) US11043553B2 (ko)
KR (1) KR102623548B1 (ko)
CN (1) CN110931468B (ko)
TW (1) TWI772678B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220030010A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치
US11817475B2 (en) 2020-11-27 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same
KR20220106336A (ko) * 2021-01-22 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11710723B2 (en) 2021-08-05 2023-07-25 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11942453B2 (en) 2021-08-05 2024-03-26 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160087028A1 (en) * 2013-05-21 2016-03-24 Toshiyuki Hirota Semiconductor device and method for manufacturing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378667A (en) * 1993-12-10 1995-01-03 Korea Institute Of Science And Technology Intercrystalline semiconductive ceramic capacitor
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
US6331325B1 (en) * 1994-09-30 2001-12-18 Texas Instruments Incorporated Barium strontium titanate (BST) thin films using boron
JPH08245263A (ja) * 1994-11-24 1996-09-24 Fuji Xerox Co Ltd 酸化物薄膜およびその作製方法
JP2638579B2 (ja) 1995-06-30 1997-08-06 日本電気株式会社 高誘電率膜キャパシタ
KR19980065739A (ko) 1997-01-14 1998-10-15 김광호 반도체 메모리 소자의 커패시터 제조방법
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
JP4563655B2 (ja) 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
US7531405B2 (en) 2005-02-28 2009-05-12 Qimonds Ag Method of manufacturing a dielectric layer and corresponding semiconductor device
JP2006324363A (ja) 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
KR102148338B1 (ko) 2013-05-03 2020-08-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102621751B1 (ko) * 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102606772B1 (ko) * 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160087028A1 (en) * 2013-05-21 2016-03-24 Toshiyuki Hirota Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
TWI772678B (zh) 2022-08-01
CN110931468A (zh) 2020-03-27
US11043553B2 (en) 2021-06-22
US20210273039A1 (en) 2021-09-02
KR20200033010A (ko) 2020-03-27
TW202025386A (zh) 2020-07-01
US11929389B2 (en) 2024-03-12
CN110931468B (zh) 2024-05-07
US20200091275A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102623548B1 (ko) 집적회로 장치
KR102621751B1 (ko) 반도체 장치 및 그 제조 방법
US10825893B2 (en) Semiconductor devices
US11929393B2 (en) Integrated circuit devices and methods of manufacturing the same
US20200058731A1 (en) Semiconductor device
US20220223732A1 (en) Semiconductor memory device and method for fabricating the same
US20230397404A1 (en) Integrated circuit device
US20230165013A1 (en) Semiconductor device
TWI806235B (zh) 具有複合成型層的半導體結構
US20240213302A1 (en) Integrated circuit device
US20230328962A1 (en) Semiconductor device
US20240072105A1 (en) Integrated circuit device
KR20200019553A (ko) 반도체 장치
US20240090200A1 (en) Integrated circuit device
US20220189967A1 (en) Semiconductor memory device
KR20240018252A (ko) 반도체 소자
KR20240103842A (ko) 집적회로 소자
KR20240103841A (ko) 집적회로 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right