KR101609182B1 - 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법 - Google Patents

커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법 Download PDF

Info

Publication number
KR101609182B1
KR101609182B1 KR1020130010761A KR20130010761A KR101609182B1 KR 101609182 B1 KR101609182 B1 KR 101609182B1 KR 1020130010761 A KR1020130010761 A KR 1020130010761A KR 20130010761 A KR20130010761 A KR 20130010761A KR 101609182 B1 KR101609182 B1 KR 101609182B1
Authority
KR
South Korea
Prior art keywords
film
tio
zro
electrode layer
forming
Prior art date
Application number
KR1020130010761A
Other languages
English (en)
Other versions
KR20130090808A (ko
Inventor
유 와무라
코지 아키야마
신고 히시야
카츠시게 하라다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130090808A publication Critical patent/KR20130090808A/ko
Application granted granted Critical
Publication of KR101609182B1 publication Critical patent/KR101609182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제) 고유전율화 및 저(低)리크 전류화를 양립시킬 수 있는 커패시터의 제조 방법 및, 커패시터, 그리고, 그러한 커패시터에 이용되는 유전체막의 형성 방법을 제공하는 것이다.
(해결 수단) 기판 상의 하부 전극층을 형성하는 공정과, 하부 전극층 위에 계면 컨트롤 기능을 갖는 제1 TiO2막을 형성하는 공정과, 제1 TiO2막 위에 ZrO2계 막을 형성하는 공정과, ZrO2계 막을 형성한 후, ZrO2계 막의 ZrO2를 결정화하기 위한 어닐을 행하는 공정과, ZrO2계 막 위에, 용량막으로서 기능하는 제2 TiO2막을 형성하는 공정과, 제2 TiO2막 위에 상부 전극층을 형성하는 공정에 의해 커패시터를 제조한다.

Description

커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법{METHOD OF MANUFACTURING CAPACITOR, CAPACITOR AND METHOD OF FORMING DIELECTRIC FILM FOR USE IN CAPACITOR}
본 발명은, 커패시터의 제조 방법, 커패시터 및, 커패시터에 이용되는 유전체막의 형성 방법에 관한 것이다.
최근, LSI의 고집적화, 고속화의 요청으로부터 LSI를 구성하는 반도체 소자의 디자인 룰이 더욱더 미세화되고 있다. 그에 수반하여, DRAM에 이용하는 커패시터의 용량의 상승이 요구되고 있어, 그에 이용되는 유전체막의 고유전율화가 요구되고 있다.
이러한 DRAM의 커패시터에 이용되는 고유전율의 유전체막으로서는, 산화 지르코늄(ZrO2)막이 검토되고 있다(예를 들면 특허문헌 1).
한편, 산화 지르코늄막을 단독으로 DRAM 커패시터의 유전체막으로서 적용한 경우에는, 차세대 DRAM의 유전체막으로서 요구되는 고유전율화에 대응할 수 없는 점에서, 차세대의 유전체막으로서 더욱 유전율이 높은 산화 티탄(TiO2)막이 주목받고 있다(예를 들면 특허문헌 2).
또한, 특허문헌 3에는, 유전체막으로서 ZrO2막과 TiO2막 등의 Ti를 포함하는 금속 산화막이 2층 구조인 것을 이용한 커패시터가 개시되어 있다.
일본공개특허공보2001-152339호 일본공개특허공보2004-296814호 국제공개공보 제2010/082605호 팸플릿
상기 특허문헌 2에 나타내는 바와 같이 유전체막으로서 TiO2막을 이용한 경우에는, TiO2막은 본질적으로 리크 전류가 높고, 그리고 안정성이 낮다는 문제가 있다. 또한, 이들 문제를 해소하기 위해, TiO2에 AlO 등의 도핑제를 혼합하거나, 전극 재료로서 RuO2막을 사용하거나, 하지막으로서 Ru막이나 Pt막을 형성하는 바와 같은 기술이 검토되고 있지만, 모두 충분한 특성이 얻어지지 않거나, 기술적인 허들(hurdle)이 높은 등의 문제가 있어, TiO2막을 주체로 하는 유전체막을 이용한 DRAM 커패시터는 실용화에 이르고 있지 않다.
또한, 산화 지르코늄막은 산소 결손을 일으키기 쉬운 막이기 때문에, 상기 특허문헌 3에 나타내는 바와 같이 단순히 ZrO2막과 TiO2막 등의 Ti를 포함하는 금속 산화막이 2층 구조인 유전체막을 이용해도, 고유전율화 및 저(低)리크 전류화를 목적의 레벨까지 도달시키는 것은 어렵다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 고유전율화 및 저리크 전류화를 양립시킬 수 있는 커패시터의 제조 방법 및, 커패시터, 그리고, 그러한 커패시터에 이용되는 유전체막의 형성 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1 관점에서는, 기판 상에 하부 전극층을 형성하는 공정과, 상기 하부 전극층 위에 계면 컨트롤 기능을 갖는 제1 TiO2막을 형성하는 공정과, 상기 제1 TiO2막 위에 ZrO2계 막을 형성하는 공정과, 상기 ZrO2계 막을 형성한 후, 상기 ZrO2의 ZrO2를 결정화하기 위한 어닐을 행하는 공정과, 상기 ZrO2계 막 위에, 용량막으로서 기능하는 제2 TiO2막을 형성하는 공정과, 상기 제2 TiO2막 위에 상부 전극층을 형성하는 공정을 갖는 것을 특징으로 하는 커패시터의 제조 방법을 제공한다.
본 발명의 제2 관점에서는, 기판 상에 형성된 하부 전극층과, 상기 하부 전극층 위에 형성되어, 계면 컨트롤 기능을 갖는 제1 TiO2막과, 상기 제1 TiO2막 위에 형성되어, 성막 후에 결정화하기 위한 어닐이 행해진 ZrO2계 막과, 상기 ZrO2계 막 위에 형성되어, 용량막으로서 기능하는 제2 TiO2막과, 상기 제2 TiO2막 위에 형성된 상부 전극층을 갖는 것을 특징으로 하는 커패시터를 제공한다.
본 발명의 제3 관점에서는, 기판 상에 형성된 하부 전극층 상에, 계면 컨트롤 기능을 갖는 제1 TiO2막을 형성하는 공정과, 상기 제1 TiO2막 위에 ZrO2계 막을 형성하는 공정과, 상기 ZrO2계 막을 형성한 후, 상기 ZrO2계 막의 ZrO2를 결정화하기 위한 어닐을 행하는 공정과, 상기 ZrO2계 막 위에, 용량막으로서 기능하는 제2 TiO2막을 형성하는 공정을 갖는 것을 특징으로 하는 유전체막의 형성 방법을 제공한다.
본 발명의 제4 관점에서는, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에, 상기 제3 관점의 유전체막의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 있어서, 상기 제1 TiO2막의 막두께는 0.2∼1.5㎚이며, 상기 ZrO2계 막의 막두께는 1∼10㎚이며, 상기 제2 TiO2막의 막두께는 1∼20㎚인 것이 바람직하다. 상기 어닐은, 300∼600℃의 온도에서 행하는 것이 바람직하다.
상기 제1 및 제2 TiO2막, 그리고 상기 ZrO2계 막은, Ti 화합물로 이루어지는 Ti 소스 가스 또는 Zr 화합물로 이루어지는 Zr 소스 가스와, 산화제를 공급함으로써 형성할 수 있다. 이 경우에, 상기 제1 및 제2 TiO2막의 형성은, 상기 Ti 화합물로 이루어지는 Ti 소스 가스와 상기 산화제를 교대로 복수회 공급함으로써 행해지고, 상기 ZrO2계 막의 형성은, 상기 Zr 화합물로 이루어지는 Zr 소스 가스와 상기 산화제를 교대로 복수회 공급함으로써 행해지는 것이 바람직하다. 상기 상부 전극층 및 상기 하부 전극층으로서 TiN막을 이용하는 것이 바람직하다.
본 발명에 의하면, 하부 전극층 상에 계면 컨트롤을 위한 제1 TiO2막을 형성하기 때문에, 하부 전극에 대한 리크 전류를 억제할 수 있다. 또한, 그 위에 ZrO2계 막을 형성한 후, ZrO2를 결정화하기 위한 어닐을 행하기 때문에, ZrO2계 막의 ZrO2를 결정화할 수 있고, 그 위에 형성되는, 용량막으로서 기능하는 제2 TiO2막을 루틸 구조로 성장시킬 수 있다. 이에 따라, 제2 TiO2막의 유전율이 높아져, 상부 전극에 대한 리크 전류도 억제할 수 있다. 이 때문에, 고유전율화 및 저리크 전류화를 양립시킬 수 있다. 또한, 전극 재료로서 종래부터 이용하고 있는 TiN막을 이용할 수 있어, 특수한 전극 재료나 하지(base)막의 필요가 없고, 제조의 곤란성을 수반하는 경우가 없다.
도 1은, 본 발명의 일 실시 형태에 따른 커패시터의 제조 방법의 플로우를 나타내는 플로우 차트이다.
도 2는, 본 발명의 일 실시 형태에 따른 커패시터의 제조 방법의 각 공정을 나타내는 공정 단면도이다.
도 3은, 커패시터의 다른 형태예를 나타내는 단면도이다.
도 4는, 유전체막의 형성에 적용되는 성막 장치의 일 예를 나타내는 종단면도이다.
도 5는, 유전체막의 형성에 적용되는 성막 장치의 일 예를 나타내는 종단면도이다.
도 6은, 제1 및 제2 TiO2막을 형성할 때의 가스의 공급의 타이밍을 나타내는 타이밍 차트이다.
도 7은, ZrO2계 막을 형성할 때의 가스의 공급의 타이밍을 나타내는 타이밍 차트이다.
(발명을 실시하기 위한 형태)
이하, 첨부 도면을 참조하면서 본 발명의 실시 형태에 대해서 상세하게 설명한다.
<커패시터의 제조 방법의 실시 형태>
가장 먼저, 본 발명의 일 실시 형태에 따른 커패시터의 제조 방법에 대해서 설명한다. 여기에서는, 커패시터로서 실린더 타입인 것을 예시한다.
도 1은 본 발명의 일 실시 형태에 따른 커패시터의 제조 방법의 플로우를 나타내는 플로우 차트, 도 2는 그 공정 단면도이다.
우선, 커패시터를 형성해야 할 위치에 대응시켜 예를 들면 Ti 등으로 이루어지는 복수의 콘택트(114)가 미리 형성되어 있는 반도체 웨이퍼(W) 상에, SiO2 등으로 이루어지는 절연층(102)을 형성한 후, 각 콘택트(114)에 대응하는 부분의 절연층(102)을 에칭에 의해 제거하여 고(高)애스펙트비의 오목부(116)를 형성한 구조체의 표면에, 하부 전극층(104)을 콘택트(114)와 전기적으로 접속하도록 형성하고, 이어서 전체 면을 예를 들면 CMP(Chemical Mechanical Polishing)에 의해 연마하여 오목부(116)의 내벽에만 하부 전극층(104)이 형성된 상태로 한다(공정 1, 도 2(a)).
하부 전극층(104)은 전형적으로는 TiN막으로 구성되고, Ti 원료로서 예를 들면 TiCl4 가스를 이용하고, 질화 가스로서 예를 들면 NH3 가스를 이용하여 CVD(Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법에 의해 형성할 수 있다.
다음으로, 웨트 에칭에 의해 절연층(102)을 제거하여, 실린더 형상의 하부 전극층(104)을 잔존시킨다(공정 2, 도 2(b)).
다음으로, 실린더 형상의 하부 전극층(104) 위에 제1 TiO2막(106)을 형성한다(공정 3, 도 2(c)). 제1 TiO2막(106)은, 하부 전극층(104)과의 계면 컨트롤을 위해 형성되고, 리크 전류를 억제하는 기능을 갖는다. 이러한 기능을 얻는 관점에서는, 제1 TiO2막(106)은 얇으면 좋고, 두께 0.2∼1.5㎚인 것이 바람직하다. 0.2㎚ 미만에서는 성막이 곤란하고, 1.5㎚ 초과에서는 유전체막의 EOT(Equivalent Oxide Thickness) 내지는 CET(Capacitance Equivalent Thickness)가 커져 버린다. 더욱 바람직하게는 0.2∼1.0㎚이다. 제1 TiO2막(106)은 후술하는 바와 같이 CVD법이나 ALD법에 의해 적합하게 성막할 수 있다. 제1 TiO2막(106)에는 Al, Si, Ta, Nb 등이 도프되어 있어도 좋다.
다음으로, 제1 TiO2막(106) 위에 ZrO2계 막(108)을 성막한다(공정 4, 도 2(d)). ZrO2계 막(108)은, 그 후의 어닐 처리에 의해 ZrO2가 결정화되어, 그 위에 형성되는 제2 TiO2막(110)의 유전율을 높이는 작용을 발휘한다. 이러한 작용을 발휘하기 위해서는, ZrO2계 막(108)의 두께는 1∼10㎚인 것이 바람직하다. 1㎚ 미만이면 어닐에 의해 ZrO2가 결정화하기 어려워지고, 10㎚를 초과하면 유전체막 전체의 유전율이 불충분해질 우려가 있다. 더욱 바람직하게는 1∼5㎚이다. ZrO2계 막(108)은 후술하는 바와 같이 CVD나 ALD에 의해 적합하게 성막할 수 있다. ZrO2계 막(108)은, ZrO2 단독이라도 좋고, ZrO2에 Al나 Si 등을 도프한 것이라도 좋고, ZrO2막과 Al2O3막을 적층한 ZAZ 구조라도 좋고, ALD에 의해 ZrO2막과 Al2O3막을 교대로 형성한 LAZO 구조라도 좋다.
다음으로, ZrO2계 막(108)까지를 형성한 후의 구조체에, ZrO2의 결정성을 높이기 위한 어닐을 행한다(공정 5, 도 2(e)). 어닐은 300∼600℃의 온도 범위에서 행하는 것이 바람직하다. 어닐 온도가 300℃ 미만이면, ZrO2계 막(108)의 ZrO2가 결정화하기 어려워지고, 600℃를 초과하면 커패시터를 형성하기 전에 형성되어 있던 소자로의 열 영향을 무시할 수 없을 가능성이 있다. 보다 바람직하게는 350∼600℃이다. 어닐시의 분위기는, O2 가스 등을 이용한 산화 분위기라도, N2 가스 등을 이용한 불활성 분위기라도, H2 가스 등을 이용한 환원 분위기라도 좋다.
다음으로, ZrO2계 막(108) 위에 제2 TiO2막(110)을 성막한다(공정 6, 도 2(f)). 제2 TiO2막(110)은 주된 용량막으로서 형성된다. 제2 TiO2막(110)은 후술 하는 바와 같이 CVD나 ALD에 의해 적합하게 성막할 수 있다. TiO2는, 아나타제와 루틸의 2종류의 결정 구조를 취할 수 있다. 아나타제는 저온상(相)이며, 비유전율이 40 정도로 낮은 데에 대하여, 루틸은 고온상이며, 비유전율이 80 이상으로 높다. 통상 CVD법이나 ALD법에 의한 성막에 이용되는 300℃ 이하의 온도에서는, 저온상인 아나타제가 성장하여, 높은 유전율을 얻기 어렵다. 그러나, ZrO2계 막(108)을 어닐에 의해 결정화함으로써, 그 위에 형성되는 제2 TiO2막(110)이 루틸 구조가 되는 것이 판명되었다. 따라서, 제2 TiO2막(110)은 유전율이 높고, 저EOT화(저CET화)에 기여한다. 또한, 루틸형의 결정 구조를 갖고 있기 때문에, 그 위에 형성되는 상부 전극층(112)에 대한 리크 전류를 작게 할 수 있다. 제2 TiO2막(110)의 막두께는 1∼20㎚가 바람직하다. 막두께가 1㎚ 미만이면 EOT는 양호하지만 리크 전류가 커져 버리고, 20㎚를 초과하면 리크 전류는 작지만 EOT가 두꺼워져 버린다. 보다 바람직하게는, 1∼10㎚이며, 더욱 바람직하게는 5∼10㎚이다. 제2 TiO2막(110)에는 Al, Si, Ta, Nb 등이 도프되어 있어도 좋다.
다음으로, 제2 TiO2막(110) 위에 상부 전극층(112)을 형성하고, 커패시터를 완성시킨다(공정 7, 도 2(g)). 상부 전극층(112)도 하부 전극층(104)과 동일하게, 전형적으로는 TiN막으로 구성되고, Ti 원료로서 예를 들면 TiCl4 가스를 이용하고, 질화 가스로서 예를 들면 NH3 가스를 이용하여 CVD법이나 ALD법에 의해 형성할 수 있다.
커패시터(120)는, 하부 전극층(104)과, 제1 TiO2막(106), 어닐에 의해 결정화된 ZrO2계 막(108), 제2 TiO2막(110), 상부 전극층(112)으로 이루어진다. 이들 중 제1 TiO2막(106)과, ZrO2계 막(108)과, 제2 TiO2막(110)으로 유전체막이 구성된다. 유전체막의 토탈 막두께는, 5∼25㎚인 것이 바람직하고, 5∼15㎚가 보다 바람직하다.
이와 같이, 하부 전극층(104) 상에 계면 컨트롤을 위한 제1 TiO2막(106)을 얇게 형성하기 때문에, 이에 따라 하부 전극층(104)에 대한 리크 전류를 억제할 수 있다. 또한, 그 위에 ZrO2계 막(108)을 형성한 후, ZrO2를 결정화하기 위한 어닐을 행하기 때문에, ZrO2계 막(108)의 ZrO2를 결정화할 수 있고, 그 위에 형성되는, 용량막으로서 기능하는 제2 TiO2막(110)을 루틸 구조로 성장시킬 수 있다. 이에 따라, 제2 TiO2막(110)의 유전율이 높아지고, 리크 전류도 억제할 수 있다. 이 때문에, 고유전율화 즉 저EOT화(저CET화) 및 저리크 전류화를 양립시킬 수 있다. 또한, 전극 재료로서 종래부터 이용하고 있는 TiN막을 이용할 수 있고, 특수한 전극 재료나 하지층이 불필요하기 때문에, 제조의 곤란성을 수반하는 경우가 없다.
커패시터의 구조는 실린더 타입에 한정되지 않고, 일반적으로 이용되고 있는 여러 가지의 타입을 이용할 수 있다. 예를 들면, 한층 더 미세화에 대응 가능한 구조인 필러(pillar) 타입인 것이라도 좋다. 도 3에 나타내는 바와 같이, 필러 타입의 커패시터(120')는, 필러 형상의 하부 전극층(104')의 위에, 상기 수순과 동일하게, 제1 TiO2막(106)을 형성하고, ZrO2계 막(108)을 형성하고, 어닐에 의해 ZrO2계 막(108)의 ZrO2를 결정화하고, 제2 TiO2막(110)을 형성하고, 상부 전극층(112)을 형성하여 제조한다.
<유전체막의 형성 방법>
다음으로, 제1 TiO2막(106)과, ZrO2계 막(108)과, 제2 TiO2막(110)으로 이루어지는 유전체막의 형성 방법에 대해서 보다 상세하게 설명한다.
[유전체막의 형성에 적용되는 성막 장치의 일 예]
도 4는 유전체막의 형성에 적용되는 성막 장치의 일 예를 나타내는 종단면도, 도 5는 도 4의 성막 장치를 나타내는 횡단면도이다. 또한, 도 5에 있어서는, 가열 장치를 생략하고 있다.
성막 장치(100)는, 하단이 개구된 천정이 있는 원통체 형상의 처리 용기(1)를 갖고 있다. 이 처리 용기(1)의 전체는, 예를 들면 석영에 의해 형성되어 있고, 이 처리 용기(1) 내의 천정에는, 석영제의 천정판(2)이 설치되어 봉지되어 있다. 또한, 이 처리 용기(1)의 하단 개구부에는, 예를 들면 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(3)가 O링 등의 시일 부재(4)를 통하여 연결되어 있다.
상기 매니폴드(3)는 처리 용기(1)의 하단을 지지하고 있고, 이 매니폴드(3)의 하방으로부터 피처리체로서 다수매, 예를 들면 50∼100매의 반도체 웨이퍼(이하 단순히 웨이퍼라고 기재함)(W)를 다단(多段)으로 재치 가능한 석영제의 웨이퍼 보트(5)가 처리 용기(1) 내에 삽입 가능해지고 있다. 이 웨이퍼 보트(5)는 3개의 지주(6)를 갖고(도 5 참조), 지주(6)에 형성된 홈에 의해 다수매의 웨이퍼(W)가 지지되도록 되어 있다.
이 웨이퍼 보트(5)는, 석영제의 보온통(7)을 통하여 테이블(8) 상에 재치되어 있고, 이 테이블(8)은, 매니폴드(3)의 하단 개구부를 개폐하는 예를 들면 스테인리스 스틸제의 덮개부(9)를 관통하는 회전축(10) 상에 지지된다.
그리고, 이 회전축(10)의 관통부에는, 예를 들면 자성(磁性) 유체 시일(11)이 설치되어 있고, 회전축(10)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(9)의 주변부와 매니폴드(3)의 하단부의 사이에는, 예를 들면 O링으로 이루어지는 시일 부재(12)가 개설되어 있어, 이에 따라 처리 용기(1) 내의 시일성을 보존유지(holding)하고 있다.
상기의 회전축(10)은, 예를 들면 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(13)의 선단에 부착되어 있고, 웨이퍼 보트(5) 및 덮개부(9) 등을 일체적으로 승강하여 처리 용기(1) 내에 대하여 삽입 이탈되도록 되어 있다. 또한, 상기 테이블(8)을 상기 덮개부(9)측에 고정해 형성하여, 웨이퍼 보트(5)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
성막 장치(100)는, 처리 용기(1) 내로 가스 형상의 산화제, 예를 들면 O3 가스를 공급하는 산화제 공급 기구(14)와, 처리 용기(1) 내로 Zr 소스 가스(Zr 원료 가스)를 공급하는 Zr 소스 가스 공급 기구(15)와, 처리 용기(1) 내로 Ti 소스 가스(Ti 원료 가스)를 공급하는 Ti 소스 가스 공급 기구(16)를 갖고 있다. 또한, 처리 용기(1) 내로 퍼지 가스로서 불활성 가스, 예를 들면 N2 가스를 공급하는 퍼지 가스 공급 기구(30)를 갖고 있다.
산화제 공급 기구(14)는, 산화제 공급원(17)과, 산화제 공급원(17)으로부터 산화제를 유도하는 산화제 배관(18)과, 이 산화제 배관(18)에 접속되고, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 산화제 분산 노즐(19)을 갖고 있다. 이 산화제 분산 노즐(19)의 수직 부분에는, 복수의 가스 토출공(19a)이 소정의 간격을 두고 형성되어 있고, 각 가스 토출공(19a)으로부터 수평 방향으로 처리 용기(1)를 향하여 대략 균일하게 산화제, 예를 들면 O3 가스를 토출할 수 있도록 되어 있다. 산화제로서는, O3 가스 외에, H2O 가스, O2 가스, NO2 가스, NO 가스, N2O 가스 등을 이용할 수 있다. 플라즈마 생성 기구를 설치하여 산화제를 플라즈마화하여 반응성을 높이도록 해도 좋다. 또한 O2 가스와 H2 가스를 이용한 라디칼 산화라도 좋다. O3 가스를 이용하는 경우에는 산화제 공급원(17)으로서는 O3 가스를 발생하는 오조나이저를 구비한 것으로 한다.
Zr 소스 가스 공급 기구(15)는, Zr 화합물로 이루어지는 Zr 소스가 저장된 Zr 소스 저장 용기(20)와, 이 Zr 소스 저장 용기(20)로부터 액체의 Zr 소스를 유도하는 Zr 소스 배관(21)과, Zr 소스 배관(21)에 접속되어, Zr 소스를 기화시키는 기화기(22)와, 기화기(22)에서 생성된 Zr 소스 가스를 유도하는 Zr 소스 가스 배관(23)과, 이 Zr 소스 가스 배관(23)에 접속되어, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 Zr 소스 가스 분산 노즐(24)을 갖고 있다. 기화기(22)에는 캐리어 가스로서의 N2 가스를 공급하는 캐리어 가스 배관(22a)이 접속되어 있다. Zr 소스 가스 분산 노즐(24)에는, 그 길이 방향을 따라서 복수의 가스 토출공(24a)이 소정의 간격을 두고 형성되어 있어, 각 가스 토출공(24a)으로부터 수평 방향으로 처리 용기(1) 내에 대략 균일하게 Zr 소스 가스를 토출할 수 있도록 되어 있다.
Zr 화합물로서는, 예를 들면 사이클로펜타디에닐·트리스(디메틸아미노)지르코늄(ZrCp(NMe2)3; CPDTMZ로 약기함), 메틸사이클로펜타디에닐·트리스(디메틸아미노)지르코늄(Zr(MeCp)(NMe2)3; MCPDTMZ로 약기함) 등의 사이클로펜타디에닐환을 구조 중에 포함하는 Zr 화합물을 적합하게 이용할 수 있다.
Ti 소스 가스 공급 기구(16)는, Ti 화합물로 이루어지는 Ti 소스가 저장된 Ti 소스 저장 용기(25)와, 이 Ti 소스 저장 용기(25)로부터 액체의 Ti 소스를 유도하는 Ti 소스 배관(26)과, Ti 소스 배관(26)에 접속되어, Ti 소스를 기화시키는 기화기(27)와, 기화기(27)에서 생성된 Ti 소스 가스를 유도하는 Ti 소스 가스 배관(28)과, 이 Ti 소스 가스 배관(28)에 접속되어, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 Ti 소스 가스 분산 노즐(29)을 갖고 있다. 기화기(27)에는 캐리어 가스로서의 N2 가스를 공급하는 캐리어 가스 배관(27a)이 접속되어 있다. Ti 소스 가스 분산 노즐(29)에는, 그 길이 방향을 따라서 복수의 가스 토출공(29a)이 소정의 간격을 두고 형성되어 있어, 각 가스 토출공(29a)으로부터 수평 방향으로 처리 용기(1) 내에 대략 균일하게 Ti 소스 가스를 토출할 수 있도록 되어 있다.
Ti 화합물로서는, 예를 들면 메틸사이클로펜타디에닐·트리스(디메틸아미노 티타늄(Ti(MeCp)(NMe2)3; MCPDTMT로 약기함) 등의 사이클로펜타디에닐환을 구조 중에 포함하는 화합물을 적합하게 이용할 수 있다.
추가로, 퍼지 가스 공급 기구(30)는, 퍼지 가스 공급원(31)과, 퍼지 가스 공급원(31)으로부터 퍼지 가스를 유도하는 퍼지 가스 배관(32)과, 이 퍼지 가스 배관(32)에 접속되어, 매니폴드(3)의 측벽을 관통하여 설치된 퍼지 가스 노즐(33)을 갖고 있다. 퍼지 가스로서는 불활성 가스 예를 들면 N2 가스를 적합하게 이용할 수 있다.
산화제 배관(18)에는, 개폐 밸브(18a) 및 매스 플로우 컨트롤러와 같은 유량 제어기(18b)가 설치되어 있어, 가스 형상의 산화제를 유량 제어하면서 공급할 수 있도록 되어 있다. 또한, 퍼지 가스 배관(32)에도 개폐 밸브(32a) 및 매스 플로우 컨트롤러와 같은 유량 제어기(32b)가 설치되어 있어, 퍼지 가스를 유량 제어하면서 공급할 수 있도록 되어 있다.
상기 Zr 소스 저장 용기(20)에는, Zr 소스 압력이송 배관(20a)이 삽입되어 있고, Zr 소스 압력이송 배관(20a)으로부터 He 가스 등의 압력이송 가스를 공급함으로써, Zr 소스 배관(21)으로 액체의 Zr 소스가 송급(feed)된다. 상기 Zr 소스 배관(21)에는 액체 매스 플로우 컨트롤러와 같은 유량 제어기(21a)가 설치되어 있고, 상기 Zr 소스 가스 배관(23)에는 밸브(23a)가 설치되어 있다.
상기 Ti 소스 저장 용기(25)에는, Ti 소스 압력이송 배관(25a)이 삽입되어 있고, Ti 소스 압력이송 배관(25a)으로부터 He 가스 등의 압력이송 가스를 공급함으로써, Ti 소스 배관(26)으로 액체의 Ti 소스가 송급된다. 상기 Ti 소스 배관(26)에는 액체 매스 플로우 컨트롤러와 같은 유량 제어기(26a)가 설치되어 있고, 상기 Ti 소스 가스 배관(28)에는 밸브(28a)가 설치되어 있다.
산화제를 분산 토출하기 위한 산화제 분산 노즐(19)은, 처리 용기(1)의 오목부(1a) 내에 설치되어 있고, Zr 소스 가스 분산 노즐(24)과, Ti 소스 가스 분산 노즐(29)은, 이들로 산화제 분산 노즐(19)을 사이에 끼우도록 설치되어 있다.
처리 용기(1)의 산화제 분산 노즐(19), Zr 소스 가스 분산 노즐(24) 및, Ti 소스 가스 분산 노즐(29)과 반대측의 부분에는, 처리 용기(1) 내를 진공 배기하기 위한 배기구(37)가 설치되어 있다. 이 배기구(37)는 처리 용기(1)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리 용기(1)의 이 배기구(37)에 대응하는 부분에는, 배기구(37)를 덮도록 단면 コ자 형상으로 성형된 배기구 커버 부재(38)가 용접에 의해 부착되어 있다. 이 배기구 커버 부재(38)는, 처리 용기(1)의 측벽을 따라서 상방으로 연장되어 있고, 처리 용기(1)의 상방에 가스 출구(39)를 규정하고 있다. 그리고, 이 가스 출구(39)로부터 도시하지 않는 진공 펌프 등을 포함하는 진공 배기 기구에 의해 진공 흡인된다. 그리고, 이 처리 용기(1)의 외주를 둘러싸도록 하여 이 처리 용기(1) 및 그 내부의 웨이퍼(W)를 가열하는 통체 형상의 가열 장치(40)가 설치되어 있다.
또한, 전술한 바와 같이, ZrO2계 막으로서는, Al이나 Si 등을 도프한 것, 혹은 ZAZ 구조나 LAZO 구조를 이용할 수 있고, 제1 및 제2 TiO2막에는 Al, Si, Ta, Nb 등을 도프할 수 있지만, 이들의 경우에는, 도프되는 원소의 원료나, ZAZ 구조나 LAZO 구조를 형성할 때의 Al의 원료를 공급하는 공급 기구를 부가하면 좋다.
성막 장치(100)의 각 구성부의 제어, 예를 들면 개폐 밸브(18a, 23a, 28a, 32a)의 개폐에 의한 각 가스의 공급·정지, 유량 제어기(18b, 21a, 26a, 32b)에 의한 가스나 액체 소스의 유량의 제어, 처리 용기(1)에 도입하는 가스의 변환, 가열 장치(40)의 제어 등은 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(50)에 의해 행해진다. 컨트롤러(50)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
또한, 컨트롤러(50)에는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 격납된 기억부(52)가 접속되어 있다. 레시피는 기억부(52) 안의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크 등의 고정적으로 설치된 것이라도 좋고, CDROM, DVD, 플래시 메모리 등의 가반성(transportability)인 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 통하여 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라서, 유저 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 호출하여 컨트롤러(50)에 실행시킴으로써, 컨트롤러(50)의 제어하에서, 성막 장치(100)에서의 소망하는 처리가 행해진다. 즉, 기억부(52)의 기억 매체에는, 이하에 설명하는 성막 방법을 실행하는 프로그램(즉 처리 레시피)이 기억되어 있고, 그 프로그램이 컨트롤러(50)에, 이하에 설명하는 유전체막의 형성 방법을 실행하도록 성막 장치(100)을 제어시킨다.
[성막 장치를 이용한 유전체막의 형성]
다음으로, 이상과 같이 구성된 성막 장치에 의한 유전체막의 형성 방법에 대해서 설명한다.
우선, 상온에 있어서, 예를 들면 50∼100매의 웨이퍼(W)가 탑재된 상태의 웨이퍼 보트(5)를 미리 소정의 온도로 제어된 처리 용기(1) 내에 그 하방으로부터 상승시킴으로써 로드하고, 덮개부(9)로 매니폴드(3)의 하단 개구부를 닫음으로써 처리 용기(1) 내를 밀폐 공간으로 한다. 그리고 처리 용기(1) 내를 진공 흡인하여 소정의 프로세스 압력으로 유지함과 함께, 가열 장치(40)로의 공급 전력을 제어하여, 웨이퍼 온도를 상승시켜 프로세스 온도로 유지하고, 웨이퍼 보트(5)를 회전시킨 상태로 성막 처리를 개시한다.
유전체막의 형성시에 있어서는, 전술한 바와 같이, 제1 TiO2막의 형성 공정, ZrO2계 막의 형성 공정, 어닐 공정, 제2 TiO2막의 형성 공정을 갖고, 이들은 이하와 같이 하여 행해진다.
1. 제1 TiO2막의 형성 공정
제1 TiO2막은, 가열 장치(40)에 의해 처리 용기(1) 내를 200∼300℃로 가열하면서, 전술한 바와 같은 Ti 화합물로 이루어지는 Ti 소스 가스와 산화제를 이용하여 형성된다. 구체적으로는, 도 6의 타이밍 차트에 나타내는 바와 같이, 처리 용기(1)에 Ti 소스 가스를 공급하여 ZrO2막 상에 흡착시키는 스텝 S1과, 처리 용기 내를 퍼지 가스로 퍼지하는 스텝 S2와, 가스 형상의 산화제로서 예를 들면 O3 가스를 처리 용기(1)에 공급하여 Ti 소스 가스를 산화시키는 스텝 S3과, 처리 용기 내를 퍼지 가스로 퍼지하는 스텝 S4를 1회의 TiO2 성막 조작으로 하여, 이것을 복수회 반복하는 ALD에 의해, 소정 막두께의 TiO2막을 성막한다. 또한, 전술한 바와 같이, 제1 TiO2막에는 Al, Si, Ta, Nb 등을 도프할 수 있지만, 이들을 도프하는 경우에는, 상기의 반복 동안에 도프량에 따른 횟수의 그 원소의 원료를 공급하는 스텝을 삽입하면 좋다.
상기 스텝 S1에 있어서는, Ti 소스 가스 공급 기구(16)의 Ti 소스 저장 용기(25)로부터 Ti 소스인 Ti 화합물을 공급하고, 기화기(27)로 이를 기화시켜 Ti 소스 가스를 발생시키고, Ti 소스 가스를 Ti 소스 가스 배관(28) 및 Ti 소스 가스 분산 노즐(29)을 통하여 가스 토출공(29a)으로부터 처리 용기(1) 내에 T1의 기간 공급한다. 이에 따라, 하부 전극 상에 Ti 소스 가스를 흡착시킨다.
스텝 S1의 기간 T1은 0.1∼1800sec가 예시된다. 또한, Ti 소스의 유량은 0.01∼10㎖/min(ccm)가 예시된다. 또한, 이때의 처리 용기(1) 내의 압력은 0.3∼66650㎩이 예시된다.
스텝 S3의 산화제를 공급하는 스텝에 있어서는, 산화제 공급 기구(14)의 산화제 공급원(17)으로부터 산화제로서 예를 들면 O3 가스가 산화제 배관(18) 및 산화제 분산 노즐(19)을 거쳐 토출된다. 이에 따라, 하부 전극에 흡착된 Ti 소스가 산화되어 TiO2막이 형성된다.
이 스텝 S3의 기간 T3은 0.1∼1800sec의 범위가 바람직하다. 산화제의 유량은 웨이퍼(W)의 탑재 매수나 산화제의 종류에 따라서도 상이하지만, 산화제로서 O3 가스를 이용하고, 웨이퍼(W)의 탑재 매수가 50∼100매 정도일 때에는, 1∼500g/N㎥가 예시된다. 또한, 이때의 처리 용기(1) 내의 압력은 0.3∼66650㎩이 예시된다.
상기 스텝 S2, S4는, 스텝 S1 후 또는 스텝 S3 후에 처리 용기(1) 내에 잔류하는 가스를 제거하여 다음의 공정에 있어서 소망하는 반응을 발생시키기 위해 행해지는 것이며, 퍼지 가스 공급 기구(30)의 퍼지 가스 공급원(31)으로부터 퍼지 가스 배관(32) 및 퍼지 가스 노즐(33)을 거쳐 처리 용기(1) 내에 퍼지 가스, 예를 들면 N2를 공급하여 처리 용기(1) 내를 퍼지 한다. 이 경우에, 진공 흡인과 퍼지 가스의 공급을 복수회 반복함으로써, 잔류하는 가스의 제거 효율을 올릴 수 있다. 이 스텝 S2, S4의 기간 T2, T4로서는, 0.1∼1800sec가 예시된다. 또한, 이때의 처리 용기(1) 내의 압력은 0.3∼66650㎩이 예시된다. 이때, Ti 소스 가스를 공급하는 스텝 S1 후의 스텝 S2와, 산화제를 공급하는 스텝 S3 후의 스텝 S4는, 양자의 가스의 배출성의 상이로부터, 진공 흡인 시간, 퍼지 가스 공급 시간을 바꾸어도 좋다. 구체적으로는, 스텝 S1 후 쪽이 가스의 배출에 시간이 걸리는 점에서, 스텝 S1 후에 실시하는 스텝 S2 쪽의 시간을 길게 하는 것이 바람직한 경우도 있다.
2. ZrO2계 막의 형성 공정
ZrO2계 막은, 가열 장치(40)에 의해 처리 용기(1) 내를 200∼300℃로 가열하면서, 전술한 바와 같은 Zr 화합물로 이루어지는 Zr 소스 가스와 산화제를 이용하여 형성된다. 구체적으로는, 도 7의 타이밍 차트에 나타내는 바와 같이, 처리 용기(1)에 Zr 소스 가스를 공급하여 제1 TiO2막에 흡착시키는 스텝 S11과, 처리 용기 내를 퍼지 가스로 퍼지하는 스텝 S12와, 가스 형상의 산화제로서 예를 들면 O3 가스를 처리 용기(1)에 공급하여 Zr 소스 가스를 산화시키는 스텝 S13과, 처리 용기 내를 퍼지 가스로 퍼지하는 스텝 S14를 1회의 ZrO2 성막 조작으로 하여, 이를 복수회 반복하는 ALD에 의해 소정 막두께의 ZrO2막을 성막한다. 또한, 전술한 바와 같이, ZrO2계 막으로서는, Al나 Si 등을 도프한 것이나, ZAZ 구조, LAZO 구조를 이용할 수 있지만, 이들의 경우는 이하와 같이 할 수 있다. 우선, Al나 Si 등을 도프하는 경우에는, S11∼S14의 반복 동안에 도프량에 따른 횟수의 그 원소의 원료를 공급하는 스텝을 삽입하면 좋다. 또한, ZAZ 구조를 이용하는 경우, Al 화합물 공급 기구를 부가하여, 소정 횟수의 ALD 조작에 의해 소정 막두께의 ZrO2막을 형성하고, 이어서 동일한 ALD 조작에 의해 Al2O3막을 형성하고, 추가로 동일하게 ALD에 의해 ZrO2막을 성막한다. 또한, LAZO 구조를 이용하는 경우, 동일하게 Al 화합물 공급 기구를 부가하여, Zr 소스 가스 공급 스텝, 산화 스텝, Ar 소스 가스 공급 스텝, 산화 스텝을 교대로 반복한다.
상기 스텝 S11에 있어서는, Zr 소스 가스 공급 기구(15)의 Zr 소스 저장 용기(20)로부터 Zr 소스인 Zr 화합물을 공급하고, 기화기(22)로 이를 기화시켜 Zr 소스 가스를 발생시키고, Zr 소스 가스를 Zr 소스 가스 배관(23) 및 Zr 소스 가스 분산 노즐(24)을 통하여 가스 토출공(24a)으로부터 처리 용기(1) 내에 T1의 기간 공급한다. 이에 따라, 웨이퍼(W) 상에 Zr 소스 가스를 흡착시킨다.
스텝 S11의 기간 T11은 0.1∼1800sec가 예시된다. 또한, Zr 소스의 유량은 0.01∼10㎖/min(ccm)가 예시된다. 또한, 이때의 처리 용기(1) 내의 압력은 0.3∼66650㎩가 예시된다.
스텝 S13의 산화제를 공급하는 스텝 및 스텝 S12, S14의 퍼지 스텝은, 제1 TiO2막 형성시의 산화제를 공급하는 스텝 S3 및 퍼지 스텝 S2, S4와 동일하게 하여 행해진다. 이들 기간 T13, T12, T14에 대해서도 상기 T3, T2, T4와 동일한 정도로 된다.
3. 어닐 공정
어닐 공정은, ZrO2계 막의 형성이 종료 후, 처리 용기(1) 내에 소정의 분위기 가스를 도입하면서 압력을 소정의 감압 상태로 하고, 가열 장치(40)에 의해 처리 용기(1) 내를 전술한 바와 같이 바람직하게는 300∼600℃로 가열하면서 소정 시간 어닐을 행한다. 어닐 분위기를 불활성 분위기로 하는 경우에는, 처리 용기(1) 내에 퍼지 가스 공급원(31)으로부터 질소 가스 등을 도입하면 좋다. 또한, 산화 분위기로 하는 경우에는, 처리 용기(1) 내에 산화제 공급원(17)으로부터 산화제를 도입하거나, O2 가스 도입 기구를 별도 설치하여 O2 가스를 도입하면 좋다. 또한, 환원 분위기로 하는 경우에는, H2 가스 등의 환원 가스를 도입하는 기구를 별도 설치하여 처리 용기 내에 환원 가스를 도입하면 좋다.
4. 제2 TiO2막의 형성 공정
제2 TiO2막도, 제1 TiO2막과 동일하게, Ti 화합물로 이루어지는 Ti 소스 가스와 산화제를 이용하여, 도 6의 타이밍 차트에 나타내는 ALD에 의해 형성된다. 또한, 전술한 바와 같이, 제2 TiO2막에도 Al, Si, Ta, Nb 등을 도프할 수 있지만, 이들을 도프하는 경우에는, 제1 TiO2막의 경우와 동일하게, 상기의 반복 동안에 도프량에 따른 횟수의 그 원소의 원료를 공급하는 스텝을 삽입하면 좋다.
이상과 같이, Ti 소스 가스와 산화제를 이용하여 ALD에 의해 제1 및 제2 TiO2막을 형성하고, 또한, Zr 소스 가스와 산화제를 이용하여 ALD에 의해 ZrO2계 막을 형성하기 때문에, 비교적 저온에서, 불순물이나 결함이 적은 막을 얻을 수 있다. 특히, Ti 소스 가스 및 Zr 소스 가스로서, 사이클로펜타디에닐환을 구조 중에 포함하는 화합물을 이용하는 경우에는, 사이클로펜타디에닐환과 반대측이 흡착 사이트가 되어, 규칙적인 흡착 배열이 가능해지고, 불순물이나 결함이 보다 적은 치밀한 막이 얻어진다.
<본 발명의 효과를 확인한 실험 결과>
다음으로, 본 발명의 효과를 확인한 실험 결과에 대해서 설명한다.
여기에서는, 하부 전극으로서의 TiN막 위에, 제1 TiO2막을 1㎚의 막두께로 형성하여, 그 위에 ZrO2막을 5㎚의 막두께로 형성하고, 이어서, N2 가스 분위기 중에 있어서 500℃로 10min의 어닐을 행하고, 이어서 ZrO2막 위에 제2 TiO2막을 5㎚의 막두께로 형성하여, 합계 막두께가 11㎚인 유전체막을 형성하고, 제2 TiO2막의 위에 상부 전극으로서 TiN막을 형성하여, 플랫 커패시터 샘플을 제작했다.
제1 및 제2 TiO2막은, Ti 소스로서 MCPDTMT를 이용하고, 산화제로서 O3를 이용하여, 도 4의 성막 장치에 의해, 도 6의 타이밍 차트에 나타내는 바와 같은 시퀀스의 ALD에 의해 성막했다. 또한, ZrO2막은, Zr 소스로서 CPDTMZ를 이용하고, 산화제로서 O3를 이용하여, 도 4의 성막 장치에 의해, 도 7의 타이밍 차트에 나타내는 바와 같은 시퀀스의 ALD에 의해 성막했다.
이와 같이 하여 얻어진 샘플에 대해서, CET와 Vg＝1V일 때의 리크 전류(J＋1V)를 측정한 결과, CET가 0.437㎚, J＋1V가 1.6×10-6A/㎠로 양호한 값이 얻어졌다.
<기타 적용>
또한, 본 발명은 상기 실시 형태에 한정되는 일 없이, 여러 가지 변형 가능하다. 예를 들면, 상기 실시 형태에서는, 제1 및 제2 TiO2막 및 ZrO2계 막을 ALD에 의해 형성한 예를 나타냈지만, 이에 한정하지 않고 CVD로 형성해도 좋다. 또한, 제1 및 제2 TiO2막 및 ZrO2계 막의 형성을, 복수의 웨이퍼를 탑재해 일괄하여 성막을 행하는 배치(batch)식의 성막 장치에 적용한 예를 나타냈지만, 이에 한정하지 않고, 1매의 웨이퍼마다 성막을 행하는 매엽(枚葉)식의 성막 장치에 적용할 수도 있다.
1 : 처리 용기
5 : 웨이퍼 보트(공급 수단)
14 : 산화제 공급 기구
15 : Zr 소스 가스 공급 기구
16 : Ti 소스 가스 공급 기구
19 : 산화제 분산 노즐
24 : Zr 소스 가스 분산 노즐
29 : Ti 소스 가스 분산 노즐
40 : 가열 장치
50 : 컨트롤러
52 : 기억부(기억 매체)
100 : 성막 장치
104 : 하부 전극층
106 : 제1 TiO2막
108 : ZrO2계 막
110 : 제2 TiO2막
112 : 상부 전극층
120 : 커패시터
W : 반도체 웨이퍼

Claims (16)

  1. 기판 상에 하부 전극층을 형성하는 공정과,
    상기 하부 전극층 위에 계면 컨트롤 기능을 갖는 제1 TiO2막을 형성하는 공정과,
    상기 제1 TiO2막 위에 ZrO2계 막을 형성하는 공정과,
    상기 ZrO2계 막을 형성한 후, 상기 ZrO2계 막의 ZrO2를 결정화하기 위한 어닐을 행하는 공정과,
    상기 결정화된 ZrO2계 막 위에, 용량막으로서 기능하는, 루틸 구조로 이루어진 제2 TiO2막을 형성하는 공정과,
    상기 제2 TiO2막 위에 상부 전극층을 형성하는 공정을 갖는 것을 특징으로 하는 커패시터의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 TiO2막의 막두께는 0.2∼1.5㎚이며, 상기 ZrO2계 막의 막두께는 1∼10㎚이며, 상기 제2 TiO2막의 막두께는 1∼20㎚인 것을 특징으로 하는 커패시터의 제조 방법.
  3. 제1항 또는 제2항에 있어서,　
    상기 어닐은, 300∼600℃의 온도에서 행하는 것을 특징으로 하는 커패시터의 제조 방법.
  4. 제1항 또는 제2항에 있어서,　
    상기 제1 및 제2 TiO2막, 그리고 상기 ZrO2계 막은, Ti 화합물로 이루어지는 Ti 소스 가스 또는 Zr 화합물로 이루어지는 Zr 소스 가스와, 산화제를 공급함으로써 형성되는 것을 특징으로 하는 커패시터의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 및 제2 TiO2막의 형성은, 상기 Ti 화합물로 이루어지는 Ti 소스 가스와 상기 산화제를 교대로 복수회 공급함으로써 행해지고, 상기 ZrO2계 막의 형성은, 상기 Zr 화합물로 이루어지는 Zr 소스 가스와 상기 산화제를 교대로 복수회 공급함으로써 행해지는 것을 특징으로 하는 커패시터의 제조 방법.
  6. 제1항 또는 제2항에 있어서,　
    상기 상부 전극층 및 상기 하부 전극층으로서 TiN막을 이용하는 것을 특징으로 하는 커패시터의 제조 방법.
  7. 기판 상에 형성된 하부 전극층과,
    상기 하부 전극층 위에 형성되어, 계면 컨트롤 기능을 갖는 제1 TiO2막과,
    상기 제1 TiO2막 위에 형성되어, 성막 후에 결정화하기 위한 어닐이 행해진 ZrO2계 막과,
    상기 결정화된 ZrO2계 막 위에 형성되어, 용량막으로서 기능하는, 루틸 구조로 이루어진 제2 TiO2막과,
    상기 제2 TiO2막 위에 형성된 상부 전극층을 갖는 것을 특징으로 하는 커패시터.
  8. 제7항에 있어서,
    상기 제1 TiO2막의 막두께는 0.2∼1.5㎚이며, 상기 ZrO2계 막의 막두께는 1∼10㎚이며, 상기 제2 TiO2막의 막두께는 1∼20㎚인 것을 특징으로 하는 커패시터.
  9. 제7항 또는 제8항에 있어서,
    상기 상부 전극층 및 상기 하부 전극층은, TiN막으로 이루어지는 것을 특징으로 하는 커패시터.
  10. 기판 상에 형성된 하부 전극층 상에, 계면 컨트롤 기능을 갖는 제1 TiO2막을 형성하는 공정과,
    상기 제1 TiO2막 위에 ZrO2계 막을 형성하는 공정과,
    상기 ZrO2계 막을 형성한 후, 상기 ZrO2계 막의 ZrO2를 결정화하기 위한 어닐을 행하는 공정과,
    상기 결정화된 ZrO2계 막 위에, 용량막으로서 기능하는, 루틸 구조로 이루어진 제2 TiO2막을 형성하는 공정을 갖는 것을 특징으로 하는 유전체막의 형성 방법.
  11. 제10항에 있어서,
    상기 제1 TiO2막의 막두께는 0.2∼1.5㎚이며, 상기 ZrO2계 막의 막두께는 1∼10㎚이며, 상기 제2 TiO2막의 막두께는 1∼20㎚인 것을 특징으로 하는 유전체막의 형성 방법.
  12. 제10항 또는 제11항에 있어서,
    상기 어닐은, 300∼600℃의 온도에서 행하는 것을 특징으로 하는 유전체막의 형성 방법.
  13. 제10항 또는 제11항에 있어서,
    상기 제1 및 제2 TiO2막, 그리고 상기 ZrO2계 막은, Ti 화합물로 이루어지는 Ti 소스 가스 또는 Zr 화합물로 이루어지는 Zr 소스 가스와, 산화제를 공급함으로써 형성되는 것을 특징으로 하는 유전체막의 형성 방법.
  14. 제13항에 있어서,
    상기 제1 및 제2 TiO2막의 형성은, 상기 Ti 화합물로 이루어지는 Ti 소스 가스와 상기 산화제를 교대로 복수회 공급함으로써 행해지고, 상기 ZrO2계 막의 형성은, 상기 Zr 화합물로 이루어지는 Zr 소스 가스와 상기 산화제를 교대로 복수회 공급함으로써 행해지는 것을 특징으로 하는 유전체막의 형성 방법.
  15. 제10항 또는 제11항에 있어서,
    상기 유전체막 상에는 상부 전극층이 형성되고, 상기 상부 전극층 및 상기 하부 전극층으로서 TiN막을 이용하는 것을 특징으로 하는 유전체막의 형성 방법.
  16. 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에, 제10항 또는 제11항에 기재된 유전체막의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
KR1020130010761A 2012-02-06 2013-01-31 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법 KR101609182B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-023469 2012-02-06
JP2012023469A JP5882075B2 (ja) 2012-02-06 2012-02-06 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
KR20130090808A KR20130090808A (ko) 2013-08-14
KR101609182B1 true KR101609182B1 (ko) 2016-04-05

Family

ID=48902192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130010761A KR101609182B1 (ko) 2012-02-06 2013-01-31 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법

Country Status (4)

Country Link
US (1) US8896097B2 (ko)
JP (1) JP5882075B2 (ko)
KR (1) KR101609182B1 (ko)
TW (1) TWI536453B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222170B2 (en) * 2012-12-20 2015-12-29 Intermolecular, Inc. Deposition of rutile films with very high dielectric constant
US9105646B2 (en) * 2012-12-31 2015-08-11 Intermolecular, Inc. Methods for reproducible flash layer deposition
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
JP6458595B2 (ja) 2015-03-27 2019-01-30 東京エレクトロン株式会社 成膜装置及び成膜方法並びに記憶媒体
KR102350589B1 (ko) * 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102621751B1 (ko) 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI661076B (zh) * 2016-10-06 2019-06-01 南韓商圓益Ｉｐｓ股份有限公司 複合膜製造方法
US10453913B2 (en) 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
US20180061608A1 (en) * 2017-09-28 2018-03-01 Oxford Instruments X-ray Technology Inc. Window member for an x-ray device
KR102629425B1 (ko) 2018-07-13 2024-01-26 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102606772B1 (ko) 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20200145871A (ko) 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102675933B1 (ko) 2019-11-01 2024-06-18 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US11688601B2 (en) * 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing
TW202247412A (zh) * 2021-02-08 2022-12-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258832A (ja) * 2010-06-10 2011-12-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143272A (en) * 1998-12-18 2000-11-07 Ford Global Technologies, Inc. Sol-gel processed metal-zirconia materials
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
JP2001015739A (ja) * 1999-06-30 2001-01-19 Nec Corp ゲート絶縁膜とその製造方法
TW476128B (en) * 1999-09-24 2002-02-11 Applied Materials Inc Integrated method and apparatus for forming an enhanced capacitor
TW515032B (en) 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
JP4104834B2 (ja) * 2001-04-13 2008-06-18 株式会社東芝 Ｍｉｓ型電界効果トランジスタの製造方法
KR100611707B1 (ko) * 2002-05-28 2006-08-11 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP4009550B2 (ja) 2003-03-27 2007-11-14 エルピーダメモリ株式会社 金属酸化膜の形成方法
WO2004107451A1 (ja) * 2003-05-29 2004-12-09 Nec Corporation Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
JP5340545B2 (ja) 2007-01-23 2013-11-13 株式会社フジクラ パルスレーザ装置及びそのパルス出力制御方法
EP2259305A4 (en) * 2008-03-28 2014-06-18 Renesas Electronics Corp CONDENSER, SEMICONDUCTOR COMPONENT THEREWITH, METHOD FOR PRODUCING THE CONDENSER AND METHOD FOR PRODUCING THE SEMICONDUCTOR CONSTRUCTION ELEMENT
JP2009293302A (ja) 2008-06-06 2009-12-17 World Garage Door:Kk 可動式間仕切り及び可動式間仕切り組立体
CN102007591A (zh) * 2009-01-15 2011-04-06 东京毅力科创株式会社 电容器及电容器的制造方法
KR101234185B1 (ko) * 2009-02-27 2013-02-18 캐논 아네르바 가부시키가이샤 유전체와 반도체 장치의 제조 방법, 프로그램, 및 기록 매체
JP5647792B2 (ja) * 2009-04-01 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． キャパシタ用容量絶縁膜の製造方法
JP2011222699A (ja) * 2010-04-08 2011-11-04 Elpida Memory Inc 半導体用配線

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258832A (ja) * 2010-06-10 2011-12-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5882075B2 (ja) 2016-03-09
TWI536453B (zh) 2016-06-01
KR20130090808A (ko) 2013-08-14
TW201342474A (zh) 2013-10-16
US8896097B2 (en) 2014-11-25
US20130200491A1 (en) 2013-08-08
JP2013161988A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
KR101609182B1 (ko) 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법
JP4988902B2 (ja) 半導体デバイスの製造方法及び基板処理装置
US20150221529A1 (en) Gas supply method and thermal treatment method
KR101451716B1 (ko) 성막 방법 및 성막 장치
JP5207962B2 (ja) ルテニウム膜の成膜方法
KR101552856B1 (ko) 성막 방법 및 성막 장치
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
KR101501803B1 (ko) 성막 방법, 성막 장치 및 기억 매체
JPWO2009041219A1 (ja) Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法および記憶媒体
KR20080084698A (ko) 금속 산화막의 성막 원료, 성막 방법 및 성막 장치
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP5751754B2 (ja) 成膜方法および記憶媒体
JP5460775B2 (ja) 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP5095230B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP5385723B2 (ja) 半導体装置の製造方法及び半導体装置
US20200411330A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2013117067A (ja) 酸化ルテニウム膜の成膜方法
JPWO2015147203A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JPWO2009104621A1 (ja) Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法および記憶媒体
Kawano et al. Method for forming SrTiO 3 film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4