JP5385723B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5385723B2 JP5385723B2 JP2009191627A JP2009191627A JP5385723B2 JP 5385723 B2 JP5385723 B2 JP 5385723B2 JP 2009191627 A JP2009191627 A JP 2009191627A JP 2009191627 A JP2009191627 A JP 2009191627A JP 5385723 B2 JP5385723 B2 JP 5385723B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- gas
- aluminum oxide
- gas supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
MIM構造では、電極材材料としてTiN(チタン窒化物)を、絶縁膜としてAl2O3(アルミニウム酸化物)、ZrO2(ジルコニウム酸化物)及びHfO2(ハフニウム酸化物)等の誘電体膜が広く用いられる。また、MIM構造の成膜方法としては、電極開口部のアスペクト比が大きくても高誘電率膜を被覆性良く形成できるALD(Atomoic Layer Deposition)が用いられる。
酸化膜換算膜厚を小さくするため、物理的な膜厚に対する薄膜化が検討されているが、この薄膜化に伴うリーク電流の増加が問題となる。そこで、リーク電流を抑制するために、電極材料として、酸化されにくく仕事関数の大きいRu(ルテニウム)等の金属が用いられる。しかし、Ru電極は、希少元素であり地下資源に乏しく、高価な金属である。また、Ruは高品質な成膜が難しく、量産に対する課題が多い。このため、下部電極としては、現在使用されているTiNが採用され続ける可能性が高い。
特許文献1には、原子層成長法による高品質な特性を保持したまま、より迅速に金属酸化物や金属窒化物からなる膜を形成するために、原料ガスが存在していない状態で基板を加熱するようにした薄膜形成方法が開示されている。
特許文献2には、低温で表面平坦性が良く、ステップカバレッジの良好な膜を得るため、第1の原料ガス(SiH4等)と、第2の原料ガス(O3等)を交互に反応室に供給するシリコン酸化膜の形成方法が開示されている。
しかし、キャパシタ絶縁膜の製作工程前に製作された電極や選択トランジスター等の他の素子に悪影響を与えるため、このような高温で処理することができない。そこで、他の素子に影響を与えない程度の低温成膜で、高い誘電率であるルチル結晶相あるいはブルカイト結晶相のTiO2を形成する必要がある。
以下に、本発明の一実施形態である第1の実施形態について図面を参照しながら説明する。
本発明を実施するための形態において、基板処理装置は、一例として、半導体装置(IC)の製造方法における処理工程を実施する半導体製造装置として構成されている。尚、以下の説明では、基板処理装置として基板に酸化、拡散処理やCVD処理などを行う縦型の装置を適用した場合について述べる。図1は、本発明の一実施形態にて好適に用いられる基板処理装置の斜透視図として示されている。また、図2は、図1に示す処理装置の側面透視図である。尚、本発明は、本実施形態にかかる基板処理装置に限らず、枚葉式、Hot Wall型、Cold Wall型の処理炉を有する基板処理装置にも好適に適用できる。
基板処理装置10は筐体12を備えている。筐体12の正面壁12aの下方にはメンテナンス可能なように設けられた開口部としての正面メンテナンス口18が開設されている。正面メンテナンス口18には開閉自在な正面メンテナンス扉20が建て付けられている。
図3は、図1及び図2に示す基板処理装置10の処理炉40の概略断面図である。加熱装置(加熱手段)であるヒータ62の内側に、ウエハ14を処理する反応容器として反応管64が設けられ、この反応管64の下端には、例えばステンレス等よりなるマニホールド66が係合される。さらに、その下端開口は蓋体であるシールキャップ48により、気密部材であるOリング68を介して気密に閉塞される。少なくとも、ヒータ62、反応管64、マニホールド66及びシールキャップ48により処理炉40を形成し、反応管64、マニホールド66及びシールキャップ48により処理室70を形成している。このマニホールド66は保持部材72に固定される。
合流タイプガス供給ノズル78の多孔ノズル78aには複数のガスを供給するガス供給孔が設けられておいる。また、分離タイプガス供給ノズル80の多孔ノズル80aにも同じくガスを供給するガス供給孔が設けられている。
次に、半導体デバイスの製造方法について、説明する。
ここでは、基板上に第1〜第3の膜であるアルミニウム酸化膜、ハフニウムアルミニウム酸化膜及びチタン酸化膜を形成する工程として、ALD(Atomic Layer Depositon)法を使用した処理例により、DRAM素子2の形成方法について説明する。
なお、酸化剤としては、例えばH2OやO3等を用いることができる。
ステップ100(S100)において、ウエハ14上に下電極155として例えばTiN(チタン窒化)膜を形成する。この下電極を形成する工程は、キャパシタ絶縁膜を形成する処理炉40とは異なる処理炉(図示略)にて行う。
ステップ200(S200)において、下電極155界面に第1の膜としてアルミニウム酸化膜を形成する。図8は、本実施形態のアルミニウム酸化膜160の成膜シーケンスにおけるガス供給のタイミング図である。横軸に各ガスを供給する時間(タイミング)、縦軸に各ガスを供給又は除去する割合を示す。
本実施形態では、アルミニウム酸化膜を形成するAl含有原料として、TMAを用いる場合について述べる。酸化剤(O含有ガス)としては、H2Oがより好ましいが、下電極155のTiN膜が酸化されないおおよそ200 g/N・m3以下の低濃度のO3を用いても良い。
ステップ205(S205)において、TMAガスを流す。TMAは常温で液体であり、処理室70に供給するには、加熱して気化させてから供給する方法及び、キャリアガスと呼ばれるHe(ヘリウム)、Ne(ネオン)、Ar(アルゴン)、N2(窒素)などの不活性ガスをTMA容器88の中に通し、気化している分をそのキャリアガスと共に処理室70へと供給する方法などがある。本実施形態では、後者のケースを例として説明する。
ステップ210(S210)において、成膜後、第3のバルブ90を閉じ、第6のバルブ112を開けて処理室70を真空排気し、残留するTMAの成膜に寄与した後のガスを排除する。また、このときN2等の不活性ガスを、O3供給ラインである第1のガス供給管76a、TMA供給ラインである第2のガス供給管76b及び、第3のガス供給管76cそれぞれから、処理室70に供給してパージすると、さらに残留するTMAの成膜に寄与した後のガスを処理室70から排除する効果が高まる。
ステップ215(S215)において、O3ガスを流す。まず第1のガス供給管76aに設けた第1のバルブ84及び、ガス排気管110に設けた第6のバルブ112を共に開けて、第1のガス供給管76aから第1のマスフローコントローラ82aにより流量調整されたO3ガスを、合流タイプガス供給ノズル78のガス供給孔から処理室70に供給しつつガス排気管110から排気する。O3ガスを流すときは、第6のバルブ112を適正に調節して処理室70内圧力を30〜500Paの範囲であって、例えば130Paに維持する。第1のマスフローコントローラ82aで制御するO3の供給流量は250g/m3の濃度で15slmである。O3にウエハ14を晒す時間は20秒間である。このときのヒータ62温度はウエハの温度が150〜250℃の範囲であって、例えば250℃になるよう設定してある。
ステップ220(S220)において、成膜後、第1のバルブ84を閉じ、第6のバルブ112を開けて処理室70を真空排気し、残留するO3の成膜に寄与した後のガスを排除する。また、このときN2等の不活性ガスを、O3供給ラインである第1のガス供給管76a、TMA供給ラインである第2のガス供給管76b及び、第3のガス供給管76cそれぞれから、処理室70に供給してパージすると、残留するO3の成膜に寄与した後のガスを処理室70から排除する効果がさらに高まる。
ステップ300(S300)において、アルミニウム酸化膜上に、α−ハルニウムアルミニウム酸化膜を形成する。図9は、本実施形態のα−ハフニウムアルミニウム酸化膜の成膜シーケンスにおけるガス供給のタイミング図を示す。図9の横軸に各ガスを供給する時間(タイミング)、縦軸に各ガスを供給する割合を示す。
このように、α−ハフニウム酸化膜とアルミニウム酸化膜が混在しており、後述するアニーリング処理前のものを、α−ハルニウムアルミニウム酸化膜と称す。
ステップ305(S305)において、TEMAHガスを流す。TEMAHはTMAと同じく常温で液体であるため、処理室70に供給するには加熱して気化させてから供給する方法や、キャリアガスと共に処理炉40へと供給する方法があるが、ここではTMAと同じく後者のケースで説明する。
ステップ310(S310)において、成膜後、第5のバルブ98を閉じ、第6のバルブ112を開けて処理室70を真空排気し、残留するTEMAHの成膜に寄与した後のガスを排除する。また、このときN2等の不活性ガスを、O3供給ラインである第1のガス供給管76a、TMA供給ラインである第2のガス供給管76b及び、TEMAH供給ラインである第3のガス供給管76cそれぞれから、処理室70に供給してパージすると、残留するTEMAHの成膜に寄与した後のガスを処理室70から排除する効果がさらに高まる。
ステップ315(S315)において、O3ガスを流す。まず第1のガス供給管76aに設けた第1のバルブ84及び、ガス排気管110に設けた第6のバルブ112を共に開けて、第1のガス供給管76aから第1のマスフローコントローラ82aにより流量調整されたO3ガスを、合流タイプガス供給ノズル78のガス供給孔から処理室70に供給しつつガス排気管110から排気する。O3ガスを流すときは、第6のバルブ112を適正に調節して処理室70内圧力を30〜500Paの範囲であって、例えば130Paに維持する。第1のマスフローコントローラ82aで制御するO3の供給流量は250g/m3で15slmである。O3にウエハ14を晒す時間は120秒間である。このときのヒータ62温度は、ウエハ14の温度が、成膜中にハフニウム酸化膜中に単斜晶系の結晶が発生せずアモルファスとなるような150〜250℃の範囲の所定の温度は250℃になるよう設定してある。
ステップ320(S320)において、第1のガス供給管76aの第1のバルブ84を閉めて、O3の供給を止める。また、ガス排気管110の第6のバルブ112は開いたままにし真空ポンプ114により、処理室70を20Pa以下に排気し、残留O3を処理室70から排除する。また、このときN2等の不活性ガスを、O3供給ラインである第1のガス供給管76a、TMA供給ラインである第2のガス供給管76b及び、TEMAH供給ラインである第3のガス供給管76cそれぞれから、処理室70に供給してパージすると、残留O3を排除する効果がさらに高まる。
ステップ400(S400)におて、上記(3)でウエハ14上に形成したα-ハフニウムアルミニウム酸化膜をアニーリング(熱処理)することで、α−ハフニウムアルミニウム酸化膜をアモルファスから正方晶系へと相転移させる。処理室70内には、窒素(N2)、アルゴン(Ar)、水素(H2)、酸素(O2)等の処理ガスを供給する。各プロセスに応じてガス種を変えて用いるが、本実施形態では、N2を用いた処理例を説明する。
得られた正方晶系のハフニウムアルミニウム酸化膜の比誘電率kは、膜中のAlの濃度に応じて高くなり、ハフニウム酸化膜のk=15〜40やアルミニウム酸化膜のk=6〜13よりも高い値であって、例えばk=40などという値が得られる。
ステップ500(S500)において、上記(4)でウエハ14をアニーリングすることにより正方晶系となったハフニウムアルミニウム酸化膜の上に、誘電率の高いルチル系のα(アモルファス)−チタン酸化膜を形成する。
チタン酸化膜を形成する処理炉を有する基板処理装置は、ハフニウムアルミニウム酸化膜を形成する処理炉を有する基板処理装置とは異なる別の装置を用いる。すなわち、正方晶系のハフニウムアルミニウム酸化膜を形成した後に、基板処理装置から搬出し、新たにチタン酸化膜を形成するための基板処理装置内に搬入する(詳細な手順は省略する)。
ステップ505(S505)において、四塩化チタンガスを流す。四塩化チタンはTMA、TEMAHと同じく常温で液体であるため、処理室70に供給するには加熱して気化させてから供給する方法や、キャリアガスと共に処理炉へと供給する方法があるが、ここではTMA、TEMAHと同じく後者のケースで説明する。
ステップ510(S510)において、成膜後、第5のバルブ98を閉じ、第6のバルブ112を開けて処理室70を真空排気し、残留する四塩化チタンの成膜に寄与した後のガスを排除する。また、この時にはN2等の不活性ガスを、O3供給ラインである第1のガス供給管76aおよび四塩化チタン供給ラインである第3のガス供給管76cからそれぞれ処理室70に供給してパージすると、さらに残留する四塩化チタンの成膜に寄与した後のガスを処理室70から排除する効果が高まる。
ステップ515(S515)において、O3ガスを流す。まず、第1のガス供給管76aに設けた第1のバルブ84及び、ガス排気管110に設けた第6のバルブ112を共に開けて、第1のガス供給管76aから第1のマスフローコントローラ82aにより流量調整されたO3ガスを、ガス供給ノズル192のガス供給孔から処理室70に供給しつつガス排気管110から排気する。
ステップ520(S520)において、第1のガス供給管76aの第1のバルブ84を閉めて、O3の供給を止める。また、ガス排気管110の第6のバルブ112は開いたままにし真空ポンプ114により、処理室70を20Pa以下に排気し、残留O3を処理室70から排除する。このとき、N2等の不活性ガスを、O3供給ラインである第1のガス供給管76aおよび四塩化チタン供給ラインである第3のガス供給管76cからそれぞれ、処理室70に供給してパージすると、残留O3を排除する効果がさらに高まる。
ステップ600(S600)において、上記(5)でウエハ14上に形成したα-チタン酸化膜をアニーリング(熱処理)することで、チタン酸化膜をアモルファスから正方晶系へと相転移させる。処理室70内には、窒素(N2)、アルゴン(Ar)、水素(H2)、酸素(O2)等の処理ガスを供給する。本実施形態では、N2を用いた処理例を説明する。
得られた正方晶系(rutile、ルチル)のチタン酸化膜の誘電率は、斜方晶系(brookite、ブルカイト)のチタン酸化膜の誘電率(約80)より高く、例えば100という値が得られる。
ステップ700(S700)において、上記のキャパシタ絶縁膜の上に上電極175を形成する。
上記のように、ウエハ14上に下電極155を形成(S100)し、その下電極155上に、アルミニウム酸化膜160を形成し(S200)、正方晶系ハウニウムアルミニウム酸化膜165を形成し(S300、S400)、さらにその上に正方晶系のチタン酸化膜170を形成することで(S500、S600)、高誘電率及び高温で安定したキャパシタ絶縁膜を形成することにより、50nm以下の高集積DRAM素子2を形成することが可能となる。
このように、HfAlOx上にTiO2を形成することで、より低温の成膜処理でルチル結晶相あるいはブルカイト結晶相を形成することができる。
図13に示すように、HfAlOxの格子定数(<5.09〜5.28Å)は、TiO2のアナターゼ結晶相(3.78Å)よりも、ブルカイト結晶(5.45Å)及びルチル結晶(4.59Å)の格子定数に近い値となる。このため、HfAlOx上で形成されるTiO2は、ブルカイト結晶あるいはルチル結晶いずれかの結晶としての成長が促される。
このように、高い誘電率のTiO2を形成することができる。
次に、本発明の他の実地形態として第2の実施形態について説明する。本実施形態で好適に使用する基板処理装置として、第1の実施形態で説明したものを使用することができるため、共通の箇所は省略する。第2の実施形態において、第1の実施形態と異なる点は、Hf含有ガスの代わりにZr含有ガスを用いる点である。
第2実施形態においては、HfAlOx165膜の代わりにジルコニウムアルミニウム酸化膜(以下、ZrAlOx膜)180が形成される。純粋な(単斜晶系の)ジルコニウム酸化膜の比誘電率はk=25であって、単斜晶系のハフニウム酸化膜の比誘電率より高い場合が多く、従って、Hf含有ガスの代わりにZr含有ガスを用いることで、より高誘電率の膜を得ることが出来る。
例えば、Zr含有ガスとしてTEMAZを用い、酸化剤としてO3を(H2Oなど他のO含有ガスも適用可能である)用いた場合、比誘電率は40という値が得られる。
このように、ZrAlOx上にTiO2を形成することで、より低温の成膜処理でルチル結晶相あるいはブルカイト結晶相を形成することができる。
次に、本発明の他の実地形態として第3の実施形態について説明する。本実施形態で好適に使用する基板処理装置として、第1の実施形態で説明したものを使用することができるため、共通の箇所は省略する。
図14(a)は、本実施形態により形成されるDRM素子3の構成図を示す。
第3の実施形態において、第1の実施形態と異なる点は、チタン酸化膜の代わりにチタンアルミニウム酸化膜を形成する点である。
次いで、第1の実施形態の(5)(S500)を行う。ここで、ステップ505〜520(S505〜S520)を1サイクルとし、少なくとも1回以上行うことによりウエハ14上に所定膜厚のα-チタン酸化膜を成膜する。
本発明の他の実地形態として第4の実施形態について説明する。第4の実施形態において、第3の実施形態と異なる点は、Hf含有ガスの代わりにZr含有ガスを用いる点である。
次に、本発明の他の実地形態として第5の実施形態について説明する。本実施形態で好適に使用する基板処理装置として、第1の実施形態で説明したものを使用することができるため、共通の箇所は省略する。
図15(a)は、本実施形態により形成されるDRM素子5の構成図を示す。
第5の実施形態において、第3の実施形態と異なる点は、チタンアルミニウム酸化膜185と上電極175の間にHfAlOx膜165を形成する点である。
次いで、上記(3)及び(4)(S300及びS400)を行い、TiAlOx膜185上にHfAlOx膜165さらに形成する。
本発明の他の実地形態として第6の実施形態について説明する。第6の実施形態において、第5の実施形態と異なる点は、Hf含有ガスの代わりにZr含有ガスを用いる点である。
以下に、本発明の好ましい他の態様について付記する。
(1)450℃以下に加熱しつつ基板にルチル又はブルカイトのTiO2膜を形成する半導体装置の製造方法。
(2)上記(1)に記載の製造方法であって、前記TiO2膜は、基板に下部電極として形成したTiN膜の上に形成する。
(3)基板に下部電極としてTiN膜を形成する第1の工程と、前記下部電極の上に、HfAlOx膜又はZrAlOx膜を形成する第2の工程と、前記HfAlOx膜又はZrAlOx膜の上に、ルチル又はブルカイトのTiO2膜を形成する第3の工程と、を有し、前記第3の工程は450℃以下に前記基板を加熱しつつ行うことを特徴とする半導体装置の製造方法。
(4)基板に下部電極としてTiN膜を形成する第1の工程と、前記下部電極の上に、HfAlOx又はZrAlOx膜を形成する第2の工程と、前記HfAlOx膜又はZrAlOx膜の上に、ルチル又はブルカイトのTiAlOx膜を形成する第3の工程と、を有し、前記第3の工程は450℃以下に前記基板を加熱しつつ行うことを特徴とする半導体装置の製造方法。
(5)上記(1)〜(4)記載の製造方法のいずれかであって、前記HfAlOx膜又は前記ZrAlOx膜の結晶構造は、立方晶系又は正方晶系のいずれかである。
10 基板処理装置
14 ウエハ
38 ボート
40 処理炉
70 処理室
155 下電極
160 アルミニウム酸化膜
165 ハフニウムアルミニウム酸化膜
170 チタン酸化膜
175 上電極
Claims (6)
- 基板にハフニウムアルミニウム酸化物又はジルコニウムアルミニウム酸化物を含む第1の絶縁膜を形成するステップと、
前記第1の絶縁膜上に、ルチル型又はブルカイト型のチタン酸化物を含む第2の絶縁膜を形成するステップと、
を有する半導体装置の製造方法。 - 前記第2の絶縁膜は、チタン酸化膜もしくはチタンアルミニウム酸化膜である請求項1記載の半導体装置の製造方法。
- 前記基板には、下部電極としてのチタン窒化物が形成されている請求項1又は2記載の半導体装置の製造方法。
- 前記ハフニウムアルミニウム酸化物又はジルコニウムアルミニウム酸化物の結晶構造は、立方晶系又は正方晶系のいずれかである請求項1乃至3いずれか記載の半導体装置の製造方法。
- 第1の処理室に、表面に立方晶系もしくは正方晶系のハフニウムアルミニウム酸化膜又はジルコニウムアルミニウム酸化膜である第1の絶縁膜が形成された基板を搬入する第1のステップと、
前記第1の処理室にチタン含有ガスと酸素含有ガスを含む複数のガスを供給して、前記第1の絶縁膜の上に、アモルファスであるチタン酸化物を含む第2の絶縁膜を形成する第2のステップと、
前記第1の処理室から前記基板を搬出する第3のステップと、
第2の処理室に、前記アモルファスであるチタン酸化物を含む第2の絶縁膜が形成された基板を搬入する第4のステップと、
前記第2の絶縁膜が形成された基板を加熱して前記第2の絶縁膜を正方晶系もしくは斜方晶系のチタン酸化物である第3の絶縁膜へ結晶化させる第5のステップと、
前記処理室から前記第3の絶縁膜が形成された基板を搬出する第6のステップと、
を順に行う半導体装置の製造方法。 - 下電極の上に、立方晶系もしくは正方晶系のハフニウムアルミニウム酸化膜又はジルコニウムアルミニウム酸化膜が形成され、前記正方晶系のハフニウムアルミニウム酸化膜又はジルコニウムアルミニウム酸化膜の上に正方晶系もしくは斜方晶系のチタン酸化物含有膜が形成され、前記正方晶系もしくは斜方晶系のチタン酸化物含有膜の上に上電極が形成された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191627A JP5385723B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191627A JP5385723B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置の製造方法及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011044577A JP2011044577A (ja) | 2011-03-03 |
JP2011044577A5 JP2011044577A5 (ja) | 2012-09-27 |
JP5385723B2 true JP5385723B2 (ja) | 2014-01-08 |
Family
ID=43831777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191627A Active JP5385723B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5385723B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11342329B2 (en) | 2019-11-01 | 2022-05-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102148338B1 (ko) * | 2013-05-03 | 2020-08-26 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
TWI785043B (zh) | 2017-09-12 | 2022-12-01 | 日商松下知識產權經營股份有限公司 | 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4200474A (en) * | 1978-11-20 | 1980-04-29 | Texas Instruments Incorporated | Method of depositing titanium dioxide (rutile) as a gate dielectric for MIS device fabrication |
JPH064520B2 (ja) * | 1984-12-03 | 1994-01-19 | 株式会社島津製作所 | 酸化物薄膜の製造法 |
JPH0394065A (ja) * | 1989-09-07 | 1991-04-18 | Matsushita Electric Ind Co Ltd | 酸化物薄膜製造方法及び酸化物薄膜製造装置 |
JP2004095755A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005537670A (ja) * | 2002-09-02 | 2005-12-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 異方性High−Kゲート誘電体を有するトランジスタエレメント |
JP4709115B2 (ja) * | 2005-10-12 | 2011-06-22 | 財団法人ソウル大学校産学協力財団 | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 |
JP2007243009A (ja) * | 2006-03-10 | 2007-09-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009059889A (ja) * | 2007-08-31 | 2009-03-19 | Elpida Memory Inc | キャパシタ及びその製造方法 |
WO2009057589A1 (ja) * | 2007-10-30 | 2009-05-07 | Nec Corporation | キャパシタとそれを有する半導体装置およびキャパシタの製造方法 |
JP2009283850A (ja) * | 2008-05-26 | 2009-12-03 | Elpida Memory Inc | キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置 |
-
2009
- 2009-08-21 JP JP2009191627A patent/JP5385723B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11342329B2 (en) | 2019-11-01 | 2022-05-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2011044577A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4988902B2 (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
KR101609182B1 (ko) | 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법 | |
US8685866B2 (en) | Method of manufacturing semiconductor device and substrate processing apparatus | |
JP5171625B2 (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
US8404603B2 (en) | Method of manufacturing semiconductor device and substrate processing system | |
US8691708B2 (en) | Method of manufacturing semiconductor device and substrate processing apparatus | |
US20110031593A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and semiconductor device | |
US20140213069A1 (en) | Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-transitory Computer-readable Recording Medium | |
JP6147480B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
KR20100019952A (ko) | 성막 방법 및 성막 장치 | |
JP2011066263A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2011142226A (ja) | 半導体装置、半導体装置の製造方法および基板処理装置 | |
WO2012090831A1 (ja) | 半導体デバイスの製造方法および基板処理装置 | |
WO2011093203A1 (ja) | 半導体装置の製造方法、基板処理装置及び半導体装置 | |
JP5385723B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5460775B2 (ja) | 半導体デバイスの製造方法、半導体デバイス及び基板処理装置 | |
JP2012104719A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2012134311A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
KR101501803B1 (ko) | 성막 방법, 성막 장치 및 기억 매체 | |
US20200411330A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
JP2011134909A (ja) | 半導体装置の製造方法及び基板処理システム | |
TWI818311B (zh) | 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 | |
TWI773502B (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
US20220301865A1 (en) | Substrate processing apparatus, reaction tube, method of manufacturing semiconductor device, and recording medium | |
JP2011155033A (ja) | 半導体デバイスの製造方法および半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5385723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |