JP2013161988A - Method for manufacturing capacitor, capacitor, and method for forming dielectric film used for the same - Google Patents

Method for manufacturing capacitor, capacitor, and method for forming dielectric film used for the same Download PDF

Info

Publication number
JP2013161988A
JP2013161988A JP2012023469A JP2012023469A JP2013161988A JP 2013161988 A JP2013161988 A JP 2013161988A JP 2012023469 A JP2012023469 A JP 2012023469A JP 2012023469 A JP2012023469 A JP 2012023469A JP 2013161988 A JP2013161988 A JP 2013161988A
Authority
JP
Japan
Prior art keywords
film
tio
zro
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012023469A
Other languages
Japanese (ja)
Other versions
JP5882075B2 (en
Inventor
Tamotsu Kazumura
有 和村
Koji Akiyama
浩二 秋山
Shingo Hishiya
晋吾 菱屋
Takeshige Harada
豪繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012023469A priority Critical patent/JP5882075B2/en
Priority to KR1020130010761A priority patent/KR101609182B1/en
Priority to TW102104024A priority patent/TWI536453B/en
Priority to US13/760,210 priority patent/US8896097B2/en
Publication of JP2013161988A publication Critical patent/JP2013161988A/en
Application granted granted Critical
Publication of JP5882075B2 publication Critical patent/JP5882075B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a capacitor capable of compatibly attaining a higher dielectric constant and a lower leakage current, a capacitor, and a method for forming a dielectric film used for such a capacitor.SOLUTION: A method for manufacturing a capacitor comprises the steps of: forming a lower electrode layer on a substrate; forming a first TiOfilm having an interface control function on the lower electrode; forming a ZrO-based film on the first TiOfilm; annealing the ZrO-based film for crystallizing ZrOof the ZrO-based film after forming the ZrO-based film; forming a second TiOfilm functioning as a capacitance film on the ZrO-based film; and forming an upper electrode layer on the second TiOfilm.

Description

本発明は、キャパシタの製造方法、キャパシタ、およびキャパシタに用いられる誘電体膜の形成方法に関する。   The present invention relates to a method for manufacturing a capacitor, a capacitor, and a method for forming a dielectric film used in the capacitor.

近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されている。それにともなって、ＤＲＡＭに用いるキャパシタの容量の上昇が求められており、それに用いられる誘電体膜の高誘電率化が求められている。   In recent years, design rules for semiconductor elements constituting an LSI have been increasingly miniaturized due to demands for higher integration and higher speed of the LSI. Along with this, an increase in the capacitance of capacitors used in DRAMs is required, and there is a demand for higher dielectric constants of dielectric films used therefor.

このようなＤＲＡＭのキャパシタに用いられる高誘電率の誘電体膜としては、酸化ジルコニウム（ＺｒＯ２）膜が検討されている（例えば特許文献１）。 A zirconium oxide (ZrO 2 ) film has been studied as a high dielectric constant dielectric film used in such a DRAM capacitor (for example, Patent Document 1).

一方、酸化ジルコニウム膜を単独でＤＲＡＭキャパシタの誘電体膜として適用した場合には、次世代ＤＲＡＭの誘電体膜として求められる高誘電率化に対応できないことから、次世代の誘電体膜としてさらに誘電率の高い酸化チタン（ＴｉＯ２）膜が注目されている（例えば特許文献２）。 On the other hand, when a zirconium oxide film is applied alone as a dielectric film of a DRAM capacitor, it cannot cope with the high dielectric constant required for a dielectric film of a next-generation DRAM. A titanium oxide (TiO 2 ) film having a high rate has attracted attention (for example, Patent Document 2).

また、特許文献３には、誘電体膜としてＺｒＯ２膜とＴｉＯ２膜等のＴｉを含む金属酸化膜の２層構造のものを用いたキャパシタが開示されている。 Patent Document 3 discloses a capacitor using a two-layer structure of a metal oxide film containing Ti such as a ZrO 2 film and a TiO 2 film as a dielectric film.

特開２００１−１５２３３９号公報JP 2001-152339 A 特開２００４−２９６８１４号公報JP 2004-296814 A 国際公開第２０１０／０８２６０５号パンフレットInternational Publication No. 2010/082605 Pamphlet

上記特許文献２に示すように誘電体膜としてＴｉＯ２膜を用いた場合には、ＴｉＯ２膜は本質的にリーク電流が高く、かつ安定性が低いという問題がある。また、これらの問題を解消するために、ＴｉＯ２にＡｌＯ等のドーピング剤を混合したり、電極材料としてＲｕＯ２膜を使用したり、下地膜としてＲｕ膜やＰｔ膜を設けるといった技術が検討されているが、いずれも十分な特性が得られないか、技術的なハードルが高い等の問題があり、ＴｉＯ２膜を主体とする誘電体膜を用いたＤＲＡＭキャパシタは実用化に至っていない。 When the TiO 2 film is used as the dielectric film as shown in Patent Document 2, the TiO 2 film has a problem that the leakage current is essentially high and the stability is low. In order to solve these problems, techniques such as mixing a doping agent such as AlO with TiO 2 , using a RuO 2 film as an electrode material, and providing a Ru film or a Pt film as a base film have been studied. However, none of them has a problem that sufficient characteristics are obtained or technical hurdles are high, and a DRAM capacitor using a dielectric film mainly composed of a TiO 2 film has not been put into practical use.

また、酸化ジルコニウム膜は酸素欠損を起こしやすい膜であるため、上記特許文献３に示すように単純にＺｒＯ２膜とＴｉＯ２膜等のＴｉを含む金属酸化膜の２層構造の誘電体膜を用いても、高誘電率化および低リーク電流化を目的のレベルまで到達させることは難しい。 Since the zirconium oxide film is a film that easily causes oxygen vacancies, a dielectric film having a two-layer structure of a metal oxide film containing Ti such as a ZrO 2 film and a TiO 2 film as shown in Patent Document 3 is simply used. Even if it is used, it is difficult to achieve high dielectric constant and low leakage current to the target levels.

本発明はかかる事情に鑑みてなされたものであって、高誘電率化および低リーク電流化を両立させることができるキャパシタの製造方法、およびキャパシタ、ならびに、そのようなキャパシタに用いられる誘電体膜の形成方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and a capacitor manufacturing method capable of achieving both high dielectric constant and low leakage current, a capacitor, and a dielectric film used in such a capacitor It aims at providing the formation method of this.

上記課題を解決するため、本発明の第１の観点では、基板上に下部電極層を形成する工程と、前記下部電極の上に界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と、前記第２のＴｉＯ２膜の上に上部電極層を形成する工程とを有することを特徴とするキャパシタの製造方法を提供する。 In order to solve the above problems, in a first aspect of the present invention, a step of forming a lower electrode layer on a substrate, a step of forming a first TiO 2 film having an interface control function on the lower electrode, , forming a ZrO 2 based film on the first TiO 2 film, after forming the ZrO 2 based film, a step of annealing to crystallize the ZrO 2 of the ZrO 2 based film And a step of forming a second TiO 2 film functioning as a capacitor film on the ZrO 2 -based film and a step of forming an upper electrode layer on the second TiO 2 film. A capacitor manufacturing method is provided.

本発明の第２の観点では、基板上に形成された下部電極層と、前記下部電極の上に形成され、界面コントロール機能を有する第１のＴｉＯ２膜と、前記第１のＴｉＯ２膜の上に形成され、成膜後に結晶化するためのアニールが施されたＺｒＯ２系膜と、前記ＺｒＯ２系膜の上に形成され、容量膜として機能する第２のＴｉＯ２膜と、前記第２のＴｉＯ２膜の上に形成された上部電極層とを有することを特徴とするキャパシタを提供する。 In a second aspect of the present invention, a lower electrode layer formed on a substrate, a first TiO 2 film formed on the lower electrode and having an interface control function, and the first TiO 2 film A ZrO 2 film formed thereon and annealed for crystallization after film formation; a second TiO 2 film formed on the ZrO 2 film and functioning as a capacitor film; And a top electrode layer formed on the two TiO 2 films.

本発明の第３の観点では、基板上に形成された下部電極層上に、界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程とを有することを特徴とする誘電体膜の形成方法を提供する。 In a third aspect of the present invention, a step of forming a first TiO 2 film having an interface control function on a lower electrode layer formed on a substrate, and a ZrO 2 film on the first TiO 2 film. forming a system layer, after forming the ZrO 2 based film, a step of annealing to crystallize the ZrO 2 of the ZrO 2 based film on the ZrO 2 based film as a capacitor film And a step of forming a functioning second TiO 2 film. A method for forming a dielectric film is provided.

本発明の第４の観点では、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第３の観点の誘電体膜の形成方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。   According to a fourth aspect of the present invention, there is provided a storage medium that operates on a computer and stores a program for controlling a film forming apparatus, wherein the program is a dielectric film according to the third aspect at the time of execution. There is provided a storage medium characterized in that a film forming apparatus is controlled by a computer so that the forming method is performed.

本発明において、前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることが好ましい。前記アニールは、３００〜６００℃の温度で行うことが好ましい。 In the present invention, the film thickness of the first TiO 2 film is 0.2 to 1.5 nm, the film thickness of the ZrO 2 film is 1 to 10 nm, and the film thickness of the second TiO 2 film. Is preferably 1 to 20 nm. The annealing is preferably performed at a temperature of 300 to 600 ° C.

前記第１および第２のＴｉＯ２膜、ならびに前記ＺｒＯ２系膜は、Ｔｉ化合物からなるＴｉソースガスまたはＺｒ化合物からなるＺｒソースガスと、酸化剤とを供給することにより形成することができる。この場合に、前記第１および第２のＴｉＯ２膜の形成は、前記Ｔｉ化合物からなるＴｉソースガスと前記酸化剤とを交互に複数回供給することにより行われ、前記ＺｒＯ２系膜の形成は、前記Ｚｒ化合物からなるＺｒソースガスと前記酸化剤とを交互に複数回供給することにより行われることが好ましい。前記上部電極および前記下部電極としてＴｉＮ膜を用いることが好ましい。 The first and second TiO 2 films and the ZrO 2 -based film can be formed by supplying a Ti source gas composed of a Ti compound or a Zr source gas composed of a Zr compound and an oxidizing agent. In this case, the first and second TiO 2 films are formed by alternately supplying the Ti source gas made of the Ti compound and the oxidant a plurality of times, thereby forming the ZrO 2 -based film. Is preferably performed by alternately supplying the Zr source gas composed of the Zr compound and the oxidizing agent a plurality of times. It is preferable to use a TiN film as the upper electrode and the lower electrode.

本発明によれば、下部電極上に界面コントロールのための第１のＴｉＯ２膜を形成するので、下部電極に対するリーク電流を抑制することができる。また、その上にＺｒＯ２系膜を形成した後、ＺｒＯ２を結晶化するためのアニールを施すので、ＺｒＯ２系膜のＺｒＯ２を結晶化することができ、その上に形成される、容量膜として機能する第２のＴｉＯ２膜をルチル構造で成長させることができる。これにより、第２のＴｉＯ２膜の誘電率が高くなり、上部電極に対するリーク電流も抑制することができる。このため、高誘電率化および低リーク電流化を両立させることができる。また、電極材料として従来から用いているＴｉＮ膜を用いることができ、特殊な電極材料や下地膜の必要がなく、製造の困難性をともなうことがない。 According to the present invention, since the first TiO 2 film for interface control is formed on the lower electrode, the leakage current to the lower electrode can be suppressed. Further, after forming the ZrO 2 based film thereon, since annealing to crystallize the ZrO 2, it is possible to crystallize the ZrO 2 in the ZrO 2 film, it is formed thereon, capacity A second TiO 2 film functioning as a film can be grown with a rutile structure. Thereby, the dielectric constant of the second TiO 2 film is increased, and the leakage current to the upper electrode can also be suppressed. For this reason, both high dielectric constant and low leakage current can be achieved. Moreover, the TiN film | membrane conventionally used can be used as an electrode material, and there is no necessity of special electrode material and a base film, and there is no difficulty in manufacture.

本発明の一実施形態に係るキャパシタの製造方法のフローを示すフローチャートである。It is a flowchart which shows the flow of the manufacturing method of the capacitor which concerns on one Embodiment of this invention. 本発明の一実施形態に係るキャパシタの製造方法の各工程を示す工程断面図である。It is process sectional drawing which shows each process of the manufacturing method of the capacitor which concerns on one Embodiment of this invention. キャパシタの他の形態例を示す断面図である。It is sectional drawing which shows the other example of a capacitor. 誘電体膜の形成に適用される成膜装置の一例を示す縦断面図である。It is a longitudinal cross-sectional view which shows an example of the film-forming apparatus applied to formation of a dielectric film. 誘電体膜の形成に適用される成膜装置の一例を示す横断面図である。It is a cross-sectional view which shows an example of the film-forming apparatus applied to formation of a dielectric film. 第１および第２のＴｉＯ２膜を形成する際のガスの供給のタイミングを示すタイミングチャートである。Is a timing chart showing the timing of the supply of gas when forming the first and second TiO 2 film. ＺｒＯ２系膜を形成する際のガスの供給のタイミングを示すタイミングチャートである。Is a timing chart showing the timing of the supply of gas when forming the ZrO 2 based film.

以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

＜キャパシタの製造方法の実施形態＞
最初に、本発明の一実施形態に係るキャパシタの製造方法について説明する。ここでは、キャパシタとしてシリンダタイプのものを例示する。
図１は本発明の一実施形態に係るキャパシタの製造方法のフローを示すフローチャート、図２はその工程断面図である。 <Embodiment of Capacitor Manufacturing Method>
First, a method for manufacturing a capacitor according to an embodiment of the present invention will be described. Here, a cylinder type capacitor is exemplified.
FIG. 1 is a flowchart showing a flow of a method for manufacturing a capacitor according to an embodiment of the present invention, and FIG.

まず、キャパシタを形成すべき位置に対応させて例えばＴｉ等よりなる複数のコンタクト１１４が予め形成されている半導体ウエハＷ上に、ＳｉＯ２等よりなる絶縁層１０２を形成した後、各コンタクト１１４に対応する部分の絶縁層１０２をエッチングにより除去して高アスペクト比の凹部１１６を形成した構造体の表面に、下部電極層１０４をコンタクト１１４と電気的に接続するように形成し、引き続き全面を例えばＣＭＰ（Chemical Mechanical Polishing）により研磨して凹部１１６の内壁のみに下部電極層１０４が形成された状態とする（工程１、図２（ａ））。 First, an insulating layer 102 made of SiO 2 or the like is formed on a semiconductor wafer W in which a plurality of contacts 114 made of Ti or the like is formed in advance corresponding to the position where a capacitor is to be formed, and then each contact 114 is applied to each contact 114. The lower electrode layer 104 is formed so as to be electrically connected to the contact 114 on the surface of the structure in which the corresponding portion of the insulating layer 102 is removed by etching to form the recess 116 having a high aspect ratio. Polishing is performed by CMP (Chemical Mechanical Polishing) so that the lower electrode layer 104 is formed only on the inner wall of the recess 116 (step 1, FIG. 2A).

下部電極層１０４は典型的にはＴｉＮ膜で構成され、Ｔｉ原料として例えばＴｉＣｌ４ガスを用い、窒化ガスとして例えばＮＨ３ガスを用いてＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic Layer Deposition）法により形成することができる。 The lower electrode layer 104 is typically composed of a TiN film. For example, TiCl 4 gas is used as a Ti raw material, and NH 3 gas is used as a nitriding gas, for example, a CVD (Chemical Vapor Deposition) method or an ALD (Atomic Layer Deposition) method. Can be formed.

次に、ウエットエッチングにより絶縁層１０２を除去して、シリンダ状の下部電極層１０４を残存させる（工程２、図２（ｂ））。   Next, the insulating layer 102 is removed by wet etching to leave the cylindrical lower electrode layer 104 (step 2, FIG. 2B).

次に、シリンダ状の下部電極層１０４の上に第１のＴｉＯ２膜１０６を形成する（工程３、図２（ｃ））。第１のＴｉＯ２膜１０６は、下部電極層１０４との界面コントロールのために形成され、リーク電流を抑制する機能を有する。このような機能を得る観点からは、第１のＴｉＯ２膜１０６は薄くてよく、厚さ０．２〜１．５ｎｍであることが好ましい。０．２ｎｍ未満では成膜が困難であり、１．５ｎｍ超では誘電体膜のＥＯＴ（Equivalent Oxide Thickness）ないしはＣＥＴ（Capacitance Equivalent Thickness）が大きくなってしまう。さらに好ましくは０．２〜１．０ｎｍである。第１のＴｉＯ２膜１０６は後述するようにＣＶＤ法やＡＬＤ法により好適に成膜することができる。第１のＴｉＯ２膜１０６にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等がドープされていてもよい。 Next, a first TiO 2 film 106 is formed on the cylindrical lower electrode layer 104 (step 3, FIG. 2C). The first TiO 2 film 106 is formed for interface control with the lower electrode layer 104 and has a function of suppressing leakage current. From the viewpoint of obtaining such a function, the first TiO 2 film 106 may be thin and preferably has a thickness of 0.2 to 1.5 nm. If it is less than 0.2 nm, film formation is difficult, and if it exceeds 1.5 nm, EOT (Equivalent Oxide Thickness) or CET (Capacitance Equivalent Thickness) of the dielectric film becomes large. More preferably, it is 0.2-1.0 nm. The first TiO 2 film 106 can be suitably formed by a CVD method or an ALD method as will be described later. The first TiO 2 film 106 may be doped with Al, Si, Ta, Nb, or the like.

次に、第１のＴｉＯ２膜１０６の上にＺｒＯ２系膜１０８を成膜する（工程４、図２（ｄ））。ＺｒＯ２系膜１０８は、その後のアニール処理によりＺｒＯ２が結晶化されて、その上に形成される第２のＴｉＯ２膜１１０の誘電率を高める作用を発揮する。このような作用を発揮するためには、ＺｒＯ２系膜１０８の厚さは１〜１０ｎｍであることが好ましい。１ｎｍ未満であるとアニールによりＺｒＯ２が結晶化し難くなり、１０ｎｍを超えると誘電体膜全体の誘電率が不十分になるおそれがある。さらに好ましくは１〜５ｎｍである。ＺｒＯ２系膜１０８は後述するようにＣＶＤやＡＬＤにより好適に成膜することができる。ＺｒＯ２系膜１０８は、ＺｒＯ２単独であってもよいし、ＺｒＯ２にＡｌやＳｉ等をドープしたものであってもよいし、ＺｒＯ２膜とＡｌ２Ｏ３膜を積層したＺＡＺ構造であってもよいし、ＡＬＤによりＺｒＯ２膜とＡｌ２Ｏ３膜を交互に形成したＬＡＺＯ構造であってもよい。 Next, a ZrO 2 -based film 108 is formed on the first TiO 2 film 106 (step 4, FIG. 2 (d)). The ZrO 2 -based film 108 exhibits an effect of increasing the dielectric constant of the second TiO 2 film 110 formed on the ZrO 2 crystallized by the subsequent annealing treatment. In order to exhibit such an effect, the thickness of the ZrO 2 -based film 108 is preferably 1 to 10 nm. If it is less than 1 nm, ZrO 2 is difficult to crystallize by annealing, and if it exceeds 10 nm, the dielectric constant of the entire dielectric film may be insufficient. More preferably, it is 1-5 nm. The ZrO 2 film 108 can be suitably formed by CVD or ALD as will be described later. The ZrO 2 -based film 108 may be ZrO 2 alone, or may be one in which ZrO 2 is doped with Al, Si, or the like, or has a ZAZ structure in which a ZrO 2 film and an Al 2 O 3 film are laminated. It may be a LAZO structure in which ZrO 2 films and Al 2 O 3 films are alternately formed by ALD.

次に、ＺｒＯ２系膜１０８までを形成した後の構造体に、ＺｒＯ２の結晶性を高めるためのアニールを施す（工程５、図２（ｅ））。アニールは３００〜６００℃の温度範囲で行うことが好ましい。アニール温度が３００℃未満であると、ＺｒＯ２系膜１０８のＺｒＯ２が結晶化し難くなり、６００℃を超えるとキャパシタを形成する前に形成されていた素子への熱影響が無視できない可能性がある。より好ましくは３５０〜６００℃である。アニールの際の雰囲気は、Ｏ２ガス等を用いた酸化雰囲気であっても、Ｎ２ガス等を用いた不活性雰囲気であっても、Ｈ２ガス等を用いた還元雰囲気であってもよい。 Next, the structure after forming up to the ZrO 2 system film 108 is annealed to improve the crystallinity of ZrO 2 (step 5, FIG. 2 (e)). The annealing is preferably performed in a temperature range of 300 to 600 ° C. When the annealing temperature is lower than 300 ° C., ZrO 2 in the ZrO 2 film 108 is difficult to crystallize, more than 600 ° C. When the possibility of thermal effect is not negligible to the element that has been formed before forming the capacitor is there. More preferably, it is 350-600 degreeC. The atmosphere during annealing may be an oxidizing atmosphere using O 2 gas or the like, an inert atmosphere using N 2 gas or the like, or a reducing atmosphere using H 2 gas or the like. .

次に、ＺｒＯ２系膜１０８の上に第２のＴｉＯ２膜１１０を成膜する（工程６、図２（ｆ））。第２のＴｉＯ２膜１１０は主たる容量膜として形成される。第２のＴｉＯ２膜１１０は後述するようにＣＶＤやＡＬＤにより好適に成膜することができる。ＴｉＯ２は、アナターゼとルチルの２種類の結晶構造をとり得る。アナターゼは低温相であり、比誘電率が４０程度と低いのに対し、ルチルは高温相であり、比誘電率が８０以上と高い。通常ＣＶＤ法やＡＬＤ法による成膜に用いられる３００℃以下の温度では、低温相であるアナターゼが成長し、高い誘電率が得難い。しかし、ＺｒＯ２系膜１０８をアニールにより結晶化することにより、その上に形成される第２のＴｉＯ２膜１１０がルチル構造となることが判明した。したがって、第２のＴｉＯ２膜１１０は誘電率が高く、低ＥＯＴ化（低ＣＥＴ化）に寄与する。また、ルチル型の結晶構造を有しているため、その上に形成される上部電極層１１２に対するリーク電流を小さくすることができる。第２のＴｉＯ２膜１１０の膜厚は１〜２０ｎｍが好ましい。膜厚が１ｎｍ未満であるとＥＯＴは良好であるがリーク電流が大きくなってしまい、２０ｎｍを超えるとリーク電流は小さいがＥＯＴが厚くなってしまう。より好ましくは、１〜１０ｎｍであり、さらに好ましくは５〜１０ｎｍである。第２のＴｉＯ２膜１１０にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等がドープされていてもよい。 Next, a second TiO 2 film 110 is formed on the ZrO 2 -based film 108 (step 6, FIG. 2 (f)). The second TiO 2 film 110 is formed as a main capacitive film. The second TiO 2 film 110 can be suitably formed by CVD or ALD as will be described later. TiO 2 can take two types of crystal structures, anatase and rutile. Anatase is a low temperature phase and has a low relative dielectric constant of about 40, whereas rutile is a high temperature phase and has a high relative dielectric constant of 80 or more. At a temperature of 300 ° C. or lower that is usually used for film formation by CVD or ALD, anatase, which is a low-temperature phase, grows and it is difficult to obtain a high dielectric constant. However, it has been found that by crystallization of the ZrO 2 -based film 108 by annealing, the second TiO 2 film 110 formed thereon has a rutile structure. Therefore, the second TiO 2 film 110 has a high dielectric constant and contributes to a low EOT (low CET). In addition, since it has a rutile crystal structure, leakage current to the upper electrode layer 112 formed thereon can be reduced. The film thickness of the second TiO 2 film 110 is preferably 1 to 20 nm. If the film thickness is less than 1 nm, the EOT is good but the leak current becomes large. If it exceeds 20 nm, the leak current is small but the EOT becomes thick. More preferably, it is 1-10 nm, More preferably, it is 5-10 nm. The second TiO 2 film 110 may be doped with Al, Si, Ta, Nb, or the like.

次に、第２のＴｉＯ２膜１１０の上に上部電極層１１２を形成し、キャパシタを完成させる（工程７、図２（ｇ））。上部電極層１１２も下部電極層１０４と同様、典型的にはＴｉＮ膜で構成され、Ｔｉ原料として例えばＴｉＣｌ４ガスを用い、窒化ガスとして例えばＮＨ３ガスを用いてＣＶＤ法やＡＬＤ法により形成することができる。 Next, the upper electrode layer 112 is formed on the second TiO 2 film 110 to complete the capacitor (Step 7, FIG. 2G). Similarly to the lower electrode layer 104, the upper electrode layer 112 is typically composed of a TiN film, and is formed by a CVD method or an ALD method using, for example, TiCl 4 gas as a Ti raw material and using, for example, NH 3 gas as a nitriding gas. be able to.

キャパシタ１２０は、下部電極層１０４と、第１のＴｉＯ２膜１０６、アニールにより結晶化されたＺｒＯ２系膜１０８、第２のＴｉＯ２膜１１０、上部電極層１１２からなる。これらのうち第１のＴｉＯ２膜１０６と、ＺｒＯ２系膜１０８と、第２のＴｉＯ２膜１１０とで誘電体膜が構成される。誘電体膜のトータルの膜厚は、５〜２５ｎｍであることが好ましく、５〜１５ｎｍがより好ましい。 The capacitor 120 includes a lower electrode layer 104, a first TiO 2 film 106, a ZrO 2 -based film 108 crystallized by annealing, a second TiO 2 film 110, and an upper electrode layer 112. Of these, the first TiO 2 film 106, the ZrO 2 -based film 108, and the second TiO 2 film 110 constitute a dielectric film. The total film thickness of the dielectric film is preferably 5 to 25 nm, and more preferably 5 to 15 nm.

このように、下部電極層１０４上に界面コントロールのための第１のＴｉＯ２膜１０６を薄く形成するので、これにより下部電極層１０４に対するリーク電流を抑制することができる。また、その上にＺｒＯ２系膜１０８を形成した後、ＺｒＯ２を結晶化するためのアニールを施すので、ＺｒＯ２系膜１０８のＺｒＯ２を結晶化することができ、その上に形成される、容量膜として機能する第２のＴｉＯ２膜１１０をルチル構造で成長させることができる。これにより、第２のＴｉＯ２膜１１０の誘電率が高くなり、リーク電流も抑制することができる。このため、高誘電率化すなわち低ＥＯＴ化（低ＣＥＴ化）および低リーク電流化を両立させることができる。また、電極材料として従来から用いているＴｉＮ膜を用いることができ、特殊な電極材料や下地層が不要であるため、製造の困難性をともなうことがない。 As described above, since the first TiO 2 film 106 for interface control is formed thin on the lower electrode layer 104, the leakage current to the lower electrode layer 104 can be suppressed. Further, after forming the ZrO 2 based film 108 is formed thereon, since annealing to crystallize the ZrO 2, it is possible to crystallize the ZrO 2 in the ZrO 2 film 108 is formed thereon The second TiO 2 film 110 functioning as a capacitor film can be grown with a rutile structure. Thereby, the dielectric constant of the second TiO 2 film 110 is increased, and the leakage current can be suppressed. For this reason, it is possible to achieve both high dielectric constant, that is, low EOT (low CET) and low leakage current. Further, since a TiN film conventionally used as an electrode material can be used, and a special electrode material and an underlayer are not required, there is no difficulty in manufacturing.

キャパシタの構造はシリンダタイプに限らず、一般的に用いられている種々のタイプを用いることができる。例えば、さらなる微細化に対応可能な構造であるピラータイプのものであってもよい。図３に示すように、ピラータイプのキャパシタ１２０′は、ピラー状の下部電極層１０４′の上に、上記手順と同様、第１のＴｉＯ２膜１０６を形成し、ＺｒＯ２系膜１０８を形成し、アニールによりＺｒＯ２系膜１０８のＺｒＯ２を結晶化し、第２のＴｉＯ２膜１１０を形成し、上部電極層１１２を形成して製造する。 The structure of the capacitor is not limited to the cylinder type, and various types that are generally used can be used. For example, a pillar type structure that can cope with further miniaturization may be used. As shown in FIG. 3, in the pillar type capacitor 120 ′, the first TiO 2 film 106 is formed on the pillar-shaped lower electrode layer 104 ′ in the same manner as described above, and the ZrO 2 film 108 is formed. and, the ZrO 2 in the ZrO 2 film 108 is crystallized by annealing, the second TiO 2 film 110 is formed, it is prepared by forming an upper electrode layer 112.

＜誘電体膜の形成方法＞
次に、第１のＴｉＯ２膜１０６と、ＺｒＯ２系膜１０８と、第２のＴｉＯ２膜１１０からなる誘電体膜の形成方法についてより詳細に説明する。 <Method of forming dielectric film>
Next, a method for forming a dielectric film composed of the first TiO 2 film 106, the ZrO 2 based film 108, and the second TiO 2 film 110 will be described in more detail.

［誘電体膜の形成に適用される成膜装置の一例］
図４は誘電体膜の形成に適用される成膜装置の一例を示す縦断面図、図５は図４の成膜装置を示す横断面図である。なお、図５においては、加熱装置を省略している。 [Example of film forming apparatus applied to formation of dielectric film]
4 is a longitudinal sectional view showing an example of a film forming apparatus applied to the formation of the dielectric film, and FIG. 5 is a cross sectional view showing the film forming apparatus shown in FIG. In FIG. 5, the heating device is omitted.

成膜装置１００は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の天井には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。   The film forming apparatus 100 includes a cylindrical processing container 1 having a ceiling with a lower end opened. The entire processing container 1 is made of, for example, quartz, and a ceiling plate 2 made of quartz is provided on the ceiling in the processing container 1 and sealed. In addition, a manifold 3 formed in a cylindrical shape from, for example, stainless steel is connected to the lower end opening of the processing container 1 via a seal member 4 such as an O-ring.

上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハ（以下単にウエハと記す）Ｗを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図５参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。   The manifold 3 supports the lower end of the processing container 1, and a large number of, for example, 50 to 100 semiconductor wafers (hereinafter simply referred to as wafers) W can be mounted in multiple stages as objects to be processed from below the manifold 3. A quartz wafer boat 5 made of quartz can be inserted into the processing container 1. The wafer boat 5 has three columns 6 (see FIG. 5), and a large number of wafers W are supported by grooves formed in the columns 6.

このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。   The wafer boat 5 is placed on a table 8 via a quartz heat insulating cylinder 7, and the table 8 passes through a lid 9 made of, for example, stainless steel that opens and closes the lower end opening of the manifold 3. It is supported on the rotating shaft 10.

そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。   And the magnetic fluid seal | sticker 11 is provided in the penetration part of this rotating shaft 10, for example, and the rotating shaft 10 is supported rotatably, sealing airtightly. Further, a sealing member 12 made of, for example, an O-ring is interposed between the peripheral portion of the lid portion 9 and the lower end portion of the manifold 3, thereby maintaining the sealing performance in the processing container 1.

上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。   The rotary shaft 10 is attached to the tip of an arm 13 supported by an elevating mechanism (not shown) such as a boat elevator, for example, and moves up and down the wafer boat 5 and the lid 9 etc. integrally. 1 is inserted into and removed from the inside. The table 8 may be fixedly provided on the lid 9 side, and the wafer W may be processed without rotating the wafer boat 5.

成膜装置１００は、処理容器１内へガス状の酸化剤、例えばＯ３ガスを供給する酸化剤供給機構１４と、処理容器１内へＺｒソースガス（Ｚｒ原料ガス）を供給するＺｒソースガス供給機構１５と、処理容器１内へＴｉソースガス（Ｔｉ原料ガス）を供給するＴｉソースガス供給機構１６とを有している。また、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構３０を有している。 The film forming apparatus 100 includes an oxidizing agent supply mechanism 14 that supplies a gaseous oxidant, for example, O 3 gas, into the processing container 1, and a Zr source gas that supplies Zr source gas (Zr source gas) into the processing container 1. A supply mechanism 15 and a Ti source gas supply mechanism 16 for supplying a Ti source gas (Ti source gas) into the processing container 1 are provided. Further, a purge gas supply mechanism 30 for supplying an inert gas such as N 2 gas as a purge gas into the processing container 1 is provided.

酸化剤供給機構１４は、酸化剤供給源１７と、酸化剤供給源１７から酸化剤を導く酸化剤配管１８と、この酸化剤配管１８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸化剤分散ノズル１９とを有している。この酸化剤分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向に処理容器１に向けて略均一に酸化剤、例えばＯ３ガスを吐出することができるようになっている。酸化剤としては、Ｏ３ガスの他に、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス等を用いることができる。プラズマ生成機構を設けて酸化剤をプラズマ化して反応性を高めるようにしてもよい。またＯ２ガスとＨ２ガスを用いたラジカル酸化であってもよい。Ｏ３ガスを用いる場合には酸化剤供給源１７としてはＯ３ガスを発生するオゾナイザーを備えたものとする。 The oxidant supply mechanism 14 is connected to the oxidant supply source 17, an oxidant pipe 18 that guides the oxidant from the oxidant supply source 17, and the oxidant pipe 18. And an oxidant dispersion nozzle 19 made of a quartz tube bent in the direction and extending vertically. A plurality of gas discharge holes 19a are formed at a predetermined interval in the vertical portion of the oxidant dispersion nozzle 19, and the oxidant is substantially uniformly directed from the gas discharge holes 19a toward the processing container 1 in the horizontal direction. For example, O 3 gas can be discharged. As the oxidizing agent, in addition to O 3 gas, H 2 O gas, O 2 gas, NO 2 gas, NO gas, N 2 O gas, and the like can be used. A plasma generation mechanism may be provided to increase the reactivity by converting the oxidant into plasma. Further, radical oxidation using O 2 gas and H 2 gas may be used. When O 3 gas is used, the oxidant supply source 17 is provided with an ozonizer that generates O 3 gas.

Ｚｒソースガス供給機構１５は、Ｚｒ化合物からなるＺｒソースが貯留されたＺｒソース貯留容器２０と、このＺｒソース貯留容器２０から液体のＺｒソースを導くＺｒソース配管２１と、Ｚｒソース配管２１に接続され、Ｚｒソースを気化させる気化器２２と、気化器２２で生成されたＺｒソースガスを導くＺｒソースガス配管２３と、このＺｒソースガス配管２３に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＺｒソースガス分散ノズル２４とを有している。気化器２２にはキャリアガスとしてのＮ２ガスを供給するキャリアガス配管２２ａが接続されている。Ｚｒソースガス分散ノズル２４には、その長さ方向に沿って複数のガス吐出孔２４ａが所定の間隔を隔てて形成されており、各ガス吐出孔２４ａから水平方向に処理容器１内に略均一にＺｒソースガスを吐出することができるようになっている。 The Zr source gas supply mechanism 15 is connected to a Zr source storage container 20 in which a Zr source made of a Zr compound is stored, a Zr source pipe 21 that guides a liquid Zr source from the Zr source storage container 20, and a Zr source pipe 21. The vaporizer 22 vaporizes the Zr source, the Zr source gas pipe 23 that guides the Zr source gas generated by the vaporizer 22, and the Zr source gas pipe 23, and penetrates the side wall of the manifold 3 to the inside. And a Zr source gas dispersion nozzle 24 made of a quartz tube bent upward and extending vertically. The vaporizer 22 is connected to a carrier gas pipe 22a that supplies N 2 gas as a carrier gas. In the Zr source gas dispersion nozzle 24, a plurality of gas discharge holes 24a are formed at predetermined intervals along the length direction thereof, and are substantially uniform in the processing container 1 in the horizontal direction from the gas discharge holes 24a. Zr source gas can be discharged.

Ｚｒ化合物としては、例えばシクロペンタジエニル・トリス（ジメチルアミノ）ジルコニウム（ＺｒＣｐ（ＮＭｅ２）３；ＣＰＤＴＭＺと略記）、メチルシクロペンタジエニル・トリス（ジメチルアミノ）ジルコニウム（Ｚｒ（ＭｅＣｐ）（ＮＭｅ２）３；ＭＣＰＤＴＭＺと略記）等のシクロペンタジエニル環を構造中に含むＺｒ化合物を好適に用いることができる。 Examples of the Zr compound include cyclopentadienyl · tris (dimethylamino) zirconium (ZrCp (NMe 2 ) 3 ; abbreviated as CPDTMZ), methylcyclopentadienyl · tris (dimethylamino) zirconium (Zr (MeCp) (NMe 2 ). Zr compounds containing a cyclopentadienyl ring in the structure such as 3 ) (abbreviated as MCPDTMZ) can be preferably used.

Ｔｉソースガス供給機構１６は、Ｔｉ化合物からなるＴｉソースが貯留されたＴｉソース貯留容器２５と、このＴｉソース貯留容器２５から液体のＴｉソースを導くＴｉソース配管２６と、Ｔｉソース配管２６に接続され、Ｔｉソースを気化させる気化器２７と、気化器２７で生成されたＴｉソースガスを導くＴｉソースガス配管２８と、このＴｉソースガス配管２８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＴｉソースガス分散ノズル２９とを有している。気化器２７にはキャリアガスとしてのＮ２ガスを供給するキャリアガス配管２７ａが接続されている。Ｔｉソースガス分散ノズル２９には、その長さ方向に沿って複数のガス吐出孔２９ａが所定の間隔を隔てて形成されており、各ガス吐出孔２９ａから水平方向に処理容器１内に略均一にＴｉソースガスを吐出することができるようになっている。 The Ti source gas supply mechanism 16 is connected to a Ti source storage container 25 in which a Ti source made of a Ti compound is stored, a Ti source pipe 26 that guides a liquid Ti source from the Ti source storage container 25, and a Ti source pipe 26. A vaporizer 27 that vaporizes the Ti source; a Ti source gas pipe 28 that guides the Ti source gas generated by the vaporizer 27; and the Ti source gas pipe 28 that is connected to the inside of the side wall of the manifold 3. And a Ti source gas dispersion nozzle 29 made of a quartz tube that is bent upward and extends vertically. The vaporizer 27 is connected to a carrier gas pipe 27a that supplies N 2 gas as a carrier gas. In the Ti source gas dispersion nozzle 29, a plurality of gas discharge holes 29a are formed at predetermined intervals along the length direction thereof, and are substantially uniform in the processing container 1 in the horizontal direction from the gas discharge holes 29a. Ti source gas can be discharged.

Ｔｉ化合物としては、例えばメチルシクロペンタジエニル・トリス（ジメチルアミノチタニウム（Ｔｉ（ＭｅＣｐ）（ＮＭｅ２）３；ＭＣＰＤＴＭＴと略記）等のシクロペンタジエニル環を構造中に含む化合物を好適に用いることができる。 As the Ti compound, for example, a compound containing a cyclopentadienyl ring in its structure such as methylcyclopentadienyl tris (dimethylaminotitanium (Ti (MeCp) (NMe 2 ) 3 ; abbreviated as MCPDTMT)) is preferably used. Can do.

さらに、パージガス供給機構３０は、パージガス供給源３１と、パージガス供給源３１からパージガスを導くパージガス配管３２と、このパージガス配管３２に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル３３とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。 Further, the purge gas supply mechanism 30 includes a purge gas supply source 31, a purge gas pipe 32 that guides the purge gas from the purge gas supply source 31, and a purge gas nozzle 33 that is connected to the purge gas pipe 32 and is provided through the side wall of the manifold 3. have. As the purge gas, an inert gas such as N 2 gas can be preferably used.

酸化剤配管１８には、開閉弁１８ａおよびマスフローコントローラのような流量制御器１８ｂが設けられており、ガス状の酸化剤を流量制御しつつ供給することができるようになっている。また、パージガス配管３２にも開閉弁３２ａおよびマスフローコントローラのような流量制御器３２ｂが設けられており、パージガスを流量制御しつつ供給することができるようになっている。   The oxidant pipe 18 is provided with an on-off valve 18a and a flow rate controller 18b such as a mass flow controller so that a gaseous oxidant can be supplied while controlling the flow rate. The purge gas pipe 32 is also provided with an on-off valve 32a and a flow rate controller 32b such as a mass flow controller so that the purge gas can be supplied while controlling the flow rate.

上記Ｚｒソース貯留容器２０には、Ｚｒソース圧送配管２０ａが挿入されており、Ｚｒソース圧送配管２０ａからＨｅガス等の圧送ガスを供給することにより、Ｚｒソース配管２１へ液体のＺｒソースが送給される。上記Ｚｒソース配管２１には液体マスフローコントローラのような流量制御器２１ａが設けられており、上記Ｚｒソースガス配管２３にはバルブ２３ａが設けられている。   A Zr source pumping pipe 20a is inserted into the Zr source storage container 20, and a liquid Zr source is supplied to the Zr source pipe 21 by supplying a pumping gas such as He gas from the Zr source pumping pipe 20a. Is done. The Zr source pipe 21 is provided with a flow rate controller 21a such as a liquid mass flow controller, and the Zr source gas pipe 23 is provided with a valve 23a.

上記Ｔｉソース貯留容器２５には、Ｔｉソース圧送配管２５ａが挿入されており、Ｔｉソース圧送配管２５ａからＨｅガス等の圧送ガスを供給することにより、Ｔｉソース配管２６へ液体のＴｉソースが送給される。上記Ｔｉソース配管２６には液体マスフローコントローラのような流量制御器２６ａが設けられており、上記Ｔｉソースガス配管２８にはバルブ２８ａが設けられている。   The Ti source storage container 25 is inserted with a Ti source pumping pipe 25a, and a liquid Ti source is supplied to the Ti source pipe 26 by supplying a pumping gas such as He gas from the Ti source pumping pipe 25a. Is done. The Ti source pipe 26 is provided with a flow rate controller 26a such as a liquid mass flow controller, and the Ti source gas pipe 28 is provided with a valve 28a.

酸化剤を分散吐出するための酸化剤分散ノズル１９は、処理容器１の凹部１ａ内に設けられており、Ｚｒソースガス分散ノズル２４と、Ｔｉソースガス分散ノズル２９は、これらで酸化剤分散ノズル１９を挟むように設けられている。   The oxidant dispersion nozzle 19 for dispersing and discharging the oxidant is provided in the concave portion 1a of the processing container 1, and the Zr source gas dispersion nozzle 24 and the Ti source gas dispersion nozzle 29 are used as the oxidant dispersion nozzle. 19 is provided.

処理容器１の酸化剤分散ノズル１９、Ｚｒソースガス分散ノズル２４、およびＴｉソースガス分散ノズル２９と反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面コ字状に成形された排気口カバー部材３８が溶接により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。   An exhaust port 37 for evacuating the inside of the processing container 1 is provided in a portion of the processing container 1 opposite to the oxidant dispersion nozzle 19, the Zr source gas dispersion nozzle 24, and the Ti source gas dispersion nozzle 29. . The exhaust port 37 is formed in an elongated shape by scraping the side wall of the processing container 1 in the vertical direction. An exhaust port cover member 38 having a U-shaped cross section so as to cover the exhaust port 37 is attached to a portion corresponding to the exhaust port 37 of the processing container 1 by welding. The exhaust port cover member 38 extends upward along the side wall of the processing container 1, and defines a gas outlet 39 above the processing container 1. The gas outlet 39 is evacuated by a vacuum exhaust mechanism including a vacuum pump (not shown). A cylindrical heating device 40 for heating the processing container 1 and the wafer W inside the processing container 1 is provided so as to surround the outer periphery of the processing container 1.

なお、上述したように、ＺｒＯ２系膜としては、ＡｌやＳｉ等をドープしたもの、あるいはＺＡＺ構造やＬＡＺＯ構造を用いることができ、第１および第２のＴｉＯ２膜にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等をドープすることができるが、これらの場合には、ドープされる元素の原料や、ＺＡＺ構造やＬＡＺＯ構造を形成する際のＡｌの原料を供給する供給機構を付加すればよい。 As described above, as the ZrO 2 film, a film doped with Al, Si, or the like, or a ZAZ structure or a LAZO structure can be used, and the first and second TiO 2 films can be made of Al, Si, Ta, Nb, or the like can be doped. In these cases, a supply mechanism for supplying a raw material for the element to be doped, or an Al raw material for forming the ZAZ structure or the LAZO structure may be added.

成膜装置１００の各構成部の制御、例えば開閉弁１８ａ、２３ａ、２８ａ、３２ａの開閉による各ガスの供給・停止、流量制御器１８ｂ、２１ａ、２６ａ、３２ｂによるガスや液体ソースの流量の制御、処理容器１に導入するガスの切り替え、加熱装置４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。   Control of each component of the film forming apparatus 100, for example, supply / stop of each gas by opening / closing the on-off valves 18a, 23a, 28a, 32a, control of the flow rate of gas or liquid source by the flow rate controllers 18b, 21a, 26a, 32b The switching of the gas introduced into the processing container 1, the control of the heating device 40, and the like are performed by a controller 50 including, for example, a microprocessor (computer). Connected to the controller 50 is a user interface 51 including a keyboard for an operator to input commands for managing the film forming apparatus 100, a display for visualizing and displaying the operating status of the film forming apparatus 100, and the like. Yes.

また、コントローラ５０には、成膜装置１００で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられたものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。   Further, the controller 50 causes each component of the film forming apparatus 100 to execute processes according to a control program for realizing various processes executed by the film forming apparatus 100 under the control of the controller 50 and processing conditions. A storage unit 52 that stores a program for storing the recipe, that is, a recipe, is connected. The recipe is stored in a storage medium in the storage unit 52. The storage medium may be a fixed medium such as a hard disk or a portable medium such as a CDROM, DVD, or flash memory. Moreover, you may make it transmit a recipe suitably from another apparatus via a dedicated line, for example.

そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置１００での所望の処理が行われる。すなわち、記憶部５２の記憶媒体には、以下に説明する成膜方法を実行するプログラム（すなわち処理レシピ）が記憶されており、そのプログラムがコントローラ５０に、以下に説明する誘電体膜の形成方法を実行するように成膜装置１００を制御させる。   Then, if necessary, an arbitrary recipe is called from the storage unit 52 by an instruction from the user interface 51 and is executed by the controller 50, so that a desired process in the film forming apparatus 100 is performed under the control of the controller 50. Is done. That is, the storage medium of the storage unit 52 stores a program (that is, a processing recipe) for executing a film forming method described below, and the program is stored in the controller 50 and a dielectric film forming method described below. The film forming apparatus 100 is controlled to execute.

［成膜装置を用いた誘電体膜の形成］
次に、以上のように構成された成膜装置による誘電体膜の形成方法について説明する。 [Formation of dielectric film using deposition system]
Next, a dielectric film forming method using the film forming apparatus configured as described above will be described.

まず、常温において、例えば５０〜１００枚のウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。そして処理容器１内を真空引きして所定のプロセス圧力に維持するとともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。   First, at normal temperature, for example, a wafer boat 5 loaded with 50 to 100 wafers W is loaded into the processing container 1 controlled in advance at a predetermined temperature by raising it from below, and the lid 9 By closing the lower end opening of the manifold 3, the inside of the processing container 1 is made a sealed space. Then, the inside of the processing container 1 is evacuated and maintained at a predetermined process pressure, and the power supplied to the heating device 40 is controlled to increase the wafer temperature to maintain the process temperature, and the wafer boat 5 is rotated. The film forming process is started in this state.

誘電体膜の形成に際しては、上述したように、第１のＴｉＯ２膜の形成工程、ＺｒＯ２系膜の形成工程、アニール工程、第２のＴｉＯ２膜の形成工程を有し、これらは以下のようにして行われる。 In forming the dielectric film, as described above, the first TiO 2 film forming step, the ZrO 2 -based film forming step, the annealing step, and the second TiO 2 film forming step are included. It is done like this.

１．第１のＴｉＯ２膜の形成工程
第１のＴｉＯ２膜は、加熱装置４０により処理容器１内を２００〜３００℃に加熱しつつ、上述したようなＴｉ化合物からなるＴｉソースガスと酸化剤とを用いて形成される。具体的には、図６のタイミングチャートに示すように、処理容器１にＴｉソースガスを供給してＺｒＯ２膜上に吸着させるステップＳ１と、処理容器内をパージガスでパージするステップＳ２と、ガス状の酸化剤として例えばＯ３ガスを処理容器１に供給してＴｉソースガスを酸化させるステップＳ３と、処理容器内をパージガスでパージするステップＳ４とを１回のＴｉＯ２成膜操作とし、これを複数回繰り返すＡＬＤにより、所定膜厚のＴｉＯ２膜を成膜する。なお、上述したように、第１のＴｉＯ２膜にはＡｌ、Ｓｉ、Ｔａ、Ｎｂ等をドープすることができるが、これらをドープする場合には、上記の繰り返しの間にドープ量に応じた回数のその元素の原料を供給するステップを挿入すればよい。 1. First TiO 2 film formation process first TiO 2 film, while heating the processing chamber 1 to 200 to 300 [° C. by the heating device 40, and the oxidizing agent and the Ti source gas consisting of Ti compound as described above It is formed using. Specifically, as shown in the timing chart of FIG. 6, a step S1 for supplying a Ti source gas to the processing vessel 1 and adsorbing it onto the ZrO 2 film, a step S2 for purging the inside of the processing vessel with a purge gas, and a gas For example, the step S3 for supplying the O 3 gas as the oxidant to the processing vessel 1 to oxidize the Ti source gas and the step S4 for purging the inside of the processing vessel with the purge gas are performed as one TiO 2 film forming operation. A TiO 2 film having a predetermined thickness is formed by ALD by repeating the above multiple times. As described above, the first TiO 2 film can be doped with Al, Si, Ta, Nb, or the like. However, when these are doped, depending on the doping amount during the above repetition What is necessary is just to insert the step which supplies the raw material of the element of frequency | count.

上記ステップＳ１においては、Ｔｉソースガス供給機構１６のＴｉソース貯留容器２５からＴｉソースであるＴｉ化合物を供給し、気化器２７でこれを気化させてＴｉソースガスを発生させ、ＴｉソースガスをＴｉソースガス配管２８およびＴｉソースガス分散ノズル２９を介してガス吐出孔２９ａから処理容器１内にＴ１の期間供給する。これにより、下部電極上にＴｉソースガスを吸着させる。   In step S1, a Ti compound as a Ti source is supplied from the Ti source storage container 25 of the Ti source gas supply mechanism 16 and is vaporized by the vaporizer 27 to generate a Ti source gas. The gas is supplied from the gas discharge hole 29a into the processing container 1 through the source gas pipe 28 and the Ti source gas dispersion nozzle 29 for a period T1. Thereby, Ti source gas is adsorbed on the lower electrode.

ステップＳ１の期間Ｔ１は０．１〜１８００ｓｅｃが例示される。また、Ｔｉソースの流量は０．０１〜１０ｍｌ／ｍｉｎ（ｃｃｍ）が例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。   The period T1 of step S1 is exemplified by 0.1 to 1800 sec. Moreover, the flow rate of Ti source is exemplified by 0.01 to 10 ml / min (ccm). Further, the pressure in the processing container 1 at this time is exemplified by 0.3 to 66650 Pa.

ステップＳ３の酸化剤を供給するステップにおいては、酸化剤供給機構１４の酸化剤供給源１７から酸化剤として例えばＯ３ガスが酸化剤配管１８および酸化剤分散ノズル１９を経て吐出される。これにより、下部電極に吸着されたＴｉソースが酸化されてＴｉＯ２膜が形成される。 In the step of supplying the oxidizing agent in step S3, for example, O 3 gas is discharged as an oxidizing agent from the oxidizing agent supply source 17 of the oxidizing agent supply mechanism 14 through the oxidizing agent pipe 18 and the oxidizing agent dispersion nozzle 19. Thereby, the Ti source adsorbed on the lower electrode is oxidized to form a TiO 2 film.

このステップＳ３の期間Ｔ３は０．１〜１８００ｓｅｃの範囲が好ましい。酸化剤の流量はウエハＷの搭載枚数や酸化剤の種類によっても異なるが、酸化剤としてＯ３ガスを用い、ウエハＷの搭載枚数が５０〜１００枚程度のときには、１〜５００ｇ／Ｎｍ３が例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。 The period T3 in step S3 is preferably in the range of 0.1 to 1800 sec. Although the flow rate of the oxidizer varies depending on the number of wafers W mounted and the type of oxidizer, when O 3 gas is used as the oxidizer and the number of wafers W mounted is about 50 to 100, 1 to 500 g / Nm 3 is obtained. Illustrated. Further, the pressure in the processing container 1 at this time is exemplified by 0.3 to 66650 Pa.

上記ステップＳ２、Ｓ４は、ステップＳ１の後またはステップＳ３の後に処理容器１内に残留するガスを除去して次の工程において所望の反応を生じさせるために行われるものであり、パージガス供給機構３０のパージガス供給源３１からパージガス配管３２およびパージガスノズル３３を経て処理容器１内にパージガス、例えばＮ２を供給して処理容器１内をパージする。この場合に、真空引きとパージガスの供給とを複数回繰り返すことにより、残留するガスの除去効率を上げることができる。このステップＳ２，Ｓ４の期間Ｔ２、Ｔ４としては、０．１〜１８００ｓｅｃが例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。このとき、Ｔｉソースガスを供給するステップＳ１の後のステップＳ２と、酸化剤を供給するステップＳ３の後のステップＳ４とは、両者のガスの排出性の相違から、真空引き時間、パージガス供給時間を変えてもよい。具体的には、ステップＳ１後のほうがガスの排出に時間がかかることから、ステップＳ１後に行うステップＳ２のほうの時間を長くすることが好ましい場合もある。 The steps S2 and S4 are performed in order to remove the gas remaining in the processing container 1 after step S1 or after step S3 and cause a desired reaction in the next process. A purge gas, for example, N 2 is supplied from the purge gas supply source 31 through the purge gas pipe 32 and the purge gas nozzle 33 to purge the inside of the processing container 1. In this case, the efficiency of removing the remaining gas can be increased by repeating the evacuation and the supply of the purge gas a plurality of times. Examples of the periods T2 and T4 of steps S2 and S4 include 0.1 to 1800 sec. Further, the pressure in the processing container 1 at this time is exemplified by 0.3 to 66650 Pa. At this time, the step S2 after the step S1 for supplying the Ti source gas and the step S4 after the step S3 for supplying the oxidant are evacuated and purged gas supply time due to the difference in the exhaustability of the two gases. May be changed. Specifically, since it takes more time for the gas to be discharged after step S1, it may be preferable to lengthen the time of step S2 performed after step S1.

２．ＺｒＯ２系膜の形成工程
ＺｒＯ２系膜は、加熱装置４０により処理容器１内を２００〜３００℃に加熱しつつ、上述したようなＺｒ化合物からなるＺｒソースガスと酸化剤とを用いて形成される。具体的には、図７のタイミングチャートに示すように、処理容器１にＺｒソースガスを供給して第１のＴｉＯ２膜に吸着させるステップＳ１１と、処理容器内をパージガスでパージするステップＳ１２と、ガス状の酸化剤として例えばＯ３ガスを処理容器１に供給してＺｒソースガスを酸化させるステップＳ１３と、処理容器内をパージガスでパージするステップＳ１４とを１回のＺｒＯ２成膜操作とし、これを複数回繰り返すＡＬＤにより所定膜厚のＺｒＯ２膜を成膜する。なお、上述したように、ＺｒＯ２系膜としては、ＡｌやＳｉ等をドープしたものや、ＺＡＺ構造、ＬＡＺＯ構造を用いることができるが、これらの場合は以下のようにすることができる。まず、ＡｌやＳｉ等をドープする場合には、Ｓ１１〜Ｓ１４の繰り返しの間にドープ量に応じた回数のその元素の原料を供給するステップを挿入すればよい。また、ＺＡＺ構造を用いる場合、Ａｌ化合物供給機構を付加して、所定回数のＡＬＤ操作により所定膜厚のＺｒＯ２膜を形成し、次いで同様のＡＬＤ操作によりＡｌ２Ｏ３膜を形成し、さらに同様にＡＬＤによりＺｒＯ２膜を成膜する。また、ＬＡＺＯ構造を用いる場合、同様にＡｌ化合物供給機構を付加して、Ｚｒソースガス供給ステップ、酸化ステップ、Ａｒソースガス供給ステップ、酸化ステップを交互に繰り返す。 2. Forming step the ZrO 2 film of the ZrO 2 film, while heating the processing chamber 1 to 200 to 300 [° C. by the heating device 40, by using an oxidizing agent and Zr source gas consisting of Zr compound as described above is formed Is done. Specifically, as shown in the timing chart of FIG. 7, a step S11 for supplying a Zr source gas to the processing vessel 1 and adsorbing it to the first TiO 2 film, and a step S12 for purging the inside of the processing vessel with a purge gas, For example, step S13 in which O 3 gas is supplied as a gaseous oxidant to the processing vessel 1 to oxidize the Zr source gas and step S14 in which the inside of the processing vessel is purged with the purge gas are performed as one ZrO 2 film forming operation. A ZrO 2 film having a predetermined film thickness is formed by ALD by repeating this several times. As described above, as the ZrO 2 film, a film doped with Al, Si, or the like, a ZAZ structure, or a LAZO structure can be used. In these cases, the following can be performed. First, in the case of doping Al, Si, or the like, a step of supplying the material of the element for the number of times corresponding to the doping amount may be inserted between the repetition of S11 to S14. Also, when using the ZAZ structure, an Al compound supply mechanism is added, a ZrO 2 film having a predetermined thickness is formed by a predetermined number of ALD operations, and then an Al 2 O 3 film is formed by a similar ALD operation. Similarly, a ZrO 2 film is formed by ALD. Further, when the LAZO structure is used, an Al compound supply mechanism is similarly added, and the Zr source gas supply step, the oxidation step, the Ar source gas supply step, and the oxidation step are alternately repeated.

上記ステップＳ１１においては、Ｚｒソースガス供給機構１５のＺｒソース貯留容器２０からＺｒソースであるＺｒ化合物を供給し、気化器２２でこれを気化させてＺｒソースガスを発生させ、ＺｒソースガスをＺｒソースガス配管２３およびＺｒソースガス分散ノズル２４を介してガス吐出孔２４ａから処理容器１内にＴ１の期間供給する。これにより、ウエハＷ上にＺｒソースガスを吸着させる。   In step S11, a Zr compound as a Zr source is supplied from the Zr source storage container 20 of the Zr source gas supply mechanism 15 and is vaporized by the vaporizer 22 to generate a Zr source gas. The gas is supplied from the gas discharge hole 24a into the processing container 1 through the source gas pipe 23 and the Zr source gas dispersion nozzle 24 for a period T1. Thereby, the Zr source gas is adsorbed on the wafer W.

ステップＳ１１の期間Ｔ１１は０．１〜１８００ｓｅｃが例示される。また、Ｚｒソースの流量は０．０１〜１０ｍｌ／ｍｉｎ（ｃｃｍ）が例示される。また、この際の処理容器１内の圧力は０．３〜６６６５０Ｐａが例示される。   The period T11 of step S11 is exemplified by 0.1 to 1800 sec. The flow rate of the Zr source is exemplified by 0.01 to 10 ml / min (ccm). Further, the pressure in the processing container 1 at this time is exemplified by 0.3 to 66650 Pa.

ステップＳ１３の酸化剤を供給するステップおよびステップＳ１２、Ｓ１４のパージステップは、第１のＴｉＯ２膜形成の際の酸化剤を供給するステップＳ３およびパージステップＳ２、Ｓ４と同様にして行われる。これらの期間Ｔ１３、Ｔ１２、Ｔ１４についても上記Ｔ３、Ｔ２、Ｔ４と同程度とされる。 The step of supplying the oxidizing agent in step S13 and the purging steps in steps S12 and S14 are performed in the same manner as the step S3 and the purging steps S2 and S4 for supplying the oxidizing agent in forming the first TiO 2 film. These periods T13, T12, and T14 are also set to the same level as T3, T2, and T4.

３．アニール工程
アニール工程は、ＺｒＯ２系膜の形成が終了後、処理容器１内に所定の雰囲気ガスを導入しつつ圧力を所定の減圧状態とし、加熱装置４０により処理容器１内を上述したように好ましくは３００〜６００℃に加熱しつつ所定時間アニールを行う。アニール雰囲気を不活性雰囲気にする場合には、処理容器１内にパージガス供給源３１から窒素ガス等を導入すればよい。また、酸化雰囲気とする場合には、処理容器１内に酸化剤供給源１７から酸化剤を導入するか、Ｏ２ガス導入機構を別途設けてＯ２ガスを導入すればよい。また、還元雰囲気とする場合には、Ｈ２ガス等の還元ガスを導入する機構を別途設けて処理容器内に還元ガスを導入すればよい。 3. Annealing Step In the annealing step, after the formation of the ZrO 2 -based film is completed, the pressure is set to a predetermined reduced pressure state while introducing a predetermined atmospheric gas into the processing vessel 1, and the inside of the processing vessel 1 is heated by the heating device 40 as described above. Preferably, annealing is performed for a predetermined time while heating at 300 to 600 ° C. When the annealing atmosphere is an inert atmosphere, nitrogen gas or the like may be introduced into the processing container 1 from the purge gas supply source 31. In the case of an oxidizing atmosphere, an oxidizing agent may be introduced into the processing container 1 from the oxidizing agent supply source 17 or an O 2 gas introduction mechanism may be separately provided to introduce O 2 gas. In the case of a reducing atmosphere, a mechanism for introducing a reducing gas such as H 2 gas may be separately provided to introduce the reducing gas into the processing container.

４．第２のＴｉＯ２膜の形成工程
第２のＴｉＯ２膜も、第１のＴｉＯ２膜と同様に、Ｔｉ化合物からなるＴｉソースガスと酸化剤とを用いて、図６のタイミングチャートに示すＡＬＤにより形成される。なお、上述したように、第２のＴｉＯ２膜にもＡｌ、Ｓｉ、Ｔａ、Ｎｂ等をドープすることができるが、これらをドープする場合には、第１のＴｉＯ２膜の場合と同様、上記の繰り返しの間にドープ量に応じた回数のその元素の原料を供給するステップを挿入すればよい。 4). Forming step the second TiO 2 film of the second TiO 2 film, as in the first TiO 2 film, using a Ti source gas and the oxidizing agent comprising a Ti compound, ALD shown in the timing chart of FIG. 6 It is formed by. As described above, the second TiO 2 film can be doped with Al, Si, Ta, Nb or the like. However, when these are doped, as in the case of the first TiO 2 film, What is necessary is just to insert the step which supplies the raw material of the element of the frequency | count according to dope amount between said repetition.

以上のように、Ｔｉソースガスと酸化剤とを用いてＡＬＤにより第１および第２のＴｉＯ２膜を形成し、また、Ｚｒソースガスと酸化剤とを用いてＡＬＤによりＺｒＯ２系膜を形成するので、比較的低温で、不純物や欠陥の少ない膜を得ることができる。特に、ＴｉソースガスおよびＺｒソースガスとして、シクロペンタジエニル環を構造中に含む化合物を用いる場合には、シクロペンタジエニル環と反対側が吸着サイトとなって、規則正しい吸着配列が可能となり、不純物や欠陥がより少ない緻密な膜が得られる。 As described above, the first and second TiO 2 films are formed by ALD using the Ti source gas and the oxidizing agent, and the ZrO 2 based film is formed by ALD using the Zr source gas and the oxidizing agent. Therefore, a film with few impurities and defects can be obtained at a relatively low temperature. In particular, when a compound containing a cyclopentadienyl ring in the structure is used as the Ti source gas and the Zr source gas, the opposite side to the cyclopentadienyl ring becomes an adsorption site, and regular adsorption arrangement is possible. And a dense film with fewer defects.

＜本発明の効果を確認した実験結果＞
次に、本発明の効果を確認した実験結果について説明する。
ここでは、下部電極としてのＴｉＮ膜の上に、第１のＴｉＯ２膜を１ｎｍの膜厚で形成し、その上にＺｒＯ２膜を５ｎｍの膜厚で形成し、引き続き、Ｎ２ガス雰囲気中において５００℃で１０ｍｉｎのアニールを施し、次いでＺｒＯ２膜の上に第２のＴｉＯ２膜を５ｎｍの膜厚で形成して、合計膜厚が１１ｎｍの誘電体膜を形成し、第２のＴｉＯ２膜の上に上部電極としてＴｉＮ膜を形成し、フラットキャパシタサンプルを作製した。 <Experimental results confirming the effect of the present invention>
Next, experimental results confirming the effects of the present invention will be described.
Here, a first TiO 2 film having a thickness of 1 nm is formed on a TiN film as a lower electrode, and a ZrO 2 film having a thickness of 5 nm is formed thereon, and subsequently in an N 2 gas atmosphere. Then, annealing is performed at 500 ° C. for 10 minutes, then a second TiO 2 film is formed on the ZrO 2 film with a thickness of 5 nm to form a dielectric film with a total thickness of 11 nm, and a second TiO 2 film is formed. A TiN film was formed as an upper electrode on the two films to produce a flat capacitor sample.

第１および第２のＴｉＯ２膜は、ＴｉソースとしてＭＣＰＤＴＭＴを用い、酸化剤としてＯ３を用いて、図４の成膜装置により、図６のタイミングチャートに示すようなシーケンスのＡＬＤにより成膜した。また、ＺｒＯ２膜は、ＺｒソースとしてＣＰＤＴＭＺを用い、酸化剤としてＯ３を用いて、図４の成膜装置により、図７のタイミングチャートに示すようなシーケンスのＡＬＤにより成膜した。 The first and second TiO 2 films are formed by ALD in the sequence shown in the timing chart of FIG. 6 by the film forming apparatus of FIG. 4 using MCPDTMT as the Ti source and O 3 as the oxidizing agent. did. Further, the ZrO 2 film was formed by ALD of the sequence shown in the timing chart of FIG. 7 by using the film forming apparatus of FIG. 4 using CPDTMZ as the Zr source and O 3 as the oxidizing agent.

このようにして得られたサンプルについて、ＣＥＴとＶｇ＝１Ｖのときのリーク電流（Ｊ＋１Ｖ）を測定した結果、ＣＥＴが０．４３７ｎｍ、Ｊ＋１Ｖが１．６×１０−６Ａ／ｃｍ２と良好な値が得られた。 As a result of measuring the leakage current (J + 1V) when CET and Vg = 1V for the sample thus obtained, CET was 0.437 nm, and J + 1V was 1.6 × 10 −6 A / cm 2, which was favorable. A value was obtained.

＜他の適用＞
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では、第１および第２のＴｉＯ２膜およびＺｒＯ２系膜をＡＬＤにより形成した例を示したが、これに限らずＣＶＤで形成してもよい。また、第１および第２のＴｉＯ２膜およびＺｒＯ２系膜の形成を、複数のウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。 <Other applications>
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. For example, in the above-described embodiment, an example in which the first and second TiO 2 films and the ZrO 2 -based film are formed by ALD is shown, but the present invention is not limited to this, and may be formed by CVD. In addition, an example in which the formation of the first and second TiO 2 films and the ZrO 2 -based film is applied to a batch type film forming apparatus in which a plurality of wafers are mounted and collectively formed is shown. However, the present invention can be applied to a single-wafer type film forming apparatus that forms a film for each wafer.

１；処理容器
５；ウエハボート（供給手段）
１４；酸化剤供給機構
１５；Ｚｒソースガス供給機構
１６；Ｔｉソースガス供給機構
１９；酸化剤分散ノズル
２４；Ｚｒソースガス分散ノズル
２９；Ｔｉソースガス分散ノズル
４０；加熱装置
５０；コントローラ
５２；記憶部（記憶媒体）
１００；成膜装置
１０４；下部電極
１０６；第１のＴｉＯ２膜
１０８；ＺｒＯ２系膜
１１０；第２のＴｉＯ２膜
１１２；上部電極
１２０；キャパシタ
Ｗ；半導体ウエハ 1; Processing vessel 5; Wafer boat (supply means)
14; Oxidant supply mechanism 15; Zr source gas supply mechanism 16; Ti source gas supply mechanism 19; Oxidant dispersion nozzle 24; Zr source gas dispersion nozzle 29; Ti source gas dispersion nozzle 40; Heating device 50; Part (storage medium)
100; film forming apparatus 104; lower electrode 106; first TiO 2 film 108; ZrO 2 -based film 110; second TiO 2 film 112; upper electrode 120; capacitor W;

Claims (16)

基板上に下部電極層を形成する工程と、
前記下部電極の上に界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、
前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、
前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、
前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と、
前記第２のＴｉＯ２膜の上に上部電極層を形成する工程とを有することを特徴とするキャパシタの製造方法。 Forming a lower electrode layer on the substrate;
Forming a first TiO 2 film having an interface control function on the lower electrode;
Forming a ZrO 2 -based film on the first TiO 2 film;
After forming the ZrO 2 based film, a step of annealing to crystallize the ZrO 2 of the ZrO 2 based film,
Forming a second TiO 2 film functioning as a capacitive film on the ZrO 2 -based film;
And a step of forming an upper electrode layer on the second TiO 2 film. 前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることを特徴とする請求項１に記載のキャパシタの製造方法。 The first TiO 2 film has a thickness of 0.2 to 1.5 nm, the ZrO 2 film has a thickness of 1 to 10 nm, and the second TiO 2 film has a thickness of 1 to 20 nm. The method for manufacturing a capacitor according to claim 1, wherein: 前記アニールは、３００〜６００℃の温度で行うことを特徴とする請求項１または請求項２に記載のキャパシタの製造方法。   The method for manufacturing a capacitor according to claim 1, wherein the annealing is performed at a temperature of 300 to 600 ° C. 4. 前記第１および第２のＴｉＯ２膜、ならびに前記ＺｒＯ２系膜は、Ｔｉ化合物からなるＴｉソースガスまたはＺｒ化合物からなるＺｒソースガスと、酸化剤とを供給することにより形成されることを特徴とする請求項１から請求項３のいずれか１項に記載のキャパシタの製造方法。 The first and second TiO 2 films and the ZrO 2 -based film are formed by supplying a Ti source gas composed of a Ti compound or a Zr source gas composed of a Zr compound and an oxidizing agent. The method for manufacturing a capacitor according to any one of claims 1 to 3. 前記第１および第２のＴｉＯ２膜の形成は、前記Ｔｉ化合物からなるＴｉソースガスと前記酸化剤とを交互に複数回供給することにより行われ、前記ＺｒＯ２系膜の形成は、前記Ｚｒ化合物からなるＺｒソースガスと前記酸化剤とを交互に複数回供給することにより行われることを特徴とする請求項４に記載のキャパシタの製造方法。 The first and second TiO 2 films are formed by alternately supplying a Ti source gas composed of the Ti compound and the oxidizing agent a plurality of times, and the ZrO 2 based film is formed by the Zr film. 5. The method of manufacturing a capacitor according to claim 4, wherein the method is performed by alternately supplying a Zr source gas composed of a compound and the oxidizing agent a plurality of times. 前記上部電極および前記下部電極としてＴｉＮ膜を用いることを特徴とする請求項１から請求項５のいずれか１項に記載のキャパシタの製造方法。   The method for manufacturing a capacitor according to claim 1, wherein a TiN film is used as the upper electrode and the lower electrode. 基板上に形成された下部電極層と、
前記下部電極の上に形成され、界面コントロール機能を有する第１のＴｉＯ２膜と、
前記第１のＴｉＯ２膜の上に形成され、成膜後に結晶化するためのアニールが施されたＺｒＯ２系膜と、
前記ＺｒＯ２系膜の上に形成され、容量膜として機能する第２のＴｉＯ２膜と、
前記第２のＴｉＯ２膜の上に形成された上部電極層と
を有することを特徴とするキャパシタ。 A lower electrode layer formed on the substrate;
A first TiO 2 film formed on the lower electrode and having an interface control function;
A ZrO 2 -based film formed on the first TiO 2 film and annealed for crystallization after film formation;
A second TiO 2 film formed on the ZrO 2 -based film and functioning as a capacitor film;
And a top electrode layer formed on the second TiO 2 film. 前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることを特徴とする請求項７に記載のキャパシタ。 The first TiO 2 film has a thickness of 0.2 to 1.5 nm, the ZrO 2 film has a thickness of 1 to 10 nm, and the second TiO 2 film has a thickness of 1 to 20 nm. The capacitor according to claim 7, wherein: 前記上部電極および前記下部電極は、ＴｉＮ膜からなることを特徴とする請求項７または請求項８に記載のキャパシタ。   The capacitor according to claim 7, wherein the upper electrode and the lower electrode are made of a TiN film. 基板上に形成された下部電極層上に、界面コントロール機能を有する第１のＴｉＯ２膜を形成する工程と、
前記第１のＴｉＯ２膜の上にＺｒＯ２系膜を形成する工程と、
前記ＺｒＯ２系膜を形成した後、前記ＺｒＯ２系膜のＺｒＯ２を結晶化するためのアニールを施す工程と、
前記ＺｒＯ２系膜の上に、容量膜として機能する第２のＴｉＯ２膜を形成する工程と
を有することを特徴とする誘電体膜の形成方法。 Forming a first TiO 2 film having an interface control function on the lower electrode layer formed on the substrate;
Forming a ZrO 2 -based film on the first TiO 2 film;
After forming the ZrO 2 based film, a step of annealing to crystallize the ZrO 2 of the ZrO 2 based film,
Forming a second TiO 2 film functioning as a capacitive film on the ZrO 2 -based film. 前記第１のＴｉＯ２膜の膜厚は０．２〜１．５ｎｍであり、前記ＺｒＯ２系膜の膜厚は１〜１０ｎｍであり、前記第２のＴｉＯ２膜の膜厚は１〜２０ｎｍであることを特徴とする請求項１０に記載の誘電体膜の形成方法。 The first TiO 2 film has a thickness of 0.2 to 1.5 nm, the ZrO 2 film has a thickness of 1 to 10 nm, and the second TiO 2 film has a thickness of 1 to 20 nm. The method for forming a dielectric film according to claim 10, wherein: 前記アニールは、３００〜６００℃の温度で行うことを特徴とする請求項１０または請求項１１に記載の誘電体膜の形成方法。   The method for forming a dielectric film according to claim 10 or 11, wherein the annealing is performed at a temperature of 300 to 600 ° C. 前記第１および第２のＴｉＯ２膜、ならびに前記ＺｒＯ２系膜は、Ｔｉ化合物からなるＴｉソースガスまたはＺｒ化合物からなるＺｒソースガスと、酸化剤とを供給することにより形成されることを特徴とする請求項１０から請求項１２のいずれか１項に記載の誘電体膜の形成方法。 The first and second TiO 2 films and the ZrO 2 -based film are formed by supplying a Ti source gas composed of a Ti compound or a Zr source gas composed of a Zr compound and an oxidizing agent. The method for forming a dielectric film according to any one of claims 10 to 12. 前記第１および第２のＴｉＯ２膜の形成は、前記Ｔｉ化合物からなるＴｉソースガスと前記酸化剤とを交互に複数回供給することにより行われ、前記ＺｒＯ２系膜の形成は、前記Ｚｒ化合物からなるＺｒソースガスと前記酸化剤とを交互に複数回供給することにより行われることを特徴とする請求項１３に記載の誘電体膜の形成方法。 The first and second TiO 2 films are formed by alternately supplying a Ti source gas composed of the Ti compound and the oxidizing agent a plurality of times, and the ZrO 2 based film is formed by the Zr film. 14. The method of forming a dielectric film according to claim 13, wherein the dielectric film is formed by alternately supplying a Zr source gas made of a compound and the oxidizing agent a plurality of times. 前記誘電体膜上には上部電極が形成され、前記上部電極および前記下部電極としてＴｉＮ膜を用いることを特徴とする請求項１０から請求項１４のいずれか１項に記載の誘電体膜の形成方法。   15. The dielectric film according to claim 10, wherein an upper electrode is formed on the dielectric film, and a TiN film is used as the upper electrode and the lower electrode. Method. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１０から請求項１５のいずれかに記載の誘電体膜の形成方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。   16. A storage medium that operates on a computer and stores a program for controlling a film forming apparatus, wherein the program forms the dielectric film according to claim 10 at the time of execution. A storage medium that causes a computer to control the film forming apparatus so that the method is performed.
JP2012023469A 2012-02-06 2012-02-06 Capacitor manufacturing method, capacitor, and dielectric film forming method used therefor Active JP5882075B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012023469A JP5882075B2 (en) 2012-02-06 2012-02-06 Capacitor manufacturing method, capacitor, and dielectric film forming method used therefor
KR1020130010761A KR101609182B1 (en) 2012-02-06 2013-01-31 Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor
TW102104024A TWI536453B (en) 2012-02-06 2013-02-01 Method of manufacturing capacitor, capacitor, and method of forming dielectric film for use in capacitor
US13/760,210 US8896097B2 (en) 2012-02-06 2013-02-06 Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023469A JP5882075B2 (en) 2012-02-06 2012-02-06 Capacitor manufacturing method, capacitor, and dielectric film forming method used therefor

Publications (2)

Publication Number Publication Date
JP2013161988A true JP2013161988A (en) 2013-08-19
JP5882075B2 JP5882075B2 (en) 2016-03-09

Family

ID=48902192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023469A Active JP5882075B2 (en) 2012-02-06 2012-02-06 Capacitor manufacturing method, capacitor, and dielectric film forming method used therefor

Country Status (4)

Country Link
US (1) US8896097B2 (en)
JP (1) JP5882075B2 (en)
KR (1) KR101609182B1 (en)
TW (1) TWI536453B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115769A (en) 2015-03-27 2016-10-06 도쿄엘렉트론가부시키가이샤 Film forming apparatus, film forming method, and storage medium
JP2020537328A (en) * 2017-10-13 2020-12-17 オックスフォード インストゥルメンツ エックス−レイ テクノロジー インコーポレイテッド Window members for X-ray devices
WO2022168773A1 (en) * 2021-02-08 2022-08-11 東京エレクトロン株式会社 Substrate processing method and substrate processing device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222170B2 (en) * 2012-12-20 2015-12-29 Intermolecular, Inc. Deposition of rutile films with very high dielectric constant
US9105646B2 (en) * 2012-12-31 2015-08-11 Intermolecular, Inc. Methods for reproducible flash layer deposition
DE102013109357A1 (en) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ion-sensitive layer structure for an ion-sensitive sensor and method for producing the same
JP6616070B2 (en) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド Method and apparatus for producing dielectric composite structure
JP2015188028A (en) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 Thin film formation method and thin film formation apparatus
KR102350589B1 (en) * 2015-08-24 2022-01-14 삼성전자주식회사 Method of forming thin film and method of manufacturing integrated circuit device using the same
KR102621751B1 (en) 2016-06-02 2024-01-05 삼성전자주식회사 Semiconductor device and method of manufacturing the same
TWI661076B (en) * 2016-10-06 2019-06-01 南韓商圓益Ｉｐｓ股份有限公司 Method of manufacturing composite layer
US10453913B2 (en) 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR102629425B1 (en) 2018-07-13 2024-01-26 에스케이하이닉스 주식회사 Semiconductor device and method for manufacturing the same
KR102606772B1 (en) 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 Semiconductor device and method for manufacturing the same
KR20200145871A (en) 2019-06-11 2020-12-31 삼성전자주식회사 Integrated circuit device and method of manufacturing the same
KR20210053379A (en) 2019-11-01 2021-05-12 삼성전자주식회사 Semiconductor memory device and method of fabricating the same
US11688601B2 (en) * 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250929A (en) * 1999-09-24 2001-09-14 Applied Materials Inc Integration method and apparatus for forming enhanced capacitor
WO2010082605A1 (en) * 2009-01-15 2010-07-22 東京エレクトロン株式会社 Capacitor and process for manufacturing capacitor
WO2010098121A1 (en) * 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 Method for manufacturing dielectric body, method for manufacturing semiconductor device, program, and recording medium
JP2010258413A (en) * 2009-04-01 2010-11-11 Elpida Memory Inc Method of manufacturing capacitive insulating film for capacitor
JP2011222699A (en) * 2010-04-08 2011-11-04 Elpida Memory Inc Wiring for semiconductor
JP2011258832A (en) * 2010-06-10 2011-12-22 Renesas Electronics Corp Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143272A (en) * 1998-12-18 2000-11-07 Ford Global Technologies, Inc. Sol-gel processed metal-zirconia materials
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
JP2001015739A (en) * 1999-06-30 2001-01-19 Nec Corp Gate insulated film and manufacture thereof
DE10049257B4 (en) 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Process for thin film production by means of atomic layer deposition
JP4104834B2 (en) * 2001-04-13 2008-06-18 株式会社東芝 Manufacturing method of MIS field effect transistor
KR100611707B1 (en) * 2002-05-28 2006-08-11 가부시끼가이샤 도시바 Semiconductor device and method of manufacturing the same
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP4009550B2 (en) 2003-03-27 2007-11-14 エルピーダメモリ株式会社 Method for forming metal oxide film
JP4742867B2 (en) * 2003-05-29 2011-08-10 日本電気株式会社 Semiconductor device provided with MIS field effect transistor
KR100722989B1 (en) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 Capacitor and method of manufacturing the same
JP5340545B2 (en) 2007-01-23 2013-11-13 株式会社フジクラ Pulse laser apparatus and pulse output control method thereof
EP2259305A4 (en) * 2008-03-28 2014-06-18 Renesas Electronics Corp Capacitor, semiconductor device comprising the same, method for manufacturing the capacitor, and method for manufacturing the semiconductor device
JP2009293302A (en) 2008-06-06 2009-12-17 World Garage Door:Kk Movable partition and movable partition assembly

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250929A (en) * 1999-09-24 2001-09-14 Applied Materials Inc Integration method and apparatus for forming enhanced capacitor
WO2010082605A1 (en) * 2009-01-15 2010-07-22 東京エレクトロン株式会社 Capacitor and process for manufacturing capacitor
WO2010098121A1 (en) * 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 Method for manufacturing dielectric body, method for manufacturing semiconductor device, program, and recording medium
JP2010258413A (en) * 2009-04-01 2010-11-11 Elpida Memory Inc Method of manufacturing capacitive insulating film for capacitor
JP2011222699A (en) * 2010-04-08 2011-11-04 Elpida Memory Inc Wiring for semiconductor
JP2011258832A (en) * 2010-06-10 2011-12-22 Renesas Electronics Corp Semiconductor device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115769A (en) 2015-03-27 2016-10-06 도쿄엘렉트론가부시키가이샤 Film forming apparatus, film forming method, and storage medium
US9640448B2 (en) 2015-03-27 2017-05-02 Tokyo Electron Limited Film forming method, film forming apparatus, and storage medium
JP2020537328A (en) * 2017-10-13 2020-12-17 オックスフォード インストゥルメンツ エックス−レイ テクノロジー インコーポレイテッド Window members for X-ray devices
JP7237974B2 (en) 2017-10-13 2023-03-13 オックスフォード インストゥルメンツ エックス－レイ テクノロジー インコーポレイテッド Window member for X-ray device
WO2022168773A1 (en) * 2021-02-08 2022-08-11 東京エレクトロン株式会社 Substrate processing method and substrate processing device

Also Published As

Publication number Publication date
TW201342474A (en) 2013-10-16
US8896097B2 (en) 2014-11-25
KR20130090808A (en) 2013-08-14
KR101609182B1 (en) 2016-04-05
TWI536453B (en) 2016-06-01
US20130200491A1 (en) 2013-08-08
JP5882075B2 (en) 2016-03-09

Similar Documents

Publication Publication Date Title
JP5882075B2 (en) Capacitor manufacturing method, capacitor, and dielectric film forming method used therefor
JP5661262B2 (en) Film forming method and film forming apparatus
JP5097554B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
JP5207962B2 (en) Ruthenium film formation method
US20120288625A1 (en) Gas supply apparatus, thermal treatment apparatus, gas supply method, and thermal treatment method
KR101552856B1 (en) Film formation method and film formation apparatus
JP2007281407A (en) Method for forming zirconium oxide film of tetragonal structure, and method of manufacturing capacitor provided with the film
JP5221089B2 (en) Film forming method, film forming apparatus, and storage medium
WO2012090831A1 (en) Semiconductor device production method and substrate processing device
JP5678252B2 (en) Method for forming Sr-Ti-O-based film
JP2014116517A (en) Deposition method of metal compound film, deposition device, method of manufacturing electronic component and electronic component
JP2011243620A (en) Film formation method and film formation apparatus
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP5751754B2 (en) Film formation method and storage medium
JP5675458B2 (en) Film forming method, film forming apparatus, and storage medium
JP5095230B2 (en) Method for forming SrTiO3 film and computer-readable storage medium
JP2009299101A (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20110036288A1 (en) Sr-ti-o-based film forming method and storage medium
TW202138614A (en) Substrate processing device, exhaust device, method for producing semiconductor device, and program
JP2014064039A (en) Film deposition method and film deposition device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160203

R150 Certificate of patent or registration of utility model

Ref document number: 5882075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250