CN113437050B - 电容器的制造方法 - Google Patents

电容器的制造方法 Download PDF

Info

Publication number
CN113437050B
CN113437050B CN202110693985.0A CN202110693985A CN113437050B CN 113437050 B CN113437050 B CN 113437050B CN 202110693985 A CN202110693985 A CN 202110693985A CN 113437050 B CN113437050 B CN 113437050B
Authority
CN
China
Prior art keywords
rotation speed
layer
dielectric layer
capacitor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110693985.0A
Other languages
English (en)
Other versions
CN113437050A (zh
Inventor
刘自豪
吕佐文
陈敏腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202110693985.0A priority Critical patent/CN113437050B/zh
Publication of CN113437050A publication Critical patent/CN113437050A/zh
Application granted granted Critical
Publication of CN113437050B publication Critical patent/CN113437050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种电容器的制造方法,包括在衬底上依次形成下电极、第一电容介质层及上电极,其中,第一电容介质层的形成过程通过将衬底置于一腔体内腔体内可旋转的承载台上,并采用不同的旋转速度形成第一电容介质层的底层部分、中间部分及顶层部分至相应的厚度,使第一电容介质层的各部分的致密度不同,减少漏电流,提高电容器的电容值。进一步的,本发明中形成第一电容介质层的底层部分、中间部分及顶层部分的旋转速度依次增加,使第一电容介质层中各部分的致密度自下电极依次增加,减少漏电流的同时,第一电容介质层中各部分的阶梯覆盖能力依次增强,使其在具有高纵横比的电容器结构中分布更均匀,提高电容器的性能。

Description

电容器的制造方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种电容器的制造方法。
背景技术
随着半导体技术的不断发展,对半导体集成电路中电容器的性能要求也越来越高,同时随着半导体器件的小型化,为了提高电容器的电容,现有技术中通过将电容器设置为三维电极的电容器,即通过增加电极的表面积来提高电容器的电容。例如,通过增加存储电极的高度,将电容器设置为具有高纵横比的结构。但具有高纵横比的电容器结构在后续的介质层阶梯覆盖过程中,会存在整个存储电极上的介质层分布不均的问题,并且在介质层沉积较薄的区域容易出现介质层被击穿的情况,从而造成电流泄漏影响电容器的性能。因此,如何制造具有高电容值与低漏电流的电容介质层成为制备高电容电容器的努力方向。
发明内容
本发明的目的在于提供一种电容器的制造方法,以减少漏电流,提高电容器的电容值。
为达到上述目的,本发明提供一种电容器的制造方法,包括:在衬底上依次形成下电极、第一电容介质层及上电极,所述第一电容介质层包括底层部分、中间部分及顶层部分,
其中,所述第一电容介质层的形成过程包括:
将所述衬底置于一腔体内腔体内可旋转的承载台上,以第一旋转速度在所述下电极上形成所述底层部分至第一厚度,以第二旋转速度在所述底层部分上形成所述中间部分至第二厚度,以第三旋转速度在所述中间部分上形成所述顶层部分至第三厚度。
可选的,所述第一旋转速度、所述第二旋转速度及所述第三旋转速度依次增加。
可选的,所述第一厚度、所述第二厚度及所述第三厚度不相同。
可选的,以第四旋转速度在所述第一电容介质层上形成所述第二电容介质层,及以第五旋转速度在所述第二电容介质层上形成所述第三电容介质层。
可选的,所述第一旋转速度、所述第二旋转速度、所述第三旋转速度及所述第五旋转速度均小于所述第四旋转速度,所述第五旋转速度与所述第二旋转速度相同或不同。
可选的,所述第一电容介质层的材料和所述第三电容介质层的材料相同,所述第二电容介质层的材料不同于所述第一电容介质层的材料和所述第三电容介质层的材料。
可选的,所述第二电容介质层的材料为氧化铝,所述第一电容介质层和所述第三电容介质层的材料均为氧化锆。
可选的,采用原子层沉积的方法依次形成所述第一电容介质层的底层部分、中间部分及顶层部分。
可选的,通过重复单元沉积循环来实施所述第一电容介质层的各部分的原子层沉积过程,所述单元沉积循环包括引入锆源、引入第一清洗气体、引入反应气体及引入第二清洗气体。
可选的,所述反应气体为O3,所述第一清洗气体和所述第二清洗气体均为N2或Ar。
可选的,还包括:所述第一旋转速度调整至所述第二旋转速度之前,对所述第一电容介质层的底层部分进行第一次O3处理。
可选的,还包括:所述第二旋转速度调整至所述第三旋转速度之前,对所述第一电容介质层的中间部分进行第二次O3处理。
可选的,所述第二次O3处理过程中O3的浓度大于或等于所述第一次O3处理过程中O3的浓度。
可选的,所述第一次O3处理过程中O3的浓度大于所述反应气体的浓度。
可选的,所述第一次O3处理过程中O3的浓度为所述反应气体的浓度的三倍。
可选的,所述第一次O3处理过程中所述O3的浓度为50-300g/m3,处理时间为2-5min。
综上,本发明提供的电容器的制造方法中,将所述衬底置于一腔体内腔体内可旋转的承载台上,并采用不同的旋转速度形成电容介质层的底层部分、中间部分及顶层部分至相应的厚度,使第一电容介质层中各部分的致密度不同,有效减少漏电流,提高电容器的电容值。
进一步的,本发明中形成电容介质层的底层部分、中间部分及顶层部分的旋转速度依次增加,使第一电容介质层中各部分的致密度自下电极依次增加,有效减少漏电流的同时,第一电容介质层中各部分的阶梯覆盖能力依次增强,使其在具有高纵横比的电容器结构中分布更加均匀,减少由于电容介质层沉积较薄而导致电容介质层被击穿的情况,提高电容器的性能。
另外,本发明在第一电容介质层中各部分形成过程中,在旋转速度调整之前,对第一电容介质层已形成部分进行O3处理,有效抑制电容介质层中的氧扩散至所述下电极,进一步减少漏电流。
附图说明
图1为本发明一实施例提供的电容器的制造方法的流程图;
图2为本发明一实施例提供的电容器的制造方法制造的电容器的结构示意图;
图3为本发明一实施例提供的电容器的制造过程中采用的腔体的部分结构示意图;
其中,附图标记为:
10-腔体;11-承载台;11a-凹部;12-气体供给管;
100-衬底;110-下电极;120-电容介质层;130-上电极;
121-第一电容介质层;122-第二电容介质层;123-第三电容介质层;
121a-第一电容介质层的底层部分;121b-第一电容介质层的中间部分;
121c-第一电容介质层的顶层部分。
具体实施方式
以下结合附图和具体实施例对本发明提供的电容器的制造方法作进一步详细说明。根据下面的说明和附图,本发明的优点和特征将更清楚,然而,需说明的是,本发明技术方案的构思可按照多种不同的形式实施,并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同,虽然在所有附图中都可轻易辨认出这些构件,但为了使附图的说明更为清楚,本说明书不会将所有相同构件的标号标于每一图中。
图1为本发明一本实施例提供的电容器的制造方法的流程图,图2为本发明一实施例提供的电容器的制造方法制造的电容器的结构示意图,图3为本发明一实施例提供的电容器的制造过程中采用的腔体的部分结构示意图,如图1、图2及图3所示,本实施例提供的电容器的制造方法包括:在衬底100上依次形成下电极110、第一电容介质层121及上电极130,所述第一电容介质层121包括底层部分121a、中间部分121b及顶层部分121c,
其中,所述第一电容介质层121的形成过程包括:
将所述衬底100置于一腔体内腔体10内可旋转的承载台11上,以第一旋转速度R1在所述下电极110上形成所述底层部分121a至第一厚度,以第二旋转速度R2在所述底层部分121a上形成所述中间部分121b至第二厚度,以第三旋转速度R3在所述中间部分上121b形成所述顶层部分121c至第三厚度。
具体的,首先,在提供的衬底100上形成下电极110。所述下电极110例如为或包括氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)或类似物,优选的,所述下电极110可采用氮化钛(TiN)制成,例如可以通过溅射或沉积工艺形成所述下电极110。作为为电容器的下电极(B-TiN)材料,氮化钛材料具有一定的导电性和连接性,在为所述电容介质层120提供生长载体的同时,也能够良好地连接所述电容介质层120与其他金属层。
接着,在所述下电极110上形成电容介质层120。所述电容器介质层120可例如为或包括高介电常数(κ)介电材料,例如氧化铝(AlxOy)、氧化锆(ZrOx)或类似物。如实施例中所使用,高κ介电材料是具有大于3.9的介电常数的介电材料。本实施例中,所述电容介质层120包括依次形成在所述下电极110上的第一电容介质层121、第二电容介质层122及第三电容介质层123。示例性的,第一电容介质层121的材料为氧化锆(ZrO2),所述第二电容介质层12的材料为氧化铝(ALO),所述第三电容介质层123的材料为氧化锆(ZrO2),通过堆叠方式(ZrO2/ALO/ZrO2,ZAZ)所形成的复合电容介质层结构可以兼具高介电常数和低漏电的优点。
本实施例中,所述第一电容介质层121包括底层部分121a、中间部分121b及顶层部分121c。所述第一电容介质层121的形成过程包括:将所述衬底100置于一腔体内腔体10内可旋转的承载台11上,以第一旋转速度R1在所述下电极110上形成所述底层部分121a至第一厚度,以第二旋转速度R2在所述底层部分121a上形成所述中间部分121b至第二厚度,以第三旋转速度R3在所述中间部分上121b形成所述顶层部分121c至第三厚度。其中,所述第一旋转速度R1、所述第二旋转速度R2及所述第三旋转速度R3依次增加。所述第一旋转速度R1、所述第二旋转速度R2及所述第三旋转速度R3是指腔体10中承载衬底100的承载台11的旋转速度,所述腔体10中可旋转的承载台11包括多个凹部11a,所述凹部11a可单独或多个同步承载衬底完成相应的工艺操作。示例性的,如图3所示,所述承载台11中包括5个凹部11a,控制所述承载台11的旋转转速,凹部11a承载衬底100依次在所述衬底100形成第一电容介质层121的底层部分121a、中间部分121b及顶层部分121c。
上述第一电容介质层121各部分的形成均在一腔体中进行,可以采用原子层沉积工艺依次形成第一电容介质层121的底层部分121a、中间部分121b及顶层部分121c。具体来说,以第一旋转速度R1(1rpm)在所述下电极110上形成的氧化锆层,当形成的氧化锆层的厚度达到第一厚度(例如为)后,即形成所述第一电容介质层121的底层部分121a,所述第一电容介质层120的底层部分121a通过重复单元沉积循环来实施原子层沉积过程,直到得到预期的第一厚度,所述单元沉积循环包括依次引入锆源气、引入第一清洗气体、引入反应气体及引入第二清洗气体。所述锆源选自ZrC14、Zr(N(CH3)C2H5)4、Zr(O-tBu)4、Zr(N(CH3)2)4、Zr(N(C2H5)(CH3))4、Zr(N(C2H5)2)4、Zr(TMHD)4、Zr(OiC3H7)3(TMTD)或Zr(OrBu)4。引入第一清洗气体,即引入氮气(N2)或氩气(Ar),将锆源未被吸附的部分从反应腔室中清洗出去;引入反应气体,反应气体包括选自臭氧(O3)、氧(O2)等离子体和水(H2O)的一种,反应气体流入反应腔室中并与所吸附的锆源反应,从而沉积第一电容介质层120的底层部分121a。引入第二清洗气体,引入氮气(N2)或氩气(Ar),将反应气体未反应的部分及副产物从反应腔室中清洗出去。上述原子层沉积中重复单元沉积循环中的一个单元沉积循环(cycle)对应承载衬底100的承载台11旋转1转,例如承载所述衬底100的承载台11旋转15转,每转60s,形成所述第一电容介质层121的底层部分121a/>的工艺时间为900s;
接着,以第二旋转速度R2(1.5rpm)在所述第一电容介质层121的底层部分121a上形成的第二厚度(例如为)的氧化锆层,即所述第一电容介质层121的中间部分121b,例如承载所述衬底100的承载台11旋转17转,每转40s,形成所述第一电容介质层121的中间部分121b/>的工艺时间为680s;接着,以第三旋转速度R3(2rpm)在所述第一电容介质层121的中间部分121b上形成的第三厚度(例如为/>)的氧化锆层,即所述第一电容介质层121的顶层部分121c,例如承载所述衬底100的承载台11旋转18转,每转30s,形成所述第一电容介质层121的顶层部分121c/>的工艺时间为540s。第一电容介质层121的中间部分121b和顶层部分121c同底层部分121a一样通过重复单元沉积循环实现。
本实施例采用三个不同的旋转速度依次形成第一电容介质层121(底部氧化锆层,b-ZrO2)的底层部分121a、中间部分121b及顶层部分121c,即针对第一电容介质层121的不同部分采用不同的旋转转速形成。对于靠近所述下电极110的底层部分121a采用较低的第一旋转速度R1,形成的氧化锆层结构致密高,减少氧缺陷,提高电容器的电容值(Cs),减少漏电;所述第一电容介质层的中间部分121b采用中间转速第二旋转速度R2,形成的氧化锆层具有较好的阶梯覆盖(step coverage)能力,且形成的氧化锆层的致密度不同于底层部分121a氧化锆层的致密度,两个不同致密度的氧化锆层之间的界面可有效减少漏电;对于远离所述下电极110的顶层部分121a采用较高的第三旋转速度R3,形成的顶层部分121a的氧化锆层结构的致密度,不同于采用第一旋转速度R1形成的底层部分121a及采用第二旋转速度R2形成的中间部分121b,不利于形成漏电流,进一步改善漏电现象,且高转速形成的顶层部分121a的氧化锆层结构具有很好阶梯覆盖能力,使具有高纵横比的电容器结构的电容介质层分布均匀,减少电容介质层沉积较薄的区域,进而减少或避免出现电容介质层沉积较薄的区域被击穿的情况,提高电容器的性能。
需要说明的是,本实施例中,所述第一旋转速度R1为1rpm,所述第二旋转速度R2为1.5rpm,所述第三旋转速度R3为2rpm,所述第一电容介质层121的底层部分121a、中间部分121b及顶层部分121c的厚度均相同,在本发明其他实施例中,所述第一旋转速度R1、所述第二旋转速度R2及所述第三旋转速度R3也可以采用其他数值,优选的,所述第一旋转速度R1、所述第二旋转速度R2及所述第三旋转速度R3保持依次递增,所述第一电容介质层121的底层部分121a、中间部分121b及顶层部分121c的厚度也可以为其他数值,另外,所述第一电容介质层121的底层部分121a、中间部分121b及顶层部分121c的厚度也可以不同,例如所述第一电容介质层121的底层部分121a、中间部分121b及顶层部分121c中的厚度均大于或等于
进一步的,本实施例提供的电容器的制造方法还包括:以第一旋转速度R1形成所述底层部分121a之后,以第二旋转速度R2形成所述中间部分121b之前,对所述第一电容介质层120的底层部分121a进行第一次O3处理(O3 purge)。如图1所示,在承载所述衬底100的承载台11的旋转速度由所述第一旋转速度R1调整至所述第二旋转速度R2之前对所述第一电容介质层120的底层部分121a进行第一次O3处理,即当所述底层部分121a预期的第一厚度后,最后单元沉积循环引入第二清洗气体(氮气或氩气),将反应气体未反应的部分及副产物从反应腔室中清洗出去后,引入O3,对所述第一电容介质层120的底层部分121a进行第一次O3处理。当沉积所述底层部分121a的反应气体为O3时,第一次O3处理中O3的浓度大于作为反应气体的O3浓度,优选的,第一次O3处理中O3的浓度为作为反应气体的O3浓度的三倍。采用O3处理有效抑制第一电容介质层120中氧扩散至所述下电极110(B-TIN),改善漏电流。如图3所示,可以通过腔体10的气体供给管12向腔体10内输送O3气体,对所述底层部分121a进行第一次O3处理过程中,所述O3的浓度为50-300g/m3,第一次O3的处理时间为2-5min,例如,所述O3的浓度为100g/m3、150g/m3或200g/m3,处理时间为2min、3min或4min。
相应的,本实施例提供的电容器的制造方法还包括:以第二旋转速度R2在形成所述中间部分110b之后,以第三旋转速度R3形成所述顶层部分110c之前,对所述第一电容介质层120的中间部分121b进行第二次O3处理。如图1所示,在承载所述衬底100的承载台11的旋转速度由第二旋转速度R2调整至第三旋转速度R3之前对所述衬底100进行第二次O3处理。由于第二次O3处理更远离所述下电极110(B-TIN),所以可以增加第二次O3处理过程中O3的浓度,即对所述第一电容介质层120的中间部分121b进行的第二次O3处理过程的O3的浓度大于或等于对所述第一电容介质层120的底层部分121a进行的第一次O3处理过程的O3的浓度。例如,对所述第一电容介质层120的中间部分121b进行的第二次O3处理过程的O3的浓度为120g/m3、160g/m3或240g/m3,处理时间为2min、3min或4min。
接着,在所述第一电容介质层121上依次形成第二电容介质层122及第三电容介质层123。所述第一电容介质层121的材料和所述第三电容介质层123的材料相同,所述第二电容介质层122的材料不同于所述第一电容介质层121的材料和所述第三电容介质层123的材料。例如,所述第二电容介质层122的为氧化铝层(ALO),所述第三电容介质层123为氧化锆层(ZrO2),可以采用原子层沉积工艺形成所述第二电容介质层122及所述第三电容介质层123。具体的,第二电容介质层122地单元沉积循环包括:引入铝源、引入第一清洗气体、引入反应气体及引入第二清洗气体。重复单元沉积循环来实施氧化铝层的原子层沉积过程,直到得到预期的厚度。其中,所述铝源选自A1(CH3)3、A1(C2H5)3或其他含A1的有机金属化合物,所述第一清洗气体和第二清洗气体均为氮气(N2)或氩气(Ar),所述反应气体包括选自臭氧(O3)、氧(O2)等离子体和水(H2O)的一种。具体沉积步骤与上述第一电容介质层121中氧化锆的沉积步骤相同。接着,采用原子层沉积工艺在所述第二电容介质层122上形成所述第三电容介质层123,第三电容介质层123的形成方法具体可参考第一电容介质层121各部分的形成方法。
其中,可以以第四旋转速度R4在所述第一电容介质层121上形成所述第二电容介质层122,以第五旋转速度R5在所述第二电容介质层122上形成所述第三电容介质层123。优选的,所述第五旋转速度R5与所述第二旋转速度R2相同。在本发明其他实施例中,形成所述第三电容介质层123的旋转速度也可以与所述第二旋转速度R2不同。所述第四旋转速度R4大于所述第一旋转速度R1、所述第二旋转速度R2、所述第三旋转速度R3及所述第五旋转速度R5,即形成第二电容介质层(氧化铝层)的旋转速度,远大于形成第一、第三电容介质层(氧化锆)的旋转速度。示例性的,当所述第一旋转速度R1为1rpm,所述第二旋转速度R2为1.5rpm,所述第三旋转速度R3为2rpm时,所述第四旋转速度R4为1rpm。
接着,在所述第三电容介质层123上形成上电极130。作为电容器的上电极(T-TiN),所述上电极130的材料与所述下电极110的材料相同,例如均为氮化钛(TiN)。
综上所述,本发明提供一种电容器的制造方法,包括在衬底上依次形成下电极、第一电容介质层及上电极,其中,所述第一电容介质层的形成过程包括:将所述衬底置于一腔体内腔体内可旋转的承载台上,以第一旋转速度在所述下电极上形成所述底层部分至第一厚度,以第二旋转速度在所述底层部分上形成所述中间部分至第二厚度,以第三旋转速度在所述中间部分上形成所述顶层部分至第三厚度。本发明采用不同的旋转速度形成电容介质层的底层部分、中间部分及顶层部分至相应的厚度,使第一电容介质层中各部分的致密度不同,有效减少漏电流,提高电容器的电容值。
进一步的,本发明中第一旋转速度、第二旋转速度及第三旋转速度依次增加,第一电容介质层中各部分的致密度自下电极依次增加,有效减少漏电流的同时,第一电容介质层中各部分的阶梯覆盖能力依次增强,使其在具有高纵横比的电容器结构中分布更加均匀,减少由于电容介质层沉积较薄而导致电容介质层被击穿的情况,提高电容器的性能。
另外,本发明在第一电容介质层中各部分形成过程中,在旋转速度调整之前,对第一电容介质层已形成部分进行O3处理,有效抑制电容介质层中的氧扩散至所述下电极,进一步减少漏电流。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (16)

1.一种电容器的制造方法,其特征在于,包括:在衬底上依次形成下电极、第一电容介质层及上电极,所述第一电容介质层包括底层部分、中间部分及顶层部分,
其中,所述第一电容介质层的形成过程包括:
将所述衬底置于一腔体内可旋转的承载台上,以第一旋转速度在所述下电极上形成所述底层部分至第一厚度,以第二旋转速度在所述底层部分上形成所述中间部分至第二厚度,以第三旋转速度在所述中间部分上形成所述顶层部分至第三厚度,所述第一旋转速度、所述第二旋转速度及所述第三旋转速度均不同,以使所述底层部分、所述中间部分及所述顶层部分的致密度和阶梯覆盖能力不同。
2.根据权利要求1所述的电容器的制造方法,其特征在于,所述第一旋转速度、所述第二旋转速度及所述第三旋转速度依次增加。
3.根据权利要求1所述的电容器的制造方法,其特征在于,所述第一厚度、所述第二厚度及所述第三厚度不相同。
4.根据权利要求1所述的电容器的制造方法,其特征在于,还包括以第四旋转速度在所述第一电容介质层上形成第二电容介质层,及以第五旋转速度在所述第二电容介质层上形成第三电容介质层。
5.根据权利要求4所述的电容器的制造方法,其特征在于,所述第一旋转速度、所述第二旋转速度、所述第三旋转速度及所述第五旋转速度均小于所述第四旋转速度,所述第五旋转速度与所述第二旋转速度相同或不同。
6.根据权利要求4所述的电容器的制造方法,其特征在于,所述第一电容介质层的材料和所述第三电容介质层的材料相同,所述第二电容介质层的材料不同于所述第一电容介质层的材料和所述第三电容介质层的材料。
7.根据权利要求6所述的电容器的制造方法,其特征在于,所述第二电容介质层的材料为氧化铝,所述第一电容介质层和所述第三电容介质层的材料均为氧化锆。
8.根据权利要求7所述的电容器的制造方法,其特征在于,采用原子层沉积的方法依次形成所述第一电容介质层的底层部分、中间部分及顶层部分。
9.根据权利要求8所述的电容器的制造方法,其特征在于,通过重复单元沉积循环来实施所述第一电容介质层的各部分的原子层沉积过程,所述单元沉积循环包括引入锆源、引入第一清洗气体、引入反应气体及引入第二清洗气体。
10.根据权利要求9所述的电容器的制造方法,其特征在于,所述反应气体为O3,所述第一清洗气体和所述第二清洗气体均为N2或Ar。
11.根据权利要求10所述的电容器的制造方法,其特征在于,还包括:所述第一旋转速度调整至所述第二旋转速度之前,对所述第一电容介质层的底层部分进行第一次O3处理。
12.根据权利要求11所述的电容器的制造方法,其特征在于,还包括:所述第二旋转速度调整至所述第三旋转速度之前,对所述第一电容介质层的中间部分进行第二次O3处理。
13.根据权利要求12所述的电容器的制造方法,其特征在于,所述第二次O3处理过程中O3的浓度大于或等于所述第一次O3处理过程中O3的浓度。
14.根据权利要求13所述的电容器的制造方法,其特征在于,所述第一次O3处理过程中O3的浓度大于所述反应气体的浓度。
15.根据权利要求14所述的电容器的制造方法,其特征在于,所述第一次O3处理过程中O3的浓度为所述反应气体的浓度的三倍。
16.根据权利要求15所述的电容器的制造方法,其特征在于,所述第一次O3处理过程中所述O3的浓度为50-300g/m3,处理时间为2-5min。
CN202110693985.0A 2021-06-22 2021-06-22 电容器的制造方法 Active CN113437050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110693985.0A CN113437050B (zh) 2021-06-22 2021-06-22 电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110693985.0A CN113437050B (zh) 2021-06-22 2021-06-22 电容器的制造方法

Publications (2)

Publication Number Publication Date
CN113437050A CN113437050A (zh) 2021-09-24
CN113437050B true CN113437050B (zh) 2023-07-18

Family

ID=77757111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110693985.0A Active CN113437050B (zh) 2021-06-22 2021-06-22 电容器的制造方法

Country Status (1)

Country Link
CN (1) CN113437050B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
KR20200025972A (ko) * 2018-08-29 2020-03-10 삼성전기주식회사 적층형 커패시터
CN111211092A (zh) * 2018-11-22 2020-05-29 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN111261775A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 电容器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881730B1 (ko) * 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR20090108747A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 가변적 원자층 적층 온도를 이용한 반도체 및 그 제조 방법
US10145006B2 (en) * 2014-01-20 2018-12-04 United Technologies Corporation Physical vapor deposition using rotational speed selected with respect to deposition rate
US20170372839A1 (en) * 2014-12-08 2017-12-28 Eestor, Inc. Capacitor and method of making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
KR20200025972A (ko) * 2018-08-29 2020-03-10 삼성전기주식회사 적층형 커패시터
CN111211092A (zh) * 2018-11-22 2020-05-29 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN111261775A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 电容器及其制造方法

Also Published As

Publication number Publication date
CN113437050A (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US8256077B2 (en) Method for forming a capacitor dielectric having tetragonal phase
JP5079183B2 (ja) テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
KR101379015B1 (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
JP3670628B2 (ja) 成膜方法、成膜装置、および半導体装置の製造方法
US7741173B2 (en) Method for forming a metal oxide film
JP5587716B2 (ja) 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US20070148350A1 (en) Enhanced thin film deposition
US20130166057A1 (en) Methods for forming small-scale capacitor structures
KR20090039083A (ko) 루테늄 막 형성 방법
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
US7049232B2 (en) Methods for forming ruthenium films with β-diketone containing ruthenium complexes and method for manufacturing metal-insulator-metal capacitor using the same
US20040087081A1 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
CN113437050B (zh) 电容器的制造方法
KR20140115968A (ko) 루테늄막의 형성 방법 및 기억 매체
US20090317982A1 (en) Atomic layer deposition apparatus and method for preparing metal oxide layer
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
TWI783177B (zh) 包含含鎳膜之半導體結構及其形成方法
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
KR100528799B1 (ko) 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR20030063643A (ko) 탄탈륨 질화막을 유전체막으로 하는 반도체소자의캐패시터 제조방법
US20030215994A1 (en) Method for forming ruthenium film of a semiconductor device
KR20050067577A (ko) 혼합유전막의 제조 방법
KR20100040020A (ko) 귀금속류 박막의 형성 방법 및 그를 이용한 캐패시터 제조 방법
KR20100026213A (ko) 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant