CN111261774A - 电容器及其制造方法、半导体器件 - Google Patents
电容器及其制造方法、半导体器件 Download PDFInfo
- Publication number
- CN111261774A CN111261774A CN201811458504.2A CN201811458504A CN111261774A CN 111261774 A CN111261774 A CN 111261774A CN 201811458504 A CN201811458504 A CN 201811458504A CN 111261774 A CN111261774 A CN 111261774A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- dielectric layer
- crystal phase
- layer
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Abstract
本发明提供一种电容器及其制造方法、半导体器件中，所述电容器包括下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极。相比具有单一第一晶相的电容介质层，本发明提供的电容器的电容介质层的材料的晶相结构包括第一晶相及比第一晶相具有更高介电常数的第二晶相，使电容介质层整体介电常数增大，进而提升了电容器的电容量。进一步的，本发明提供一种电容器的制作方法，在下电极上形成电容介质层后，通过对所述电容介质层进行退火处理，以促使所述电容介质层中电介质晶相转换，进而增大电容介质层的介电常数，提升电容器的容量。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电容器及其制造方法、半导体器件。
背景技术
随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，同时随着器件尺寸的不断缩减，在越来越小的集成电路中，如何制备出电容值足够大且可靠性高的电容器已成为一个重要的课题。
通常，电容器包括一上电极、一电容介质层和一下电极，所述电容介质层设置在上电极和下电极之间。根据电容器的结构可知，电容值与电极表面积和电容介质层的介电常数成正比，而与电容间隔、也就是电容介质层的厚度成反比。扩大电极表面积、使用具有高介电常数(HIGH-K)的电容介质层或减小电容介质层的厚度，可以增大电容器的电容值。然而，由于减小电容介质层的厚度的方式受到限制，若直接增加电容器的表面积，则势必会导致整个电容器尺寸的增加，而这对电容器尺寸的缩减是极为不利的。因此，开发具有高介电常数(HIGH-K)的电容介质层成为制备高电容电容器的努力方向。
发明内容
本发明的主要目的在于提供一种集成电路电容器及其制造方法、半导体器件，获取具有高介电常数的电容介质层，提升电容值，优化电容介质电容特性。
为实现上述目的，本发明提供一种电容器，包括：
下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极；所述电容介质层的材料包括第一晶相和第二晶相两种晶相结构，所述第二晶相的介电常数高于所述第一晶相的介电常数。
可选的，所述第一晶相的结晶温度低于所述第二晶相的结晶温度，且所述第一晶相在一定温度下可转化为所述第二晶相。
可选的，所述电容介质层的材料包括二氧化锆或二氧化铪。
可选的，所述第一晶相是单斜晶相，所述第二晶相是四方晶相。
可选的，所述电容介质层厚度介于4nm～9nm之间。
相应的，本发明还提供一种电容器的制作方法，包括：
形成下电极；
在所述下电极上形成电容介质层，所述电容介质层的材料的晶相结构为第一晶相；
对所述电容介质层进行退火处理，以促使至少部分电容介质层的材料的晶相结构由第一晶相转化为介电常数高于所述第一晶相的第二晶相，同时所述电容介质层的介电常数也随之增大；
在所述电容介质层上形成上电极。
可选的，所述第一晶相的结晶温度低于所述第二晶相的结晶温度，且所述第一晶相在一定温度下转化为所述第二晶相。
可选的，所述电容介质层的材料包括二氧化锆或二氧化铪。
可选的，所述第一晶相是单斜晶态结构，所述第二晶相是四方晶态结构。
可选的，所述退火温度为360℃～440℃，退火时间为5～30分钟；
可选的，所述退火在NH3或N2气体气氛中进行。
可选的，在真空腔室或炉管中进行退火处理。
可选的，形成所述电容介质层的方法包括低压化学气相沉积法或原子层沉积法；制程压力介于0.1torr～2torr之间；制程温度介于260℃～350℃之间。
可选的，所述电容介质层厚度介于4nm～9nm之间。
相应的，本发明还提供一种半导体器件，包括：
一基底，以及位于所述基底上的电容器；
所述电容器包括下电极、位于所述上电极上的电容介质层以及位于所述电容介质层上的上电极，其中，所述电容介质层的材料包括第一晶相和第二晶相两种晶相结构，所述第二晶相的介电常数高于所述第一晶相的介电常数。
可选的，所述下电极具有筒状结构，所述电容介质层和上电极依次形成于所述下电极的内外表面。
可选的，所述电容器还包括支撑结构，所述支撑结构连接所述下电极筒状结构的外壁。
可选的，所述电容器还包括多晶硅层、钨层以及氧化硅层，所述多晶硅层形成于所述上电极上并填充所述上电极之间的间隙，所述钨层与所述氧化硅层依次位于所述多晶硅层上。
可选的，其特征在于，所述半导体器件应用于动态随机存储器。
综上所述，本发明提供的一种电容器包括下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极，相比具有单一第一晶相的电容介质层，本发明提供的电容器的电容介质层材料的晶相结构包括第一晶相及比第一晶相具有更高介电常数的第二晶相，使电容介质层整体介电常数增大，进而提升了电容器的电容量。
进一步的，本发明提供一种电容器的制作方法，在下电极上形成电容介质层后，通过对所述电容介质层进行退火处理，以促使所述电容介质层中晶相结构的转换，进而增大电容介质层的介电常数，提升电容器的容量。
附图说明
图1为本发明一实施例所提供的电容器的结构示意图；
图2为本发明一实施例所提供的电容器的制造方法的流程图。
图3a至图3d为本发明一实施例所提供的电容器的制造方法的各步骤结构剖面图。
其中，附图标记如下：
100-基板；110-下电极；111-顶层支撑层；112-中间支撑层；113-隔离层；120-电容介质层；130上电极；140-下电极；150-多晶硅层；170-钨层；180-氧化硅层。
具体实施方式
在集成电路电容器中，随着尺寸微缩，高介电常数(HIGH-K)材料取代传统的电容介质层SiO2，不仅可以维持足够的的驱动电流，且可以在保持相同等效氧化层厚度(Equivalent Oxide Thickness，EOT)的情况下增加氧化层的实际物理厚度，有效抑制量子隧穿效应。
常见的高介电常数材料如氧化锆(ZrO2)/氧化铪(HfO2)在较低温的制程温度时易形成稳定的单斜晶相(Monoclinic)结构，随着制程温度的增加会高温相变化而成四方晶相(Tetragonal)结构，其介电常数相较于单斜晶相也比较高。也就是说构成电容介质层的氧化锆(ZrO2)/氧化铪(HfO2)等高介电常数材料在低温下晶相转换慢，介电常数K较低，对电容量提升不足。
为解决上述问题，本发明提供一种电容器即电容器的制作方法，在下电极上形成电容介质层后，对电容介质层进行退火处理，提高电容介质层中电介质的晶相转换能力，提高介电常数，提升电容量。同时，对电容介质层进行退火处理可以减弱电容介质层内氮、碳等杂质的对电容器性能的影响。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2为本发明实施例一种的电容器阵列的形成方法的流程示意图，如图2所示，本发明所提供的电容器阵列的形成方法包括：
S01：形成下电极；
S02：在所述下电极上形成电容介质层，所述电容介质层的材料的晶相结构为第一晶相；
S03：对所述电容介质层进行退火处理，以促至少部分电容介质层的材料的晶相结构由第一晶相转化为介电常数高于所述第一晶相的第二晶相，同时所述电容介质层的介电常数也随之增大；
S04：在所述电容介质层上形成上电极。
图1为本发明一实施例所提供的电容器的结构示意图，结合如图1，所述电容器的制造方法包括：首先，执行步骤S01，形成下电极110。例如，可以通过溅射或沉积工艺形成所述下电极。进一步的，所述下电极可以为多晶硅电极，也可以为金属电极。当下电极为金属电极时，例如可以采用氮化钛(TiN)形成。优选的，所述下电极的材质为氮化钛。
接着，执行步骤S02，在所述下电极上形成电容介质层120。所述电容介质层材料的结构包括第一晶相和第二晶相，所述第二晶相的介电常数高于所述第一晶相的介电常数，且所述第一晶相在一定温度下可以转化为所述第二晶相。
所述电容介质层120一般采用高介电常数(HIGH-K)材料，本文中使用的术语高介电常数材料一般而言表示绝缘体的介电常数大于约4.0，更具体地，大于约7.0。高介电常数材料更具体实例可包括但不限于：氧化铪(HfO2)、正硅酸铪(HfSiO4)、二氧化锆(ZrO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化镧(La2O3)、钛酸锶(SrTiO3)、铝酸镧(LaAlO3)、氧化铈(CeO2)、氧化钇(Y2O3)及其组合。作为优选本发明实施例所述电容介质层120为氧化锆(ZrO2)或氧化铪(HfO2)。
所述电容介质层120由金属氧化物膜制成，可以采用低压化学气相沉积法或原子层沉积法形成所述电容介质层，采用的反应气体包括但不限于：锆、硅、铝、铌、铪、钛或锗。在反应腔室中，制程压力介于0.1torr～2torr之间；制程温度介于200℃～400℃之间，优选为260℃～350℃。所述电容介质层120厚度介于4nm～16nm之间，作为优选，本实施例中所述电容介质层120厚度介于4nm～9nm之间，例如，5nm，6nm，7nm等。
氧化锆(ZrO2)/氧化铪(HfO2)在较低温的制程温度时易形成稳定的单斜晶相(Monoclinic)结构，随着制程温度的增加会高温相变化而成四方晶相(Tetragonal)结构，其介电常数相较于单斜晶相也比较高，例如四方相的氧化锆层的介电常数几乎是立方相的两倍，具体地，立方相的氧化锆层的介电常数为约23，但是四方相的则具有约40的介电常数。然而，在电容介质层沉积过程中，沉积温度较低(260℃～350℃)，相应的，所述电容介质层中主要以较稳定的单斜晶相为主，介电常数较低，对电容量提升不足。因此，本发明实施例在所述电容介质层形成之后进行高温退火处理，促使所述电容介质层中氧化锆(ZrO2)或氧化铪(HfO2)的晶相转换，即促使单斜晶相转化为四方晶相，增大所述电容介质层的介电常数。
具体的，执行步骤S03，将形成有电容介质层的上述结构在真空腔室或炉管中进行退火处理，退火温度为340℃～480℃，例如360℃，400℃，420℃等，作为优选，本实施例中退火温度为360℃～440℃，例如380℃，410℃，430℃等；退火时间为5～30分钟，例如10分钟，18分钟，24分钟等。优选的，上述退火在NH3或N2气体气氛中进行，含氮的气体气氛有助于在电容介质层表面诱导形成M-O-N结构，例如在氧化锆表面形成Zr-O-N键，使结晶温度提高，并且可以阻止残余杂质(N、C)从下极板或上极板扩散至电容介质层中，提升电容介质层的电容值，减小漏电流。
最后，执行步骤S04，在所述电容介质层120上形成上电极130。所述上电极130的形成方法以及材质均可以与下电极110相同，当然，其形成方法以及材质也可以与所述下电极不同，本发明对此不做限定。
在本实施例所提供的电容器的制造方法中，在下电极上形成电容介质层后，通过对所述电容介质层进行退火处理，以促使所述电容介质层中电介质晶相转换，进而增大电容介质层的介电常数，提升电容器的容量。
以上实施例主要用于详细说明所述电容介质层120的结构，其所述电容器可以具有不同的结构，以下以堆叠式双面柱状型电容(Double side container)为例对所述电容器的制造方法进行说明。
图3a至图3d为本发明一实施例所提供的电容器的制造方法的各步骤结构剖面图。
如图3a所示，首先，在提供的基底100上形成下电极110，所述下电极110呈多个筒状结构，在所述筒状结构的周围形成有支撑结构，所述支撑结构连接所述下电极110筒状结构的外壁，所述支撑结构包括顶层支撑层111和中间支撑层112，所述顶层支撑层111位于所述下电极110的多个筒状结构的外围顶部，所述中间支撑层112位于所述下电极110的多个筒状结构的中间部位。可以理解的是，本实施例中仅形成有一层中间支撑层112，在其他实施例中，可以形成两层或更多层的中间支撑层。
所述支撑结构与所述下电极的形成方法与现有技术相同，在此不进行赘述。
所述基底100上还形成有隔离层，用于隔离基底100内存储晶体管和上方的电容器件。在所述基底100中还形成有多个节点接触101，所述节点接触101与所形成的电容器的下电极电性连接。当然，所述基底100中还可以形成隔离结构等其他的器件结构，本发明对此不做限定。
如图3b所示，接着，形成电容介质层120，所述电容介质层120位于所述下电极110的内外表面以及所述支撑结构暴露出的表面，所述电容介质层120覆盖所述下电极110的筒状结构的位于筒内部的内表面和位于筒外部的外表面，以充分利用下电极的两个相对表面，构成具有较大电极表面积的电容器。
本实施例中，所述电容介质层120的结构以及形成方法可以参照上述实施例所述，即包括对所述电容介质层120进行退火处理。
如图3c所示，形成上电极130于所述电容介质层120的内表面与外表面。所述上电极130在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层120以及所述下电极110构成电容。
接着，请参考图3d所示，在所述上电极130表面形成一多晶硅层140，所述多晶硅层140覆盖所述上电极130，并填充所述上电极130之间的间隙，即所述多晶硅层140填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。然后，在所述多晶硅层140上依次形成钨层150与氧化硅层160，从而形成电容器。
相应的，本发明还提供一种电容器，采用如上所述的电容器的制造方法制造而成。所述电容器包括下电极110、位于所述下电极110上的电容介质层120以及位于所述电容介质层120上的上电极130；所述电容介质层120的材料包括第一晶相和第二晶相两种晶相结构，所述第二晶相的介电常数高于所述第一晶相的介电常数。
具体的，所述下电极110可以为多晶硅电极，也可以为金属电极。当下电极110为金属电极时，例如可以采用氮化钛(TiN)形成。优选的，所述下电极110的材质为氮化钛。
所述电容介质层120一般采用高介电常数(HIGH-K)材料，作为优选本发明实施例所述电容介质层为氧化锆(ZrO2)或氧化铪(HfO2)。氧化锆(ZrO2)或氧化铪(HfO2)在较低温的制程温度时易形成稳定的单斜晶相(Monoclinic)结构，随着制程温度的增加会高温相变化而成四方晶相(Tetragonal)结构，其介电常数相较于单斜晶相也比较高。即本实施例中所述电容介质层至少包括单斜晶相(Monoclinic)和四方晶相(Tetragonal)两种晶相的氧化锆(ZrO2)或氧化铪(HfO2)，介电常数相对于单一晶相(单斜晶相)明显提高，提高了电容器的电容量。
进一步的，请参考图3d所示，以堆叠式双面柱状型电容(Double side container)为例，本发明实施例所提供的电容器包括：基底100，位于基底100上的下电极110、电容介质层120以及上电极130。其中，所述下电极110呈多个筒状结构，与位于所述基底100内的多个节点接触101电性连接，在所述筒状结构的周围形成有支撑结构。本实施例中，所述支撑结构包含顶层支撑层111和中间支撑层112，所述顶层支撑层111位于所述下电极110的多个筒状结构的外围顶部，所述中间支撑层112位于所述下电极110的多个筒状结构的中间部位。所述基底100上还形成有隔离层113，用于隔离基底100内存储晶体管和上方的电容器件。
所述电容介质层120位于所述下电极120的内外表面以及所述支撑结构暴露出的表面，所述电容介质层120覆盖所述下电极110的筒状结构的位于筒内部的内表面和位于筒外部的外表面，以充分利用下电极110的两个相对表面，构成具有较大电极表面积的集成电路电容器。所述电容介质层120的结构以及形成方法可以参照上述实施例所述，即包括对所述电容介质层120进行退火处理。
所述上电极130位于所述电容介质层120的内表面与外表面。所述上电极130在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层130以及所述下电极130构成电容。
所述电容器还包括多晶硅层140、钨层150以及氧化硅层160。具体的，所述多晶硅层140覆盖所述上电极130，并填充所述上电极130之间的间隙，即所述多晶硅层140填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。所述钨层150覆盖所述多晶硅层140，所述氧化硅层160覆盖所述钨层150，形成如图3d所示的电容器。
相应的，本发明还提供一种半导体器件，包含如上所述的电容器。具体的，所述半导体器件包括：
一基板100，以及位于所述基板100上的电容器；
所述电容器包括下电极110、位于所述下电极110上的电容介质120层以及位于所述电容介质层120上的上电极130，其中，所述电容介质层120至少包括第一晶相和第二晶相两种晶相，所述第二晶相的介电常数高于所述第一晶相的介电常数。
可选的，所述下电极110具有筒状结构，所述电容介质层120和上电极130依次形成于所述下电极110的内外表面。
可选的，所述电容器还包括支撑结构，所述支撑结构连接所述下电极110筒状结构的外壁。
可选的，所述电容器还包括多晶硅层140、钨层150以及氧化硅层160，所述多晶硅层140形成于所述上电极130上并填充所述上电极130之间的间隙，所述钨层150与所述氧化硅层160依次位于所述多晶硅层140上。优选的，所述半导体器件应用于动态随机存储器。
综上所述，本发明提供的电容器及其制造方法、半导体器件中，所述电容器包括下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极，相比具有单一第一晶相的电容介质层，本发明提供的电容器的电容介质层的材料包括第一晶相和比第一晶相具有更高介电常数的第二晶相两种晶相结构，使电容介质层整体介电常数增大，进而提升了电容器的电容量。进一步的，本发明提供一种电容器的制作方法，在下电极上形成电容介质层后，通过对所述电容介质层进行退火处理，以促使所述电容介质层晶相结构的转换，进而增大电容介质层的介电常数，提升电容器的容量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (19)
1.一种电容器，其特征在于，包括：
下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极；所述电容介质层的材料包括第一晶相和第二晶相两种晶相结构，所述第二晶相的介电常数高于所述第一晶相的介电常数。
2.根据权利要求1所述的电容器，其特征在于，所述第一晶相的结晶温度低于所述第二晶相的结晶温度，且所述第一晶相在一定温度下转化为所述第二晶相。
3.根据权利要求1所述的电容器，其特征在于，所述电容介质层的材料包括二氧化锆或二氧化铪。
4.根据权利要求3所述的电容器，其特征在于，所述第一晶相是单斜晶相，所述第二晶相是四方晶相。
5.根据权利要求1所述的电容器，其特征在于，所述电容介质层厚度介于4nm～9nm之间。
6.一种电容器的制作方法，其特征在于，包括：
形成下电极；
在所述下电极上形成电容介质层，所述电容介质层的材料的晶相结构为第一晶相；
对所述电容介质层进行退火处理，以促使至少部分电容介质层的材料的晶相结构由所述第一晶相转化为介电常数高于所述第一晶相的第二晶相，同时所述电容介质层的介电常数也随之增大；
在所述电容介质层上形成上电极。
7.根据权利要求6所述的电容器的制造方法，其特征在于，所述第一晶相的结晶温度低于所述第二晶相的结晶温度，且所述第一晶相在一定温度下转化为所述第二晶相。
8.根据权利要求6所述的电容器的制造方法，其特征在于，所述电容介质层的材料包括二氧化锆或二氧化铪。
9.根据权利要求8所述的电容器的制造方法，其特征在于，所述第一晶相是单斜晶态结构，所述第二晶相是四方晶态结构。
10.根据权利要求8所述的电容器的制造方法，其特征在于，所述退火温度为360℃～440℃，退火时间为5～30分钟。
11.根据权利要求8所述的电容器的制造方法，其特征在于，所述退火在NH3或N2气体气氛中进行。
12.根据权利要求8所述的电容器的制造方法，其特征在于，在真空腔室或炉管中进行退火处理。
13.根据权利要求8所述的电容器的制造方法，其特征在于，形成所述电容介质层的方法包括低压化学气相沉积法或原子层沉积法；制程压力介于0.1torr～2torr之间；制程温度介于260℃～350℃之间。
14.根据权利要求8所述的电容器的制造方法，其特征在于，所述电容介质层厚度介于4nm～9nm之间。
15.一种半导体器件，其特征在于，包括：
一基底，以及位于所述基底上的电容器；
所述电容器包括下电极、位于所述上电极上的电容介质层以及位于所述电容介质层上的上电极，其中，所述电容介质层的材料包括第一晶相和第二晶相两种晶相结构，所述第二晶相的介电常数高于所述第一晶相的介电常数。
16.根据权利要求15所述的半导体器件，其特征在于，所述下电极具有筒状结构，所述电容介质层和上电极依次形成于所述下电极的内外表面。
17.根据权利要求16所述的半导体器件，其特征在于，所述电容器还包括支撑结构，所述支撑结构连接所述下电极筒状结构的外壁。
18.根据权利要求15所述的半导体器件，其特征在于，所述电容器还包括多晶硅层、钨层以及氧化硅层，所述多晶硅层形成于所述上电极上并填充所述上电极之间的间隙，所述钨层与所述氧化硅层依次位于所述多晶硅层上。
19.根据权利要求15所述的半导体器件，其特征在于，所述半导体器件应用于动态随机存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811458504.2A CN111261774A (zh) | 2018-11-30 | 2018-11-30 | 电容器及其制造方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811458504.2A CN111261774A (zh) | 2018-11-30 | 2018-11-30 | 电容器及其制造方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111261774A true CN111261774A (zh) | 2020-06-09 |
Family
ID=70951943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811458504.2A Pending CN111261774A (zh) | 2018-11-30 | 2018-11-30 | 电容器及其制造方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111261774A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111900149A (zh) * | 2020-06-24 | 2020-11-06 | 中国科学院微电子研究所 | 电容器及其制备方法 |
| CN113725002A (zh) * | 2021-09-02 | 2021-11-30 | 江门市东有科技有限公司 | 一种单层电容器及其制备方法 |
| WO2021253527A1 (zh) * | 2020-06-18 | 2021-12-23 | 中国科学院微电子研究所 | 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器 |
| WO2022068324A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法、半导体结构及存储器 |
| WO2022121339A1 (zh) * | 2020-12-07 | 2022-06-16 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
-
2018
- 2018-11-30 CN CN201811458504.2A patent/CN111261774A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021253527A1 (zh) * | 2020-06-18 | 2021-12-23 | 中国科学院微电子研究所 | 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器 |
| CN111900149A (zh) * | 2020-06-24 | 2020-11-06 | 中国科学院微电子研究所 | 电容器及其制备方法 |
| WO2022068324A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法、半导体结构及存储器 |
| WO2022121339A1 (zh) * | 2020-12-07 | 2022-06-16 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
| CN113725002A (zh) * | 2021-09-02 | 2021-11-30 | 江门市东有科技有限公司 | 一种单层电容器及其制备方法 |
| CN113725002B (zh) * | 2021-09-02 | 2023-03-14 | 江门市东有科技有限公司 | 一种单层电容器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111261774A (zh) | 电容器及其制造方法、半导体器件 | |
| US7361548B2 (en) | Methods of forming a capacitor using an atomic layer deposition process | |
| US7297591B2 (en) | Method for manufacturing capacitor of semiconductor device | |
| JP4596756B2 (ja) | 誘電膜蒸着方法 | |
| US6469887B2 (en) | Capacitor for semiconductor configuration and method for fabricating a dielectric layer therefor | |
| US9178006B2 (en) | Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications | |
| US7679124B2 (en) | Analog capacitor and method of manufacturing the same | |
| KR100703966B1 (ko) | 미세 전자 소자의 다층 유전막 및 그 제조 방법 | |
| CN108511424A (zh) | 集成电路电容器及其制造方法、半导体器件 | |
| JP2002314072A (ja) | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 | |
| KR101368147B1 (ko) | 커패시터들을 형성하는 방법 | |
| TWI426532B (zh) | 電容器及形成電容器之方法 | |
| CN209183578U (zh) | 一种电容器及半导体器件 | |
| JP2005150416A (ja) | 半導体集積回路装置及びその製造方法 | |
| CN107316858B (zh) | 高电介质膜层结构及其应用与制备方法 | |
| US20180182760A1 (en) | Dielectric structure and manufacturing method thereof and memory structure | |
| WO2010082605A1 (ja) | キャパシタ及びキャパシタの製造方法 | |
| CN208284473U (zh) | 集成电路电容器及半导体器件 | |
| KR100609066B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| US20110222207A1 (en) | Methods of forming a dielectric layer structure, and methods of manufacturing a capacitor using the same | |
| US8647960B2 (en) | Anneal to minimize leakage current in DRAM capacitor | |
| KR20040041896A (ko) | 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법 | |
| CN111261775A (zh) | 电容器及其制造方法 | |
| US11973106B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP4290543A1 (en) | Capacitor, device comprising the same, and method of preparing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |