CN111900149A - 电容器及其制备方法 - Google Patents
电容器及其制备方法 Download PDFInfo
- Publication number
- CN111900149A CN111900149A CN202010588880.4A CN202010588880A CN111900149A CN 111900149 A CN111900149 A CN 111900149A CN 202010588880 A CN202010588880 A CN 202010588880A CN 111900149 A CN111900149 A CN 111900149A
- Authority
- CN
- China
- Prior art keywords
- layer
- hfo
- capacitor
- zro
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000005224 laser annealing Methods 0.000 claims abstract description 22
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 24
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims 1
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 29
- 239000010410 layer Substances 0.000 description 71
- 239000000758 substrate Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法，包括：下电极；HfO2层，位于所述下电极上；上电极，位于所述HfO2层上；所述HfO2层的材质选自四方晶相的HfO2。通过对HfO2执行激光退火处理，使得HfO2从介电常数为19‑24的单斜晶相(Monoclinic)变成介电常数为24‑57的四方晶相(Tetragonal)，大大提高了介电层的介电常数，进而提高了电容器的电容值。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法。
背景技术
最近半导体装置(Device)的电容器(Capacitor)是具有非常高的深宽比(AspectRatio)的柱形(Cylinder)，深宽比(Aspect Ratio)之所以变如此高是为了增加电容器(Capacitor)的表面积。电容器(Capacitor)的表面积变大，介电质的厚度(Thickness)变小，电容值(Capacity)就会变大，因此电容器结构(Capacitor Structure)的深宽比(Aspect Ratio)已高于40:1，介电质的厚度(Thickness)也持续下降，目前通用的介电质的厚度(Thickness)已经到了不能再降低的极限。因此,目前正在积极开展研究，以改变目前可使用的介电质结晶结构，提高介电常数。
半导体器件的电容器(Capacitor)由正极板和高K(High-K)介电质组成。随着半导体装置(Device)的器件集成度不断增加，需要介电常数更高的电容器(Capacitor)介电质创造更高的电容值(Capacity)。但是,使用介电常数较高的高K(High-K)介电质会使金属(Metal)阳电极板及电容器结构(Capacitor Structure)发生改变,进而产生很大变化,并产生相应的费用问题。目前广泛用作半导体高K(High-K)介电质的ZrO2、HfO2具有单斜晶相(Monoclinic),立方四方晶相(Cubic)和四方晶相(Tetragonal)三种晶体结构。但是单斜晶相(Monoclinic)的晶体结构的介电常数略低，导致电容值(Capacity)不能提高。
发明内容
本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种电容器及其制备方法，以提高现有电容器的电容值。
为了实现上述目的，本申请第一方面提供了一种电容器，包括：
下电极；
HfO2层，位于所述下电极上；
上电极，位于所述HfO2层上；
所述HfO2层的材质选自四方晶相的HfO2。
本申请第二方面提供了一种电容器的制备方法，包括以下步骤：
形成下电极；
于所述下电极上形成介电层，所述介电层中包含HfO2；
对所述介电层进行激光退火处理；
于所述介电层上形成上电极。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本申请一些实施例的电容器的剖面示意图；
图2示出了图1下电极、HfO2层、上电极层叠后的局部放大图；
图3示出了本申请一些实施例的下电极、第一ZrO2层、HfO2层、上电极层叠后的局部放大图；
图4示出了本申请一些实施例的下电极、HfO2层、第二ZrO2层、上电极层叠后的局部放大图；
图5示出了本申请一些实施例的下电极、第一HfO2层、第一ZrO2层、HfO2层、上电极层叠后的局部放大图；
图6示出了本申请一些实施例的激光退火处理的温度调控曲线。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参照图1-2，本申请的第一方面提供了一种电容器100，该电容器100包括：
半导体衬底10，例如可以是体硅半导体衬底、绝缘体上硅(SOI)半导体衬底、锗半导体衬底、绝缘体上锗(GOI)半导体衬底、硅锗半导体衬底、III-V族化合物半导体半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜半导体衬底。
当半导体衬底10是硅基半导体衬底时，半导体衬底10可以包括例如与氧离子不结合的悬挂键合硅原子。晶体管的工作特性可以通过氢退火工艺来稳定，通过氢退火工艺，氢原子与半导体衬底10的悬挂键合硅原子结合。在这种情况下，氢原子可以容易地与硅原子分离，但是硼可以增加硅原子和氢原子之间的结合能。因此，可以改善半导体结构中的存储单元(例如，电容器CP)的可变保持时间或电荷保持时间。
层间电介质11，形成在半导体衬底10的上表面，半导体衬底10内形成存储节点接触区(图内未标号)，去除层间电介质11与存储节点接触区对应的部分，以形成使半导体衬底10的一部分露出的接触孔。用多晶硅填充接触孔来形成存储节点接触插塞12。
下电极13，与存储节点接触插塞12的上表面接触，下电极13的截面形状为U型。下电极13的材质可以选自金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。具体地，在本实施例中，下电极13的材质选自氮化钛(Titanium Nitride)。
HfO2层14，覆盖于下电极13的内表面及外表面。HfO2层14为高k介质层，以提高单位面积电容器的电容值，HfO2层14的材质选自四方晶相的HfO2。
值得一提的是，目前现有的电容器使用的HfO2材质的介电层的晶体结构均为单斜晶相(Monoclinic)，而单斜晶相(Monoclinic)的介电常数通常为19-24，而本申请中的介电层的材质为四方晶相(Tetragonal)的HfO2，四方晶相的HfO2的介电常数通常为24-57，大大提高了介电层的介电常数，进而提高了电容器的电容值。
上电极15，覆盖于HfO2层14的外表面，上电极15的材料可以选自TiN、TaN、W/WN、WN、Pt、Ru、AlN中的任一种或上述材料所组成群组中的两种以上所形成的叠层，或者上电极15由如下膜形成：该膜由与Si、C、Al、Ge等结合的上述材料(即TiN、TaN、WN、Pt、Ru、或AlN)制成，或者上电极15优选地为TiN膜。
在本申请的一些实施例中，如图3所示，该电容器100还包括：位于下电极13与HfO2层14之间的第一ZrO2层16。
在本申请的一些实施例中，如图4所示，该电容器100还包括：位于HfO2层14与上电极15之间的第二ZrO2层17。
在本申请的一些实施例中，如图5所示，该电容器100还包括：位于下电极13与第一ZrO2层16之间的第一HfO2层18，第一HfO2层18的材质选自四方晶相的HfO2。
以下对本申请实施例中的电容器的制造方法进行描述。
具体地，该电容器100的制备方法，继续参照图1-2，包括以下步骤：
提供一半导体衬底10；
在半导体衬底10上形成层间电介质11，然后蚀刻该层间电介质11与存储节点接触区(图内未标号)对应的预定部分，以形成使半导体衬底10的一部分露出的接触孔。用多晶硅填充接触孔来形成存储节点接触插塞12。此时，可以在形成层间电介质11之前执行与制造半导体器件相关的一系列预定工序。例如，可以依次形成隔离层、字线、层间电介质和位线，或者可以在半导体衬底10中形成晶体管的源极/漏极。
接着，执行掩模和蚀刻工序形成截面形状为U型的下电极13。
接着，可以由CMP或ALD等方法在下电极13的内表面及外表面形成HfO2层14。
接着，对HfO2层14进行激光退火处理(Laser Anneal)。
接着，于激光退火处理后的HfO2层14上形成上电极15。
根据上述步骤可以制备得到单一介电层的电容器，需要说明的是，本申请涉及以下一种电容器的制备方法，继续参照图3，与上述步骤相比，其区别之处如下：
于下电极13上可以通过CMP或ALD等方法在下电极13上先形成第一ZrO2层16，然后在第一ZrO2层16上形成HfO2层14。这样可以在上电极15、下电极13之间形成第一ZrO2层16与HfO2层14组成的介电层。
本申请涉及以下一种电容器的制备方法，继续参照图4，与上述步骤相比，其区别之处如下：
在下电极13上先形成第一ZrO2层16，在第一ZrO2层16上形成HfO2层14，然后在HfO2层14上在形成第二ZrO2层17。这样可以在上电极15、下电极13之间形成ZrO2层与HfO2层交替结构的介电层。
本申请还涉及以下一种电容器的制备方法，继续参照图5，与上述步骤相比，其区别之处如下：
在下电极13上先形成第一HfO2层18，在第一HfO2层18上形成第一ZrO2层16，然后在第一ZrO2层16上形成HfO2层14。
具体地，激光退火处理工艺由准分子激光器提供的准分子脉冲激光源，二维精确移动平台，预加热控温片台，以及整机自动控制系统构成半导体激光退火设备来进行浅PN结的退火。激光源采用扫描的方式进行激光退火，硅片被固定在二维移动平台上来回往复运动以使硅片表面均匀升温。
值得一提的是，本申请涉及的激光退火处理均是针对HfO2表面进行的，上述激光退火处理在同环境下进行。
在本实施例中，如图6所示，激光退火处理的步骤可以分成3个时间段进行，具体包括：
在第一处理时间段内(0-T1)执行初期激光退火处理，初期激光退火处理的温度呈线性升高，以100℃-200℃/秒的速率升温至200℃，具体地，在本实施例中，温度的升高速率为150度/秒；
接着，在第二处理时间段内(T1-T3)执行中期激光退火处理，中期激光退火处理的温度开始在T1-T2呈线性升高，直至升温至1400℃，然后在T2-T3呈线性降低，具体地，第二处理时间段内(T1-T3)具体为2ns-500ms；
接着，在第三处理时间段内(大于T3)执行后期激光退火处理，后期激光退火处理的温度呈线性降低，以50℃-100℃/秒的速率降温。
值得一提的是，也可以将初期激光退火处理和后期激光退火处理的步骤省略，直接执行中期激光退火处理，本实施例在此不做限定。
需要说明的是，通过对HfO2层执行激光退火处理，使得HfO2从介电常数通常为19-24的单斜晶相(Monoclinic)变成介电常数为24-57的四方晶相(Tetragonal)，大大提高了介电层的介电常数，进而提高了电容器的电容值。且上述工艺中设备并无变更，所以不会产生额外的费用。即使半导体装置设计规则缩减(Design Rule)、半导体装置缩小(DeviceShrinkage)，同样也可以确保充足的电容值(Capacity)。
本实施例中的电容器可以用在DRAM、Flash与Logic中，可藉由已知的制作工艺，形成与上述电容器彼此彼此串联耦合的晶体管(未绘示)，以完成DRAM的制作。
进一步地，具有本实施例中的电容器的DRAM、Flash与Logic可以使用在各种芯片中。
更进一步地，具有上述电容器的芯片可以用于各种电子设备中，具体地，该电子设备可以是智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (13)
1.一种电容器，其特征在于，包括：
下电极；
HfO2层，位于所述下电极上；
上电极，位于所述HfO2层上；
所述HfO2层的材质选自四方晶相的HfO2。
2.根据权利要求1所述的电容器，其特征在于，还包括：
第一ZrO2层，位于所述下电极与所述HfO2层之间。
3.根据权利要求2所述的电容器，其特征在于，还包括：
第二ZrO2层，位于HfO2层与所述上电极之间。
4.根据权利要求2所述的电容器，其特征在于，还包括：
第一HfO2层，位于所述下电极与所述第一ZrO2层之间。
5.一种电容器的制备方法，其特征在于，包括以下步骤：
形成下电极；
于所述下电极上形成介电层，所述介电层中包含HfO2；
对所述介电层进行激光退火处理；
于所述介电层上形成上电极。
6.根据权利要求5所述的电容器的制备方法，其特征在于，形成由HfO2组成的介电层。
7.根据权利要求5所述的电容器的制备方法，其特征在于，形成由HfO2和ZrO2组成的介电层。
8.根据权利要求7所述的电容器的制备方法，其特征在于，在所述下电极上先形成ZrO2层，然后在所述ZrO2层上形成HfO2层。
9.根据权利要求7所述的电容器的制备方法，其特征在于，形成HfO2层和ZrO2层交替结构的介电层。
10.根据权利要求9所述的电容器的制备方法，其特征在于，在所述下电极上先形成第一ZrO2层，在所述第一ZrO2层上形成HfO2层，然后在所述HfO2层上再形成第二ZrO2层。
11.根据权利要求9所述的电容器的制备方法，其特征在于，在所述下电极上先形成第一HfO2层，在所述第一HfO2层上形成ZrO2层，然后在所述ZrO2层上在形成第二HfO2层。
12.根据权利要求5-11任一项所述的制备方法，其特征在于，所述激光退火的过程包括在2ns-500ms内升温至1400℃。
13.根据权利要求12所述的制备方法，其特征在于，所述激光退火的过程还包括以100℃-200℃/秒的速率升温至200℃，然后在ns-500ms内继续升温，最后以50℃-100℃/秒的速率降温。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010588880.4A CN111900149A (zh) | 2020-06-24 | 2020-06-24 | 电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010588880.4A CN111900149A (zh) | 2020-06-24 | 2020-06-24 | 电容器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111900149A true CN111900149A (zh) | 2020-11-06 |
Family
ID=73207877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010588880.4A Pending CN111900149A (zh) | 2020-06-24 | 2020-06-24 | 电容器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111900149A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113054105A (zh) * | 2021-03-09 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1873921A (zh) * | 2005-05-31 | 2006-12-06 | 台湾积体电路制造股份有限公司 | 半导体元件制造方法及电容器的制造方法 |
| CN108807345A (zh) * | 2017-04-26 | 2018-11-13 | 三星电子株式会社 | 电容器及制造电容器和半导体器件的方法 |
| CN109841622A (zh) * | 2017-11-28 | 2019-06-04 | 三星电子株式会社 | 半导体器件 |
| CN110718447A (zh) * | 2018-07-11 | 2020-01-21 | 国际商业机器公司 | 绝缘体-金属结构中的铪基或锆基氧化物的快速再结晶 |
| CN110828428A (zh) * | 2018-08-14 | 2020-02-21 | 三星电子株式会社 | 半导体器件 |
| CN111261774A (zh) * | 2018-11-30 | 2020-06-09 | 长鑫存储技术有限公司 | 电容器及其制造方法、半导体器件 |
-
2020
- 2020-06-24 CN CN202010588880.4A patent/CN111900149A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1873921A (zh) * | 2005-05-31 | 2006-12-06 | 台湾积体电路制造股份有限公司 | 半导体元件制造方法及电容器的制造方法 |
| CN108807345A (zh) * | 2017-04-26 | 2018-11-13 | 三星电子株式会社 | 电容器及制造电容器和半导体器件的方法 |
| CN109841622A (zh) * | 2017-11-28 | 2019-06-04 | 三星电子株式会社 | 半导体器件 |
| CN110718447A (zh) * | 2018-07-11 | 2020-01-21 | 国际商业机器公司 | 绝缘体-金属结构中的铪基或锆基氧化物的快速再结晶 |
| CN110828428A (zh) * | 2018-08-14 | 2020-02-21 | 三星电子株式会社 | 半导体器件 |
| CN111261774A (zh) * | 2018-11-30 | 2020-06-09 | 长鑫存储技术有限公司 | 电容器及其制造方法、半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113054105A (zh) * | 2021-03-09 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8916435B2 (en) | Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory | |
| US8698221B2 (en) | Capacitor that includes dielectric layer structure having plural metal oxides doped with different impurities | |
| TWI296831B (en) | Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same | |
| JP4465413B1 (ja) | 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体 | |
| KR20190105604A (ko) | 강유전성 산화물 메모리 장치 | |
| US8203176B2 (en) | Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric | |
| TW200931640A (en) | Techniques for enabling multiple Vt devices using high-K metal gate stacks | |
| SG183452A1 (en) | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures | |
| CN111564441B (zh) | 半导体结构及制备方法 | |
| CN106158860A (zh) | 半导体结构及其制造方法 | |
| WO2011095044A1 (zh) | 一种动态随机存储器的阵列结构及其制备方法 | |
| TWI777378B (zh) | 立體記憶體元件及其形成方法 | |
| CN114256240A (zh) | 电容器及其制备方法 | |
| TW426947B (en) | Method of producing trench capacitor | |
| CN109904162A (zh) | 一种铁电存储器单元及其制造方法 | |
| US20140264568A1 (en) | Semiconductor device and methods of manufacturing the same | |
| CN111900149A (zh) | 电容器及其制备方法 | |
| US8679938B2 (en) | Shallow trench isolation for device including deep trench capacitors | |
| US10446559B2 (en) | Method of fabricating DRAM | |
| US20080211065A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20080230838A1 (en) | Semiconductor memory device and manufacturing process therefore | |
| TWI469362B (zh) | 用於動態隨機存取記憶體（ｄｒａｍ）之具凹形板部的電容器及其製造方法 | |
| US11049862B2 (en) | Semiconductor device and fabrication method thereof | |
| CN111900205A (zh) | 晶体管及其制备方法 | |
| US20060275981A1 (en) | Memory and method for fabricating it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201106 |