TWI426532B - 電容器及形成電容器之方法 - Google Patents

電容器及形成電容器之方法 Download PDF

Info

Publication number
TWI426532B
TWI426532B TW099116863A TW99116863A TWI426532B TW I426532 B TWI426532 B TW I426532B TW 099116863 A TW099116863 A TW 099116863A TW 99116863 A TW99116863 A TW 99116863A TW I426532 B TWI426532 B TW I426532B
Authority
TW
Taiwan
Prior art keywords
capacitor
component
dielectric material
oxide
electrode
Prior art date
Application number
TW099116863A
Other languages
English (en)
Other versions
TW201108271A (en
Inventor
Vassil Antonov
Vishwanath Bhat
Chris Carlson
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201108271A publication Critical patent/TW201108271A/zh
Application granted granted Critical
Publication of TWI426532B publication Critical patent/TWI426532B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Ceramic Capacitors (AREA)

Description

電容器及形成電容器之方法
本發明係關於電容器及形成電容器之方法。
電容器在積體電路中具有諸多應用。舉例而言，動態隨機存取記憶體(DRAM)單元胞可包含與一電晶體組合之一電容器。儲存於DRAM單元胞之電容器上之電荷可對應於記憶體位元。
積體電路製作之一持續目標係減小個別電路組件所佔用之面積，並藉此增加可提供於一單個晶片上方之組件的密度(換言之，增加積體規模)。因此，存在小型化積體電路中所利用之各種組件之一持續目標。
可能在電容器之小型化期間出現之一問題係較小電容器可對應地具有比較大電容器小的電容。可儲存於個別電容器上之電荷的量可與電容正正比，且可存在可靠記憶體作業所需之一每單元最小電容。因此，簡單地按比例縮小現有電容器之大小以達成適於新一代積體電路之電容通常係切不實際的。相反，經小型化之電容器將不滿足所期望之效能參數，除非開發出提高經小型化之電容器內之電容的新材料。
一種增加電容之方法係減小電容器中所利用之電介質的厚度。然而，隨著電介質厚度的減小，電流洩露變得成為問題。
將期望開發具有所期望電容而不具有成為問題之洩露之經改良之積體電路電容器。
圖1顯示包含由一半導體基板12支撐之一對DRAM單元胞6及8之一構造10之一部分。
基板12可包含、實質上由或由(例如)輕摻雜有背景p型摻雜劑之單晶矽組成。術語「半導電基板」及「半導體基板」意指包含半導電材料之任一構造，包括(但不限於)：塊狀半導電材料，諸如一半導電晶圓(單獨或在其上包含其他材料之組合件中)；及半導電材料層(單獨或在其上包含其他材料之組合件中)。術語「基板」意指任一支撐結構，包括(但不限於)上述半導電基板。
DRAM單元胞包含與電晶體組合之電容器。具體而言，單元胞6包含與一電晶體16組合之一電容器14，且單元胞8包含與一電晶體20組合之一電容器18。
電晶體16及20分別包含閘極17及21。該等閘極包括含有閘極電介質材料24、導電材料26及一電絕緣封蓋材料28之堆疊。材料24、26及28可包含習用材料。舉例而言，閘極電介質材料24可包含二氧化矽；導電材料26可包含各種金屬、含金屬化合物及導電摻雜半導體材料中之一者或多者；且封蓋材料28可包含二氧化矽、氮化矽及氮氧化矽中之一者或多者。在某些實施例中，該等閘極可係相對於圖1之剖視圖時爾延伸至頁面中時爾延伸出頁面之字線之部分。
側壁間隔層22係沿閘極17及21之側壁。該等側壁間隔層可包含習用材料；且可(例如)包含二氧化矽、氮化矽及氮氧化矽中之一者或多者。
電晶體16在閘極17之相對側上包含一對源極/汲極區30及32；且類似地，電晶體20在閘極21之相對側上包含源極/汲極區32及34。在所示實施例中，源極/汲極區32由毗鄰電晶體16及20共享。該等源極/汲極區可對應於延伸至基板12之半導體材料中之導電摻雜擴散區。
在所示實施例中，一導電台座36提供於源極/汲極區30上方且電連接至源極/汲極區30；且類似地，一導電台座37提供於源極/汲極區34上方且電連接至源極/汲極區34。台座36及37可包含任一適當之導電組合物或數種導電組合物之組合。舉例而言，台座36及37可包含各種金屬、含金屬化合物及導電摻雜半導體材料中之一者或多者。
電容器14包含與台座36電連接之一儲存節點電極38。該儲存節點電極顯示為均勻地包含一單種材料40。在其他實施例中(未顯示)，該儲存節點電極可包含多種不同材料。所示材料40可包含任一適當之導電組合物或數種組合物之組合；且可(例如)包含各種金屬、含金屬化合物及/或導電摻雜半導體材料中之一者或多者。在某些實施例中，材料40可包含、實質上由或由氮化鈦組成。
電容器14亦包含一板狀電極42。該板狀電極顯示為均勻地包含一單種材料44。在其他實施例中(未顯示)，該板狀電極可包含多種不同材料。所示材料44可包含任一適當之導電組合物或數種組合物之組合；且可(例如)包含各種金屬、含金屬化合物及/或導電摻雜半導體材料中之一者或多者。在某些實施例中，材料44可包含、實質上由或由氮化鈦組成。
儲存節點電極38及板狀電極42可通常稱為電容器電極。
電容器14在電容器電極38與42之間包含電容器電介質46。電容器電介質46顯示為包含兩種不同材料48及50。在其他實施例中，該電容器電介質可僅包含一單種材料，或可包含多於兩種材料。
在某些實施例中，該電容器電介質將包括具有一種組份相對於另一種組份之一連續濃度梯度之一金屬氧化物混合物。具體而言，將具有一高介電常數之一電介質組合物(例如，選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組之一電介質組合物)與具有一較低介電常數之一電介質組合物(例如，選自由氧化鋅、氧化鉿及其混合物組成之群組之一電介質組合物)混合以形成該高介電常數組合物相對於該低介電常數組合物之一連續濃度梯度。
該高介電常數組合物將具有一所期望之高介電常數，但往往亦將具有不期望之小帶隙及對應高洩露特性。相反，該低介電常數組合物往往將具有所期望之寬帶隙及對應低洩露特性，但往往亦將具有一不期望之低介電常數。藉由在一金屬氧化物混合物中組合高介電常數組合物與低介電常數組合物，可跨越該金屬氧化物混合物之一厚度獲得每一組合物之所期望性質。
高介電常數組合物之最高濃度接近一電容器電極，且然後使高電介質常數組合物之濃度隨著距該電容器電極之一距離的增加而降低可係有利的。在其中電容器電介質46包含兩種或更多種不同材料之實施例中，可將金屬氧化物混合物用作電容器電介質之材料中之一者，或用作電容器電介質之多種材料。舉例而言，電容器電介質46之電介質材料48及50中之任一者或兩者可係一金屬氧化物混合物。
在所示實施例中，電介質材料48毗鄰儲存節點電極38。若材料48係一高介電常數組合物與一低介電常數組合物之一混合物，則該高介電常數組合物之濃度可沿自材料48之一上表面至材料48之一下表面延伸之一連續濃度梯度增加，如毗鄰48提供之一箭頭49所指示。類似地，若電介質材料50係一高介電常數組合物與一低介電常數組合物之一混合物，則該高介電常數組合物之濃度可沿自材料50之一下表面至材料50之一上表面延伸之一連續濃度梯度增加，如毗鄰材料50提供之一虛線箭頭51所指示。
電容器18類似於上述電容器14，且包含與台座37電連接之一儲存節點電極52。儲存節點電極52可包含上文關於儲存節點電極38所述之材料中之任一者且顯示為均勻地包含單種材料40。
電容器18包含上述板狀電極42，且亦包含上述電容器電介質46。
圖1之圖示顯示電容器板狀電極與DRAM之儲存節點電極之不同之處可能在於：電容器板狀電極(具體而言，圖1之電極42)係跨越多個電容器共享，而儲存節點電極(具體而言，圖1之電極38及52)卻只有個別電容器才有。
電容器中之每一者電連接至一電晶體之源極/汲極中之一者(例如，在所示實施例中，電晶體16及20之源極/汲極30及34分別電連接至電容器14及18。)。電晶體之剩餘源極/汲極可電連接至一位元線。在圖1中，將電晶體16及20之所共享源極/汲極區32示意性地圖解說明為電連接至一位元線54。在操作中，位元線及字線可對應於一記憶體陣列之列及行，且可在該等列及行之交叉點處唯一地定址個別電容器。
圖1之構造10係一DRAM陣列之一部分之一一般表示，且此構造之眾多態樣可隨具體實施例而變化(未顯示)。在所示實施例中，一塊電絕緣材料56提供於電容器18與14之間以將該等電容器之儲存節點電極彼此電隔離。顯示該等電容器具有經堆疊板之一簡單幾何組態，且顯示介入絕緣材料56具有一連續區塊之一簡單幾何組態。在其他實施例中，電容器可具有更複雜的幾何組態(例如，電容器可係容器型電容器或台座型電容器)，且同樣地，可以一更複雜的幾何組態形成材料56。同樣，在某些實施例中可省略台座36及37，以便與源極/汲極區30及34直接實體接觸地形成儲存節點38及52。
可相對圖1之構造10作出之一額外修改係可針對特定實施例調整電容器電介質46。圖2至圖9圖解說明電容器電介質46相對於實例電容器之特定組態及形成電容器之方法。
參照圖2，一電容器60顯示為包含一對電容器電極62及64及介於該等電容器電極之間的電介質材料46。電容器電極62及64中之一者可對應於相似於圖1之電極38之一儲存節點電極，且電極62及64中之另一者可對應於相似於圖1之電極42之一電容器板狀電極。電極62及64中之任一者可係儲存節點電極，且因此電極62及64中之任一者可係電容器板狀電極。電極62及64可分別稱為一第一電容器電極及一第二電容器電極。
電容器60之電介質材料46含有材料66、68、70、72及74。材料66、70及74顯示為係薄層，而材料68及72係較厚層。電介質材料46可具有任一適當之總厚度，且在某些實施例中可具有自約80至約150之一厚度。
材料68可係包含一種組份相對於另一種組份之一連續濃度梯度之一金屬氧化物混合物。在某些實施例中，材料68可係具有一高介電常數之一金屬氧化物與具有一低介電常數之一金屬氧化物之一混合物，其中該高介電常數金屬氧化物之一濃度沿自材料68之一上表面至材料68之一下表面延伸之一連續濃度梯度增加，如毗鄰材料68提供之一箭頭69所指示。具有高介電常數之金屬氧化物可係選自由氧化鈮(亦即NbOa ,其中「a」大於0)、氧化鈦(亦即TiOb ,其中「b」大於0)、氧化鍶(亦即SrOc ,其中「c」大於0)及其混合物組成之群組。具有低介電常數之金屬氧化物可係選自由氧化鋅(亦即ZrOd ,其中「d」大於0)、氧化鉿(亦即HfOe ,其中「e」大於0)及其混合物組成之群組。因此，在某些實施例中，材料68可包含、實質上由或由一第一組份與一第二組份之一混合物組成，該第一組份選自由氧化鋅、氧化鉿及其混合物組成之群組，該第二組份選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組。
可如下闡述材料68內之連續濃度梯度。材料68之上表面可視為包含一第一原子百分比之高介電常數金屬氧化物(該第一原子百分比在某些實施例中可係0原子百分比，且在其他實施例中可大於0原子百分比)。材料68之下表面可視為包含一第二原子百分比之高介電常數金屬氧化物。該第二原子百分比大於該第一原子百分比，且高介電常數金屬氧化物之原子百分比在材料68之一整個厚度上連續增加。
在某些實施例中，高介電常數金屬氧化物由氧化鈮組成，且低介電常數金屬氧化物由氧化鋅及氧化鉿中之一者或兩者組成。在此等實施例中，氧化鈮之第一原子百分比可小於或等於50%，而氧化鈮之第二原子百分比可小於或等於100%。在所示實施例中，材料68內氧化鈮之連續濃度梯度(由箭頭69圖解說明)導致氧化鈮隨著距電容器電極62之一距離的減小而增加之一濃度。
較利用一非連續濃度梯度(諸如一階梯梯度)可達成之情形，在材料68內利用一連續濃度梯度之高介電常數金屬氧化物可使更多的高介電常數金屬氧化物能夠有效地併入至材料68中。
材料68可形成為任一適當之厚度。在某些實例實施例中，材料68可具有自約10至約70之一厚度；且在某些實施例中可具有約30之一厚度。
材料72可包含除材料68之外另外提供之一電介質材料以便調整材料46之介電性質用從而達成材料46之特定所期望參數。在某些實施例中，材料72可包含、實質上由或由氧化鉿及氧化鋅中之一者或兩者組成。在某些實施例中，材料68及72可分別稱為第一及第二電介質材料。
在某些實施例中，材料66、70及74可包含、實質上由或由氧化鋁組成且可用作障壁以阻止鈮、鈦及/或鍶自材料68之遷移。在此等實施例中，材料66、70及74可形成為小於10厚、小於5厚，或甚至小於4厚。在某些實施例中可省略材料66、70及74中之一者或多者。
參照圖3，一電容器80顯示為包含上文參照圖2所述對電容器電極62及64，且包含介於該等電容器電極之間的電介質材料46。電容器80之電容器電介質46含有材料82、84、86及88。電容器80之材料46之一總厚度可係自約80至約150。
材料82可包含、實質上由或由鋁及氧連同鉿及鋅中之一者或兩者之一混合物組成，且具體而言可包含、實質上由或由氧化鋁以及氧化鉿及氧化鋅中之一者或兩者之一混合物組成。材料82可係非晶材料，而非晶體材料。儘管顯示材料82直接抵靠底部電極62，但在其他實施例中，可存在提供於材料82與底部電極之間的一介入薄的氧化鋁層。
材料84可包含、實質上由或由氧化鋁組成，且在某些實施例中可具有小於10、小於5，或者小於或等於4之一厚度。在某些實施例中可省略材料84。
材料86可包含、實質上由或由氧化鋅及氧化哈中之一者或兩者組成，且可係晶體材料。
材料88可係包含一種組份相對於另一種組份之一連續濃度梯度之一金屬氧化物混合物，且可相同於上文參照圖2所述之材料68。毗鄰材料88提供一箭頭89以圖解說明材料88內一高介電常數組份之一濃度梯度。材料88可係晶體材料、非晶材料或晶體材料與非晶材料之一組合。
儘管電容器電極62及64中之任一者可係電容器之儲存節點電極，但在某些實施例中，電極62係圖3中所示組態中之儲存節點電極可係有利的。
圖2及圖3之電容器相對於電容器電極之間的電容器電介質之分佈係不對稱的。圖4圖解說明在電容器電極62與64之間具有電容器電介質之一對稱分佈之一替代電容器90。
電容器90之電容器電介質46含有材料92、94、96、98及100。
材料94及98可係包含一種組份相對於另一種組份之連續濃度梯度之金屬氧化物混合物，且可相同於上文參照圖2所述之材料68。在某些實施例中，材料94及98可在組成上彼此相同且可係彼此之鏡像。毗鄰材料94提供一箭頭95以圖解說明材料94內一高介電常數組份之一濃度梯度，且毗鄰材料98提供一箭頭99以圖解說明材料98內一高介電常數組份之一濃度梯度。箭頭95顯示材料94中高介電常數組份之濃度在朝向所圖解說明之底部電極62之一方向上增加。相反，箭頭99顯示材料98中高介電常數組份之濃度在朝向所圖解說明之頂部電極64之一方向上增加。
在某些實施例中，材料94之經混合金屬氧化物之組份可稱為一第一組份及一第二組份，其中該第一組份係一種或多種低介電常數組合物(諸如氧化鉿及氧化鋅中之一者或兩者)，且該第二組份係一種或多種高介電常數組合物(諸如氧化鈮、氧化鈦及氧化鍶中之一者或多者)。在此等實施例中，材料98之經混合金屬氧化物之組份可稱為一第三組份及一第四組份，其中該第三組份係一種或多種低介電常數組合物，且該第四組份係一種或多種高介電常數組合物。該第一及第三組份在某些實施例中可彼此相同，或在其他實施例中可彼此不同。類似地，該第二及第四組份在某些實施例中可彼此相同，或在其他實施例中可彼此不同。
材料92、96及100可包含、實質上由或由氧化鋁組成，且在某些實施例中可具有小於10、小於5，或者小於或等於4之厚度。在某些實施例中可省略材料92、96及100中之一者或多者。
可藉助任一適當之方法形成圖1至圖4之電容器。參照圖5至圖7闡述用於形成圖2之電容器60之一實例方法。
參照圖5，在已跨越所圖解說明之底部電極62形成材料66之後的一處理階段顯示構造60。可利用物理氣相沈積(PVD)、原子層沈積(ALD)及化學氣相沈積(CVD)中之一者或多者在一支撐基板(未顯示)上方形成該底部電極。
可利用ALD及CVD中之一者或兩者在電極62上方形成材料66。舉例而言，若材料66由氧化鋁組成，則此可藉由ALD利用一含鋁前驅物及一含氧前驅物之連續脈衝形成。在所示實施例中，使材料66直接抵靠(亦即，觸碰)電極62。
參照圖6，在材料66上方形成材料68之金屬氧化物混合物。在所示實施例中，使材料68直接抵靠材料66。
材料68之金屬氧化物混合物具有兩種組份，如上文參照圖2所述。該等組份中之一者可稱為一第一組份且可包含氧化鋅及氧化鉿中之一者或兩者；且該等組份中之另一者可稱為一第二組份且可包含氧化鈮、氧化鈦及氧化鍶中之一者或多者。該第二組份之濃度在處理中自材料68之一上表面至該材料之一下表面連續增加，如毗鄰材料68提供之箭頭69所指示。
可利用ALD及CVD中之一者或兩者形成材料68之金屬氧化物混合物。舉例而言，若利用CVD，則可在一反應室內提供前驅物之一混合物。該等前驅物中之一者可導致形成材料68之金屬氧化物混合物之第一組份，且該等前驅物中之一第二者可導致形成材料68之金屬氧化物混合物之第二組份。可藉由連續變更沈積室內第二前驅物與第一前驅物之比率來使金屬氧化物混合物之第二組份與金屬氧化物混合物之第一組份之相對量連續變化。
若利用ALD來形成材料68，則該材料將形成為複數個單獨層，該複數個單獨層然後藉助一隨後退火擴散至彼此中。因此，材料68可最初形成為藉助ALD沈積之薄層之一堆疊。該等層中之某些層可包含金屬氧化物混合物材料68之第一組份，而該等層中之其他層包含此金屬氧化物混合物之第二組份。可藉由變更對應於該第一組份之層之數目相對於對應於該第二組份之層之數目來使該堆疊內該第二組份與該第一組份之相對量變化。在所沈積層之退火之前，材料68之底部將包含比材料68之頂部將包括的百分比高的含有金屬氧化物混合物之一第二組份之層，且含有金屬氧化物混合物之一第二組份之層的百分比將在該整個堆疊上變化。在該堆疊之退火及該等層至彼此中之伴隨擴散之後，材料68將具有對應於金屬氧化物混合物之第二組份相對於金屬氧化物混合物之第一組份的濃度之一連續變化的梯度。
在某些實施例中，ALD可包含含金屬前驅物及含氧前驅物之連續脈衝以形成金屬氧化物層之一堆疊。在某些實施例中，ALD可利用一第一含金屬前驅物、一第二含金屬前驅物及一含氧前驅物(一所謂的「MMO」脈衝)之連續脈衝來形成該堆疊內之該等層中之至少某些層以含有兩種或更多種金屬與氧之組合。若ALD利用MMO脈衝，則由ALD形成之個別層可含有金屬氧化物混合物之第二組份及金屬氧化物混合物之第一組份兩者。在此等實施例中，可藉由改變個別層內金屬氧化物混合物之第二組份與金屬氧化物混合物之第一組份之一相對量來使金屬氧化物混合物之第二組份的濃度變化。
參照圖7，在材料68上方形成材料70、72及74，且在材料74上方形成頂部電極64。可利用任一適當之處理(例如，包括ALD及CVD中之一者或兩者)形成各種材料70、72、74；且可利用ALD、CVD及PVD中之一者或多者形成頂部電極64。
參照圖8及圖9闡述用於形成圖4之電容器90之一實例方法。
參照圖8，在已跨越所圖解說明之底部電極62形成材料92且已在材料92上方形成材料94之後的一處理階段顯示構造90。
可利用物理氣相沈積(PVD)、原子層沈積(ALD)及化學氣相沈積(CVD)中之一者或多者在一支撐基板(未顯示)上方形成底部電極62。
可利用ALD及CVD中之一者或兩者在電極62上方沈積材料92。舉例而言，若材料92由氧化鋁組成，則此可藉由ALD利用一含鋁前驅物及一含氧前驅物之連續脈衝形成。
可利用相似於上文相對於材料68之形成參照圖6所述之處理的處理形成材料94之金屬氧化物混合物。
參照圖9，在材料94上方形成材料96、98及100；且在材料100上方形成電極64。可利用相似於上文相對於材料68之形成參照圖6所述之處理的處理形成材料98。可利用任一適當之處理(例如，包括ALD及CVD中之一者或兩者)形成材料96及100；且可利用ALD、CVD及PVD中之一者或多者形成頂部電極64。
圖5至圖9之處理形成已參照圖2所述之電容器60及已參照圖4所述之電容器90。可使用相似於圖5至圖9之處理的處理來形成圖3之電容器80。具體而言，可藉助任一適當之處理(諸如例如，ALD及CVD中之一者或兩者)形成圖3之材料82、84及86；且可藉助相似於上文相對於材料68之形成參照圖6所述之處理的處理形成圖3之材料88。
6．．．動態隨機存取記憶體單元胞
8．．．動態隨機存取記憶體單元胞
10．．．構造
12．．．半導體基板
14．．．電容器
16．．．電晶體
17．．．閘極
18．．．電容器
20．．．電晶體
21．．．閘極
22．．．側壁間隔層
24．．．閘極電介質材料
26．．．導電材料
28．．．電絕緣封蓋材料
30．．．源極/汲極區
32．．．源極/汲極區
34．．．源極/汲極區
36．．．台座
37．．．台座
38．．．儲存節點電極
40．．．單種材料
42．．．板狀電極
44．．．單種材料
46．．．電容器電介質
48．．．材料
49．．．箭頭
50．．．材料
51．．．虛線箭頭
52．．．儲存節點電極
54．．．位元線
56．．．電絕緣材料
60．．．電容器
62．．．電容器電極
64．．．電容器電極
66．．．材料
68．．．材料
70．．．材料
72．．．材料
74．．．材料
80．．．電容器
82．．．材料
84．．．材料
86．．．材料
88．．．材料
90．．．電容器
92．．．材料
94．．．材料
95．．．材料
96．．．材料
98．．．材料
100．．．材料
圖1係顯示一對DRAM單元胞之一半導體構造之一示意性剖面側視圖。
圖2係一實例實施例電容器之一示意性剖面側視圖。
圖3係另一實例實施例電容器之一示意性剖面側視圖。
圖4係另一實例實施例電容器之一示意性剖面側視圖。
圖5至圖7係在形成一電容器之一實例實施例方法之各個處理階段顯示之一構造之示意性剖面側視圖。
圖8及圖9係在形成一電容器之另一實例實施例方法之各個處理階段顯示之一構造之示意性剖面側視圖。
6．．．動態隨機存取記憶體單元胞
8．．．動態隨機存取記憶體單元胞
10．．．構造
12．．．半導體基板
14．．．電容器
16．．．電晶體
17．．．閘極
18．．．電容器
20．．．電晶體
21．．．閘極
22．．．側壁間隔層
24．．．閘極電介質材料
26．．．導電材料
28．．．電絕緣封蓋材料
30．．．源極/汲極區
32．．．源極/汲極區
34．．．源極/汲極區
36．．．台座
37．．．台座
38．．．儲存節點電極
40．．．單種材料
42．．．板狀電極
44．．．單種材料
46．．．電容器電介質
48．．．材料
49．．．箭頭
50．．．材料
51．．．虛線箭頭
52．．．儲存節點電極
54．．．位元線
56．．．電絕緣材料

Claims (17)

  1. 一種形成一電容器之方法，其包含：在一第一電容器電極上方形成一金屬氧化物混合物；該金屬氧化物混合物包含一第二組份相對於一第一組份之一連續濃度梯度；該連續濃度梯度包含該第二組份隨著距該第一電容器電極之一距離的增加而減小之一濃度；該第一組份係選自由氧化鋅、氧化鉿及其混合物組成之群組；該第二組份係選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組；及在該第一電容器電極上方形成一第二電容器電極。
  2. 如請求項1之方法，其中該金屬氧化物混合物之該形成利用原子層沈積。
  3. 如請求項1之方法，其中該金屬氧化物混合物之該形成利用化學氣相沈積。
  4. 如請求項1之方法，其中該第一電容器電極係一儲存節點電極，且其中該第二電容器電極係一板狀電極。
  5. 如請求項1之方法，其中該第一電容器電極係一板狀電極，且其中該第二電容器電極係一儲存節點電極。
  6. 如請求項1之方法，其進一步包含：在該第一電容器電極上方且直接抵靠其形成由氧化鋁組成之一層；及在由氧化鋁組成之該層上方且直接抵靠其形成該金屬氧化物混合物。
  7. 一種形成一電容器之方法，其包含：在一第一電容器電極上方形成一電容器電介質材料；在該電容器電介質材料上方形成一金屬氧化物混合物；該金屬氧化物混合物包含一第二組份相對於一第一組份之一連續濃度梯度；該第一組份係選自由氧化鋅、氧化鉿及其混合物組成之群組；該第二組份係選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組；及在該金屬氧化物混合物上方形成一第二電容器電極；該連續濃度梯度包含該第二組份隨著距該第二電容器電極之一距離的減小而增加之一濃度。
  8. 如請求項7之方法，其中該電容器電介質材料係一第一電容器電介質材料，且包含鋁、氧以及鋅及鉿中之一者或兩者之一混合物；且該方法進一步包含：在該第一電容器電介質材料上方形成一第二電容器電介質材料；該第二電容器電介質材料由氧化鉿及氧化鋅中之一者或兩者組成；及在該第二電容器電介質材料上方且直接抵靠其形成該金屬氧化物混合物。
  9. 如請求項8之方法，其進一步包含：在該第一電容器電介質材料上方且直接抵靠其形成由氧化鋁組成之一層；及在由氧化鋁組成之該層上方且直接抵靠其形成該第二電容器電介質材料。
  10. 一種電容器，其包含：一第一電容器電極；一第二電容器電極；一電容器電介質材料，其介於該第一與第二電容器電極之間；該電容器電介質材料包含一金屬氧化物混合物；該金屬氧化物混合物包含一第二組份相對於一第一組份之一連續濃度梯度；該第一組份係選自由氧化鋅、氧化鉿及其混合物組成之群組；該第二組份係選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組；及其中該連續濃度梯度包含該第二組份隨著距該等電容器電極中之一者之一距離的減小而增加之一濃度。
  11. 如請求項10之電容器，其在該第一電容器電介質材料與該第一電容器電極之間進一步包含由氧化鋁組成之一層。
  12. 如請求項10之電容器，其中該電容器電介質材料係一第一電容器電介質材料；其中該等電容器電極中之該一者係該第一電容器電極；且該電容器在該第一電容器電介質材料與該第二電容器電極之間進一步包含一第二電容器電介質材料；該第二電介質材料由氧化鉿及氧化鋅中之一者或兩者組成。
  13. 如請求項12之電容器，其在該第二電容器電介質材料與該第二電容器電極之間進一步包含一第三電容器電介質材料；該第三電介質材料由氧化鋁與氧化鉿及氧化鋅中之一者或兩者之組合組成。
  14. 如請求項13之電容器，其在該第二電容器電介質材料與該第三電容器電介質材料之間進一步包含由氧化鋁組成之一層。
  15. 一種電容器，其包含：一第一電容器電極；一第二電容器電極；一對電容器電介質材料，其等介於該第一與第二電容器電極之間；該等電容器電介質材料中之一者毗鄰該第一電容器電極且係一第一電容器電介質材料；該等電容器電介質材料中之另一者毗鄰該第二電容器電極且係一第二電容器電介質材料；該第一電容器電介質材料包含一第一金屬氧化物混合物；該第一金屬氧化物混合物包含一第二組份相對於一第一組份之一第一連續濃度梯度；該第一組份係選自由氧化鋅、氧化鉿及其混合物組成之群組；該第二組份係選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組；該第一連續濃度梯度包含該第二組份隨著距該第一電容器電極之一距離的減小而增加之一濃度；及該第二電容器電介質材料包含一第二金屬氧化物混合物；該第二金屬氧化物混合物包含一第四組份相對於一第三組份之一第二連續濃度梯度；該第三組份係選自由氧化鋅、氧化鉿及其混合物組成之群組；該第四組份係選自由氧化鈮、氧化鈦、氧化鍶及其混合物組成之群組；該第二連續濃度梯度包含該第四組份隨著距該第二電容器電極之一距離的減小而增加之一濃度。
  16. 如請求項15之電容器，其中該第三組份在組成上與該第一組份相同；且其中該第四組份在組成上與該第二組份相同。
  17. 如請求項15之電容器，其在該第一與第二電容器電介質材料之間進一步包含由氧化鋁組成之一層。
TW099116863A 2009-06-02 2010-05-26 電容器及形成電容器之方法 TWI426532B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/476,948 US8107218B2 (en) 2009-06-02 2009-06-02 Capacitors

Publications (2)

Publication Number Publication Date
TW201108271A TW201108271A (en) 2011-03-01
TWI426532B true TWI426532B (zh) 2014-02-11

Family

ID=43219956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116863A TWI426532B (zh) 2009-06-02 2010-05-26 電容器及形成電容器之方法

Country Status (6)

Country Link
US (2) US8107218B2 (zh)
JP (1) JP5418951B2 (zh)
KR (1) KR101242863B1 (zh)
CN (1) CN102449712B (zh)
TW (1) TWI426532B (zh)
WO (1) WO2010141178A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI121722B (fi) * 2006-09-18 2011-03-15 Valtion Teknillinen Levykondensaattori- tai levyresonaattorijärjestely
US8107218B2 (en) 2009-06-02 2012-01-31 Micron Technology, Inc. Capacitors
US20120057270A1 (en) * 2010-09-06 2012-03-08 Juergen Foerster Capacitor and method for making same
US8772123B2 (en) * 2010-11-09 2014-07-08 Intermolecular, Inc. Band gap improvement in DRAM capacitors
US8853049B2 (en) * 2011-09-21 2014-10-07 Intermolecular, Inc. Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
US9425394B2 (en) * 2013-09-03 2016-08-23 Intermolecular, Inc. Doped oxide dielectrics for resistive random access memory cells
WO2017029877A1 (ja) * 2015-08-19 2017-02-23 ソニー株式会社 絶縁材料、電子デバイス及び撮像装置
CN108962725B (zh) * 2018-07-30 2022-10-18 美国麦可松科技有限公司 一种人构性高介电常数的介电薄膜及其制备方法
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050152094A1 (en) * 2004-01-14 2005-07-14 Jeong Yong-Kuk Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
US20060151823A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan High dielectric constant materials
US20070102742A1 (en) * 2005-11-10 2007-05-10 Hynix Semiconductor Inc. Capacitor and method for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US6075691A (en) * 1997-03-06 2000-06-13 Lucent Technologies Inc. Thin film capacitors and process for making them
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
KR100636563B1 (ko) * 1998-12-15 2006-10-19 쇼와 덴코 가부시키가이샤 니오브 콘덴서 및 그 제조방법
JP3374831B2 (ja) * 2000-03-10 2003-02-10 日本電気株式会社 半導体装置及びその製造方法
JP4683512B2 (ja) 2000-11-30 2011-05-18 昭和電工株式会社 コンデンサ用粉体、それを用いた焼結体及びそれを用いたコンデンサ
US6824586B2 (en) * 2000-11-30 2004-11-30 Showa Denko K.K. Powder for capacitor, sintered body thereof and capacitor using the sintered body
KR100621542B1 (ko) 2004-09-13 2006-09-19 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
JP2003008004A (ja) * 2001-06-22 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
US7167355B2 (en) * 2002-01-16 2007-01-23 T.B. Kim Technologies, Inc. Thin-coat metal oxide electrode for an electrochemical capacitor
US20030179521A1 (en) * 2002-03-20 2003-09-25 Lionel Girardie Electronic microcomponent incorporating a capacitive structure and fabrication process
US20040087081A1 (en) * 2002-11-01 2004-05-06 Aitchison Bradley J. Capacitor fabrication methods and capacitor structures including niobium oxide
JP2006005006A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 不揮発性半導体メモリ装置
KR20060072338A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
US7294543B2 (en) * 2006-03-22 2007-11-13 International Business Machines Corporation DRAM (Dynamic Random Access Memory) cells
JP4879048B2 (ja) * 2006-05-31 2012-02-15 三洋電機株式会社 固体電解コンデンサの製造方法
US7666752B2 (en) * 2007-01-19 2010-02-23 Qimonda Ag Deposition method for a transition-metal-containing dielectric
JP2009059889A (ja) * 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
US8107218B2 (en) 2009-06-02 2012-01-31 Micron Technology, Inc. Capacitors
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050152094A1 (en) * 2004-01-14 2005-07-14 Jeong Yong-Kuk Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
US20060151823A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan High dielectric constant materials
US20070102742A1 (en) * 2005-11-10 2007-05-10 Hynix Semiconductor Inc. Capacitor and method for fabricating the same

Also Published As

Publication number Publication date
TW201108271A (en) 2011-03-01
US20120100283A1 (en) 2012-04-26
WO2010141178A2 (en) 2010-12-09
KR20120014191A (ko) 2012-02-16
JP2012529175A (ja) 2012-11-15
CN102449712A (zh) 2012-05-09
CN102449712B (zh) 2014-07-16
KR101242863B1 (ko) 2013-03-12
US20100302705A1 (en) 2010-12-02
WO2010141178A3 (en) 2011-02-24
US8528175B2 (en) 2013-09-10
JP5418951B2 (ja) 2014-02-19
US8107218B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
TWI426532B (zh) 電容器及形成電容器之方法
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
US8847397B2 (en) High work function, manufacturable top electrode
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8679939B2 (en) Manufacturable high-k DRAM MIM capacitor structure
US8603877B2 (en) Methods of forming dielectric material-containing structures
JP5932221B2 (ja) 半導体装置
US7439564B2 (en) Methods of forming capacitor constructions
US8575671B2 (en) Asymmetric MIM capacitor for DRAM devices
US8853049B2 (en) Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices