CN1484311A - 高k介质膜及其制造方法 - Google Patents

Abstract

介质层包括镧、铝、氮和氧，形成在两个导体或者导体与衬底之间。在一个实施例中，在镧、氮或铝中使介质层渐变。另外的绝缘层可以形成在导体或者衬底和介质层之间。此介质层可以通过原子层化学汽相沉积、物理汽相沉积、有机金属化学汽相沉积或者脉冲激光沉积形成。

Description

高K介质膜及其制造方法

发明领域

本发明涉及用于集成电路中的器件和制造集成电路的方法，更具体地说，涉及用于制造集成电路的高K介质。

发明背景

迄今为止二氧化硅已经是用于制造集成电路的最普遍和最有效的绝缘体了。它具有高度的完整性，尤其是能够以非常低的缺陷密度制备。结果是二氧化硅非常有效地以低泄漏工作。关于栅介质，希望的介质特征之一是它耦合上面的栅和下面的沟道，使得沟道响应于施加给栅的激励。在这方面，希望介质具有通常已知为K的高介电常数。

目前做了大量的工作研究具有比氧化硅的介电常数更高的介电常数的高K介质。出现了一些高K介质，但氧化硅的优点之一是其高的禁带，此高禁带使其成为非常有效的绝缘体。这样，已经发现为了高K目的研究的许多材料具有下列问题：由于它们没有足够高的禁带或者由于它们难以以充分的完整性来制备，因此通过此介质防止电流泄漏存在问题。

对于高K介质来说，希望的特性之一是它是非晶的。它必须在其包括制造过程和接着作为完整的集成电路的部分工作的整个寿命期间保持非晶态。许多高K介质在沉积时具有足够高的K值和充分的完整性，但经过接着的加工步骤和与加工步骤相伴随的加热，结果是使这些膜结晶了。这些结晶的膜不是在其整个长度和宽度范围内很好地结晶，而是在形成的晶体结构之间具有已知为晶界的区域。这些晶界是泄漏和影响电性能的其它问题产生的区域。

可以代替非晶的是单晶膜。理论上讲，一般可以使这些膜是单晶。同时也具有几个问题。一个是膜的晶体结构与下面的半导体(一般是硅)的晶体结构匹配，以及在形成工艺过程中它应该实际完美地形成。在工业上已知外延层是单晶的。可以使硅外延生长。这些外延工艺与其它沉积工艺相比通常相当慢。一个能够以单晶形式形成非常小的膜的技术是分子束外延。此方法存在的问题是它非常慢，以至于与传统的沉积工艺如CVD相比，每个时间周期晶片的产量、数量非常低。这样，通常认为分子束外延(MBE)不是可制造的技术。即使利用MBE技术，仍然难以保证膜中没有缺陷。为了实现膜中没有缺陷，必须使压力极低，并且此工艺非常慢。一个非常薄的层、意味着薄至10到30埃的层会轻易地占用MBE机2小时。

在研究新的高K介质中，还存在另一个潜在的问题是具有太高的介电常数。如果介电常数太高，存在所谓的边缘场效应(fringing fieldeffect)，此效应会负面影响晶体管的性能。这样会产生容忍栅和源/漏之间的过耦合。这样，最好研究的材料一般具有20和40之间的介电常数范围。当技术进一步发展时，此范围可以稍微变化。

所希望的高K介质的另一方面是指其与氧化硅的某一厚度的电容相等的电容方面。氧化硅已经得到如此普遍和有效地应用以至于它已经成为标准，工业上经常通过其与氧化硅的关系来描述特定的特征。在这种情况下，一般希望的氧化硅的等效值在5和15埃之间，但在5到15埃的氧化硅的情况下，存在泄漏、可靠性和生长速度的问题。这样，当膜如此小时，在制造和使用它方面会存在困难。希望的耦合是拥有一种介质，此介质具有与5至15埃厚的氧化硅的等效性，但具有更大的实际厚度。通常认为希望的实际最小厚度大约为25埃。

这样，需要一种介质膜，它具有在希望范围内的介电常数、能高度完整地制备的能力、在希望范围内的厚度和能在制造工艺中被制备的能力。

                     附图的简要描述

图1是根据本发明第一实施例的集成电路的部分截面；

图2是根据本发明第二实施例的集成电路的部分截面；

图3是根据本发明第三实施例的集成电路的部分截面；

图4是根据本发明第四实施例的集成电路的部分截面；

图5是根据本发明第五实施例的集成电路的部分截面；

图6是根据本发明第六实施例的集成电路的部分截面；

发明的描述

由镧、铝和氧化物表征的高K介质膜提供了优异的高K材料。它结合了具有希望范围的介电常数、在高温能保持非晶态的优点，并且提供了低泄漏。

图1所示的是集成电路的部分10，此集成电路具有半导体材料的衬底12，介质膜14和导电膜16。衬底12至少在其表面具有半导体区。下面的部分(未示出)也可以是半导电材料，或者可以是绝缘材料，此绝缘材料一般用于绝缘体上的半导体(SOI)衬底。半导体材料的例子包含单晶硅、砷化镓、硅锗和锗。在衬底12上的是介质层14。在介质层14上的是作为栅极的导电膜16。介质层14作为栅绝缘体或栅介质工作。衬底12的如这里所示的在与介质膜14的交界面临近的区域是晶体管的沟道。

栅介质14包括铝酸镧，它是由镧、铝和氧表征的化合物。当铝和镧的浓度相同时，写为LaAlO₃。栅介质14最好利用原子层化学汽相沉积(ALCVD)形成。可以使用的其它方法，包含物理汽相沉积、有机金属化学汽相沉积和脉冲激光沉积。ALCVD方法能够精确控制包括厚度的层的形成，在本文情况下，厚度不小于大约25埃，最好在30至90埃的范围内。在目前的集成电路技术中的栅导体16一般是多晶硅，但也可以是其它导体，例如钨、氮化钛、氮化钽或任何可以用作栅导体的导体。

通过ALCVD沉积的栅介质14还可以用于确保膜在非晶条件下沉积。利用目前的ALCVD技术，代表性的温度范围在200-400度，压力在0.1和10乇之间，对于ALCVDs来说一般选择1.0乇。选择温度和压力以便确保栅介质14处于非晶态。在ALCVD工艺中，在周期(cycle)的不同区段引入铝源、镧源和氧源。在周期中每种材料都具有其自己的引入和沉积的点，这是与存在的层反应的结果，然后清除或吹扫。接着，引入另外的材料，与存在的层反应，然后通过吹扫除去。然后引入第三种材料，反应并吹扫。那么完整的周期是在周期中的不同的点和时间内所有的三种材料。还可以看出可以是铝然后氧、镧然后氧、铝然后氧等。这样，每隔一个步骤就是氧源的引入。这样，在某种意义上材料的每一次引入都是层的沉积。在这种情况下，每个完整的周期都沉积了四层，一层镧、一层铝和两层氧，一层接着一层的沉积，但得到的四层可以观察为两个金属层，一个是铝/氧，另一个是镧/氧。这样这两个层包括铝酸镧的单层。

此铝酸镧在优化介电系数和低泄漏方面提供了许多好处。一些其它的材料具有同样的缺陷。例如，氧化镧具有恰当的介电常数范围，但它吸水。吸水对于所希望的集成电路的制造是非常有害的。例如，氧化镧吸收水会导致结构完整性的问题。氧化镧会变得松软，使其不能用于形成集成电路结构。例如，氧化铝具有太低的介电常数问题。氧化铝的介电常数在某种程度上比氧化硅高，但不足以使其用于连续的换算(scaling)。因此有一些个别的经特殊加工的外形，对于这些外形来说，氧化铝是可以使用的，但接着产生尺寸将变得更小、将不易加工的问题。

铝酸镧的另一个好处是介电常数可以根据镧含量的范围改变。这样，可以实现10和25之间某点的优化的介电常数。当镧含量甚至比铝含量大时，也可以得到甚至更大些的系数，但这会导致伴随着吸水的问题。

铝酸镧即使在高达1,025或许更高的温度下也可以有利地保持非晶态。1,025摄氏度对于目前的工艺来说一般是最高的温度。这样，已经发现铝酸镧能够耐受在集成电路加工期间将遭受的最高温度并且保持非晶态，所述集成电路是通过用于大部分先进外形的典型工艺制造的。希望最高加工温度下降一些，但由于源/漏中掺杂剂的激活需要高温，并且预计这种激活是可预见的未来的需要，因此最高温度很可能保持相当高。最高温度会稍微下降到1,205摄氏度以下，但预计至少很长一段时间仍将超过900摄氏度。然而，不能肯定温度的显著降低将出现，1,025摄氏度在很长一段时间内仍然是实际的需要。这样，非晶铝酸镧在预期的温度范围内提供了希望的高K特性和高度的完整性。

能够沉积非晶铝酸镧的有效的高K介质膜的另一个好处是不仅在硅上、而且在砷化镓上都是非常有效的。在有效地实现砷化镓及其更高迁移率(mobility)的优点方面的问题之一在于，用于砷化镓的栅介质非常难以匹配硅的栅介质的完整性，其中硅的栅介质是通过在高温生长氧化硅实现的。这样，在大多数场合，已经证明硅优于砷化镓。现在利用通过ALCVD沉积的有效的高K介质，结果是不管沉积在硅上、砷化镓上或者其它一些半导体材料上，栅介质都可以具有高度的完整性。结果是砷化镓将成为大部分集成电路的最佳选择，而不仅仅像现在这样是半导体市场中的小角色。

图2所示的是集成电路的部分18，此集成电路由衬底20、阻挡介质层22、高K介质层24和导体26表征。在这种情况下，高K介质层24与图1的膜14一样或类似，也是铝酸镧。导体26与图1中的导体16类似，衬底20与图1中的衬底12类似。由于其作为绝缘体的理想特性，选择阻挡介质层22，阻挡介质层22也可以称为界面层。例如，阻挡介质层可以是氧化铝、氧化硅或氮氧化硅。在这种情况下氧化铝尤其好，因为它具有优异的绝缘特性，并且具有比氧化硅稍高的介电常数。阻挡介质层22的存在确保高K介质24和阻挡介质层22的组合具有充分的绝缘特性，以便防止不希望的电流流动。例如，上述组合将具有高的禁带，并且将具有足够高的介电常数。尤其是，放置了与衬底20直接接触的高禁带材料，而衬底是电子注入的潜在来源。如果选择的衬底20的材料具有与铝酸镧有关的问题的话，阻挡介质层22的另一个潜在的应用是作为扩散阻挡层。

图3所示的是集成电路的部分28，此集成电路通过衬底30、介质膜32和导体34表征。在这种情况下，衬底30与衬底20和12类似，导体34与导体26和16类似。介质膜32代替介质14和代替介质22和24的组合。在这种情况下，介质膜32具有渐变的镧浓度。在介质膜32中，与衬底30的交界面附近，材料主要是纯的氧化铝。向导体34方向移动，镧的浓度连续增加，直到在与导体34的交界面处和交界面附近介质膜32中的铝和镧之间的比为1∶1。此方案的优点是在紧接着衬底30的位置提供了理想的高禁带，并且避免了氧化铝和铝酸镧之间的任何突然邻接。通过控制浓度的增加率也可以调整所得到的介电常数，在恰到达与导体34的交界面之前，可以很好地实现铝和镧之间的比为1∶1。还可以渐渐超过1∶1的比值，使得镧的浓度超过铝的浓度。

当利用ALCVD时，沉积的初始阶段不包含镧。第一层应是简单的铝和氧，并且可延续希望的层数，镧以增加的比例代替铝，直到达到镧和铝之间的比为1比1。实际上，可以希望得到镧比铝更高的浓度。风险是如果镧变得过量，膜的质量会降低，而更高的镧浓度在提供更高介电常数方面的好处又提供一种情况：实际上希望具有比铝更多的镧。在这种情况下，离与导体34的交界面最近处，镧的浓度应比铝的浓度高。

图4所示的是集成电路的部分32，此集成电路通过衬底34、阻挡介质层36、高K介质层38、阻挡介质层40和导体42表征。在这种情况下，衬底34与衬底12、20和30类似。阻挡介质层36与阻挡层22类似。高K介质层38与高K介质层14和24类似。导体42与导体16、26和34类似。阻挡层40提供了高K介质层38和导体42之间的阻挡隔层。阻挡层40是为导体42与高K介质层38具有兼容问题的情况而设置的。阻挡层40最可能也是在氧化铝、氧化硅和氮氧化物中选择。阻挡介质层40的目的应是提供导体42和高K介质38之间的阻隔。当然，希望阻挡层40具有高介电常数，但其目的是防止导体42和高K介质层38之间的问题。最佳选择同样是氧化铝，因为它具有比氧化硅更高的介电常数。

图5所示的是集成电路的部分44。此集成电路通过导体46、高K介质层48和导体50表征。在这种情况下，高K介质应用在两个导体之间。这种情况主要起因于导体46是用于存储电荷的浮栅的情况。还提出一些情况是导体46和50包括用于存储电荷的电容器极板。一个这样的例子是动态随机存取存储器的记忆单元。在这种情况下，也希望高K介质层48具有高的介电常数以及所希望的低泄漏特性。

如图5所示，高K介质层48是具有渐变浓度的铝酸镧。镧的浓度在中间最大，在与导体46的界面处和导体50的界面处是纯的氧化铝或接近纯的氧化铝。这样就在与导体46的交界面处和与导体50的交界面处提供了相当高的介电常数和高的禁带，使得它既是高K介质又是优异的绝缘体。通过具有渐变的高K介质层48，避免了绝缘体类型之间的突然邻接。材料类型之间的突然转变趋向于成为可以俘获电荷的位置。具有渐变的浓度，避免了突然的邻接。在晶体管的情况下，仅在衬底附近的部位具有高禁带是最重要的，因为那是电荷可能注入的位置，而在部分44的情况下，电荷可以从导体50或导体46注入。这样，希望在与导体50和与导体46的交界面处具有高的禁带。

图6所示的是集成电路的部分52，此集成电路通过导体54、阻挡介质层56、高K介质层58、阻挡介质层60和导体62表征。此结构与图5的结构类似。导体54与导体46类似，导体62与导体50类似，56、58和60的组合层与图5中的高K介质层48类似。在图6的情况下，介质层56和60既提供高禁带又作为导体62和54与高K介质层58之间的扩散阻挡层。这样，阻挡层56和60的添加对于充分的绝缘特性以及提供对高K介质层58的扩散阻挡来说都是必要的。导体54和62可以具有不同的特性。一个可以是多晶硅。另一个在阻挡介质层的类型可以不同的情况下可以是金属。高K介质层58包括铝酸镧，此铝酸镧具有在图1-5的结构中所描述的铝酸镧膜的优点。

在与晶体管的形成不同的两个导体的情况下，需要阻挡层的可能性增加了，因为实际上希望注入在某些境况下出现在导体2和54之间。这样，当不希望出现这种注入时，实际上更可能需要阻挡层56和60、或者图5所示的梯度以便使这种注入不发生。这样，当通过注入存储电荷时，需要阻挡层56和60、或者图5所示的渐变的可能性更大。而且，当纯粹作为电容器时，仍然更可能需要阻挡层56和60。电容器的主要目的是存储电荷，因此在与导体的界面处具有高禁带的重要性甚至比晶体管的情况更重要。

作为对于高K介质的这些应用来说的可选择方案，在铝酸镧中引入氮是有好处的。同样对于铝酸镧来说，不同元素的浓度可以变化，并且可以写为La_wAl_xO_yN_z，而且可以认为是氮化的铝酸镧(NLA)，NLA是非晶态的。这样，参考图1，介质14可以包括NLA。

NLA的优点是它非常抗硼的渗透。硼通常至少存在于P沟道晶体管的栅多晶硅中。这样，对于介质层14是栅介质层来说这是高K介质的主要应用，硼不会从导体16渗透到衬底12中是重要的。当导体16是栅极时，导体16下面的衬底12的区域将是晶体管的沟道。硼渗透到沟道中会影响晶体管的电特性。这种影响是不希望的，而且不大可能对于所有的晶体管来说都一致，这样在晶体管中产生性能变化。与铝酸镧一起存在的氮也稍微增加了介电常数，因此NLA在作为栅极和沟道之间的硼阻挡层而且同时保持高K的益处方面都是有利的。氮的浓度应是至少1原子量％(atomic weight)，以便实现有益的抗硼渗透。但不必超过10原子量％，以便实现所希望的特性。NLA的另一个优点是对于传统的CMOS应用来说，它具有高的热和化学稳定性。

NLA的潜在缺点是氮趋向于俘获电荷，使得晶体管的源和漏之间的正常电流足以使电子变为充分的激励态，使电子迁移到沟道与栅介质层的交界面处的栅介质层中。这样，为了避免上述情况，与图3所示的镧浓度的变化方式一样渐变氮浓度是有利的。在这个例子中，通过参考图3，氮浓度将在栅极34和栅介质层32之间的界面处最大。在此最大浓度区，浓度应是至少1原子量％。在最小浓度区，浓度应不超过0.5原子量％的氮。浓度的变化程度可以改变以便实现所希望的抗硼渗透，同时保持氮远离衬底30和栅介质层32之间的界面。

NLA还可以代替图2所示的栅介质层24或图4所示的栅介质层38，在这种情况下，可以不需要阻挡层40。由于栅介质层38为NLA，阻挡层36隔离了衬底34和栅介质层38的NLA中存在的氮。栅介质层38的NLA保护衬底34，防止硼从导体42渗透。在这种情况下，含NLA的层38最好比阻挡层36厚。作为在像图1所示的结构中使用NLA的另一个可选方案，阻挡层40将是NLA以便提供硼渗透保护，介质层38是高K介质层，保留阻挡层36。阻挡层36为氧化硅的益处在于界面陷阱密度低，这样防止迁移率降低。在后一种情况下，包含NLA的层比高K介质层38更薄比较好。包含NLA的层的例举范围为10-90埃(1-9纳米)。其它层的例举范围为5-20埃(0.5-2纳米)。

NLA还可以代替图5和图6中的铝酸镧，例如，对于在控制栅和浮栅之间可以使用介质层的情况。对于图5中的情况，介质层48的NLA中的氮化物浓度在中间应更大。对于图6来说，介质层58将包括NLA。此NLA可以与其它层如阻挡层56和/或60组合使用，以便实现所希望的泄漏保护的厚度和它们之间所希望的电容耦合。

可以利用所描述的形成铝酸镧的技术来形成NLA。工业中已知的沉积铝酸镧的技术之一是在有机金属化学汽相沉积工艺(MOCVD)中利用载有铝的Al(acac)3[乙酰丙酮铝]、载有镧的La(thd)3[2，2，6，6四甲基-3，5庚二酮镧]和氧。上述技术是有效的，但由于存在有除了氧、镧和铝之外的元素，难以得到高纯的铝酸镧。ALD技术对于控制膜厚度、保形(conformality)和沉积来说是有利的，但仍然会得不到所希望的纯度。

提供更高纯度的技术是使用铝酸镧靶，利用结合活性氮和氧源的激光溅射或氩溅射。铝酸镧靶具有非常高的纯度，活性氮可以通过利用N₂气而非常纯净。氮最好是远程的(remote)氮等离子，因为由等离子使其远程活化，它直接形成在其上正沉积NLA的半导体晶片上。离开高纯度的靶的材料与活性氮结合以便形成NLA。即使氨具有氢，但氨也可以有效地作为氮源。然而，氢会被放出，如果氢含量相当低，应该不成问题。其它希望的氮气是氧化一氮(NO)和一氧化二氮(N₂O)。

其它的技术是使用ALD，利用用于承载镧和铝、仅包含氧和氮的前体。为此可用的化学物质包括La(NO₃)₃和Al(NO₃)₃。为了启动此工艺，可引入H₂O，接着吹扫，以便形成ALD沉积的起始点。吹扫之后，引入硝酸镧或硝酸铝，接着吹扫，然后再引入H₂O。最好铝最接近于硅作为第一层，因为铝与硅的粘结比镧更好。接着引入含氮的气体例如氨，以便得到希望的氮浓度。接着吹扫清除，然后H₂O，接着的是硝酸镧和硝酸铝中的另一个。这样就完成了NLA的完整层的制造。这样，最佳的方案是：具有铝和氧的单层接着是另外的单层；具有镧和氧的一层和具有氮的另一层。此工艺按所希望的继续进行。在每个硝酸镧和硝酸铝步骤之后引入含氮气体的步骤可以被省去或者按所希望的包含，以便将氮浓度调整得更高或更低。

除了用作栅介质的介质层或者控制栅和浮栅之间的介质层，还可以将NLA的优点应用于另外的介质部件。例如下列介质部件：蚀刻停止层、用于侧壁隔离层的衬层和用于沟槽衬层。在介质部件的各种应用中，例如那些刚刚列出的部件，通过氮、镧、氮和氧表征的介质部件例如NLA的功能可以提供扩散阻挡层的作用。而且在这些相同的应用中可以使用另外的铝酸镧。

在各个实施例中已经描述了本发明，可能会有其它的实施例和组合使用的其它的材料，它们将提供与本发明相关的好处或一些好处。除了那些提到的材料，可能会使用除提及的材料以外其它的材料。此外，可以会向铝酸镧中添加一些材料，除了所描述的由组合和各个浓度的铝酸镧提供的好处之外，这些材料同样可以提供益处。而且可能会有沉积的其它方法，例如喷射汽相沉积、远程等离子沉积、远程等离子ALD。因此，权利要求限定本发明的范围。

Claims (10)

1.一种半导体结构，其特征在于，

半导体衬底；

半导体衬底上包括镧、铝、氧和氮的介质层；和

介质层上的电极。

2.权利要求1的半导体结构，进一步的特征在于，半导体衬底和介质层之间存在界面层。

3.权利要求2的半导体结构，其特征在于，界面层包括硅、氮和氧。

4.权利要求1的半导体结构，其特征在于，介质层的至少一个元素从零渐变，达到比零大的预定量。

5.一种半导体结构，其特征在于，

第一导电层；

第一导电层上特征在于镧、铝、氧和氮的介质层；和

介质层上的第二导电层。

6.权利要求5的半导体结构，其特征在于，介质层具有以下氮浓度，与和第一导电层及第二导电层邻接的部分相比，介质层的中间部分的氮浓度更高。

7.一种半导体结构，其特征在于，

半导体衬底；

半导体衬底上形成的第一介质层；

第一介质层上形成的、特征在于镧、铝、氧和氮的第二介质层；和

介质层上的电极层。

8.权利要求7的半导体结构，其特征在于，第一介质层包括氧化硅、氮氧化物和氧化铝之一。

9.一种形成半导体结构的方法，其特征在于，

提供选自具有半导体表面的衬底和导电层的第一材料；

在第一材料上形成特征在于镧、铝、氧和氮的介质层；和

在介质层上形成导电的电极层。

10.权利要求9的方法，其特征在于，形成介质层包括：形成特征在于镧、铝和氧的介质层，此介质层基本不含氮；和将氮混入介质层。

Images