CN208271544U - 驱动基板和显示面板 - Google Patents

Abstract

本申请涉及一种驱动基板和显示面板。所述驱动基板包括基底。所述基底包括异形显示驱动区和正常显示驱动区。所述异形显示驱动区包括多个间隔设置的第一驱动电路单元。所述第一驱动电路单元包括第一储存电容。所述第一储存电容包括依次设置的第一金属层、第一介质层和第二金属层。所述正常显示驱动区包括多个间隔设置的第二驱动电路单元。所述第二驱动电路单元包括第二储存电容。所述第二储存电容包括依次设置的第三金属层、第二介质层和第四金属层。所述第一介质层的厚度小于所述第二介质层的厚度，从而使得异形显示驱动区驱动的异形显示区和所述驱动的正常显示驱动区驱动的正常显示区的亮度趋于相同。

Description

驱动基板和显示面板

技术领域

本申请涉及显示领域，特别是涉及一种驱动基板和显示面板。

背景技术

传统的异形屏的设计过程中，屏体的异形区通常要进行倒角设计或者开槽设计，从而导致异形区的像素的电容负载与正常区的像素的电容负载不同，这都容易使得异形区的像素与正常区的像素的亮度不同，影响显示装置的正常使用。

实用新型内容

基于此，有必要针对异形区的像素与正常区的像素的亮度不同的问题，提供一种驱动基板

一种驱动基板，包括：

基底，包括异形显示驱动区和正常显示驱动区；

多个第一驱动电路单元，设置于所述异形显示驱动区，所述第一驱动电路单元包括第一储存电容，所述第一储存电容包括依次设置的第一金属层、第一介质层和第二金属层；

多个第二驱动电路单元，设置于所述正常显示驱动区，所述第二驱动电路单元包括第二储存电容，所述第二储存电容包括依次设置的第三金属层、第二介质层和第四金属层，所述第一介质层的厚度小于所述第二介质层的厚度。

在一个实施例中，所述第一介质层包括氧化硅层。

在一个实施例中，所述第一介质层还包括氮化硅层，所述氧化硅层和所述氮化硅层层叠设置。

在一个实施例中，所述第一介质层包括多个所述氧化硅层和多个所述氮化硅层，所述多个氧化硅层和所述多个氮化硅层层叠设置，相邻的两个所述氧化硅层之间设置有一个所述氮化硅层。

在一个实施例中，所述第一介质层包括三氧化二铝层。

在一个实施例中，所述第一介质层还包括五氧化二钽层，所述五氧化二钽层和所述三氧化二铝层层叠设置。

在一个实施例中，所述三氧化二铝层和所述五氧化二钽层分别为多个，还包括多个氧化硅层和多个氮化硅层，所述多个三氧化二铝层、所述多个五氧化二钽层、所述多个氧化硅层和所述多个氮化硅层层叠设置，且每两个所述三氧化二铝层和/或每两个所述五氧化二钽层和/或每两个所述氧化硅层和/或每两个所述氮化硅层非相邻设置。

在一个实施例中，所述第一驱动电路单元还包括第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层和第一栅极层，所述第一有源层和所述第一栅极层间隔设置，所述第一介质层形成于所述第一栅极层的表面，所述第一有源层设置于所述基底表面；

所述第二驱动电路单元还包括第二薄膜晶体管，所述第二薄膜晶体管包括第二有源层和第二栅极层，所述第二有源层和所述第二栅极层间隔设置，所述第二介质层形成于所述第二栅极层的表面，所述第二有源层设置于所述基底表面。

在一个实施例中，所述第一介质层和所述第二介质层一体成型，设置于所述基底表面。

一种显示面板，其特征在于，包括所述的驱动基板，包括：

异形显示区，所述异形显示区包括多个第一像素单元，所述多个第一像素单元与所述多个第一驱动电路单元一一对应电连接；

正常显示区，所述正常显示区包括多个第二像素单元，所述多个第二像素单元与所述多个第二驱动电路单元一一对应电连接。

本申请涉及一种驱动基板。所述驱动基板包括基底。所述基底包括异形显示驱动区和正常显示驱动区。所述异形显示驱动区包括多个间隔设置的第一驱动电路单元。所述第一驱动电路单元包括第一储存电容。所述第一储存电容包括依次设置的第一金属层、第一介质层和第二金属层。所述正常显示驱动区包括多个设置的第二驱动电路单元。所述第二驱动电路单元包括第二储存电容。所述第二储存电容包括依次设置的第三金属层、第二介质层和第四金属层。所述第一介质层的厚度小于所述第二介质层的厚度，从而使得异形显示驱动区驱动的异形显示区和所述驱动的正常显示驱动区驱动的正常显示区的亮度趋于相同。

附图说明

图1为本申请实施例提供的驱动基板截面图；

图2为本申请实施例提供的第一介质层结构图；

图3为本申请实施例提供的另一个第一介质层结构图；

图4为本申请实施例提供的另一个第一介质层结构图；

图5为本申请实施例提供的显示面板示意图。

附图标记说明：

驱动基板10

异形显示驱动区200

异形区像结构210

第一储存电容211

第一金属层212

第一介质层213

氧化硅层214

氮化硅层215

三氧化二铝层216

五氧化二钽层217

第二金属层218

正常显示驱动区300

第二驱动电路单元310

第二储存电容311

第三金属层312

第二介质层313

第四金属层314

基底400

第一薄膜晶体管500

第一有源层510

第一源极511

第一沟道512

第一漏极513

第一栅极层520

第一绝缘层530

第二绝缘层540

异常显示区550

第一像素单元551

正常显示区560

第二像素单元561

第一过孔570

第二薄膜晶体管600

第二有源层610

第二栅极层620

第二源极611

第二沟道612

第二漏极613

第二过孔670

具体实施方式

请参见图1，本申请实施例提供一种驱动基板10。所述驱动基板10包括基底400。所述基底400表面设置有异形显示驱动区200和正常显示驱动区300。所述异形显示驱动区200和所述正常显示驱动区300相邻设置。所述异形显示驱动区200包括多个第一驱动电路单元210。所述多个第一驱动电路单元210间隔设置。所述第一驱动电路单元210包括第一储存电容211。所述第一储存电容211包括依次设置的第一金属层212、第一介质层213和第二金属层218。所述正常显示驱动区300包括多个第二驱动电路单元310。所述多个第一驱动电路单元210间隔设置。所述第二驱动电路单元310包括第二储存电容311。所述第二储存电容311包括依次设置的第三金属层312、第二介质层313和第四金属层314。所述第一介质层213的厚度小于所述第二介质层313的厚度。

可以理解，所述异形显示驱动区200和所述正常显示驱动区300可以一体成型。所述异形显示驱动区200由于具有开槽等结构，所述第一驱动单元210的数量少于所述第二驱动单元310的数量。所述异形显示驱动区200驱动的像素的数量也少于所述正常显示驱动区300驱动的像素的数量。由于所述第一驱动单元210和所述第二驱动单元310均与扫描线或者数据线连接，因此在所述异形显示驱动区200中，扫描线或者数据线连接所述第一驱动单元210的数量就少于在所述正常显示驱动区300中每条扫描线或者每条数据线连接的第二驱动单元310的数量。因此在所述异形显示区200中的扫描线或者数据线的负载会小于在所述正常显示驱动区300中扫描线或者数据线的负载。

本申请通过减小所述第一介质层213的厚度，可以增加所述第一储存电容211的容值，因而增加了所述第一储存电容211的负载，也就增大了所述第一驱动单元210的负载。因此可以增加连接多个所述第一驱动单元210的扫描线或者数据线的负载。因而可以使得所述异形显示区200中的扫描线或者数据线的负载与所述正常显示驱动区300中扫描线或者数据线的负载趋于相同。从而达到使得异形显示驱动区200驱动的异形显示区550和所述驱动的正常显示驱动区300驱动的正常显示区560的亮度趋于相同的目的。进一步地，在所述第一介质层的厚度减小后，可以进一步增大所述异形显示驱动区200的寄生电容等，进而可以使得所述异形显示区200中的扫描线或者数据线的负载与所述正常显示驱动区300中扫描线或者数据线的负载趋于相同。

在一个实施例中，所述第一介质层213的厚度可以根据异形显示驱动区200的像素的负载的大小与所述正常显示驱动区300的像素的负载的大小的差值确定。通过所述差值可以确定所述第一介质层213的厚度。

在一个实施例中，可以在制作所述第一介质层213时，通过在所述第一介质层上表面覆盖模板，再通过曝光、显影、刻蚀、去光阻等工序，可以减少所述第一介质层213的厚度。

在一个实施例中，所述第一介质层213包括氧化硅层214。所述氧化硅层214可以为一次沉积形成的单层结构，也可以为多次沉积形成的多层结构。多层所述氧化硅层214的层与层之间可以形成界面态。在界面态可在很短的时间内和衬底半导体交换电荷，从而增加所述第一储存电容211的容值。

请参见图2，在一个实施例中，所述第一介质层213还包括氮化硅层215。所述氧化硅层214和所述氮化硅层215层叠设置。所述氮化硅层215和所述氮化硅层215之间可以形成界面态，从而增加所述第一储存电容211的容值。

在一个实施例中，所述氮化硅层215的厚度可以为80nm，所述氧化硅层214的厚度可以为30nm。

请参见图3，在一个实施例中，所述第一介质层213包括多个所述氧化硅层214和多个所述氮化硅层215。所述多个氧化硅层214和所述多个氮化硅层215层叠设置。相邻的两个所述氧化硅层214之间设置有一个所述氮化硅层215。即所述氧化硅层214和氮化硅层215以一个氧化硅层214、一个氮化硅层215的顺序设置。不同材料构成的界面态可以进一步地提高界面态效应。因此所述多个氧化硅层214和所述多个氮化硅层215层叠交叉设置可以进一步地提高界面态效应，从而增加所述第一储存电容211的容值。因此上述设置可以进一步减少所述第一储存电容211的厚度。

请参见图4，在一个实施例中，所述第一介质层213包括三氧化二铝层216。所述三氧化二铝层216具较大的介电常数，因此可以提高所述第一储存电容211的容值。

在一个实施例中，所述第一介质层213还包括五氧化二钽层217。所述五氧化二钽层21具有较大的介电常数。所述五氧化二钽层217和所述三氧化二铝层216层叠设置。所述五氧化二钽层217和所述三氧化二铝层216层叠设置可以增强界面态效应。

在一个实施例中，所述三氧化二铝层216和所述五氧化二钽层217分别为多个。所述第一介质层213还包括多个氧化硅层214和多个氮化硅层215。所述三氧化二铝层216、所述五氧化二钽层217、所述氧化硅层214和所述氮化硅层215层叠设置。且每两个所述三氧化二铝层216和/或每两个所述五氧化二钽层217和/或每两个所述氧化硅层214和/或每两个所述氮化硅层215非相邻设置。在一个实施例中，所述第一介质层213以一个三氧化二铝层216、一个五氧化二钽层217、一个所述氮化硅层215、一个所述氧化硅层214的顺序依次循环设置。在一个实施例中，相同的三氧化二铝层216、五氧化二钽层217和所述氮化硅层215、所述氧化硅层214不相邻设置，从而进一步增加不同材料层之间的界面态效应。

在一个实施例中，所述驱动基板10还包括第一薄膜晶体管500。所述第一薄膜晶体管500包括第一有源层510和第一栅极层520。所述第一有源层510和第一栅极层520间隔设置。所述第一介质层213和所述第二介质层313形成于所述第一栅极层520的表面。所述第一有源层510设置于所述基底400表面。

所述第二驱动电路单元310还包括第二薄膜晶体管600。所述第二薄膜晶体管600包括第二有源层610和第二栅极层620。所述第二有源层610和所述第二栅极层620间隔设置。所述第二介质层313形成于所述第二栅极层620的表面。所述第二有源层610设置于所述基底400表面。

所述第一薄膜晶体管500和所述第二薄膜晶体管600与所述基底400之间还可以设置缓冲层。所述缓冲层可以包括氧化硅材料和氮化硅材料。

在一个实施例中，所述第一介质层213和所述第二介质层313一体成型，所述第一介质层213和所述第二介质层313可以通过沉积一体成型。所述第一介质层213和所述第二介质层313设置于所述基底400表面。所述第一介质层213和所述第二介质层313在一道工序中一体成型可以提高生产效率，降低生产成本。可以理解，所述第一介质层213和所述第二介质层313可以为同种无机非金属材料制成。

在一个实施例中，所述第一介质层213和所述第二介质层313作为同一层沉积时，可以分别覆盖于所述第一栅极层520和所述第二栅极层620的表面。所述第一有源层510可以包括第一源极511、第一漏极513和第一沟道512。所述第一沟道512设置于所述第一源极511、第一漏极513之间。所述第二有源层610可以包括第二源极611、第二漏极613和第二沟道612。所述第二沟道612设置于所述第二源极611、第二漏极613之间。

所述第一栅极层520和所述第一有源层510之间以及第二栅极层620和所述第二有源层610之间可以设置第一绝缘层530。所述第一金属层212和所述第三金属层312表面可以设置第二绝缘层540。所述第一栅极层520和所述第一源极511可以分别通过第一过孔570与数据线等线路连接。所述第二栅极层620和所述第二源极611可以分别通过第二过孔670与数据线等线路连接。

请参见图5，本发明实施例提供一种显示面板20。所述显示面板20包括所述的驱动基板10。所述显示面板2还包括异形显示区550和正常显示区560。所述异形显示区550包括多个第一像素单元551。所述多个第一像素单元551与所述多个第一驱动电路单元210一一对应电连接。所述正常显示区560包括多个第二像素单元561。所述多个第二像素单元561与所述多个第二驱动电路单元310一一对应电连接。

可以理解，所述显示面板20为OLED显示面板。所述异形显示区550和所述异形显示驱动区200对应设置。所述正常显示区560和所述正常显示驱动区300对应设置。所述第一驱动电路单元210可以驱动所述第一像素单元551发光。所述第二像素单元561可以驱动所述第二像素单元561发光。由于通过减小所述第一介质层213的厚度增加了所述第一驱动电路单元210的所述第一储存电容211负载。从而使得所述异形显示区550和所述正常显示区560的亮度趋于相同。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种驱动基板，其特征在于，包括：

基底(400)，包括异形显示驱动区(200)和正常显示驱动区(300)；

多个第一驱动电路单元(210)，设置于所述异形显示驱动区(200)，所述第一驱动电路单元(210)包括第一储存电容(211)，所述第一储存电容(211)包括依次设置的第一金属层(212)、第一介质层(213)和第二金属层(218)；

多个第二驱动电路单元(310)，设置于所述正常显示驱动区(300)，所述第二驱动电路单元(310)包括第二储存电容(311)，所述第二储存电容(311)包括依次设置的第三金属层(312)、第二介质层(313)和第四金属层(314)，所述第一介质层(213)的厚度小于所述第二介质层(313)的厚度。

2.如权利要求1所述的驱动基板，其特征在于，所述第一介质层(213)包括氧化硅层(214)。

3.如权利要求2所述的驱动基板，其特征在于，所述第一介质层(213)还包括氮化硅层(215)，所述氧化硅层(214)和所述氮化硅层(215)层叠设置。

4.如权利要求3所述的驱动基板，其特征在于，所述第一介质层(213)包括多个所述氧化硅层(214)和多个所述氮化硅层(215)，所述多个氧化硅层(214)和所述多个氮化硅层(215)层叠设置，相邻的两个所述氧化硅层(214)之间设置有一个所述氮化硅层(215)。

5.如权利要求1所述的驱动基板，其特征在于，所述第一介质层(213)包括三氧化二铝层(216)。

6.如权利要求5所述的驱动基板，其特征在于，所述第一介质层(213)还包括五氧化二钽层(217)，所述五氧化二钽层(217)和所述三氧化二铝层(216)层叠设置。

7.如权利要求6所述的驱动基板，其特征在于，所述三氧化二铝层(216)和所述五氧化二钽层(217)分别为多个，还包括多个氧化硅层(214)和多个氮化硅层(215)，所述多个三氧化二铝层(216)、所述多个五氧化二钽层(217)、所述多个氧化硅层(214)和所述多个氮化硅层(215)层叠设置，且每两个所述三氧化二铝层(216)和/或每两个所述五氧化二钽层(217)和/或每两个所述氧化硅层(214)和/或每两个所述氮化硅层(215)非相邻设置。

8.如权利要求1所述的驱动基板，其特征在于，所述第一驱动电路单元(210)还包括第一薄膜晶体管(500)，所述第一薄膜晶体管(500)包括第一有源层(510)和第一栅极层(520)，所述第一有源层(510)和所述第一栅极层(520)间隔设置，所述第一介质层(213)形成于所述第一栅极层(520)的表面，所述第一有源层(510)设置于所述基底(400)表面；

所述第二驱动电路单元(310)还包括第二薄膜晶体管(600)，所述第二薄膜晶体管(600)包括第二有源层(610)和第二栅极层(620)，所述第二有源层(610)和所述第二栅极层(620)间隔设置，所述第二介质层(313)形成于所述第二栅极层(620)的表面，所述第二有源层(610)设置于所述基底(400)表面。

9.如权利要求1所述的驱动基板，其特征在于，所述第一介质层(213)和所述第二介质层(313)一体成型，设置于所述基底(400)表面。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的驱动基板(10)，包括：

异形显示区(550)，所述异形显示区(550)包括多个第一像素单元(551)，所述多个第一像素单元(551)与所述多个第一驱动电路单元(210)一一对应电连接；

正常显示区(560)，所述正常显示区(560)包括多个第二像素单元(561)，所述多个第二像素单元(561)与所述多个第二驱动电路单元(310)一一对应电连接。