CN1828905A - 具有高k电介质存储电容器的dram及其制造方法 - Google Patents

Abstract

一种动态随机存取存储单元包括形成于半导体主体中的晶体管。电容器连接至晶体管上且包括由硅形成的第一电容器极板。金属层与第一电容器极板相邻且与之电连接。电容器电介质层与金属层相邻。该电容器电介质层包括具有介电常数大于约5的材料。第二电容器极板与电容器电介质相邻。电容器可以是沟槽电容器或叠式电容器。

Description

具有高K电介质存储电容器的DRAM及其制造方法

相关申请的交叉参考

本申请涉及下面共同未决的申请，将其两个结合在此作为参考：申请系列No.＿＿，＿＿申请的，且标题为“High Dielectric Constant Materials”(代理号2004P54456)和申请系列No.＿＿，＿＿申请的，且标题为“Method to Control InterfacialProperties for Capacitors Using a Metal Layer”(代理号2004P54458)。

技术领域

本发明涉及半导体器件和方法，尤其是涉及一种具有高K电介质存储电容器的DRAM及其制造方法。

背景技术

动态随机存取存储器(DRAM)是可以用来存储信息的存储器件。DRAM在一些应用中受到偏爱，是因为它们可以相当廉价地以很高密度制造。每个DRAM单元典型地包括两个元件，也就是存储电容器和存取晶体管。通过将电荷经由存取晶体管传递到电容器中，可以将数据存储到存储电容器中并且从存储电容器读出。作为实例，由电容器按照每一次施加的电压保持的电容量或电荷量以法拉计量，且取决于极板的面积、极板之间的距离和绝缘体的介电值。DRAM单元设计的一个目的是使存储电容器的电容量最大化。

DRAM设计的另一个目的是使从存储电容器的电荷泄漏减到最小。在任一实际器件中，电荷会从电容器慢慢泄漏。结果，必须周期性地刷新存储单元。降低从单元的泄漏带来一个或多个优点。可以增加周期刷新之间的时间，由此降低了被器件消耗的功率，以及增加了器件可用于其它功能的时间量。另一个可能性是降低工作电压，以便可以在单元中存储较少量的电荷。最后，如果同量地增加电介质材料的介电常数，则在不降低电容量的条件下可以使电容器更小。

对于DRAM电容器，对于亚70nm技术的一些关键要求是低的泄漏电流、低的等效氧化物厚度(EOT)、多晶硅耗尽的最小化、足够的能带偏移(对于电介质)和在随后处理期间的热稳定性。为了实现这些要求，公知的想法是利用MIS(金属-绝缘体-硅)或MIM(金属-绝缘体-金属)电容器。关键的挑战是使各种界面特性最优化以及使用具有高电容量的电介质。

用于电容器的多种高介电常数材料是公知的。已提议用作电容器电介质的高介电常数材料的例子是五氧化二钽、氧化钛、钛酸锶钡和氧化钛。为了得到大于10的介电常数，现有技术已关注了基于Hf_uAl_vSi_wO_xN_y或La_uAl_vSi_wO_xN_y系的材料(其中下标指的是各元素的原子比例，每个都在0至100％之间变化，以使得下标总计为100％，不包括杂质如Cl、H、C)。这些材料的最大介电常数为30左右。

发明内容

通过本发明的优选实施方案，大体解决或避开了这些和其它问题，且大体获得了技术优点，该实施方案公开了具有高K电介质存储电容器的DRAM及其制造方法。

根据本发明的优选实施方案，动态随机存取存储单元包括形成于半导体主体中的晶体管。电容器连接到晶体管上且包括由硅形成的第一电容器极板。金属层邻接且电连接到第一电容器极板。电容器电介质层与金属层相邻。电容器电介质层包括具有介电常数约大于5(或10或20)的材料。第二电容器极板与电容器电介质相邻。电容器可以是沟槽电容器或层叠电容器。

在另一实施方案中，存储单元的制造方法包括形成第一电容器电极。形成与第一电容器电极物理接触的金属层。金属层可以由对氧具有高亲合力且熔点在约1000℃以上的材料形成。形成与金属层物理接触的高K电介质材料层。高K电介质材料具有大于约5的介电常数。在高K电介质材料层上形成导电层。可以通过进行退火步骤(例如，RTA或熔炉)改性高K电介质层和金属层/硅主体之间的界面。可以将硅主体内的晶体管电连接到导电层或第一电容器电极之一上。

本发明的各种实施方案基于至少两个核心原理。第—个原理是使用氧/氮吸杂层(由于它可以部分地或完全地转换成新相，所以本质上是牺牲的)作为改性电介质层和半导体层之间界面的手段。在第二个原理中，可以使用基于Hf_uTi_vTa_wO_xN_y混合膜或纳米叠层的高K层来获得超过25至35的介电常数。

诸如钛的金属与氧形成固溶体，且因此作为吸杂层很有效。此外，在界面处形成导电硅化物层对于制造MIM电容器很有用。可选地，如果选择处理条件使得形成硅酸盐层，则均匀且高介电常数的这种层将有助于使对EOT的界面作用减到最小。可以调整氧的分离(通过温度、时间和分压控制)，以便使纯硅化物与硅衬底接触，且在硅化物层之上形成硅酸盐/氧化物。

高K层以TiO₂为基础，其具有在80范围内的介电常数。然而，由于低的带隙 $(\≅3.05\mathrm{eV})$ 和对于Si可忽略的导带偏移(接近0eV)，所以只有TiO₂本身是不够的。TiO₂与较高带隙的材料(即使可具有较低的介电常数)结合是一个可能性。一些可能性包括HfO₂、Ta₂O₅、SrO(SrTiO₃的介电常数接近100)和某些电介质氮化物(例如，Hf₃N₄、ZrN₄)。这里提议的两个宽范畴的电介质是基于Ti和Ta的混合氧化物/氮化物(Hf-Ti-Ta-O-N)或它们的纳米层叠(使用TiO₂、HfO₂、Hf₃N₄、Ta₂O₅……的组合或其子集)。通过单独成分(例如，使用TEMAHf和O₃或H₂O的HfO₂、使用TiCl₄或Ti(OEt)₄和O₃或H₂O的TiO₂、使用TBTEMT和O₃或H₂O的Ta₂O₅、使用具有NH₃的TEMAHf的Hf₃N₄等)的ALD来沉积混合膜，并且各层厚度被调节为确保紧密的膜混合的厚度。通过使用较厚的每个成分膜子层(sub-layer)形成纳米层叠结构。该纳米层叠结构在防止晶粒生长和控制电介质膜的结晶行为方面提供了重要的好处。

附图说明

为了更全面地理解本发明及其优点，现在结合附图参考下面的描述，其中：

图1a是第一实施方案的沟槽存储单元的截面图；

图1b是图1a(以及图2和9)的单元的电路图；

图2是第二实施方案的沟槽存储单元；

图3-8示例了制造沟槽存储单元的工艺流程的各阶段；以及

图9是可以利用本发明各方面的叠式电容器存储单元。

具体实施方式

在下面详细地论述了目前优选实施方案的制作和使用。然而，应当意识到，本发明提供了可以具体化为多种具体范围的许多可应用的发明原理。所论述的具体实施方案仅仅是制作和使用本发明的示例性的具体方式，并不限制本发明的范围。

将参考优选实施方案在具体的范围中描述本发明，也就是DRAM单元。然而，还可将本发明应用到其它包括电容器的器件上。例如，使用电容器的任一集成电路都会受益于本发明的教导。

图1a示出了可以使用本发明原理的DRAM单元10的第一实例。图1b示出了图1a的单元的示意图。图1a的实施方案包括形成于半导体主体14中的沟槽电容器12。电容器包括两个极板和中间的电介质层。在所示的实例中，第一极板由衬底区16形成，第二极板是沟槽内的导电材料18。在两个电容器极板之间沿着沟槽的侧壁和底部形成电介质层20。在所示的实施方案中，电容器电极16由掩埋的n掺杂区形成，且共用于多个电容器。

如电路图以及截面图所示，存储极板18电连接到存取晶体管28的源/漏区22上。在该实施方案中，形成于沟槽上部部分中的导电带30使存储极板18电连接到掺杂区22上。提供了隔离环32以使电容器电极16与掺杂区22电隔离。浅沟槽隔离区36使沟槽电容器12与相邻的任意器件(例如，相邻存储器的存储单元)电隔离。

存取晶体管28包括形成于半导体主体14中的源/漏区22和24。源/漏区24典型地连接到位线(未示出)上。栅电极26覆在沟道34上面以便控制沟道的导电性，由此提供对存储单元12的存取。栅电极26典型地连接到字线(未示出)上。

一方面，本发明关注于掩埋极板16和电容器电介质20以及电极18之间的界面上。特别地，优选控制半导体主体14的硅(其易于形成自然氧化物)和电极18(其可包括金属)或电介质20之间的界面以获得小于1nm的EOT(有效氧化物厚度)。在界面附近的电极18中使用纯金属层有助于使界面层对EOT的贡献减到最小。将该金属电极与具有高介电常数的合适的电介质层20结合有助于使EOT减到最小。如下面将论述的，本发明的一个实施方案提议使用硅衬底、之后是纯金属闪光层(例如，Ti、Ru、Hf和/或Ta)和各种高K混合膜或纳米层叠电介质体系。

图2示例了明确示出形成在掩埋极板16的半导体材料和电介质层20之间的金属层40的实施方案。在所示实施方案中，金属层40与硅衬底14直接接触。在一个实例中，金属层40优选可以是对氧具有高亲合力且熔点在约1000℃以上的任一金属(对于与氧的固溶体和氧化物两者)。在各种实施方案中，金属层40可以只包括闪光金属(例如，Ti)、具有另一金属电极的闪光金属(例如，TiN、TaN、Ru或其它)或只有该金属电极。

现在将参考图3-8描述本发明的DRAM单元的形成方法。首先参考图3，提供了半导体衬底14。衬底14可以是体硅(bulk silicon)衬底的上部部分或另一层之上的硅层。例如，硅层可以是绝缘体上硅(SOI)衬底的一部分、在另一层上面的外延生长层(例如，锗化硅上的硅)或由晶片接合技术形成的硅层。硅层还可以是形成在衬底之上的层，例如用作栅电极的多晶硅层或用于叠式电容器中的电极。还可以使用除了硅之外的半导体，例如锗、锗化硅、砷化镓和其它。

在衬底14之上沉积硬掩模层42。选择硬掩模材料，以使得可以用硬掩模42选择性地蚀刻硅。在优选实施方案中，硬掩模是氮化硅(例如，Si₃N₄)。利用公知的光刻技术使该层形成图案，且以与掩模42对准的方式将沟槽蚀刻进入半导体主体14中。在优选实施方案中，将沟槽蚀刻成约35nm～约350nm的直径以及约4μm～约9μm的深度。

参考图4，沉积金属层40。在第一个实例中，第一金属层40可以是形成为约1～约10nm厚度的钛。可以利用热工艺(优选)或合适的等离子体增强沉积工艺、例如具有H2等离子体的Ti(OEt)₄或TiCl₄，通过原子层沉积来沉积该层。例如，可以利用合适的前体和原子层沉积(ALD)工艺沉积金属层40。等离子体增强会促进减小附着在衬底上之后的金属配体。这种沉积工艺的例子是使用PEALD(等离子体增强的ALD)来沉积Ti。TiCl₄是用于Ti的前体，且使用原子氢(用RF等离子体制造)作为还原剂。在2002年5/6月的Joumal of Vacuum Science and Technology、A20(3)、第802-808页中的Kim等人的“Growth kinetics and initial stage growth during plasma-enhanced Ti atomic layer deposition”中描述了Ti ALD的合适例子，在此引用该论文作为参考。

在其它实施方案中，可以使用其它的沉积技术。例如，对于深沟槽，如在此描述的那些，可使用热ALD工艺来确保足够的台阶覆盖度(step coverage)。其它选择包括利用TiCl₄、Ti-酰胺或具有H₂O或O₃的Ti-醇盐的热ALD。在其它实施方案中，可以使用其它方法来沉积Ti，例如来自Ti靶的物理汽相沉积(PVD)、化学汽相沉积(CVD)或分子束外延(MBE)。

在共同未决的专利申请系列No.＿＿(2004P54458)中提供了关于金属层的其它细节，在此引用该专利申请作为参考。

本发明的优选实施方案使用氧/氮吸杂层40(由于它可部分地或全部地转换成新的相，所以本质上是牺牲的)作为改性电介质层20和衬底14之间界面的手段。诸如钛的金属可与氧形成固熔体，因此作为吸杂层是很有效的。此外，在界面处形成硅化物层将对MIM电容器非常有用。可以调整氧的分离(通过温度、时间和分压控制)，以便使纯硅化物与硅衬底接触，且在硅化物层之上形成硅酸盐/氧化物。

现在参考图5，在层40上沉积电介质20。可以使用多种电介质。例如，电介质20可以是氧化物(例如，二氧化硅)或氮化物(如氮化硅，例如Si₃N₄)。还可以使用氧化物和氮化物的组合。例如，电介质20可以是氮氧化硅(SiON)或组合层如氧化物-氮化物-氧化物(ONO)层。利用氧化硅、氮化硅和它们的组合，并取决于电介质20的介电常数，该层优选的物理厚度在约1nm和10nm之间，优选约为3nm。

本发明的工艺使用高K电介质是特别有用的，高K电介质例如为在一个实施方案中的具有介电常数大于约10和在另一个实施方案中之介电常数大于约20的那些材料。合适的例子包括Hf或Al基氧化物，如Al₂O₃、HfO₂和Hf-Al-Ox。其它例子包括氧化钛(TiO₂)、氧化镧(例如，La₂O₃)、钛酸钡锶(BST)((BaSr)TiO₃或BSTO)和钛酸锶(STO)。

共同未决的申请系列No.＿＿(代理号No.2004P54456)描述了在本发明实施方案中特别有用的多种高K电介质。例如，该申请提供了一种K大于25且与硅有足够的导带偏移的电介质层。在共同未决的申请中提议的示例性实施方案使用以下材料体系：Hf_uTi_vTa_wO_xN_y、Hf_uTi_vO_xN_y、Ti_uSr_vO_xN_y、Ti_uAl_vO_xN_y和Hf_uSr_vO_xN_y(其中u、v、w、x和y是电介质叠层中的元素的原子比例)。

在优选实施方案中，本发明使用满足所需的介电常数和其它特性以获得低泄漏和高电容量的材料体系。在优选实施方案中，这些材料体系以TiO₂为基础，其具有80左右的介电常数但与硅具有非常低的导带偏移(Ec)(＜1.2eV)和低的带隙 $(\mathrm{Eg}\≅3.5\mathrm{eV}).$ 与TiO₂结合的候选物是：Ta₂O₅(k＝26，Ec＜1.5eV， $\mathrm{Eg}\≅4.5$ )、Al₂O₃(k＝9，Ec＝2.8eV， $\mathrm{Eg}\≅8$ )、HfO₂(k＝20，Ec＝1.5eV，Eg＝5.8eV)、La₂O₃(k＝30，Ec＝2.3eV，Eg＝4.3eV)、SrTiO₃(k＞100)、Hf₃N₄ $(k\≅30)$ 和其它的。还可以是这些材料的组合。

在优选实施方案中，可以通过原子层沉积(ALD)来沉积单独成分。合适的前体将用于以上所列出的各种成分(氧化物、氮化物)的沉积。例如，HfO₂，使用具有O₃或H₂O的TEMAHf；Hf₃N₄，使用具有NH₃的TEMAHf。

如图5所示，在衬底14之上形成电介质层20(如果包括的话，还有金属层40)。在优选实施方案中，通过单独成分的ALD来沉积电介质层20。以下提供了材料的具体例子。该层的厚度(典型为约2nm至约20nm)、单独子层的厚度和上述层的顺序都是可变的，且取决于要获得的电容量增强。

在第一实施方案中，电介质层20包括由具有高介电常数的第一材料的连续层和相对硅具有高能带偏移(例如，大于约1.5至2eV)的后续层形成的纳米叠层。材料的这种组合是优选的，因为高介电常数材料将保持电荷，而高的能带偏移能避免泄漏。例如，如上所述，TiO₂具有80左右的优良的介电常数，但导带偏移很低。因此TiO₂本身不是优选的。相反，优选的这种材料与有助于增加能带偏移的某些材料结合。另外，第一层也可以是对硅具有高导带偏移的材料(例如，Al₂O₃、HfO₂和其它的)。后续层可以是具有高介电常数的材料(例如，TiO₂)。如下所述，有或没有添加另外的二元膜(binary film)都可以重复该序列，直至获得所需的膜厚度。

对于纳米叠置的电介质层20，单独层(例如，SrO、Al₂O₃、TiO₂、Hf₃N₄、AlN、HfO₂)是几nm厚。在优选实施方案中，该厚度优选为约0.5nm至约4nm，典型约为1nm。由于是沉积的，所以上述层是理想地完整的。然而，在高温退火期间在各层之间的界面处会出现一些混杂/反应。

在另一实施方案中，电介质20可以是混合化合物。在该情况下，形成薄层，然后对该结构退火以形成例如单化合物。对于混合化合物，单层厚度(如沉积的)典型小于0.5nm，以确保更同质的膜。高温退火之后，理想的情景是不存在膜的结晶且没有分离成几种不同的化合物(取决于膜的组分，其是可能的)。典型的方式是使用量子化学计算、分子轨道理论和自由能最小化技术，该方式可用于预测退火之后存在何种相。因为对混合化合物的退火效应的真实细节是非常难以预测的，这是由于它可能不是完全稳定的热力学系统，所以任一实施均需使用如高分辨率TEM、电子能量损耗光谱、卢瑟福反向散射、X射线光电子光谱或其它技术的技术组合进行实际的验证。无论如何，本发明都包含从纳米叠层到混合化合物及其中间的所有相。

在另一实施方案中，形成低泄漏和高电容量的电容器的方法包括基于TiO₂的氧化物/氮化物/氮氧化物和钙钛矿如SrTiO₃的适当混合。这里公开了五个示例性体系。现在将论述这些中的每一个。这些体系可以实施为纳米叠层或混合化合物。

第一体系使用Hf_uTi_vTa_wO_xN_y。在优选实施方案中，0＜u＜60，0＜v＜60，0＜w＜60，0＜x＜50和0＜y＜50，以及 $u+v+w+x+y\≅100.$ (可依赖于沉积工艺而存在一些杂质如Cl、C和H。为了确定体系中材料的比率忽略了这些杂质)。该实施方案包括混合的氧化物、氮化物和氮氧化物的所有可能的组合。例如，可以通过沉积Hf₃N₄、HfO₂、TiO₂和Ta₂O₅的交替的层形成混合氧化物。可以通过增加子层的厚度将它转换成纳米层叠结构。可以通过改变每个子层的重复次数来调整该混合物。

举例来说，将Hf₃N₄层沉积到约0.5nm～约3nm的厚度，优选约2nm。接下来将HfO₂层沉积到约0.5nm～约3nm的厚度，优选约2nm。可以将TiO₂层沉积到约0.5nm～约3nm的厚度，优选约2nm。最后，可以将Ta₂O₅层沉积到约0.5nm～约3nm的厚度，优选约2nm。可以重复这四层约1～10次。

还可以改变沉积的顺序和单独层的厚度以改性随之发生的电介质叠层的性质。这是形成纳米叠层结构的方式。可以通过将层厚度减小到1nm或更小(优选更接近于单层或约0.5nm厚)以混合氮氧化物的形式来加工相同的二元混合物的组。另一变形是只使用这些二元混合物的子集。例如，可以使用HfO₂和TiO₂来生长Hf_uTi_vO_x(其是在Hf_uTi_vTa_wO_xN_y中将w和y设置等于0的结果)。

第二个实例使用Hf_uTi_vO_xN_y体系，包括混合氧化物、氮化物和氮氧化物的所有可能的组合。在优选实施方案中，0＜u＜60，0＜v＜60，0＜x＜50和0＜y＜50，以及 $u+v+x+y\≅100$ (一些杂质如Cl、C和H可依赖于沉积工艺存在)。例如，可以通过交替沉积Hf₃N₄、HfO₂和TiO₂的层形成混合氧化物。可以通过增加子层的厚度将它转换成纳米叠层结构。例如，可以形成TiO₂和HfO₂的纳米叠层。可以通过使用合适的氮化退火(例如，在形成气体、NH₃气氛或N₂气氛中)将氮引入到该结构中。可以通过改变每个子层的重复次数来调整该混合物。

另一选择是沉积HfO₂、TiO₂和Ti层(这是在Hf_uTi_vO_xN_y中将y设置等于0的实例)。于是可以独立地控制该叠层的Ti含量。可以使用Ti的吸杂效应来控制各种氧化物的氧含量。例如，可以沉积第一层Ti(例如，0.3至1nm厚)。这之后是HfO₂层(0.3至1nm厚)。还可以沉积另一Ti层(例如，0.3至1nm厚)。接下来可以沉积一层TiO₂(例如，0.3至1nm厚)。可以重复该顺序以得到富Ti结构。可以使用二元混合物的较厚层(1nm或更大)来形成纳米叠层结构。为了减少Ti含量，例如可以除去HfO₂和TiO₂之间的Ti层。另外，还可以增加Ti层相对于HfO₂或TiO₂层的厚度的相对厚度。

另一个体系使用Ti_uSr_vO_xN_y且包括混合氧化物、氮化物和氮氧化物的所有可能的组合。在优选实施方案中，0＜u＜60，0＜v＜60，0＜x＜50和0＜y＜50，以及 $u+v+x+y\≅100$ (一些杂质如Cl、C和H可依赖于沉积工艺存在)。例如，可以通过交替沉积SrO、Sr₃N₂和TiO₂的层形成混合氧化物。可以通过增加子层的厚度将它转换成纳米层叠结构。可以通过改变每个子层的重复次数来调整该混合物。

在原子层沉积(ALD)工艺中，通过交替引入前体(例如TiCl₄，其可以作为Ti源)、用惰性气体(比方说氩)净化处理室、引入含有化合物膜的剩余成分的前体/反应剂(例如NH₃，其可以作为N源)、之后是用惰性气体(比方说氩)净化以便抽空该室来沉积化合物膜。这组成一个ALD周期。如果使处理参数最优化，ALD会导致自限制生长，最终的厚度是ALD周期数的函数。通过改变不同的二元混合物的顺序和周期数，可以使用ALD来产生纳米叠层或混合氮氧化物，上述二元混合物用于沉积电介质膜。例如，可以重复SrO、Sr₃N₂和TiO₂中每一个的一个ALD周期直至获得所希望的厚度。另外，还可以在两个周期的SrO之后是三个周期的Sr₃N₂和一个周期的TiO₂。作为该方法的扩展，可以形成各种混合物，且对于u、v、x和y可以产生不同的设置。

合适的前体将用于沉积以上所列出的各种成分(氧化物、氮化物)。例如，可能的源为：

a.氧是H₂、O₂或O₃

b.氮是NH₃、N₂

c.铪是金属烷基氨化物(例如，三乙甲基氨基铪)、金属卤化物(例如HfCl₂)、金属醇盐

d.钛是金属卤化物(例如，TiCl₄)、金属有机化合物(例如，TDMAT)、金属醇盐(例如，Ti(OEt)₄)

e.铝是金属烷基氨化物(例如，三甲基铝)、金属醇盐。

f.钽是金属烷基氨化物(例如，叔丁基亚氨基三-二乙基氨基钽或TBTDET)、金属有机化合物、金属醇盐

g.钌是金属茂(例如，Ru(Cp)₂-二茂钌，Ru(ethylCp)₂)

h.锶是金属茂、金属烷基氨化物、金属β-二酮酸盐(diketonate)、金属醇盐

另一种方式是例如通过改变TiO₂和SrO的层来形成混合氧化物。一旦形成了Ti_xSr_uO_x氧化物，则可以通过使用合适的氮化退火(例如，在形成气体、NH₃气氛或N₂气氛中)将氮引入该结构中。在所示的实例中，在沉积混合氧化物膜的沉积之后进行该退火。RTP退火是优选的方法，是在约400℃～1000℃的温度高达60秒的方法。还可以通过使用在约500℃～1100℃的温度达5至30分钟的熔炉获得渗氮。

RTP会使金属层40与衬底14反应。例如，如果金属是如钛等难熔金属，则去除硅化物将是有挑战的。为了去除该材料，如果希望去除该金属，则将必须进行对于硅化物具有高选择性的干法或湿法蚀刻，如同沟槽电容器的情况一样。在叠式电容器(下面所更详细论述的)的情况下，不需要去除多余的金属。

对于电介质20的另一选择是沉积SrO、TiO₂和Ti层。于是可以独立地控制该叠层的Ti含量。可以使用Ti的吸杂效应来控制各种氧化物的氧含量。在这里该方式与以上描述的相同。例如，如果使用ALD，则可以重复SrO、Ti和TiO₂中每一个的一个ALD周期直至获得所希望的厚度。另外，还可以在两个周期的SrO之后是三个周期的Ti和一个周期的TiO₂。作为该方法的扩展，可以形成各种混合物，且对于u、v、x和y可以产生不同的设置。

另一个体系使用Ti_uAl_vO_xN_y，包括混合的氧化物、氮化物和氮氧化物所有可能的组合。在优选实施方案中，0＜u＜60，0＜v＜60，0＜x＜50和0＜y＜50，以及 $u+v+x+y\≅100$ (一些杂质如Cl、C和H可依赖于沉积工艺存在)。例如，可以通过交替沉积Al₂O₃、AlN和TiO₂的层形成混合氧化物。可以通过增加子层的厚度将它转换成纳米层叠结构。可以将以上所述的ALD方法再一次应用到该实施方案。

另一种方式是例如通过改变TiO₂和Al₂O₃层来形成混合氧化物。一旦形成了Ti_xAl_uO_x氧化物，则可以通过使用合适的氮化退火(例如，在形成气体、NH₃气氛或N₂气氛中)将氮引入该结构中。在完成了混合氧化物膜沉积之后进行该退火。优选方法是在约400℃～1000℃的温度下进行高达约60秒的RTP退火。还可以通过使用在约500℃～1100℃的温度的加热炉进行达约5至30分钟的加热来获得渗氮。如上所论述的，在工艺流程中的该步骤使用RTP退火的任一制法更适合于叠式电容器。

这里描述的最后实施方案是Hf_uSr_vO_xN_y体系，包括混合氧化物、氮化物和氮氧化物所有可能的组合。在优选实施方案中，0＜u＜60，0＜v＜60，0＜x＜50和0＜y＜50，以及 $u+v+x+y\≅100$ (一些杂质如Cl、C和H可依赖于沉积工艺存在)。例如，可以通过交替沉积HfO₂、SrO、Sr₃N₂和/或Hf₃N₄的层来形成混合氧化物。可以通过增加子层的厚度将它转换成纳米层叠结构。可以再一次使用以上所述的ALD方法。

另一种方式是例如通过改变HfO₂和SrO层来形成混合氧化物。一旦形成了Hf_xSr_uO_x氧化物，则可以通过使用合适的氮化退火(例如，在形成气体、NH₃气氛或N₂气氛中)将氮引入该结构中。在完成了混合氧化物膜沉积之后进行该退火。优选方法是在约400℃～1000℃的温度下进行高达约60秒的RTP退火。还可以通过使用加热炉在约500℃～1100℃的温度下进行约5至30分钟的加热来获得渗氮。

在沉积了足够膜厚的电介质之后，可以转送晶片以沉积顶层金属电极44。图6示例了用金属层44和填充导体46实现存储节点电极18(如图2中标记的)的实施方案。金属层44可以由纯金属(例如，Ru、Hf、Ti、Ta和其它的)、氮化物(例如，TiN、TaN、HfN、及其混合物)或碳-氮化物(例如，TiCN、NbCN、HfCN、TaCN)形成。例如，TiN可以使用TiCl₄和NH₃通过ALD来沉积。

在优选实施方案中，填充导体46是多晶硅。该层是可选的。例如可以只用金属层44的金属填充沟槽。另外，还可以除去金属层44，且可以只用多晶硅填充该沟槽。

在一个实施方案中(其未示出)，在电介质20之上形成诸如用于层40的金属闪光层。如果在电介质20之上使用一层上述祠料，则在一些实施方案中可除去该层。如果电介质层20足够薄，例如2至10nm厚，则可以在该位置由金属闪光将电介质层20和衬底14之间的界面清理干净。电介质的厚度可以是1至3nm左右。在任选的退火步骤之后可以是金属闪光层沉积。该退火可以是在约400℃～1100℃的温度下加热约10至60秒，且对于退火RTP是在约400℃～1000℃的温度下加热约5至30分钟。可以控制该退火以便形成TiOx固溶体或Ti的氧化物(例如TiO₂)。如同层20一样，该附加(替代的)金属层可只包括闪光金属(例如Ti)、具有另一金属电极的闪光金属(例如，TiN、TaN、Ru或其它的)或只包括金属电极。

现在参考图7，在沟槽内回蚀(etch back)电容器材料40、20、44和46。随后可以对该结构进行退火。该退火会在电介质20界面处产生合适的反应。在混合化合物电介质的情况下，还将合适的层形成整体。优选使用具有可控气氛的快速热退火(RTP)来进行退火。另外还可以使用可控加热炉退火。在RTP实例中，可以将该结构在约400℃～约1100℃的温度下加热约10至约60秒的时间。在加热炉退火实例中，可以将该结构在约400℃和约1000℃的温度下加热约5至约30分钟的时间。

现在参考图8，完成沟槽结构。在该工艺中，通过热氧化沟槽侧壁的露出部分来形成氧化物环32。然后可以用诸如多晶硅48的导体填充沟槽。然后回蚀多晶硅48和氧化物环32以暴露出衬底14的侧壁部分50。该侧壁部分50将形成存取晶体管28和电容器12之间的界面。

 在回蚀环32之后，通过沉积诸如掺杂多晶硅的导电材料来完成掩埋带30。在优选实施方案中，虽然可使用其它掺杂剂(例如，磷)，但多晶硅区30、48和46都是用砷掺杂的。而且，用于区域30、48和46的任何或所有的材料都可以是除多晶硅之外的导电材料(例如，金属)。

然后可以图案化和蚀刻带材料30和半导体主体14以形成STI区域。可以用通过高密度等离子体工艺(即HDP氧化物)沉积的诸如氧化物的绝缘体填充STI区域36。可包括合适的衬垫。

然后形成晶体管28以形成图1(和2)所示的结构。这里为了简明起见没有描述其它的工艺步骤，如电介质形成和金属化。另外，这里描述的工艺步骤是示例性的，且在不脱离本发明的精神的条件下，可进行任意种类的变形。

例如，图1和2示例了平面晶体管28。本发明设想使用具有垂直晶体管的新型电容器12，该垂直晶体管包括形成在沟槽内的栅极26和沿着沟槽侧壁形成的源区、漏区和沟道区22、24、34。

图9示出了可以使用本发明创造方面的DRAM单元的又一实例。在该情况下，电容器12是叠式电容器(由于两个极板都位于衬底之上)。该叠式电容器包括第一电极16，其优选由多晶硅形成。该电极16例如经由通孔52电连接到晶体管28的源/漏区24上。通孔52可以由与电容器电极16相同的材料或不同的材料形成。

在优选实施方案中，在电极16之上形成金属层40。该层可以通过在此或在共同未决申请系列No.＿＿(2004P54458)中描述的任一工艺形成。例如，可以通过原子层沉积来沉积钛层40。可以在形成电介质层之前或之后退火该层。

在电容器电极16(如果存在，和金属40)之上沉积电介质层20。再一次，电介质层20优选是如以上和在共同未决申请系列No.＿＿(2004P54456)中描述的那些高K电介质。如同沟槽电容器实例一样，高K电介质20可以是纳米叠层或混合化合物。

电容器电极18覆在电介质20上面。如上所述，电容器电极18可以由多晶硅形成。另外，电极18还可以是或还包括如上所公开的金属。电容器电极18典型电连接到遍及该阵列的其它存储单元中的相同电极上。

虽然已参考示例性实施方案描述了该本发明，但该描述不是限制性的。参考该描述，本发明的示例性实施方案以及其它实施方案的各种修改和组合对于本领域技术人员将是显而易见的。因此指的是所附的权利要求包含任一这样的修改或实施方案。

Claims (26)

1.一种动态随机存取存储单元，包括：

形成于半导体主体中的晶体管；和

连接至晶体管的电容器，该电容器包括：

包括硅的第一电容器极板；

与第一电容器极板相邻且电连接的第一纯金属层；

与金属层相邻的电容器电介质层，该电容器电介质层包括介电常数大于约10的材料；以及

与金属层相邻的第二电容器极板。

2.如权利要求1的存储单元，进一步包括与第一金属层相邻的第二化合物金属层。

3.如权利要求1的存储单元，在电介质层和第二电容器极板之间进一步包括第三纯金属层。

4.如权利要求3的存储单元，进一步包括与第三金属层相邻的第四化合物金属层。

5.如权利要求1的存储单元，其中电容器包括沟槽电容器，以及其中第一电容器极板包括形成在半导体主体内的沟槽侧壁。

6.如权利要求1的存储单元，其中电容器包括叠式电容器。

7.如权利要求1的存储单元，其中电容器电介质包括Hf、Ti、O和N。

8.如权利要求7的存储单元，其中电容器电介质包括Hf、Ti、Ta、O和N。

9.如权利要求1的存储单元，其中电容器电介质包括Ti、Sr、O和N。

10.如权利要求1的存储单元，其中电容器电介质包括Ti、Al、O和N。

11.如权利要求1的存储单元，其中电容器电介质包括Hf、Sr、O和N。

12.一种存储单元的制造方法，该方法包括：

提供硅主体；

形成第一电容器电极，该第一电容器电极包括硅；

形成与第一电容器电极物理接触的金属层，该金属层由对氧具有亲合力且熔点在约1000℃以上的材料形成；

形成与金属层物理接触的高K电介质材料层，该高K电介质材料具有大于约5的介电常数；

在高K电介质材料层之上形成导电层；

通过进行退火步骤改性高K电介质层和金属层/硅主体之间的界面；以及

在硅主体内形成晶体管，将晶体管电连接至导电层或第一电容器电极。

13.如权利要求12的方法，进一步包括形成与第一金属层接触的化合物金属层。

14.如权利要求12的方法，其中存储单元包括沟槽DRAM单元，其中晶体管电连接至第一电容器电极，其中形成第一电容器电极包括在硅主体内形成沟槽，以及其中形成金属层包括沿着沟槽的侧壁沉积金属层。

15.如权利要求12的方法，其中存储单元包括叠式电容器DRAM单元，其中将晶体管电连接到导电层，以及其中形成第一电容器电极包括在硅主体之上沉积多晶硅。

16.如权利要求12的方法，其中金属层包括钛层。

17.如权利要求16的方法，其中改性步骤包括形成硅化钛。

18.如权利要求16的方法，其中改性步骤包括形成氧化钛。

19.如权利要求16的方法，其中高K电介质包括选自Hf_uTi_vTa_wO_xN_y、Hf_uTi_vO_xN_y、Ti_uSr_vO_xN_y、Ti_uAl_vO_xN_y和Hf_uSr_vO_xN_y的材料，其中u、v、w、x和y是该电介质材料中的元素的原子比例。

20.一种形成半导体器件的方法，该方法包括：

提供半导体主体；

在半导体主体中蚀刻沟槽；

用金属层给沟槽的侧壁加衬；

在金属层之上沉积电介质层，该电介质层具有大于5的介电常数；

沉积导体以填充沟槽；

回蚀金属层、电介质层和导体；以及

进行退火，以改性电介质层和半导体之间的界面。

21.如权利要求20的方法，进一步包括在半导体主体中形成晶体管，该晶体管电连接到导体。

22.如权利要求20的方法，其中沉积金属层包括沉积钛。

23.如权利要求22的方法，其中改性界面包括形成硅化钛。

24.如权利要求22的方法，其中沉积电介质层包括沉积由选自Hf_uTi_vTa_wO_xN_y、Hf_uTi_vO_xN_y、Ti_uSr_vO_xN_y、Ti_uAl_vO_xN_y和Hf_uSr_vO_xN_y的至少一种材料形成的电介质，其中u、v、w、x和y是该电介质材料中的元素的原子比例。

25.如权利要求24的方法，其中沉积电介质层包括沉积纳米叠层。

26.如权利要求24的方法，其中沉积电介质层包括沉积混合氮氧化物层。

Images