TW408449B - Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant - Google Patents
Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant Download PDFInfo
- Publication number
- TW408449B TW408449B TW087114458A TW87114458A TW408449B TW 408449 B TW408449 B TW 408449B TW 087114458 A TW087114458 A TW 087114458A TW 87114458 A TW87114458 A TW 87114458A TW 408449 B TW408449 B TW 408449B
- Authority
- TW
- Taiwan
- Prior art keywords
- temperature
- dielectric layer
- annealing
- post
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 239000003990 capacitor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000137 annealing Methods 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000003860 storage Methods 0.000 claims abstract description 31
- 239000012298 atmosphere Substances 0.000 claims abstract description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 28
- 239000000956 alloy Substances 0.000 claims description 28
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 28
- 229910052741 iridium Inorganic materials 0.000 claims description 19
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 19
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 18
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 17
- 229910052707 ruthenium Inorganic materials 0.000 claims description 17
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052719 titanium Inorganic materials 0.000 claims description 17
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 230000002996 emotional effect Effects 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 2
- 230000002079 cooperative effect Effects 0.000 claims 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims 2
- ZUMMKALUNVXLCS-UHFFFAOYSA-N O=[Ag]=O Chemical compound O=[Ag]=O ZUMMKALUNVXLCS-UHFFFAOYSA-N 0.000 claims 1
- 229910001260 Pt alloy Inorganic materials 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- 239000012299 nitrogen atmosphere Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000218206 Ranunculus Species 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 nail Chemical compound 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
408449 a7 __B7_______ 五、發明説明(1 ) * 本發昍夕背景 1. 本發明之領域 本發明乃有關於電容器之製造方法’且更特別的是, 有關於具高介電常數之介電層(高介電層)之電容蛊的製造 t > 力法β 2. 相關技術之說明 由於動態隨機存取記憶體(DRAM)之類的半導體裝置積 集程度的增加,電容器之面積在所定義之記憶胞中也減少 了,因而半導體裝置在操作時利用如氧化層和氮化層來作 爲介電層之用,所需之電容値也變得難以達到。爲了增加 電容値,有人提出在三次元結構中形成電容器之儲存電極 的方法。然而,即便利用到三次元結構之儲存電極,在半 導體裝置高度積集化的今天,使用傳統之介電層仍然很難 達到所需之電容値。 爲了要解決上述之問題,已經有人提出利用高介電層 之方法,例如(Ba, Sr)Ti03 [BST]層之半導體裝置的電容器 。如果電容器使用了高介電層,則必需利用貴金屬電極做 爲平板和儲存電極,以便在往後的製程中壓抑高介電層和 平板及儲存節點之間的反應,而得到高電容値。而且,貴 金屬電極和矽會有強烈的反應,因此在貴金屬電極和高介 電層之間必需有阻障層的形成。然而,假如高介電層用於 半導體裝置中,則阻障層在後續的製程中將被氧化,因此 電極會有短路的現象,或者漏電流會增加。 本發明之槪要 (請先閱讀背面之注意事峭再硝巧本Η 線' 本紙乐尺度述川屮內四家栉翠(CNS ) Λ4规格(2丨公荩) 408449 A7 _ B7 五、發明説明(l ) * 爲了解決上述之問題,本發明之一目的即爲提供一半 導體裝置之電容器的製造方法,其中當利用高介電層做爲 電容器時,其阻障層可預防氧化且漏電流會降低。 據此,爲了達到上述之目的,一個半導體裝置的電容 器之製造方法中,一儲存電極,一高介電層,一平板電極 和一中間介電層依序在半導體基板上形成,其包括之步驟 有:在形成高介電層,平板電極或者中間介電層之後,在 第一溫度,例如600〜900°C.時,於情性氣氛中後退火半導 體基扳:然後在低於第一溫度之第二溫度,例如100〜600 乞時,後退火已後退火的半導體基板。 同時,一個半導體裝置的電容器之製造方法中,一儲 存電極,一高介電層,一平板電極和一中間介電層依序在 半導體基板上形成,其包括之步驟有:在第一溫度,例如 600〜900aC時,於惰性氣氛中後退火形成高介電層的半導體 基板:然後於形成平板電極之後,在低於第一溫度之第二 溫度,例如100〜600°C時,後退火已後退火的半導體基板 〇 高介電層可由具有鈣鈦礦之介電材料所形成,例如 (Sr,Ti)03,(Ba,Sr)Ti03,Pb(Zr,Ti)03,或(PbXa)(ZrTi)03 。平板電極和儲存電極可由鉑,釕,銥,二氧化銥,二氧 化釕,具有鈣鈦礦結構之導電材料,例如SrRu03, CaSrRu03,BaSrRu03,包含鎖之合金,包含釘之合金,或 包含銥之合金所形成。在第一和第二溫度之後退火,可以 分別執行或者同步當場(in-sim)執行。而且,在第一和第二 ___-_4___ 本纸if·汶度過;11中家標牟(CNS ) Λ4坭格(210X297公犛) J,--------i----r--ί 訂 *--L— ---線 (請先閱讀背面之注意事项再蛾,^本IT' j -i: ,"部屮-!,;"許^1,.-^乂;',;於-竹"印". 408449 A7 ___________________B7__ 五、發明説明(3 ) * 溫度之後退火,可在一爐中或一快速真空熱退火裝置中執 行。 依照本發明之半導體裝置之電容器的製造方法,在沉 積一高介電層,形成一平扳電極或一中間介電層之後,於 高溫時的情性氣氛下執行後退火,然後在低溫下執行後退 火’或者在形成高介電層之後,於高溫下執行後退火,且 接著在形成平板電極之後’於低溫下執行後退火,因此高 介電層之介電常數會增加’且阻障層之氧化會加以抑制, 因而降低了漏電流。 附圖之簡略說明 本發明之上述目的和優點由較佳實施例的詳細描述, 並參考附圖之後將更容易明瞭,其中·. 第一〜四圖之截面視圖所顯示的,爲依照本發明之第一 實施例,例舉說明製造半導體裝釐之電容器的方法: 第五圖所顯示的,爲依照本發明之第一實施例的製造 半導體裝置之電容器之方法的流程圖: 第/、圖所顯示的,爲依照本發明之第二實施例的製造 半導體裝置之電容器之方法的流程圖; 弟七圖麵示的*爲俄照本發明之第三實施例的製造 半導體裝置之電容器之方法的流程圖; 第八圖腳不的,爲嵌照本發明之第四實施例的製造 半導體裝置之電容器之方法的流g圖: 第九圖賴7K的,爲軸__退火形成的半 導體裝置之電容器的電容値的圖形· —________ _5 本纸张尺度適 ( CNS )八4规格_( --------—~~ - (讀先閱讀背面之a意事項再填"本玎)
A7 B7 408449 五、發明説明( +) 、第十圖所顯示的,爲依照本發明之後退火方法’例舉 說明了半導體裝置之電容器的電容値的圖形: (誚先閱讀背15之注意事項再请^:本頁) 第十一圖所顯示的,爲依照本發明之後退火方法’例 舉說明了半導體裝置之電容器的漏電流特性的圖形:及 第十二圖所顯示的,,例舉說明了依照本發明之半導 體裝置之電容器的漏電流特性的圖形。 較佳實施例的詳細說明 第一圖到第四圖所例舉的截面視圖,爲依照本發明之 第一實施例製造具有高介電層之半導體裝置之電容器的方 法。第五圖之流程所例舉說明的,爲依照本發明之第一賓 施例製造半導體裝置之電容器的方法β 參閱第一圖,具有接觸孔洞2之第一中間介電層3於 半導體基板1之上形成,其中電晶體(未顯示出來)也在上 面形成,例如,於一矽基板上形成(步驟100)0接觸孔洞2 之形成,使得半導體基板1之預定部分,例如電晶體之源 極區暴露出來。 部 屮 k ίί ]; ί/ί 1( 合 卬 參閱第二圖,一摻雜了例如磷之雜質的多晶矽層,乃 於形成接觸孔洞2之半導體基板1之整個表面上沉積,接 著所得之多晶矽層結構利用化學/機械性抛光,因而在接 觸孔洞2中形成了一埋藏層5 »接著,一金屬層,例如鈦 ,沉積於形成埋藏層5和第一中間介電層3的基板之整個 表面上’且鈦層所沉積之結構乃加以退火並蝕刻,因而在 埋藏層5之上選擇性形成金屬矽化物7。因此,由埋藏層5 和金屬矽化物7所形成之插塞,乃於接觸孔洞2之中形成( 家標隼(CNS ) Λ4坭格(210X297公箱) 部 .1 f r. «08449 A7 B7 五、發明説明(5 我步驟105)。 參閱第三圖,一阻障層9在插塞所形成之半導體基板 1之整個表面上形成。阻障層9可預防插塞之矽和形成儲 存電極之第一導電層11之間的反應。阻障層9由Ti,TiN ,TiAlN,TiSiN,TaN,TaAIN 或 TaSiN 所形成。接著,作 爲半導體裝置之電容器的儲存電極之第一導電層11在阻障 層9之上形成(步驟110)。第一導電層li由鉑,釕,銥, 二氧化銥,二氧化釕,具有鈣鈦礦結構之導電材料,如 SrRuCh,CaSrRu03,BaSrRu03 ’包含鉑之合金,包含釕之 合金,或者包含銥之合金所形成。這是因爲上述之非氧化 金屬爲一*性材料,當高介電層在高溫形成時,非氧化金 - ._ ···......... ··..· 屬可避免第一導電層11被氧_化。接著---作爲氧化層之遮 罩圖案13在做爲儲存電極之第一導電層11之上形成。 參閱第四圖,第一導電層11和阻障層9,利用遮罩圖 案13作爲遮罩,以電漿蝕刻,因而形成一阻障圖案9a 和第一導電層圖案11a。因此,阻障層圖案9a和第一導電 層圖案11a成爲電容器之儲存電極U(步驟II5)。接著, 遮罩圖案13加以移除。一高介電層15以400~510它時濺 鑛400〜500A,在儲存電極所形成之半導體基板1 整個 表面上形成(步驟120)。高介電層15由具有鈣鈦礦結構之 介電材料所形成,例如(Sr,Ti)03,(Ba,Sr)Ti03, Pb(Zr,Ti)03 或(Pb,La)(ZrTi)03 » 然後,爲了要得到電容器之高電容値和低漏電流,則 高介電層15所形成之半導體基板加以後退火(步驟125)。 sxiiil Γ— 二 (誚it閲讀背面之注意亊項再填巧本«) Λ. 丁一 線 氺紙乐尺度述用中因國家栉苹(C'NS ) Λ4规格(2!0X 297公趙) 408449 at _B7___ 五、發明説明(6 ) ' 詳細地說,高介電層15所形成之半導體基板1在第一溫度 ,例如600~900t:時首先加以後退火。此第一溫度的初步 後退火係在惰性氣氛下所執行的,例如在l〇〇PPm或更少 之氧氣的氮氣氣氛,並在一爐或一快速真空熱退火裝置中 加以執行。接著,此初步的後退火半導體基扳1再次在氧 氣氣氛下,並低於第一溫度的第二溫度中,例如1〇〇〜600 °C時作後退火。此第二溫度的第二次後退火也在一爐或一 快速真空熱退火裝置中執行。而且,此第一和第二溫度之 後退火係分開執行或同步執行的。本實施例中此雨溫度下 之兩步驟後退火’也可在三種溫度或更多種溫度下執行多 步驟處理,其中的三種溫度爲第一溫度,第二溫度低於第 —溫度,且第三溫度低於第二溫度。 接著,一作爲平板電極的第二導電層η在高介電層 I·5之上形成,因而完成了本電容器(步驟130)。平板電極 之第一導電層Π由鉑,釘,銥.,二氧化銥,二氧化釕,具 有鈣鈦礦結構之導電材料,例如SrRu〇3,CaSrRu〇3,
BaSrRuO3 ’包含鉑之合金’包含釕之合金’或包含銥之合 金所形成。接著’-第二中間介電層19在平板電極17所 形成之半導體基板1的整個表面上形成(步驟135)。然後, 接下來的製程則和一般製造半導體裝置之相同方法加以執 行。 — 第六圖之流程所例舉說明的,爲依照本發明 施例製造半導體裝置之電容器的方法。 和第—圖到第五圖中相同的參考數字代袠相同的元件 本紙悵尺度適州屮阐國家標枣(規格「^7^97公籍) ~一'' _ (請先閱讀背面之注¥項#咕,^本玎j 專 •-訂 線' ΡΤΤΒΤΓ111"·1^ 408449 A7 B7 五'發明説明(7) - 。本發明之第二實施例和第一實施例相同,除了多步驟退 火係在形成平板電極之後所執行。詳細地說,第一實施例 中第一圖到第四圖的步驟100〜120係在半導體基板1之上 執行,因而形成了和第一實施例相同的儲存電極和高介電 層15。鬲介電層15由具有鈣鈦礦結構之介電材料,如 (Sr’Ti)〇3,(Ba,Sr)Ti03,Pb(Zr,Ti)03 或(Pb,La)(ZrTi)〇3 所 組成。 接著,一平板電極Π和第一實施例之步驟130相同的 方式’在高介電層I5之上形成(步驟140)。平板電極17由 鉑*釕’銥’二氧化銥,二氧化釕,具有鈣鈦礦結構之導 電材料,例如SrRu03,CaSrRu03,BaSrRu03,包含銷之 合金,包含釕之合金,或包含銥之合金所組成》 爲了要得到電容器之高電容値及低漏電流,平板電極 17所形成之半導體基扳1,乃在多步驟下進行後退火(步驟 145)。詳細地說,也就是平板電極π所形成之半導體基板 1乃在第一溫度下,例如600〜900°C時第一次後退火。此第 一溫度下之初次後退火,係在惰性氣體之氣氛中所執行的 ,例如一氮氣氣氛具有lOOppm或更少之氧氣,並在一爐 或一快速真空熱退火裝置中執行。接著,初次後退火之半 導體基板1再次於比第一溫度還低的第二溫度下,例如 100〜6〇0°C時進行第二次後退火。此第二溫度下之第二次後 退火,係在一爐或一快速真空熱退火裝置中執行。而且, 在第一和第二溫度之後退火係分別執行或同步執行。此多 步驟之後退火於本實施例中,於第一溫度和低於第一溫度 9 (誚先閱讀背面之ii意亊項#^·:ίϊ本Η ) f -"a 線.: 本紙乐尺度迖/i]屮阀國家標苹(CNS )八4現格(2〗0X2M公範) 408449 A7 B7_____ 五、發明説明(P) * 之第二溫度下成兩步驟執行,也可在第一溫度下、在低於 第一溫度之第二溫度下和在低於第二溫度之第三溫度下成 多步驟執行。 接著’一第二中間介電層19,在儲存電極14、高介電 層15和平板電極17所形成之半導體基板的整個表面上形 成(步驟150)。接下來,後續的步驟和典型的製造半導體裝 置之相同方式來加以執行。 ' 第七圖之流程所例舉說明的,爲依照本發明之第三實 施例製造半導體裝置之電容器之方法。和第一圖到第五圖 •相同的參考數字代表著相同的元件。本發明之第三實施例 和第二實施例是相同的,除了多步驟之退火係在形成第二 中間介電層之後才加以執行。 詳細地說,儲存電極和高介電層15係和第一實施例之 第〜圖到第四圖的步驟100到120相同的形成方式,在半 導體基板1之上形成(步驟120)。接著,一平板電極17和 (請先閱讀背而之注意事項再填巧卷茛) 、1 408449 $ 五、發明説明() * 到電容器之高電容値和低漏電流,第二中間介電層19所形 成之半導體基板1乃加以後退火(步驟165)。詳細地說,第 (請先閣讀背面之注意事項再填巧本頁) 二中間介電層19所形成之半導體基扳1係在第一溫度,例 如600~900°C時進行初次後退火。此第一溫度之初次後退 火係在情性氣氛下所執行的,例如,在一氮氣氣氛下具有 lOOppm或更少之氧氣,並在一爐或一快速真空熱退火裝置 中執行。接著,此初次後退火之半導基板再次於低於第一 溫度之第二溫度下,例如100〜600°C時進行後退火。此第 二溫度之第二次後退火係在氧氣氣氛下,於一爐或一快速 真空熱退火裝置中所執行的。在第一和第二溫度之後退火 係分別執行或同步執行。此多步驟之後退火,於本實施例 中於第一溫度和低於第一溫度之第二溫度下成雨步驟執行 ’同時也可成多步驟執行,並在第一溫度下,在低於第一 溫度之第二溫度下,和在低於第二溫度之第三溫度下執行 ◊ 第八圖之流程所例舉說明的,爲依照本發明之第四實 施例製造半導體裝置之電容器的方法。相同的參考數字和 第一實施例之第一圖到第五圖都代表相同的元件。本發明 之第四實施例和第一實施例相同,除了後退火係在高介電 層所形成之第一溫度所執行的,接著在形成一平板電極之 後,在第二溫度下執行後退火。 詳細地說,一儲存電極和一高介電層15係和第一 實施例之第一圖到第四圖的步驟100到120相同的方式形 成於半導體基板之上(步驟i20)。接著,在高介電層15所 _________η_ . 本+紙认尺度这 it) ^ ) A~A^ ( 210 X 297^ ) 紐 _ " 408449 A7 B7 国丨 | ! _ __ _ 五、發明説明(Μ} · 形成之半導體基板1在第一溫度,例如600〜900°C時第一 次後退火(^驟170)。於第一溫度之初次後退火係在惰性氣 氛下所執行的’例如一氣氣氣氛具有lOOppm或更少之氧 氣,並在一爐或一快速真空退火裝置中執行。接著,一平 板電極17和第一實施例之步驟130相同之方式,在高介電 層15之上形成(步驟175)。高介電層15係由鉑,釕,銥, 二氧化銥,二氧化釕,具有鈣鈦礦結構之導電材料,例如 SrRu03 ’ CaSrRu03,BaSrRu03 ’包含鉑之合金,包含釕之 合金,或包含銥之合金所組成。 平板電極17乃加以形成,接著初次後退火之半導體基 板1再次於氧氣氣氛下,低於第一溫度之第二溫度,例如 100〜600°c時進行後退火(步驟180)。於第二溫度之後退火 係在一爐或一快速真空退火裝置中所執行的。此多步驟之 後退火,係在本實施例中之第一溫度和低於第一溫度之第 二溫度下所執行,也可在第一溫度,低於第一溫度之第二 溫度,和低於第二溫度之第三溫度下作爲多步驟來執行β 接著,一第二中間介電層19在平板電極17所形成之 半導體基扳1之整個表面上形成(步驟185)。接下來之製程 係和製造半導體裝匱之典型方法之相同的方式加以執行。 在此,爲了依照本發明之第一實施例製造半導體裝置 之電容器,電容値和漏電流乃敘述如下。 第九圖之圖形所例舉說明的,爲依照傳統的退火方法 所形成之半導體裝置之電容器之電容値。 詳細地說,第九圖顯示了具有高介電BST層之電容器 12 本紙ίΑ尺度述丨丨! t丨家標準(CNS ) Λ4规格U]o,<297公筇) 408449 A7 __________B7 五、發明説明(/ /) - 的每單位胞之電容値,BST層是在40CTC時沉積400A之厚 度。在此,參考字元a代表了形成電容器之後的電容値(第 六圖之步驟140) ’參考字元b代表了在氧氣氣氛下之550 °C的爐中後退火之後的電容値,且參考字元c代表了在氧 氣氣氛卞之650°C的爐中後退火之後的電容値* 詳細地說’在形成電容器之後的電容器電容値a幾近 5 fF/胞,且於氧氣氣氛下後退火之後的電容値b乃增加 到16.5 £F/胞。然而,於650°C之氧氣氣氛下後退火之後 ,由於阻障層之氧化,電容値c爲1 fF/胞或更少,因此 高介電層電容器之性質並未顯示出來。 従上面的結果可知,在阻障層未氧化的溫度下的後退 火,則電容値會增加到—預定之程度.,但是阻障層氧化的 溫度下的後退火,則由於阻障層之氧化而會降低電容値。 因此,爲了要利用電容器之高介電層,於高溫時的退火而 抑制阻障層之氧化是有需要的。 第十圖之圖形所例舉說明的,爲依照本發明後退火之 半導體裝置之電容器的電容値。 詳細地說,第十圖顯示了具有高介電BST層之電容器 的每單位胞之電容値,BST層在450°C時沉積了 4〇〇Α。在 此,參考字元a代表了形成電容器之後的電容値,參考字 元b代表了在氮氣氣氛及l〇〇ppm或更少之氧氣氣氛下, 在70(TC.的爐中後退火之後的電容値,且參考字元c代表了 在氮氣氣氛下700°C之爐中初次後退火,且接著在包含氧 氣之4〇0°C爐中的第二次後退火之後的電容値。 __.____13___:_ 本紙&尺度述川十阄囤家標擎(CNS ) Λ4規格(210X29?公犮) (請先閲請背面之注意事項再填"衣頁 :装· -丁 *-° 408449
ίΐΜ 部屮Ad 而 m.T>vi於合竹卬—V 五、發明説明(丨厶) * 詳細地說,第十圖之BST層之沉積溫度要比第九圖之 電容器還要高,所以在彤成電容器之後的電容値a要比第 九圖的還高,爲7.5 fF/胞。而且,在氮氣氣氛且沒有氧 氣的氣氛下後退火之電容器的電容値b爲21 fF/胞。如上 面所描述的,爲了在使用BST層的電容器製程中得到高電 容値,後退火必需在阻障層未被氧化的氣氛下來執行。 然而,假如電容器如参考字元b —般在高溫時後退火 *則電容値會增加,但漏電流同第十一圖中所示的也會增 加,因此無法得到可信.賴之電容値。此漏電流的增加,是 由於BST層和平板、儲存電極之間在高溫退火時應力的改 變,使得應力配合不當所產生的。因此,爲了解決應力配 合不當的問題,多步驟的退火乃加以執行,也就是在氮氣 氣氛下執行高溫的初次退火,然後執行低溫的第二次退火 。也就是說,如參考字元c所代表的,在700°C之氮氣氣氛 下執行初次後退火,接著在40CTC之氧氣氣氛下執行第二 次後退火。’在此,由多步驟退火後電容器之電容値c爲21 fF/胞,和電容値b類似。由此結果,由多步驟退火之電 谷器的電谷値並未改變。而且,在多階段之退火之後,漏 電流乃降低了 5〜6個數量級,如第十圖在IV的基礎下所 示的。 第十一圖之圖形所例舉說明的,爲依照本發明後退火 之半導體裝匱之電容器的漏電流値β 詳細地說,第*一圖顯示了製造之電容器後退火之後 ,電容器的漏電流値。特別的,參考字元a代表了在700 _____14 本紙乐尺戍i.4 中^家愫準(CNS ) Μ現格(2l()x 297公费一、 mHIl}!'-i {#,先閱讀背而之注意事項再ίηνίτ本頁 'y·3 β. 線. 408449 at B7_ 五、發明説明(/’) ' °C後退火之後的電容値,且參考字元b代表了在氮氣氣氛 下700°C的爐中初次後退火,接著在400°C之包含氧氣的爐 中第二次後退火之後的電容値β在後退火之後的漏電流, 和氮氣氣氛下只在一高溫後退火之後的電容値a做比較, 如b曲線中所示的,在IV的基礎下降低了 5~6個數量級 大小。 第十二圖之圖形所例舉說明的,爲依照本發明之半導 體裝置之電容器的漏電流値。 詳細地說,第十二圖顯示了電容器在形成第二中間介 電層和後退火之後的漏電流値。在此,參考字元a代表了 在650°C.之氮氣氣氛下電容器後退火的電容値,且參考字 元b代表了在氮氣氣氛下650°C的爐中初次後退火’接著 在400°C之包含氧氣的爐中第二次後退火的電容値。詳細 地說,在沉積第二中間介電層之後’電容器之多步驟後退 火的曲線b中,由於電容器在形成電容器之後才後退火(第 六圖之步驟140),和在氮氣氣氛下之電容器後退火的曲線 a比較之下,漏電流降低了。 依照本發明之半導體裝置之電容器的製造方法’多步 P,- I 驟後退火的執行係在沉積高介電層’形威一平板電極’或 fl —中間介電層之後,於高溫時在情性氣氛下執行初次後退 | 火,且第二次後退火係於低溫下執行’或者初次後退火係 ^ 於沉積高介電層之後,在高溫及情性氣氛下執行’且第二 f, · t 次後退火係在形成平板電極之後才執行’因而高介電層之 \ 介電常數會增加,而阻障層之氧化則被抑制,所以降低了 15 {誚九閱讀背面之注意事項再ίΑί':?本頁 -訂r 線、 木紙张尺度適川中1¾國家標準(C’N'S )八4现格(210Χ Z9?公瘦) 408449 A7 B7 五、發明説明(/4*) 漏電流。 應了解到:本發明並不限於所舉的具體實施例,並且 習於此技藝的人士可於本發明範圍內做出許多的改變與修 正。 {諳先閱讀背面之注意事項再填^参耵) -丁'' -* 線 16 本紙依尺度述川十网國家卒(CNS )如規格2丨0X 297公犮)
Claims (1)
- 408449 AS B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置之電容器的製造方法,包含的步驟 爲. 形成一儲存電極於一半導體基板上: 形成一高介電層於該儲存電極上: 在第一溫度之惰性氣氛下,後退火儲存電極和高介電 層形成其上的半導體基板: 在低於第一溫度之第二溫度下,後退火已在第一溫度 下後退火的半導體基扳:及 於已在第一和第二溫度後退火的半導體基板之高介電 層上,形成一平板電極。 2. 如申請專利範園第1項之方法,其中高介電層由包 含(Sr,Ti)03,(Ba,Sr)Ti03 ’ Pb(Zr.Ti)03 及(Pb,La)(ZrTi)〇3 所組成之群集其中之一選擇出來β 3. 如申請專利範圍第1項之方法,其中平板電極和儲 3存電極由包含鉑,釕,銥,二氧化銥,二氧化釕,SrRu〇3 ’ CaSrRu03 ’ BaSrRuCb ’包含鉑之合金,包含釕之合金, 和包含銥之合金所組成之群集其中之一選擇出來。 4. 如申請專利範圍第1項之方法,其中第一溫度爲 600〜900。〇 5·如申請專利範圍第1項之方法,其中第二溫度爲 100〜600°c。 6. 如申請專利範圍第1項之方法,其中在第一和第二 溫度之後退火,係分別或问步當場(in-situ)執彳'了。 7. 如申請專利範圍第1項之方法,其中在第一和第二 t 本紙張尺度適用中國國家揉準(CNS > ϋ规格(210X297公釐) ___- _- 1 _- - I Γ·丨!| 丨:二… . .I J (請先H讀背面之注意事項再t^-頁) -訂---.—· 經濟部中央揉隼局貝工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 * 溫度之後退火,係在一爐或一快速真空熱退火裝置中所執 行的。 8. —種半導體裝置之電容器的製造方法,包含的步驟 爲: 形成一儲存電極於半導體基扳上; 形成j高介電層於該儲存電極上; 形成一平板電極於該高介電層上: 在第一溫度之惰性氣氛下,後退火平板電極形成其上 的半導體基板:及 在低於第一溫度之第二溫度下,後退火已在第一溫度 下後退火的半導體基板。 9. 如申請專利範圍第8項之方法,其中高介電層由包 含(Sr,Ti)03,(Ba,Sr)Ti03,Pb(Zr,Ti)03 及(Pb,La)(ZrTi)〇3 所組成之群集其中之一選擇出來。 10. 如申請專利範圍第8項之方法,其中平板電極和儲 存電極由包含鉑,釕,銥,二氧化銥,^氧化釕,SrRuCb ,CaSrRu03,BaSrRu03,包含鉑之合金,包含釕之合金’ 和包含銥之合金所組成之群集其中之一選擇出來。 11. 如申請專利範圍第8項之方法,其中第一溫度爾 600〜900。。。 12. 如申請專利範圍第8項之方法,其中第二溫度爲 100〜600〇c.。 13. 如申請專利範圍第8項之方法,其中在第一和第二 溫度之後退火,係分開或同步當場執行。 本紙張尺度適用中國國家標準(CNS )入4規為(210X297公釐) A8 B8 C8 D8 408449 六、申請專利範園 14. 如申請專利範圔第8項之方法,其中在第一和第二 溫度之後退火,係在一爐或一快速熱真空退火裝置中所執 行的。 15. —種半導體裝置之電容器的製造方法,包含的步驟 爲: 形成一儲存電極於一半導體基板上: 形成一高介電層於該儲存電極上; 形成一平板電極於該高介電層上; 形成一中間介電層於該平板電極上; 在第一溫度之惰性氣氛下,後退火中間介電層形成其 上的半導體基板:及 在低於第一溫度之第二溫度下,後退火已在第一溫度 下後退火的半導體基板》 16. 如申請專利範圔第15項之方法,其中高介電層由 包含(Sr,Ti)03,(Ba,Sr)Ti03,Pb(Zr,Ti)03 及(Pb,La)(ZrTi)03 所組成之群集其中之一選擇出來。 17_如申請專利範圍第15項之方法,其中平板電極和 儲存電極由包含鉑,釕,銥,二氧化銀,二氧化釕, SrRuO_i,CaSrRu03 ’ BaSrRu〇3 ’包含銷之合金,包含釕之 合金,和包含銥之合金所組成之群集其中之一選擇出來 18. 如申請專利範圍第15項之方法,其中第一溫度爲 600〜900〇C。 19. 如申請專利範園第15項之方法,其中第二溫度爲 100~600°C ° 3 本紙張又度逋用中國固家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再f本頁) —.環| r)^ 線 經濟部中央橾準局負工消費合作社印製 408449 A8 B8 C8 D8 經濟部中央標準局負工消費合作社印裝 六、申請專利範圍 - 20.如申請專利範圍第15項之方法,其中在第一和第 二溫度之後退火’係分開或同步當場執行。 21·如申請專利範圍第15項之方法,其中在第一和第 二溫度之後退火,係在一爐或一快速熱真空退火裝置中所 執行的。 22. —種半導體裝置之電容器之製造方法,其中一儲存 電極’一高介電層,一平板電極和一中間介電層乃依序在 半導體基板上形成,更包含下列步驟: 在選自包含高介電層,平板電極和中間介電層所組成 之群集其中之一形成之後,在第一溫度之一情性氣氛下, 後退火該半導體基板:及 在低於第一溫度之第二溫度下,後退火已在第一溫度 下後退火的半導體基板。 23. 如申請專利範圍第22項之方法,其中高介電層由 包含(Sr,Ti)03,(Ba,Sr)Ti03,Pb(Zr,Ti)03 及(i>b,La)(ZrTi)03 所組成之群集其中之一選擇出來。 24. 如申請專利範圍第22項之方法,其中平扳電極和 儀存電極由包含館,ST,銥,二氧化銥,二氧化ϋ, SrRu03,CaSrRu03,BaSrRu03,包含錦之合金,包含釕之 合金,和包含銥之合金所組成之群集其中之一選擇出來。 25. 如申請專利範圍第22項之方法,其中第一溫度爲 600~900〇C。 26. 如申請專利範圍第22項之方法,其中第二溫度爲 100〜600。。。 4 本紙張尺度逋用中國國家橾準(CNS ) A4規格(2〖〇X297公釐) (請先聞讀背面之注意事項再t本頁) -裝. 訂/ 線 π 408449 A8 B8 C8 D8 經濟部中央橾準局貝工消費合作社印製 A、申請專利範園 27. 一·種半導體裝置之電谷器的製造方法,包含的步驟 爲: 形成一儲存電極於一半導體基板上: 形成一高介電層於該儲存電極上: 在第一溫度之情性氣氛下’後退火儲存電極和高介電 層形成其上的半導體基板; 形成一平扳電極於該高介電層上; 在低於第一溫度之第二溫度下’後退火平板電極形成 其上的半導體基板;及 形成一中間介電層於該平板電極上β 28. 如申請專利範園第27項之方法,其中高介電層由 包含(Sr,Ti)03,(Ba,Sr)Ti03 ’ Pb(Zr,Ti)03 及(Pb,La)(ZrTi)03 所組成之群集其中之一選擇出來。 29. 如申請專利範圍第27項之方法,其中平板電極和 儲存電極由包含鉑,釕,銥,二氧化銥,二氧化釕, SrRu03,CaSrRu03,BaSrRu03,包含鉑之合金,包含釕之 合金,和包含銥之合金所組成之群集其中之一選擇出來。 30. 如申請專利範圍第27項之方法,其中第一溫度爲 _〜900。。。 31·如申請專利範圍第27項之方法,其中第二溫度爲 100〜6001;。 {請先閣讀背面之注意事項再頁) -淨· Lrl I 一 本紙張尺度逋用中國國家樓準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980010584A KR100284737B1 (ko) | 1998-03-26 | 1998-03-26 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW408449B true TW408449B (en) | 2000-10-11 |
Family
ID=19535450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087114458A TW408449B (en) | 1998-03-26 | 1998-09-01 | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant |
Country Status (7)
Country | Link |
---|---|
US (1) | US6828190B2 (zh) |
JP (1) | JP4925494B2 (zh) |
KR (1) | KR100284737B1 (zh) |
CN (1) | CN1159763C (zh) |
DE (1) | DE19841402B4 (zh) |
GB (1) | GB2335790B (zh) |
TW (1) | TW408449B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3317295B2 (ja) | 1999-12-16 | 2002-08-26 | 日本電気株式会社 | 容量素子の製造方法 |
KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
KR100798788B1 (ko) * | 2001-12-14 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 루테늄 전하저장전극 형성 방법 |
TWI229891B (en) * | 2002-05-28 | 2005-03-21 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
KR100601959B1 (ko) | 2004-07-28 | 2006-07-14 | 삼성전자주식회사 | Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 |
CN109192653B (zh) * | 2018-08-16 | 2020-12-22 | 华南师范大学 | 一种高介电氧化镧薄膜及其制备方法和应用 |
KR102314131B1 (ko) * | 2020-01-16 | 2021-10-18 | 한양대학교 산학협력단 | 강유전체 커패시터 소자 및 그 제조 방법 |
KR20220164862A (ko) | 2021-06-04 | 2022-12-14 | 한양대학교 산학협력단 | 강유전체 박막을 포함하는 3차원 반도체 메모리 장치 및 이의 제조 방법 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
US5614018A (en) * | 1991-12-13 | 1997-03-25 | Symetrix Corporation | Integrated circuit capacitors and process for making the same |
JP3219856B2 (ja) * | 1992-07-17 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
WO1994010704A1 (en) * | 1992-10-23 | 1994-05-11 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
JP2845727B2 (ja) * | 1993-08-05 | 1999-01-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
KR0165484B1 (ko) | 1995-11-28 | 1999-02-01 | 김광호 | 탄탈륨산화막 증착 형성방법 및 그 장치 |
KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
JPH09232536A (ja) * | 1996-02-27 | 1997-09-05 | Nec Corp | 半導体記憶装置の製造方法 |
US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
JPH09321237A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 |
US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
JP3543916B2 (ja) * | 1997-12-24 | 2004-07-21 | シャープ株式会社 | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
JP3225913B2 (ja) * | 1998-01-28 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
-
1998
- 1998-03-26 KR KR1019980010584A patent/KR100284737B1/ko not_active IP Right Cessation
- 1998-08-20 GB GB9818206A patent/GB2335790B/en not_active Expired - Fee Related
- 1998-08-28 CN CNB981185118A patent/CN1159763C/zh not_active Expired - Fee Related
- 1998-09-01 TW TW087114458A patent/TW408449B/zh not_active IP Right Cessation
- 1998-09-10 DE DE19841402A patent/DE19841402B4/de not_active Expired - Fee Related
- 1998-10-06 JP JP28397398A patent/JP4925494B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 US US09/276,803 patent/US6828190B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1230784A (zh) | 1999-10-06 |
GB2335790B (en) | 2003-02-05 |
JPH11297964A (ja) | 1999-10-29 |
KR100284737B1 (ko) | 2001-03-15 |
US6828190B2 (en) | 2004-12-07 |
GB2335790A (en) | 1999-09-29 |
DE19841402B4 (de) | 2007-12-06 |
JP4925494B2 (ja) | 2012-04-25 |
US20020177273A1 (en) | 2002-11-28 |
DE19841402A1 (de) | 1999-09-30 |
KR19990075997A (ko) | 1999-10-15 |
GB9818206D0 (en) | 1998-10-14 |
CN1159763C (zh) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW408449B (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
TW497255B (en) | Semiconductor device and method for making the same | |
KR100297210B1 (ko) | 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어 | |
CN100446178C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
TW400601B (en) | Method of forming integrated circuit capacitor, semiconductor structure and memory device and method for manufacturing capacitor structure of integrated semiconductor memory device as well as integrated circuit capacitor | |
TW575925B (en) | Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same | |
US9887083B2 (en) | Methods of forming capacitors | |
TW517330B (en) | Capacitor of semiconductor device and its manufacturing method | |
TW571386B (en) | Barrier stack with improved barrier properties | |
TW495949B (en) | Method of fabricating ruthenium-based contact plug for memory devices | |
TW544915B (en) | A capacitor for semiconductor devices and a method of fabricating such capacitors | |
US20030059959A1 (en) | Method for fabricating capacitor | |
TW498400B (en) | Method to produce a structurized metal-layer | |
TW442806B (en) | Capacitor and its manufacturing process | |
JP4399195B2 (ja) | 強誘電体メモリ素子のキャパシタ形成方法 | |
JP2690821B2 (ja) | 半導体装置 | |
CN101257051B (zh) | 半导体器件及其制造方法 | |
JP4650602B2 (ja) | 強誘電体キャパシタの製造方法 | |
EP1331661B1 (en) | Ferroelectric memory cell and methods for manufacture thereof | |
JP2002329845A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
JP5133643B2 (ja) | 半導体装置の製造方法 | |
TW558726B (en) | Improved material for use with ferreoelectrics | |
KR100326240B1 (ko) | 메모리소자의커패시터제조방법 | |
KR100604659B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
JP2004080020A (ja) | 強誘電性半導体デバイスを形成するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |