KR100798788B1 - 반도체 소자의 루테늄 전하저장전극 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 안정된 Ru 전하저장전극을 형성할 수 있는 반도체 소자의 Ru 전하저장전극 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상의 절연막을 선택적으로 식각하여 상기 기판 표면을 노출시키는 오픈부를 형성하는 단계; 상기 절연막이 형성된 프로파일을 따라 Ru막과 배리어막을 차례로 증착하는 단계; 상기 배리어막 상에 포토레지스트를 도포하여 상기 오픈부을 매립하는 단계; 상기 절연막이 노출될 때까지 전면식각을 실시하여 서로 격리된 Ru 전하저장전극을 형성하는 단계; 세정공정을 실시하여 잔류하는 상기 포토레지스트와 상기 전면식각 단계에서 발생한 잔류물을 제거하는 단계; 및 상기 배리어막을 제거하는 단계를 포함하는 반도체 소자의 루테늄 전하저장전극 형성 방법을 제공한다.

배리어막, Ru, 산화막, 캐패시터, 전하저장전극.

Description

반도체 소자의 루테늄 전하저장전극 형성 방법{METHOD FOR FORMING RUTHENIUM STORAGE NODE OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 Ru 전하저장전극 형성 공정을 도시한 단면도,

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자의 Ru 전하저장전극 형성 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 기판 21, 23 : 절연막

22 : 플러그 24 : Ru 전하저장전극

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 Ru 전하저장전극 형성 방법에 관한 것이다.

0.1㎛ 이하의 선폭을 갖는 반도체 소자 기술에서의 캐패시터 형성 공정은 금속전극 구조(Metal Insulator Metal; 이하 MIM 구조라 함)를 이용하는 바, 이 때 전하저장전극 물질로 Ru를 주로 사용하고 있으며, 이에 대한 연구가 활발히 진행되고 있다.

Ru를 전하저장전극으로 사용할 경우 전극용량의 증가와 누설전류(Leakage current) 특성이 향상되는 장점이 있으며, 주로 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함)법을 이용하여 증착하는 바, 예컨대 오목(Concave)형 구조에서 안정적인 단차피복성(Step coverage)을 갖는 프로세스 윈도우(Process window)를 확보 중에 있다.

도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 Ru 전하저장전극 형성 공정을 도시한 단면도로서, 이를 참조하여 종래기술을 살펴본다.

먼저, 도 1a에 도시된 바와 같이 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 TEOS(TetraEthyl Ortho Silicate) 등을 이용하여 산화막계열의 절연막(11)을 형성한 후, 절연막(11)을 관통하여 기판(10)에 콘택된 플러그(12)를 형성하는 바, 플러그(12)는 기판(10)의 불순물 확산영역 예컨대, 소스/드레인에 콘택되며, 그 상부에는 TiN 등의 확산배리어막을 포함한다.

이어서, CMP 등의 평탄화 공정을 실시하여 플러그(12)와 절연막(11) 상부를 평탄화시킨 다음, 캐패시터의 수직 높이를 결정하여 그 전극용량에 영향을 미치는 절연막(13)을 형성한 다음, 절연막(13)을 선택적으로 식각하여 플러그(12) 표면을 노출시키는 오목부를 형성한다. 계속해서, 절연막(13)이 형성된 프로파일을 따라 Ru 등의 전하저장전극용 금속막(14')을 형성한다.

다음으로, 도 1b에 도시된 바와 같이 금속막(14') 상에 포토레지스트를 도포함으로써 절연막(13)에 의해 형성된 오목부를 매립한 다음, 전면식각을 실시하여 이웃하는 전극과 분리된 전하저장전극(14)을 형성한다.

이어서, 잔류하는 포토레지스트를 건식 스트립 공정에 의해 제거하는 바, O₂/CF₄/H₂O/N₂ 또는 O₂/N₂를 이용하여 식각한 다음, 솔벤트(Solvent)를 이용하여 세정함으로써 식각시 발생한 부산물과 잔류하는 포토레지스트를 제거한다.

이어서, 식각에 의한 전하저장전극(14)의 저하된 특성을 회복하도록 열처리를 실시하며, 다시 유전체막 형성 전에 완충산화막식각제(Buffered Oxide Etchant; 이하 BOE라 함) 등을 이용하여 짧게 세정 공정을 실시하여 추가로 불순물을 제거한다.

한편, 도면에 도시되지는 않았지만 전하저장전극(14) 상에 유전체막과 플레이트 전극을 형성함으로써 캐패시터 형성을 위한 일련의 공정이 완료된다.

한편, 전술한 바와 같은 종래의 캐패시터 전하저장전극 형성 공정에서는 문제점이 발생하는 바, 전술한 공정에서는 전하저장전극(14) 형성을 위한 전면식각 후 잔류하는 포토레지스트를 제거하기 위해 건식 스트립 공정시 Ru 등의 전하저장전극(14)에 CF₄ 가스가 침투(Penetration)하여 하부의 TiN 확산배리어막까지 데미지를 입게 되는 도시된 'A'와 같다.

또한, Ru의 경우 다공질(Porous)인 특성 상 다공질의 표면에 포토레지스트가 남게되며 후속 솔벤트를 이용한 세정 공정에서 잔류하는 포토레지스트는 제거되지 않는다.

한편, 가스의 최적화(Optimization)를 통해 양호한 프로파일을 얻을 수 있으나, 이 경우에는 재현성에 문제가 발생한다.

전술한 CF₄ 가스 뿐만아니라, O₂의 경우도 이러한 악영향을 끼치게 되는 바, 스트리핑 가스 성분인 O₂에 의하여 Ru 전하저장전극에서 산소기(Oxygen)가 검출됨으로써 전하저장전극의 안정적인 캐패시터 특성을 확보하는 것이 어려운 실정이다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 안정된 Ru 전하저장전극을 형성할 수 있는 반도체 소자의 Ru 전하저장전극 형성 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위해 본 발명은, 콘택 플러그가 형성된 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 선택적으로 식각하여 상기 콘택 플러그가 노출되는 오픈부를 형성하는 단계와, 상기 절연막이 형성된 프로파일을 따라 Ru막과 배리어막을 차례로 증착하는 단계와, 상기 오픈부가 매립되도록 상기 배리어막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 이용한 전면식각을 상기 절연막이 노출될 때까지 실시하여 이웃하는 것끼리 서로 분리된 Ru 전하저장전극을 형성하는 단계와, 세정공정을 실시하여 잔류하는 상기 포토레지스트 패턴과 상기 전면식각 단계에서 발생한 잔류물을 제거하는 단계와, 상기 배리어막을 제거하는 단계를 포함하는 반도체 소자의 루테늄 전하저장전극 형성 방법을 제공한다.

본 발명은 Ru을 이용한 전하저장전극 형성시 Ru막 상에 산화막 계열의 배리어막을 추가로 형성함으로써, 폴리머 및 포토레지스트를 제거시 단 한번의 공정에 의해 제거하여 공정의 단순화를 기함과 동시에 하부 TiN 확산배리어막의 손상을 방지하는 것을 기술적 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 2a 내지 도 2c를 참조하여 설명하는 바, 도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자의 Ru 전하저장전극 형성 공정을 도시한 단면도이다.

먼저, 도 2a에 도시된 바와 같이 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(20) 상에 TEOS(TetraEthyl Ortho Silicate) 등을 이용하여 산화막계열의 절연막(21)을 형성한 후, 절연막(21)을 관통하여 기판(20)에 콘택된 플러그(22)를 형성하는 바, 플러그(22)는 기판(20)의 불순물 확산영역 예컨대, 소스/드레인에 콘택되며, 그 상부에는 TiN 등의 확산배리어막을 포함한다.

이어서, CMP 등의 평탄화 공정을 실시하여 플러그(22)와 절연막(21) 상부를 평탄화시킨 다음, 캐패시터의 수직 높이를 결정하여 그 전극용량에 영향을 미치는 절연막(23)을 형성한 다음, 절연막(23)을 선택적으로 식각하여 플러그(22) 표면을 노출시키는 오목부를 형성한다. 계속해서, 절연막(23)이 형성된 프로파일을 따라 Ru막(24')을 형성한다.

계속해서, Ru막(24')이 형성된 프로파일을 따라 산화막계열의 배리어막(25)을 형성하는 바, 배리어막(25)은 후속 Ru 전하저장전극간 분리를 위한 전면식각 후, 건식 또는 습식의 식각 공정을 통한 포토레지스트 제거시 가스나 산이 Ru 전하저장전극과 하부의 TiN 확산배리어막을 어택하는 것을 방지하기 위한 것으로, 50Å ∼ 200Å의 두께로 형성하는 것이 바람직하다.

다음으로, 도 2b에 도시된 바와 같이 절연막(23)에 의해 형성된 오목부가 매립되도록 배리어막(25) 상에 포토레지스트 패턴(26)을 형성한 후 이를 식각 마스크로 이용한 전면식각을 실시하여 이웃하는 전극과 분리된 Ru 전하저장전극(24)을 형성한다.

이어서, 도 2c에 도시된 바와 같이, 잔류하는 포토레지스트 패턴(26, 도 2b참조)를 세정 공정에 의해 제거하는 바, 전술한 바와 같이 스트립과 세정 및 열처리 후 유전체막 형성전 세정 등 복잡한 과정을 거치지 않고 통상적인 건식 또는 습식의 식각 공정을 통해 포토레지스트 패턴(26) 제거 및 폴리머 등의 식각 잔류물의 제거가 동시에 이루어진다.

이어서, 전술한 세정 공정에 의해 용해된 포토레지스트 패턴(26) 등을 순수를 이용하여 린싱(Rinsing)함으로써 제거한 다음, 배리어막(25)을 제거하는 바, 불산을 포함하는 용액 예컨대, 300:1의 BOE를 이용하여 습식 세정함으로써 제거되며, 이 때 80초 정도 실시하는 것이 바람직하다.

계속해서, 식각에 의한 Ru 전하저장전극(24)의 저하된 특성을 회복하도록 열처리를 실시하며, 후속 유전체막 형성 전에 BOE를 이용하여 짧게 실시하던 세정 공정을 생략할 수 있다.

한편, 도면에 도시되지는 않았지만 전하저장전극(24) 상에 유전체막과 플레이트 전극을 형성함으로써 캐패시터 형성을 위한 일련의 공정이 완료된다.

전술한 본 발명은, Ru 하부전극 형성에 따른 손실을 방지하기 위해 산화막 계열을 배리어막을 형성함으로써, Ru 및 그 하부의 어택을 방지할 수 있을 뿐만아니라, 식각 및 두번의 세정 공정을 하나의 세정 공정으로 간략화할 수 있어, 공정을 단순화할 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은, Ru 전하저장전극의 손실을 최소화할 수 있으며 공정을 단순화할 수 있어, 궁극적으로 Ru 전하저장전극을 구비한 반도체 소자의 수율 및 가격경쟁력을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (4)

1. 콘택 플러그가 형성된 기판 상에 절연막을 형성하는 단계;

   상기 절연막을 선택적으로 식각하여 상기 콘택 플러그가 노출되는 오픈부를 형성하는 단계;

   상기 절연막이 형성된 프로파일을 따라 Ru막과 배리어막을 차례로 증착하는 단계;

   상기 오픈부가 매립되도록 상기 배리어막 상에 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 식각 마스크로 이용한 전면식각을 상기 절연막이 노출될 때까지 실시하여 이웃하는 것끼리 서로 분리된 Ru 전하저장전극을 형성하는 단계;

   세정공정을 실시하여 잔류하는 상기 포토레지스트 패턴과 상기 전면식각 단계에서 발생한 잔류물을 제거하는 단계; 및

   상기 배리어막을 제거하는 단계

   를 포함하는 반도체 소자의 루테늄 전하저장전극 형성 방법.
2. 제 1 항에 있어서,

   상기 배리어막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자의 루테늄 전하저장전극 형성 방법.
3. 제 1 항에 있어서,

   상기 배리어막을 50Å 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 루테늄 전하저장전극 형성 방법.
4. 제 1 항에 있어서,

   상기 배리어막을 제거하는 단계에서 300:1의 완충산화막식각제를 사용하는 것을 특징으로 하는 반도체 소자의 루테늄 전하저장전극 형성 방법.

Images