JPH09321237A - 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】エッチング等のプロセス工程を経た後でも、強
誘電体膜の特性劣化を抑制し、かつ、信頼性の高い強誘
電体を利用した不揮発性半導体装置を提供する事であ
る。 【解決手段】本発明は、ＭＦＭＩＳ、ＭＦＩＳ構造の電
界効果型強誘電体素子、もしくはＭＦＭ構造のキャパシ
タを有した強誘電体素子の強誘電体膜に、Ｈｏ、Ｃｏ、
Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ元素の少なくとも
一つを含有した鉛を含むペロブスカイト構造化合物であ
る事を特徴とする。また、上記強誘電体膜は、Ｈｏ、Ｃ
ｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ元素の少なく
とも一つを含有したＢｉを含むビスマス層状化合物でも
良い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体膜を用い
た不揮発性半導体記憶装置に関し、特に強誘電体膜の材
料に関するものである。

【０００２】

【従来の技術】コンピュータ等に使用される記憶装置
（メモリ）には、大きく分けてＤＲＡＭ（Ｄｙｎａｍｉ
ｃ−Ｒｅａｄ−Ａｃｃｅｓｓ−Ｍｅｍｏｒｙ）等の揮発
性記憶装置とＳＲＡＭ（Ｓｔａｔｉｃ−ＲＡＭ）、ＥＥ
ＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ−Ｅｒａｓａｂｌ
ｅ−Ｐｒｏｇｒａｍｍａｂｌｅ−Ｒｅａｄ−Ｏｎｌｙ−
Ｍｅｍｏｒｙ）、ＦＬＡＳＨメモリ等の不揮発性記憶装
置の二種類ある。

【０００３】コンピュータのメインメモリ等は不揮発性
である事よりも高速性や高集積性が求められる事が一般
的である。しかし、ＰＤＡ（Ｐｅｒｓｏｎａｌ−Ｄａｔ
ｅ−Ａｓｓｉｓｔａｎｔ）に代表される携帯用コンピュ
ータでは、レジューム機能（一度電源をオフにし、次に
電源をオンにした際には、オフした状態が瞬時に再現で
きる機能）が重要であると考えられている。これを実現
するためには、メインメモリが不揮発性記憶装置である
必要がある。

【０００４】不揮発性記憶装置であるＳＲＡＭは非常に
高速に動作するが集積度が悪い。また、ＥＥＰＲＯＭ、
ＦＬＡＳＨメモリはトンネル酸化膜と呼ばれる絶縁膜を
介してフローティングゲートに電子を注入したり、引き
抜いたりする事により情報を記憶するため、絶縁膜の破
壊（疲労）により、不揮発性半導体記憶装置の特性が劣
化してしまう。また、ＥＥＰＲＯＭ、ＦＬＡＳＨメモリ
はその動作原理上少なくとも三種類の電源電圧が必要と
なり、消費電力が増大してしまう。

【０００５】そこで、高集積性、低消費電力、かつ、疲
労特性の良好な不揮発性記憶装置として強誘電体膜を利
用した不揮発性記憶装置が注目されている。強誘電体膜
は、電界が印可された時、一旦発生した分極がこの電界
が印可されなくなっても残留し、前記電界とは反対方向
の向きに、ある程度以上の強さの電界を印可した時に分
極の向きが反転する特性（ヒステリシス特性）を有して
いる。現在、この特性を利用した不揮発性記憶装置が開
発されている。

【０００６】強誘電体膜の強誘電性を利用した不揮発性
記憶装置は、低消費電力の汎用不揮発性記憶装置の他
に、非接触カード（ＲＦＩＤ：Ｒａｄｉｏ Ｆｒｅｑｕ
ｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）等の応用が
期待されている。また、この不揮発性記憶装置には、Ｍ
ＦＭ（電極材層−強誘電体膜−電極材層）構造をＭＯＳ
トランジスタの上に層間絶縁膜を介して構成するものが
実用化されている。また、非破壊記憶装置としてＭＦＭ
ＩＳ（電極材層−強誘電体−電極材層−絶縁膜−半導
体）、ＭＦＩＳ（電極材層−強誘電体−絶縁膜−半導
体）、ＭＦＳ（電極材層−強誘電体−半導体）構造の電
界効果型強誘電体素子が提案されている。

【０００７】Ｐｂを有したペロブスカイト構造の化合物
（例えば、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３：チタン酸ジルコン
酸鉛、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３：チタン酸ジ
ルコン酸ランタン鉛）、もしくはＢｉを含んだビスマス
層状化合物（例えば、ＳｒＢｉ２（Ｎｂ、Ｔａ）２Ｏ
９：タンタル酸ニオブ酸ストロンチウムビスマス）を強
誘電体膜として利用したＭＦＭ構造の不揮発半導体記憶
装置を半導体基板上に形成し、強誘電体特性の評価を行
う。この場合、不揮発性半導体記憶装置を構成し得る優
れたスイッチング特性、すなわち、十分大きいスイッチ
ング電荷量、電界の向きに対するスイッチイング電荷量
の良好な対称性等を有している事が数多く報告されてい
る。

【０００８】

【発明が解決しようとする課題】しかしながら、不揮発
性半導体装置を製造するためには、Ｍ（金属電極）−Ｆ
（強誘電体）−Ｍ（金属電極）を積層形成した後にエッ
チング工程、酸化膜形成工程、コンタクト形成工程、配
線配置工程など種々のプロセス工程を経なければならな
い。

【０００９】強誘電体膜は、これらのプロセス工程を経
るたびに、水素等の不純物混入、雰囲気ガスによる還元
等の化学的ダメージ、多層構造によるストレスダメージ
等の影響を受け、強誘電体膜内で酸素空孔の増加、結晶
欠陥の増加、不純物イオンの移動等が発生する。

【００１０】この為、強誘電体膜のスイッチング電荷量
の低下、対称性の低下が起こり、不揮発性記憶装置とし
ての機能が著しく低下してしまう。この機能低下を回復
するためには、酸素アニールが有効である事が知られて
いるが、ＣＭＯＳ部分の性能低下を伴うため、高温での
アニールが出来ない。

【００１１】本発明は、以上の様な問題を鑑み、エッチ
ング等のプロセス工程を経た後でも、強誘電体膜の特性
劣化を抑制し、かつ、信頼性の高い強誘電体を利用した
不揮発性半導体装置を提供する事を目的とする。

【００１２】

【課題を解決するための手段】本発明は、ＭＦＭＩＳ、
ＭＦＩＳ構造の電界効果型強誘電体素子、もしくはＭＦ
Ｍ構造のキャパシタを有した強誘電体素子の強誘電体膜
に、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ
元素の少なくとも一つを含有した鉛を含むペロブスカイ
ト構造化合物である事を特徴とする。

【００１３】また、上記強誘電体膜は、Ｈｏ、Ｃｏ、Ｃ
ｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ元素の少なくとも一
つを含有したＢｉを含むビスマス層状化合物でも良い。
また、ＭＦＳ構造の電界効果型強誘電体素子の場合に
は、誘電体膜にＨｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、
Ｓｍ、Ｇｄ元素の少なくとも一つを含有したＢｉを含む
ビスマス層状化合物を使用した事を特徴とする。

【００１４】また、強誘電体膜を形成する際、０以上２
００℃の温度において強誘電体膜となる薄膜を形成した
後、熱処理を行い前記薄膜を結晶化させる事により強誘
電体膜を形成する事を特徴とする。

【００１５】本発明は、以上の様に構成されているの
で、不揮発性半導体装置を形成するための種々の工程を
経ても、強誘電体膜内での酸素空孔の増加、結晶欠陥の
増加、不純物イオンの移動等の発生を抑制する事が出来
る。また、強誘電体膜を形成する際、０以上２００℃以
下と言う低温での強誘電体膜を形成する事により、強誘
電体膜の成分を安定させる事が出来る。

【００１６】

【発明の実施の形態】以下、図面を参照しながら詳細に
第一の実施形態を説明する。図１にトランジスタ一つ、
キャパシタ一つ（１Ｔ１Ｃ）からなるＭＦＭ構造のキャ
パシタを有した強誘電体メモリセルの等価回路を示し
た。ここで、Ｃは強誘電体膜を電極間絶縁膜に使用した
情報記録用キャパシタを、Ｑは前記キャパシタを充電も
くは放電させるための電荷転送用トランジスタを示して
いる。また、ＷＬは前記情報転送用トランジスタのゲー
ト電極に接続されたワード線を、ＢＬは前記トランジス
タＱを介して前記キャパシタＣの一方の電極に接続され
たビット線を、ＰＬは前記キャパシタＣの他方の電極に
接続されたプレート線を示している。ワード線ＷＬはワ
ード線用ロウデコーダ（図示せず）からワード線信号が
供給され、プレート線ＰＬはプレート線用プレートデコ
ーダ（図示せず）からプレート線信号が供給されてい
る。

【００１７】次に、１Ｔ１Ｃからなる強誘電体を利用し
た不揮発性半導体記憶素子の動作原理を説明する。書き
込み動作を図２に、読み込み動作を図３に、強誘電体膜
のヒステリシス特性を図４に示している。

【００１８】初めに、強誘電体を利用した不揮発性半導
体記憶素子の書き込み動作を説明する。図２（１）に示
すように、ビット線ＢＬ、ワード線ＷＬ、プレート線Ｐ
Ｌを“Ｌ”（例えば、０Ｖ）に設定し、キャパシタＣに
電荷が蓄積されていな状態（分極が発生していない状
態）と仮定する。これは図４のヒステリシス曲線におけ
るａの状態に相当する。

【００１９】次に、図２（２）に示すように、ワード線
ＷＬとビット線ＢＬを“Ｈ”（例えば５Ｖ）に設定し、
プレート線ＰＬは“Ｌ”のままにする。この時、ワード
線ＷＬが“Ｈ”なので情報転送用トランジスタＱがＯＮ
となり、キャパシタＣに電圧が印可され、図２（２）に
示す向き（下向き）に分極が発生する。これは図４にお
けるｂの状態に相当する。

【００２０】次に、図２（３）に示すように、ワード線
ＷＬとビット線ＢＬを“Ｌ”に戻すと、情報記録用キャ
パシタＣの両端には電位差がないのでキャパシタＣに発
生した分極の向きには変化はない。この状態は図４のｃ
の状態に相当し、発生した分極は残留分極Ｐｒとしてキ
ャパシタＣに保持される。

【００２１】以上に様に、情報記録用キャパシタＣの両
端に所定の電圧を印可し、分極を発生させる事により
“０”、“１”に対応した情報を情報記録用キャパシタ
Ｃに書き込む。

【００２２】次に、図３を用いて、読み出し動作を説明
する。図３（１）に示すように、ワード線ＷＬ、ビット
線ＢＬ、プレート線ＰＬを“Ｌ”に設定し、情報記録用
キャパシタＣに下向きの分極が発生している仮定する。

【００２３】次に、図３（２）に示されるように、ビッ
ト線ＢＬを“Ｌ”のままにし、ワード線ＷＬとプレート
線ＰＬを“Ｈ”に設定すると、キャパシタＣの両端に電
圧が印可され分極の向きが反転（下向きから上向きに反
転）する。この時のビット線ＢＬに発生する電位の変化
は、一組のビット線ＢＬとプレート線ＰＬに接続された
センスアンプ（図示せず）によりセンス増幅され、ビッ
ト線ＢＬとプレート線ＰＬはそれぞれ５Ｖ、０Ｖに設定
される。このセンスアンプの出力に基づいて読みだしデ
ータの“０”、“１”を読み出すことが出来る。

【００２４】次に、図３（３）に示すように、ワード線
ＷＬが“Ｈ”のままに設定され、ビット線ＢＬとプレー
ト線ＰＬはセンスアンプによりそれぞれ５Ｖ，０Ｖに設
定されたとする。前述のデータ読みだしの際に記録され
ていたデータが破壊（分極の向きが反転する）される
が、ビット線ＢＬが５Ｖに、プレート線ＰＬが０Ｖに設
定されるので、情報記録用キャパシタＣに発生する分極
の向きは再び反転する。すなわち、記録されていた情報
（分極の向き）が回復する。

【００２５】以上に様にして、情報記録用キャパシタＣ
の強誘電体膜に発生する分極の向きに対応した“０”も
しくは“１”の記録を読み出す事が可能である。以上
は、ＭＦＭ構造のキャパシタを有した不揮発性半導体記
憶装置であるが、その他にも、図５、図６、図７に示さ
れるように、ＭＦＭＩＳ構造、ＭＦＩＳ構造、ＭＦＳ構
造の不揮発性半導体記記憶装置も考案されている。

【００２６】また、図８は、図１に示されたＭＦＭ構造
のキャパシタを有したメモリセルの集積回路上の断面図
を示している。図８に示されるように、半導体基板１に
通常のＬＯＣＯＳ法により素子間分離絶縁膜２を形成
し、その後にソースまたはドレインとして使用する拡散
層４、ゲート絶縁膜３、ゲート電極２２を形成する事に
よりＭＯＳトランジスタ２０を形成する。

【００２７】この後、このＭＯＳトランジスタ２０を被
覆するように、ＣＶＤ法等を用いて絶縁膜（例えば、二
酸化シリコン）からなる層間絶縁膜５を堆積する。次
に、メモリセルの情報記録用キャパシタ部分の形成を説
明する。まず初めに、前記層間絶縁膜５の上に連続スパ
ッタによりＴｉ／Ｐｔからなる下部電極膜１１を成膜す
る。

【００２８】次いで、厚さ２００ｎｍの強誘電体膜１２
をゾルゲル法にて成膜した後、一回目の酸素中７８０℃
のＲＴＡアニールを行う。その後、この強誘電体膜１２
の上にＰｔからなる上部電極１３をスパッタ法により成
膜した後、二回目の酸素中６５０℃のアニールを行う。

【００２９】次ぎに、これら積層された下部電極膜１１
及び強誘電体膜１２及び上部電極膜１３を、ＲＩＥ法に
より、所定の形状にパターニングする事により下部電極
膜１１、強誘電体膜１２、上部電極膜１３からなるＭＦ
Ｍ構造のキャパシタ１０を形成した後、三回目の酸素中
５５０℃のアニールを行う。

【００３０】次ぎに、前記キャパシタ１０を被覆するよ
うに絶縁膜１５をＣＶＤ法により堆積させ、次いで、Ｒ
ＩＥ法によりＭＯＳトランジスタのソース及びドレイン
として使用する拡散層４の一方と、キャパシタ１０の上
部電極１３と、下部電極１１とを露出させる事によりコ
ンタクト孔を形成した後、四回目の酸素中５５０℃アニ
ールを行う。

【００３１】次ぎに、拡散層４の一方と上部電極１３と
を接続する為の内部配線３１（Ａ）と、下部電極１１か
らの引き出し電極となる内部配線３１（Ｂ）を形成し、
素子全体にパッシベーション膜６を堆積する。

【００３２】その後に、ＲＩＥ法によりパッシベーショ
ン膜６にコンタクト孔を形成し、アルミニウムからなる
外部配線３３をバリア層３２を介して形成する事により
不揮発性記憶装置が形成される。

【００３３】また、ＭＯＳトランジスタのゲート電極２
２はワード線として、内部配線３１（Ｂ）はプレート線
として使用される。ここで、四回のアニール処理のう
ち、一回目は強誘電体膜結晶化のための熱処理であり、
二回目は強誘電体膜１２と上部電極１３との界面状態を
下部電極と強誘電体膜とのそれと同様にする為の熱処理
であり、三回目及び四回目の熱処理はキャパシタ１０の
特性回復の為のものである。

【００３４】また、強誘電体膜の材質に、従来使用され
ているチタン酸ジルコン酸ランタン鉛（以下、ＰＬＺＴ
と言う）に代えて、ＰＬＺＴに不純物Ｍｘを導入したも
のを使用した。ここで、ＭｘはＨｏ、Ｃｏ、Ｃｒ、Ｄ
ｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ、ＤｙαＣｏβ、ＹαＳｍ
βＧｄγ、ＨｏαＭｎβである。

【００３５】また、初期キャパシタ特性である二回目の
熱処理後と、パッシベーション膜６を形成した後で、電
荷測定可能な大きさの独立キャパシタのスイッチング電
荷量の変化を比較したものを図９に示した。

【００３６】図９に示されるように、強誘電体膜が通常
のＰＬＺＴ（すなわち、Ｍｘ＝０）の時、二回目の熱処
理後と、パッシベーション膜形成後の電荷量はそれぞれ
２２（μｃ／ｃｍ２）、１２（μｃ／ｃｍ２）となり、
低下率は−４５％、非対称性増加率は７３％、記録保持
不良率７．０％であった。

【００３７】一方、Ｍｘ＝Ｈｏ０．００２の時、二回目
の熱処理後と、パッシベーション膜形成後の電荷量はそ
れぞれ２０（μｃ／ｃｍ２）、１７（μｃ／ｃｍ２）と
なり、低下率は−１５％、非対称性増加率は５０％、記
録保持不良率０．５％であった。

【００３８】また、Ｈｏの以外にも図９に示される元素
をＰＬＺＴに混入した場合にもほぼ同様の傾向が見られ
た。また、得られたメモリ素子は５Ｖで駆動でき、１０
Ｅ９回以上の疲労特性を示した。すなわち、強誘電体膜
に電圧を印可して自発分極の向きを１０Ｅ９回以上反転
させても残留分極率等の劣化は見られなかった。

【００３９】また、図９に示される元素の組成、Ｐｂ
１．０５Ｌａ０．０５（Ｚｒ０．６５Ｔｉ０．３５）Ｍ
ｘＯ３は、強誘電体膜を形成する際の出発組成であり、
最終的な組成ではない。しかし、最終的なＰＬＺＴの組
成に図９に示される元素が含まれるのは確かである。

【００４０】また、メモリ素子形成後に配線及びＭＦＭ
構造のキャパシタエッチング除去し、ＭＯＳトランジス
タを取り出し、成分分析を行ったところ強誘電体膜の成
分の拡散は見られなかった。

【００４１】また、本実施形態はＭＦＭ構造を有するキ
ャパシタで説明したが、上述のＭＦＭＩＳ構造（図５参
照）、ＭＦＩＳ構造（図６参照）の電界効果型メモリ素
子にも適用する事が出来る。

【００４２】また、強誘電体膜と上部及び下部電極との
密着性が悪いと、その部分に水等が浸入してし、密着性
の悪い部分で余分なキャパシタを形成してしまい、メモ
リセルが不良になってしまう事がある。しかし、ＰＬＺ
Ｔに混入する元素の内、特に、Ｃｏ、Ｃｒ、Ｙは強誘電
体膜に接する上部及び下部電極との密着性が良いので、
上記の様な問題を抑制する事が出来る。

【００４３】また、混入する元素Ｈｏ、Ｃｏ、Ｃｒ、Ｄ
ｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ、ＤｙαＣｏβ、ＹαＳｍ
βＧｄγ、ＨｏαＭｎβの添加量は、前記金属元素の
０．０５ｍｏｌ％以上１０．０ｍｏｌ％以下が望まし
い。なぜなら、元素の添加量が０．０５ｍｏｌ％未満で
は特性の向上効果が小さく、一方、１０．０ｍｏｌ％を
越えるとスイッチング電荷量の初期値が小さくなってし
まう。

【００４４】また、上述の様に、強誘電体膜は、エッチ
ング等のプロセス工程を経るたびに、水素等の不純物混
入、雰囲気ガスによる還元等の化学的ダメージ、多層構
造によるストレスダメージ等の影響を受け、強誘電体膜
内に、酸素空孔の増加、結晶欠陥の増加、不純物イオン
の移動等が発生する。

【００４５】しかし、強誘電体膜となるＰＬＺＴに混入
する元素Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、
Ｇｄ、ＤｙαＣｏβ、ＹαＳｍβＧｄγ、ＨｏαＭｎβ
は、酸素空孔、結晶欠陥の増加、不純物イオンの移動等
を抑制する作用がある為、強誘電体膜の特性の劣化（ス
イッチング電荷量の低下等）を抑制することが出来ると
考えられる。

【００４６】以上のことから、ＰＬＺＴと同じ鉛を含む
ペロブスカイト構造を有するＰＺＴ等にも同じ効果が得
られる。また、図９にはＨｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、
Ｙ、Ｖ、Ｓｍ、Ｇｄ、ＤｙαＣｏβ、ＹαＳｍβＧｄ
γ、ＨｏαＭｎβの場合の測定値しか記載していない
が、混入する元素はＨｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、
Ｖ、Ｓｍ、Ｇｄの内一つを含んでいれば上記と同様の効
果を有する。

【００４７】本実施形態は以上のように構成されている
ので、通常のＰＬＺＴにＨｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、
Ｙ、Ｖ、Ｓｍ、Ｇｄの内の少なくとも一つの元素を混入
させた場合、従来起きていた熱処理後のスイッチング電
荷量の低下を抑制する事が出来、かつ、記録保持不良率
を低減できるので、歩留まりの高いメモリセルの製造が
可能となる。

【００４８】次ぎに、第二の実施形態を図を参照しなが
ら詳細に説明する。図１０は、図８と同様に、ＭＦＭ構
造のキャパシタの有する不揮発性半導体記憶装置を示し
ている。

【００４９】本実施形態に係る不揮発性半導体記憶装置
は、ソース及びドレインとして使用する拡散層４とゲー
ト電極となる２２とゲート絶縁膜３とから構成されるＭ
ＯＳトランジスタ２０と、前記ＭＯＳトランジスタ２０
の一方の拡散層４とタングステンプラグ２１と介して電
気的に接続された下部電極１１、強誘電体膜１２、上部
電極１３からなるＭＦＭ構造キャパシタ１０と、他方の
拡散層に接続された内部配線３４とから構成されてい
る。

【００５０】また、ゲート電極２２はワード選択線、内
部配線３４はビット選択線として使用し、下部電極及び
上部電極の材質にはＩｒを、下部電極１１とタングステ
ンプラグ２１との間にはバッファ層２５のはＴｉＮを使
用する。

【００５１】次ぎに、この不揮発性半導体装置の製造工
程を説明する。まず初めに、半導体基板１に通常のＬＯ
ＣＯＳ法により素子間分離絶縁膜２を形成し、ゲート絶
縁膜３、ゲート電極２２、拡散層４からなるＭＯＳトラ
ンジスタ２０を形成する。

【００５２】その後、このＭＯＳトランジスタ２０を層
間絶縁膜により被膜し、異方性エッチング法（ＲＩＥ
法）を用いて片方の拡散層４にコンタクト孔を開け、こ
のコンタクト孔にタングステン、ＴｉＮを埋め込む。

【００５３】次いで、金属電極１１を形成した後、スパ
ッタ法を用いて厚さ１８０ｎｍＰｂ１．０８Ｌａ０．０
２（Ｚｒ０．６２Ｔｉ０．３８）Ｙ０．００５Ｏ３の強
誘電体膜１２を形成し、その後、酸素中８５０℃でＲＴ
Ａアニールを行う。その後の工程は第一の実施形態に準
ずる。

【００５４】本実施形態の不揮発性半導体記憶装置は、
第一の実施形態と事なり、ＭＦＭ構造のキャパシタ１０
が、ゲート電極２０の上方に形成されているので、メモ
リセルの占有面積を３０％削減する事が出来る。

【００５５】また、当該メモリセルは３Ｖで駆動でき、
１０１２回以上の耐疲労特性を示した。また、このメモ
リセルは１２０℃４時間の記録保持不良が１．２％であ
った。

【００５６】本実施形態は、第一の実施形態と同様に、
ＰＬＺＴに不純物元素Ｙを混入している為に、以上の様
な特性の向上が見られた。また、Ｐｂ１．０８Ｌａ０．
０２（Ｚｒ０．６２Ｔｉ０．３８）Ｙ０．００５Ｏ３を
スパッタ法で１８０ｎｍ形成するかわりに、Ｂｉを含む
ビスマス層状化合物であるＳｒＢｉ２（Ｔａ０．９Ｎｂ
０．１）２Ｃｒ０．００５Ｏ９を１５０ｎｍ形成した。
その場合、当該メモリセルは１．８Ｖで駆動でき、１０
１３回以上の耐疲労特性を示した。

【００５７】また、強誘電体膜の出発原料をＳｒＢｉ２
Ｔａ２ＭｘＯ９として使用し、二回目の熱処理後と、パ
ッシベーション後の強誘電体膜の特性（スイッチング電
荷量等）の実験結果を図１１に示した。

【００５８】図１１に示すように、ＳｒＢｉ２Ｔａ２Ｍ
ｘＯ９に元素Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓ
ｍ、Ｇｄ、ＤｙαＣｏβ、ＹαＳｍβＧｄγ、ＨｏαＭ
ｎβを混入した場合、スイッチング電荷量の低下率、非
対称性増加率、記録保持不良率において、良い結果が得
られる。また、当該不揮発性半導体記憶装置は３Ｖで駆
動できた。

【００５９】また、図１１に示される元素の組成、Ｓｒ
Ｂｉ２Ｔａ２ＭｘＯ９は、強誘電体膜を形成する際の出
発組成であり、最終的な組成ではない。しかし、ＳｒＢ
ｉ２Ｔａ２Ｏ９に図１１に示される元素が含まれるのは
確かである。

【００６０】また、本実施形態はＭＦＭ構造を有するキ
ャパシタで説明したが、上述のＭＦＭＩＳ構造（図５参
照）、ＭＦＩＳ構造（図６参照）の電界効果型メモリ素
子にも適用する事が出来る。

【００６１】また、第一の実施形態同様に、ＳｒＢｉ２
Ｔａ２Ｏ９に混入する元素の内、特に、Ｃｏ、Ｃｒ、Ｙ
は強誘電体膜に接する上部及び下部電極との密着性が良
いので、上記の様な問題を抑制する事が出来る。

【００６２】また、混入する元素Ｈｏ、Ｃｏ、Ｃｒ、Ｄ
ｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ、ＤｙαＣｏβ、ＹαＳｍ
βＧｄγ、ＨｏαＭｎβの添加量は、前記金属元素の
０．０５ｍｏｌ％以上１０．０ｍｏｌ％以下が望まし
い。なぜなら、元素の添加量が０．０５ｍｏｌ％未満で
は特性の向上効果が小さく、一方、１０．０ｍｏｌ％を
越えるとスイッチング電荷量の初期値が小さくなってし
まう。

【００６３】また、上述の様に、強誘電体膜は、エッチ
ング等のプロセス工程を経るたびに、水素等の不純物混
入、雰囲気ガスによる還元等の化学的ダメージ、多層構
造によるストレスダメージ等の影響を受け、強誘電体膜
内に、酸素空孔の増加、結晶欠陥の増加、不純物イオン
の移動等が発生する。

【００６４】強誘電体膜となるＳｒＢｉ２Ｔａ２Ｏ９に
混入する元素Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓ
ｍ、Ｇｄ、ＤｙαＣｏβ、ＹαＳｍβＧｄγ、ＨｏαＭ
ｎβは、酸素空孔、結晶欠陥の増加、不純物イオンの移
動等を抑制する作用がある為に強誘電体膜の特性の劣化
（スイッチング電荷量の低下等）を抑制することが出来
ると考えられる。

【００６５】以上のことから、ＳｒＢｉ２Ｔａ２Ｏ９だ
けでなく、その他のＢｉを含むビスマス層状化合物にも
同様の効果が得られる。また、図９にはＨｏ、Ｃｏ、Ｃ
ｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ、ＤｙαＣｏβ、Ｙ
αＳｍβＧｄγ、ＨｏαＭｎβの場合の測定値しか記載
していないが、混入する元素はＨｏ、Ｃｏ、Ｃｒ、Ｄ
ｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄの内一つを含んでいれば上
記と同様の効果を有する。

【００６６】本実施形態は以上のように構成されている
ので、Ｂｉを含むビスマス層状化合物にＨｏ、Ｃｏ、Ｃ
ｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄの内の少なくとも一
つの元素を混入させた場合、従来起きていた熱処理後の
スイッチング電荷量の低下を抑制する事が出来、かつ、
記録保持不良率を低減できるので、歩留まりの高いメモ
リセルの製造が可能となる。

【００６７】また、強誘電体膜の代表的な成膜方法とし
ては、ゾルゲル法またはＭＯＤ法、スパッタ法、ＭＯＣ
ＶＤ法があり、これらの成膜方法の概略について説明す
る。ゾルゲル法またはＭＯＤ法は、有機金属化合物等を
ソース原料とする溶液を半導体基板上に回転塗布し、そ
の後熱処理して結晶化して得る方法である。これは、大
気中でも成膜が可能で、大面積化が容易であり、強誘電
体膜の高精度な組成制御が可能である。

【００６８】スパッタ法は、薄膜となる材料のターゲッ
トに、グロー放電中でイオンかした不活性ガス（例え
ば、アルゴン）を衝突させて、ターゲットからたたき出
され粒子を、ターゲットの対面に配置した半導体基板に
堆積する方法である。また、たたき出された粒子が半導
体基板に付着し易いように、半導体基板をヒータで８０
０℃程度に熱するのが通常である。

【００６９】このスパッタ法によれば、真空蒸着法では
成膜化しにくい高融点材料等の成膜が可能となる。この
成膜方法には、直流スパッタ、高周波（ＲＦ）スパッ
タ、マグネトロンスパッタ、イオンビームスパッタ、反
応性スパッタ、レーザーアブレーション法等がある。

【００７０】ＭＯＣＶＤ法は、有機金属、金属錯体、金
属アルコキシド等を原料に用いるＣＶＤ法の事であり、
成膜したい元素の化合物のうちでガスになるものを高温
炉の中に導入して、基板表面に堆積させて成膜する。こ
の方法によれば、基板の表面が平行状態で成膜されるの
で、均一な結晶膜が得られる。

【００７１】また、一般に強誘電体膜を成膜する場合
に、成膜時の温度を、結晶化を促進させる５００℃以上
の高い温度とする場合と、低温で成膜した後に高温の熱
処理を施す場合の二通りある。

【００７２】前者は成膜が不安定になり易く、量産には
不利であるため、後者の方法が望ましい。しかしなが
ら、後者では加熱処理時の収縮応力により、強誘電体薄
膜と金属電極間の付着力が弱まり、電極界面での空孔や
剥がれの問題が生じる。

【００７３】本発明にかかる強誘電体膜においては、付
着力が低温から強固になるために、後者の方法、特に基
板温度０〜２００℃の範囲での成膜で、前記空孔や剥が
れの問題無しに強誘電体膜を形成する事が出来る。

【００７４】次に、本発明にかかる強誘電体膜の成膜方
法に、スパッタ法の一種であるレーザーアブレーション
法を用いた実施形態を説明する。ＡｒＦエキシマレーザ
ー光を集光して、ターゲットとなるＳｒＢｉ２Ｔａ２Ｃ
ｒ０．００２Ｍｎ０．０１Ｏ９のセラミック表面に照射
し、０〜２００℃の温度にて、半導体基板に強誘電体膜
を成膜する。

【００７５】レーザーアブレーション法は、前述の様
に、ターゲットから叩き出された粒子が半導体基板上に
付着し易くするために、通常８００℃程度に半導体基板
をヒーターで熱するので成膜する強誘電体膜の組成が不
安定になってしまう。

【００７６】しかし、本実施形態によれば、Ｂｉを含む
ビスマス層状化合物にＣｒ元素が混入しているので、８
００℃よりも低い温度（例えば０〜２００℃）でも十分
たたき出された粒子の付着性を保つ事が出来る。また、
基板の温度が０〜２００℃と低いので、強誘電体膜の組
成が不安定になる事がない。

【００７７】また、Ｂｉを含むビスマス層状化合物に混
入する元素はＨｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓ
ｍ、Ｇｄの内のどれであっても良く、Ｂｉを含むビスマ
ス層状化合物の代わりにＰｂを含んだペロブスカイト構
造化合物でも良い。また、上記の方法は、レーザーアブ
レーションによる方法を例示したが、それ以外のスパッ
タリング法を用いてもよい。

【００７８】

【発明の効果】本発明は以上の様に構成されているの
で、エッチング等のプロセス工程の後でも強誘電体膜の
特性の劣化を抑制する事が出来、高歩留まりで高信頼性
の不揮発性半導体装置を提供する事が出来る。

【図面の簡単な説明】

【図１】ＭＦＭ構造キャパシタを有した不揮発性半導体
記憶装置の等価回路。

【図２】ＭＦＭ構造キャパシタを有した不揮発性半導体
記憶装置の書き込み動作の原理図。

【図３】ＭＦＭ構造キャパシタを有した不揮発性半導体
記憶装置の読み込み動作の原理図。

【図４】強誘電体膜のヒステリシス曲線。

【図５】ＭＦＭＩＳ構造の電界効果型不揮発性記憶素子
の断面図。

【図６】ＭＦＩＳ構造の電界効果型不揮発性記憶素子の
断面図。

【図７】ＭＦＭＳ構造の電界効果型不揮発性記憶素子の
断面図。

【図８】ＭＦＭ構造キャパシタを有した不揮発性半導体
記憶装置の集積回路上の断面図。

【図９】ＰＬＺＴに不純物元素を混入した場合の強誘電
体膜の特性の測定結果。

【図１０】ＭＦＭ構造キャパシタを有した不揮発性半導
体記憶装置の集積回路上の断面図。

【図１１】ＳｒＢｉＴａＯに不純物元素を混入した場合
の強誘電体膜の特性の測定結果。

【図１２】ゾルゲル法により強誘電体膜の成膜工程を示
したものである。

【図１３】スパッタ法により強誘電体膜の成膜工程を示
したものである。

【図１４】ＭＯＣＶＤ法により強誘電体膜の成膜工程を
示したものである。

【符号の説明】

ＷＬ ワード選択線 ＢＬ ビット選択線 ＰＬ プレート選択線 Ｑ 電荷転送用トランジスタ Ｃ 電極間絶縁膜に強誘電体膜を使用した情報記録用キ
ャパシタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ３０Ｂ 29/22 Ｈ０１Ｌ 27/10 ４５１ Ｈ０１Ｌ 27/04 27/04 Ｃ 21/822 29/78 ３７１ 27/10 ４５１ 21/8247 29/788 29/792

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電極間の誘電体に強誘電体膜を用いた情
   報記憶用キャパシタと電荷転送用ＭＯＳトランジスタと
   が直列に接続されてなる複数のメモリセルが行列状に配
   置されているメモリセルアレイと、 それぞれ同一行の前記メモリセルのＭＯＳトランジスタ
   のゲート電極に共通に接続された複数本のワード線と、 それぞれ同一行の前記メモリセルのキャパシタのプレー
   ト電極に共通に接続された複数本のプレート線と、 それぞれ同一列の前記メモリセルのＭＯＳトランジスタ
   のソース／ドレイン領域のいずれかに共通に接続された
   複数本のビット線とを備え、 前記強誘電体膜が鉛を含むペロブスカイト構造化合物で
   あり、かつ、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓ
   ｍ、Ｇｄ元素の少なくとも一つを含有する事を特徴とす
   る不揮発性強誘電体記憶装置。
2. 【請求項２】 半導体基板と、 前記半導体基板の表面領域に形成されたソース／ドレイ
   ン領域と、 前記ソース／ドレイン領域間の上に形成されたゲート絶
   縁膜と、 前記ゲート絶縁膜の上に形成された第一の電極材層と、 前記第一の電極材層上に形成された強誘電体膜と、 前記強誘電体膜上に形成された第二の電極材層とを備
   え、 前記強誘電体膜は鉛を含むペロブスカイト構造化合物で
   あり、かつ、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓ
   ｍ、Ｇｄ元素の少なくとも一つを含有する事を特徴とす
   る不揮発性強誘電体記憶装置。
3. 【請求項３】 電極材層（Ｍ）−強誘電体膜（Ｆ）−絶
   縁膜（Ｉ）−半導体（Ｓ）の積層構造を有する不揮発性
   半導体記憶装置において、 前記強誘電体膜が、鉛を含むペロブスカイト構造化合物
   であり、かつ、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、
   Ｓｍ、Ｇｄ元素の少なくとも一つを含有し、かつ、分極
   の反転を利用して情報を記憶する事を特徴とする不揮発
   性強誘電体記憶装置。
4. 【請求項４】 前記強誘電体膜が、Ｂｉを含むビスマス
   層状化合物であり、かつ、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、
   Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ元素の少なくとも一つを含有
   し、かつ、分極の反転を利用して情報を記憶する事を特
   徴とする請求項１乃至３記載の不揮発性強誘電体記憶装
   置。
5. 【請求項５】 電極材層（Ｍ）−強誘電体膜（Ｆ）−半
   導体（Ｓ）の積層構造を有する不揮発性半導体記憶装置
   において、 前記強誘電体膜が、Ｂｉを含むビスマス層状化合物であ
   り、かつ、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓ
   ｍ、Ｇｄ元素の少なくとも一つを含有し、かつ、分極の
   反転を利用して情報を記憶する事を特徴とする不揮発性
   強誘電体記憶装置。
6. 【請求項６】 強誘電体膜が第一の電極材層と第二の電
   極材層に挟まれたキャパシタにおいて、 前記強誘電体膜が、鉛を含むペロブスカイト構造化合物
   であり、かつ、Ｈｏ、Ｃｏ、Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、
   Ｓｍ、Ｇｄ元素の少なくとも一つを含有し、かつ、分極
   の反転を利用して情報を記憶する事を特徴とするキャパ
   シタ。
7. 【請求項７】 前記強誘電体膜が、Ｂｉを含むビスマス
   層状結晶構造化合物であり、かつ、Ｈｏ、Ｃｏ、Ｃｒ、
   Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ元素の少なくとも一つを
   含有する事を特徴とする請求項６記載のキャパシタ。
8. 【請求項８】 前記第一の電極を形成する工程と、 前記第一の電極上に、０以上２００℃以下の温度におい
   て、０以上２００℃以下の温度において、Ｈｏ、Ｃｏ、
   Ｃｒ、Ｄｙ、Ｗ、Ｙ、Ｖ、Ｓｍ、Ｇｄ元素の少なくとも
   一つを含有するＢｉを含んだビスマス層状構造化合物か
   らなる強誘電体膜を形成した後、熱処理を行い前記薄膜
   を結晶化させる事により強誘電体膜を形成する工程と、 前記強誘電体膜上に第二の電極を形成する工程とを有す
   る事を特徴とする強誘電体膜を有するキャパシタの製造
   方法。
9. 【請求項９】 前記強誘電体膜を形成する工程が、、レ
   ーザーアブレーション法により、強誘電体膜の薄膜を形
   成した後、熱処理を行う事を特徴とする請求項８記載の
   キャパシタの製造方法。