DE19841402A1 - Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes - Google Patents
Verfahren zur Herstellung eines Kondensators eines HalbleiterbauelementesInfo
- Publication number
- DE19841402A1 DE19841402A1 DE19841402A DE19841402A DE19841402A1 DE 19841402 A1 DE19841402 A1 DE 19841402A1 DE 19841402 A DE19841402 A DE 19841402A DE 19841402 A DE19841402 A DE 19841402A DE 19841402 A1 DE19841402 A1 DE 19841402A1
- Authority
- DE
- Germany
- Prior art keywords
- post
- annealing
- temperature
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012298 atmosphere Substances 0.000 claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 20
- 229910045601 alloy Inorganic materials 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000005496 tempering Methods 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910004121 SrRuO Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 230000035876 healing Effects 0.000 claims description 3
- 239000000543 intermediate Substances 0.000 claims 4
- 210000003608 fece Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 description 92
- 230000004888 barrier function Effects 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 239000012299 nitrogen atmosphere Substances 0.000 description 13
- 239000010936 titanium Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes, bei dem nacheinander eine Speicherelektrode (14), eine hoch dielektrische Schicht (15), eine Plattenelektrode (17) und optional eine dielektrische Zwischenschicht (19) auf einem Halbleitersubstrat (1) gebildet werden. DOLLAR A Erfindungsgemäß wird während der Kondensatorherstellung ein mehrstufiges Nachtempern des Substrates durchgeführt, wobei ein erstes Nachtempern in einer inerten Atmosphäre bei einer ersten Temperatur nach Bildung der hoch dielektrischen Schicht, nach Bildung der Plattenelektrode oder nach optionaler Bildung der dielektrischen Zwischenschicht und ein zweites Nachtempern im Anschluß an das erste Nachtempern oder in einem späteren Herstellungsstadium ausgeführt werden. DOLLAR A Verwendung z. B. bei der Herstellung von DRAM-Bauelementen.
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung
eines Kondensators eines Halbleiterbauelementes nach dem
Oberbegriff des Anspruchs 1. Ein solcher Kondensator weist
eine dielektrische Schicht hoher Dielektrizitätskonstanten
auf, nachfolgend als hoch dielektrische Schicht bezeichnet.
Mit wachsendem Integrationsgrad von Halbleiterbauelementen in
Form dynamischer Speicher mit wahlfreiem Zugriff (DRAM) ver
ringert sich in einem definierten Speicherzellengebiet die
für einen Kondensator genutzte Fläche, was es schwierig
macht, die zum Betrieb des Halbleiterbauelementes benötigte
Kapazität zu erhalten, wenn eine übliche dielektrische
Schicht, wie eine Oxidschicht oder eine Nitridschicht, ver
wendet wird. Um die Kapazität zu erhöhen, wurden Verfahren
zur Bildung einer Speicherelektrode des Kondensators in einer
dreidimensionalen Struktur vorgeschlagen. Selbst wenn jedoch
eine solche dreidimensionale Speicherelektrode verwendet
wird, ist es noch immer schwierig, die für ein hochintegrier
tes Halbleiterspeicherbauelement unter Verwendung einer her
kömmlichen dielektrischen Schicht benötigte Kapazität zu er
zielen.
Um die obigen Schwierigkeiten zu bewältigen, wurde bereits
ein Verfahren vorgeschlagen, das für den Kondensator des
Halbleiterbauelementes von einer hoch dielektrischen Schicht
Gebrauch macht, z. B. einer (Ba,Sr)TiO3-Schicht, auch
BST-Schicht bezeichnet. Wenn die hoch dielektrische Schicht für
den Kondensator verwendet wird, wird herkömmlich als Platten- und
als Speicherelektrode jeweils eine Edelmetallelektrode
eingesetzt, um eine hohe Kapazität durch Unterdrücken einer
Reaktion der hoch dielektrischen Schicht mit dem Platten- und
dem Speicherknoten während eines nachfolgenden Prozesses zu
erhalten. Da die Edelmetallelektrode eine starke Reaktion mit
Silicium zeigt, muß zwischen der Edelmetallelektrode und der
hoch dielektrischen Schicht eine Barrierenschicht gebildet
werden. Wenn jedoch die hoch dielektrische Schicht für das
Halbleiterbauelement verwendet wird, kann die Barrieren
schicht in einem nachfolgenden Prozeß oxidiert werden, so daß
die Gefahr besteht, daß eine Elektrode kurzgeschlossen wird
oder sich der Leckstrom erhöht.
Der Erfindung liegt als technisches Problem die Bereitstel
lung eines Kondensatorherstellungsverfahrens der eingangs ge
nannten Art zugrunde, mit dem sich ein Oxidieren einer Bar
rierenschicht verhindern und eine Verringerung des Leckstroms
erreichen läßt, wenn für den Kondensator eine hoch dielek
trische Schicht verwendet wird.
Die Erfindung löst dieses Problem durch die Bereitstellung
eines Verfahrens mit den Merkmalen des Anspruchs 1. Charakte
ristischerweise beinhaltet das Verfahren ein wenigstens zwei
stufiges Nachtempern, bei welchem das erste Nachtempern in
inerter Atmosphäre bei einer höheren Temperatur und das zwei
te Nachtempern bei einer demgegenüber niedrigeren Temperatur
durchgeführt wird. Dabei erfolgt das erste Nachtempern frühes
tens nach der Bildung einer Speicherelektrode und einer hoch
dielektrischen Schicht, wobei außerdem eine Plattenelektrode
und optional zusätzlich eine dielektrische Zwischenschicht
aufgebracht werden. Das erste Nachtempern kann im Anschluß an
die Bildung der hoch dielektrischen Schicht oder erst im An
schluß an die Bildung der Plattenelektrode oder erst im An
schluß an die Bildung der dielektrischen Zwischenschicht
durchgeführt werden. Das zweite Nachtempern erfolgt im An
schluß an das erste Nachtempern oder im Anschluß an eine nach
dem ersten Nachtempern durchgeführte Bildung der Plattenelek
trode. In jedem Fall kann in dieser Vorgehensweise eine hohe
Dielektrizitätskonstante der hoch dielektrischen Schicht er
reicht und eine Oxidation einer Barrierenschicht unterdrückt
werden, was wiederum den Leckstrom verringert.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un
teransprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung sind in den
Zeichnungen dargestellt und werden nachfolgend beschrieben.
Hierbei zeigen:
Fig. 1 bis 4 Querschnittsansichten zur Veranschaulichung ei
nes ersten Beispiels des erfindungsgemäßen Verfahrens
zur Herstellung eines Kondensators eines Halbleiter
bauelementes,
Fig. 5 ein Flußdiagramm des ersten Verfahrensbeispiels gemäß
der Fig. 1 bis 4,
Fig. 6 ein Flußdiagramm eines zweiten Verfahrensbeispiels,
Fig. 7 ein Flußdiagramm eines dritten Verfahrensbeispiels,
Fig. 8 ein Flußdiagramm eines vierten Verfahrensbeispiels,
Fig. 9 ein Diagramm zur Darstellung der Kapazität eines her
kömmlich hergestellten Kondensators,
Fig. 10 ein Diagramm zur Darstellung der Kapazität eines er
findungsgemäß hergestellten Kondensators,
Fig. 11 ein Diagramm zur Darstellung der Leckstromcharakte
ristik eines erfindungsgemäß hergestellten Kondensa
tors und
Fig. 12 ein Diagramm zur Darstellung der Leckstromcharakte
ristik eines weiteren erfindungsgemäß hergestellten
Kondensators.
Die Querschnitte der Fig. 1 bis 4 veranschaulichen ein erstes
erfindungsgemäßes Verfahrensbeispiel zur Herstellung eines
Kondensators eines Halbleiterbauelementes mit einer hoch di
elektrischen Schicht. Fig. 5 zeigt das zu diesem Verfahren
gehörige Flußdiagramm.
Fig. 1 veranschaulicht einen ersten Schritt 100 von Fig. 5,
bei dem auf einem Halbleitersubstrat 1, z. B. einem Silicium
substrat, auf dem ein nicht gezeigter Transistor gebildet
ist, eine erste dielektrische Zwischenschicht 3 mit einem
Kontaktloch 2 gebildet wird. Das Kontaktloch 2 ist so gebil
det, daß es einen vorgegebenen Bereich des Halbleiter
substrats 1 freilegt, z. B. einen Sourcebereich des Transi
stors.
Fig. 2 veranschaulicht einen nächsten Schritt 105 gemäß Fig.
5, bei welchem ganzflächig auf das mit dem Kontaktloch 2 ver
sehene Halbleitersubstrat 1 eine mit Störstellen, wie Phos
phor, dotierte Polysiliciumschicht aufgebracht und dann die
resultierende Struktur, welche die aufgebrachte Polysilicium
schicht beinhaltet, chemisch-mechanisch poliert wird, um in
dem Kontaktloch 2 eine vergrabene Schicht 5 zu erzeugen. Dann
wird ganz flächig auf dem mit der vergrabenen Schicht 5 und
der ersten dielektrischen Zwischenschicht 3 versehenen
Substrat eine Metallschicht, z. B. aus Titan, aufgebracht, wo
nach die mit dem abgeschiedenen Titan versehene, resultieren
de Struktur getempert und geätzt wird, um auf diese Weise se
lektiv ein Metallsilicid 7 auf der vergrabenen Schicht 5 zu
erzeugen. Dadurch werden im Kontaktloch 2 Stifte aus der ver
grabenen Schicht 5 und dem Metallsilicid 7 gebildet.
Fig. 3 veranschaulicht einen Schritt 110 von Fig. 5, bei wel
chem ganzflächig auf dem mit den Stiften versehenen Halblei
tersubstrat 1 eine Barrierenschicht 9 erzeugt wird. Die Bar
rierenschicht 9 verhindert, daß das Silicium der Stifte mit
einer zu bildenden, ersten leitfähigen Schicht 11 für eine
Speicherelektrode reagiert. Die Barrierenschicht 9 wird aus
Ti, TiN, TiAlN, TiSiN, TaN, TaAlN oder TaSiN gebildet. Dann
wird auf der Barrierenschicht 9 die erste leitfähige Schicht
11 für eine Speicherelektrode eines Kondensators des Halblei
terbauelementes aufgebracht. Die erste leitfähige Schicht 11
wird aus Pt, Ru, Ir, IrO2, RuO2, einem leitfähigen Material
mit einer Perovskit-Struktur, wie SrRuO3, CaSrRuO3, BaSrRuO3,
einer Pt-haltigen Legierung, einer Ru-haltigen Legierung oder
einer Ir-haltigen Legierung gebildet. Dies beruht auf der
Tatsache, daß das obige, nicht-oxidative Metall ein inertes
Material ist, das verhindert, daß die erste leitfähige
Schicht 11 oxidiert wird, wenn bei hoher Temperatur eine hoch
dielektrische Schicht erzeugt wird. Anschließend wird auf der
ersten leitfähigen Schicht 11 für die Speicherelektrode eine
Maskenstruktur 13 aus einer Oxidschicht erzeugt.
Fig. 4 veranschaulicht einen Schritt 115 von Fig. 5, bei wel
chem die erste leitfähige Schicht 11 und die Barrierenschicht
9 unter Verwendung der Maskenstruktur 13 als Maske plasmage
ätzt werden, um dadurch eine Barrierenschichtstruktur 9a und
eine erste leitfähige Schichtstruktur 11a zu erzeugen. Auf
diese Weise entsteht aus der Barrierenschichtstruktur 9a und
der ersten leitfähigen Schichtstruktur 11a eine Speicherelek
trode 14 des Kondensators. Gemäß einem anschließenden Schritt
120 von Fig. 5 wird die Maskenstruktur 13 anschließend ent
fernt und dann ganzflächig auf dem mit der Speicherelektrode
versehenen Halbleitersubstrat 1 eine hoch dielektrische
Schicht 15 durch Sputtern bei 400°C bis 510°C bis zu einer
Dicke zwischen 40 nm und 50 nm gebildet. Die hoch dielektrische
Schicht 15 wird aus einem dielektrischen Material mit einer
Perovskit-Struktur hergestellt, wie (Sr,Ti)O3, (Ba,Sr)TiO3,
Pb(Zr,Ti)O3 oder (Pb,La) (ZrTi)O3.
Danach wird in einem Schritt 125 von Fig. 5 das mit der hoch
dielektrischen Schicht 15 versehene Halbleitersubstrat nach
getempert, um eine hohe Kapazität und einen niedrigen Leck
strom für den Kondensator zu erhalten. Genauer wird hierbei
das mit der hoch dielektrischen Schicht 15 versehene Halblei
tersubstrat 1 zuerst bei einer ersten Temperatur von bei
spielsweise zwischen 600°C und 900°C nachgetempert. Dieses
primäre Nachtempern bei der ersten Temperatur wird in einer
inerten Atmosphäre, z. B. in einer Stickstoffatmosphäre mit
100 ppm Sauerstoff oder weniger, in einem Ofen oder einer Ap
paratur für schnelles thermisches Ausheilen im Vakuum durch
geführt. Das primär nachgetemperte Halbleitersubstrat 1 wird
dann erneut nachgetempert, und zwar in einer Sauerstoffatmo
sphäre bei einer gegenüber der ersten Temperatur geringeren
zweiten Temperatur von beispielsweise 100°C bis 600°C. Dieser
sekundäre Nachtempervorgang bei der zweiten Temperatur wird
ebenfalls in einem Ofen oder einer Apparatur für schnelles
thermisches Ausheilen im Vakuum durchgeführt. Dabei werden
die Nachtempervorgänge bei der ersten und der zweiten Tempe
ratur separat oder in-situ durchgeführt. Das im vorliegenden
Beispiel in zwei Schritten bei zwei Temperaturen durchgeführ
te Nachtempern kann auch in mehr als zwei Schritten bei drei
oder mehr Temperaturen ausgeführt werden, wobei von den drei
Temperaturen die zweite kleiner als die erste und die dritte
kleiner als die zweite Temperatur ist.
Daraufhin wird auf der hoch dielektrischen Schicht 15 gemäß
Schritt 130 von Fig. 5 eine zweite leitfähige Schicht 17 für
eine Plattenelektrode aufgebracht, um dadurch einen Kondensa
tor zu vervollständigen. Die zweite leitfähige Schicht 17 für
die Plattenelektrode wird aus Pt, Ru, Ir, IrO2, RuO2, einem
leitfähigen Material mit einer Perovskit-Struktur, wie
SrRuO3, CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer
Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebil
det. Anschließend wird ganzflächig auf dem mit der Platten
elektrode 17 versehenen Halbleitersubstrat 1 gemäß Schritt
135 von Fig. 5 eine zweite dielektrische Zwischenschicht 19
erzeugt. Als nächstes werden nachfolgende Prozesse in dersel
ben Weise wie in einem typischen herkömmlichen Verfahren zur
Herstellung eines Halbleiterbauelementes ausgeführt.
Fig. 6 zeigt in einem Fußdiagramm ein zweites Beispiel des
erfindungsgemäßen Herstellungsverfahrens für einen Kondensa
tor eines Halbleiterbauelementes, wobei für gleichartige
Schritte dieselben Bezugszeichen wie in Fig. 5 verwendet
sind. Dieses zweite Ausführungsbeispiel entspricht dem ersten
Beispiel mit der Ausnahme, daß das mehrstufige Tempern nach
Bildung der Plattenelektrode durchgeführt wird. Genauer ge
sagt werden zunächst die Schritte 100 bis 120 entsprechend
den Fig. 1 bis 4 wie im ersten Ausführungsbeispiel auf dem
Halbleitersubstrat 1 ausgeführt, um wie im ersten Beispiel
die Speicherelektrode 14 und die hoch dielektrische Schicht
15 zu bilden. Die hoch dielektrische Schicht 15 wird aus ei
nem dielektrischen Material mit einer Perovskit-Struktur her
gestellt, wie (Sr,Ti)O3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3 oder
(Pb,La) (ZrTi)O3.
Dann wird in derselben Weise wie beim Schritt 130 des ersten
Beispiels auf der hoch dielektrischen Schicht 15 eine Plat
tenelektrode 17 gebildet (Schritt 140). Die Plattenelektrode
17 wird aus Pt, Ru, Ir, IrO2, RuO2, einem leitfähigen Materi
al mit einer Perovskit-Struktur, wie SrRuO3, CaSrRuO3,
BaSrRuO3, einer Pt-haltigen Legierung, einer Ru-haltigen Le
gierung oder einer Ir-haltigen Legierung gebildet.
Um eine hohe Kapazität und einen niedrigen Leckstrom für den
Kondensator zu erhalten, wird das mit der Plattenelektrode 17
versehene Halbleitersubstrat 1 mehrstufig nachgetempert
(Schritt 145). Genauer wird hierzu das Halbleitersubstrat 1,
auf dem die Plattenelektrode 17 gebildet ist, zuerst bei ei
ner ersten Temperatur nachgetempert, z. B. bei 600°C bis
900°C. Das primäre Nachtempern bei der ersten Temperatur wird
in einer inerten Atmosphäre durchgeführt, z. B. einer Stick
stoffatmosphäre mit einem Sauerstoffgehalt von 100 ppm oder
weniger in einem Ofen oder einer Apparatur für schnelles
thermisches Ausheilen im Vakuum. Dann wird das primär nachge
temperte Halbleitersubstrat 1 erneut bei einer gegenüber der
ersten Temperatur niedrigeren Temperatur nachgetempert, z. B.
bei 100°C bis 600°C. Dieses zweite Nachtempern bei der zwei
ten Temperatur wird in einem Ofen oder einer Apparatur für
schnelles thermisches Ausheilen im Vakuum durchgeführt. Die
Nachtempervorgänge bei der ersten und bei der zweiten Tempe
ratur werden hierbei separat oder in-situ ausgeführt. Das
mehrstufige Nachtempern, das in diesem Beispiel in zwei
Schritten bei einer ersten Temperatur und einer demgegenüber
niedrigeren zweiten Temperatur erfolgt, kann auch als ein
Mehrschrittverfahren mit einem ersten Schritt bei einer er
sten Temperatur, einem zweiten Schritt mit einer gegenüber
der ersten niedrigeren zweiten Temperatur und einem dritten
Schritt mit einer gegenüber der zweiten niedrigeren dritten
Temperatur durchgeführt werden.
Anschließend wird ganzflächig auf dem mit der Speicherelek
trode 14, der hoch dielektrischen Schicht 15 und der Plat
tenelektrode 17 versehenen Halbleitersubstrat gemäß einem
Schritt 150 von Fig. 6 eine zweite dielektrische Zwischen
schicht 19 gebildet. Als nächstes werden nachfolgende Prozes
se in derselben Weise wie bei einem typischen herkömmlichen
Verfahren zur Herstellung eines Halbleiterbauelementes ausge
führt.
Fig. 7 veranschaulicht in einem Flußdiagramm ein drittes Aus
führungsbeispiel des erfindungsgemäßen Verfahrens zur Her
stellung eines Kondensators für ein Halbleiterbauelement. Da
bei bezeichnen dort und in der nachfolgenden Erläuterung die
selben Bezugszeichen wie diejenigen in den Fig. 1 bis 5 ent
sprechende Elemente bzw. Schritte. Das dritte Ausführungsbei
spiel entspricht dem zweiten mit der Ausnahme, daß das mehr
stufige Tempern nach Bildung einer zweiten dielektrischen
Zwischenschicht ausgeführt wird.
Genauer gesagt werden zunächst bis zum Schritt 120 die Spei
cherelektrode 14 und die hoch dielektrische Schicht 15 auf
dieselbe Weise wie in den Schritten 100 bis 120 der Fig. 1
bis 4 im ersten Beispiel gebildet. Dann wird gemäß Schritt
155 auf der hoch dielektrischen Schicht 15 in derselben Weise
wie im Schritt 130 des ersten Beispiels die Plattenelektrode
17 erzeugt. Die hoch dielektrische Schicht 15 wird aus einem
dielektrischen Material mit Perovskit-Struktur gebildet, wie
(Sr,Ti)O3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3, oder (Pb,La) (ZrTi)O3. Die
Plattenelektrode 17 wird aus Pt, Ru, Ir, IrO2, RuO2, einem
leitfähigen Material mit Perovskit-Struktur, wie SrRuO3,
CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer
Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebildet.
Anschließend wird ganzflächig auf dem mit der Plattenelektro
de 17 versehenen Halbleitersubstrat gemäß einem Schritt 160
die zweite dielektrische Zwischenschicht 19 erzeugt. Dann
wird, um eine hohe Kapazität und einen niedrigen Leckstrom
für den Kondensator zu erhalten, das mit der zweiten dielek
trischen Zwischenschicht 19 versehene Halbleitersubstrat 1 in
einem Schritt 165 nachgetempert. Genauer wird hierbei das mit
der zweiten dielektrischen Zwischenschicht 19 versehene Halb
leitersubstrat 1 zuerst bei einer ersten Temperatur, z. B.
600°C bis 900°C nachgetempert. Dieses primäre Nachtempern bei
der ersten Temperatur wird in einer inerten Atmosphäre, z. B.
einer Stickstoffatmosphäre mit 100 ppm Sauerstoff oder weni
ger, in einem Ofen oder einer Apparatur für schnelles thermi
sches Ausheilen im Vakuum durchgeführt. Dann wird das primär
nachgetemperte Halbleitersubstrat erneut bei einer gegenüber
der ersten niedrigeren zweiten Temperatur, z. B. 100°C bis
600°C, nachgetempert. Dieses zweite Tempern bei der zweiten
Temperatur wird in einer Sauerstoffatmosphäre in einem Ofen
oder einer Apparatur für schnelles thermisches Ausheilen im
Vakuum ausgeführt. Die Nachtempervorgänge bei der ersten und
der zweiten Temperatur können separat oder in-situ durchge
führt werden. Das mehrstufige Nachtempern, das in diesem Bei
spiel in zwei Schritten bei einer ersten Temperatur und einer
demgegenüber niedrigeren zweiten Temperatur ausgeführt wird,
kann auch als Mehrschrittverfahren mit einem ersten Schritt
bei einer ersten Temperatur, einem zweiten Schritt bei einer
gegenüber der ersten niedrigeren zweiten Temperatur und einem
dritten Schritt mit einer gegenüber der zweiten niedrigeren
dritten Temperatur durchgeführt werden.
Fig. 8 veranschaulicht in einem Flußdiagramm ein viertes Aus
führungsbeispiel des erfindungsgemäßen Kondensatorherstel
lungsverfahrens für ein Halbleiterbauelement. Dabei sind in
Fig. 8 und deren nachfolgender Beschreibung für sich entspre
chende Elemente dieselben Bezugszeichen gewählt wie für das
erste Beispiel gemäß den Fig. 1 bis 5. Das vierte Beispiel
entspricht dem ersten mit der Ausnahme, daß das Nachtempern
bei einer ersten Temperatur im Anschluß an die Bildung einer
hoch dielektrischen Schicht erfolgt, während das Nachtempern
bei einer zweiten Temperatur nach Bildung der Plattenelektro
de ausgeführt wird.
Genauer werden zunächst in derselben Weise wie in den Schrit
ten 100 bis 120 gemäß den Fig. 1 bis 5 die Speicherelektrode
14 und die hoch dielektrische Schicht 15 auf dem Halbleiter
substrat 1 gebildet. Dann wird das mit der hoch dielektri
schen Schicht 15 versehene Halbleitersubstrat 1 zum ersten
Mal bei einer ersten Temperatur nachgetempert, z. B. bei 600°C
bis 900°C (Schritt 170). Das erste Nachtempern bei der ersten
Temperatur wird in einer inerten Atmosphäre, z. B. einer
Stickstoffatmosphäre mit 100 ppm Sauerstoff oder weniger, in
einem Ofen oder einer Apparatur für schnelles Tempern im Va
kuum ausgeführt. Dann wird auf der hoch dielektrischen
Schicht 15 in derselben Weise wie im Schritt 130 des ersten
Beispiels die Plattenelektrode 17 gebildet (Schritt 175) Die
hoch dielektrische Schicht 15 wird aus Pt, Ru, Ir, IrO2,
RuO2, einem leitfähigen Material mit Perovskit-Struktur, wie
SrRuO3, CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer
Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebil
det.
Nach Bildung der Plattenelektrode 17 wird dann das primär
nachgetemperte Halbleitersubstrat 1 erneut in einer Sauer
stoffatmosphäre bei einer gegenüber der ersten niedrigeren
zweiten Temperatur nachgetempert, z. B. bei 100°C bis 600°C
(Schritt 180). Das Nachtempern bei der zweiten Temperatur
wird in einem Ofen oder einer Apparatur für schnelles Tempern
im Vakuum durchgeführt. Das mehrstufige Nachtempern, das in
diesem Beispiel bei einer ersten Temperatur und einer gegen
über der ersten niedrigeren zweiten Temperatur ausgeführt
wird, kann auch als Mehrschrittverfahren mit einem ersten
Schritt bei einer ersten Temperatur, einem zweiten Schritt
bei einer gegenüber der ersten niedrigeren zweiten Temperatur
und einem dritten Schritt mit einer gegenüber der zweiten
niedrigeren Temperatur durchgeführt werden.
Anschließend wird ganzflächig auf dem mit der Plattenelektro
de 17 versehenen Halbleitersubstrat 1 eine zweite dielektri
sche Zwischenschicht 19 gebildet (Schritt 185). Nachfolgende
Prozesse werden in derselben Weise durchgeführt wie in einem
typischen herkömmlichen Verfahren zur Herstellung eines Halb
leiterbauelementes.
Nachfolgend wird auf die Kapazität und den Leckstrom eines
jeweils hergestellten Kondensators für ein Halbleiterbauele
ment näher eingegangen.
Fig. 9 zeigt graphisch die Kapazität eines unter Verwendung
eines herkömmlichen Temperverfahrens hergestellten Kondensa
tors eines Halbleiterbauelementes. Genauer zeigt Fig. 9 die
Kapazität pro Zelle des Kondensators mit einer hoch dielek
trischen BST-Schicht, abgeschieden bei 400°C in einer Dicke
von 40 nm. Das Bezugszeichen a stellt hierbei die Kapazität
nach Bildung eines Kondensators gemäß Schritt 140 von Fig. 6
dar, während das Bezugszeichen b die Kapazität nach dem
Nachtempern in einem Ofen bei 550°C in einer Sauerstoffatmo
sphäre und das Bezugszeichen c die Kapazität nach dem
Nachtempern in einem Ofen bei 650°C in einer Sauerstoffatmo
sphäre repräsentieren.
Ersichtlich beträgt die Kapazität a des Kondensators nach
Bildung desselben ungefähr 5fF/Zelle, während die Kapazität b
nach dem Nachtempern in Sauerstoffatmosphäre auf 16,5fF/Zelle
anwächst. Die Kapazität c nach dem Nachtempern in der Sauer
stoffatmosphäre bei 650°C beträgt hingegen 1fF/Zelle oder we
niger. Ursache hierfür ist eine Oxidation der Barrieren
schicht, so daß die Eigenschaften eines Kondensators mit hoch
dielektrischer Schicht nicht erreicht werden.
Aus diesem Ergebnis folgt, daß das Nachtempern bei einer Tem
peratur, bei der die Barrierenschicht nicht oxidiert wird,
die Kapazität auf ein gewisses Maß erhöht, sich jedoch die
Kapazität bei Überschreiten einer Temperatur, bei welcher die
Barrierenschicht oxidiert wird, aufgrund der Oxidation der
Barrierenschicht verringert wird. Um daher die hoch dielek
trische Schicht für den Kondensator zu verwenden, ist ein
Tempern bei einer hohen Temperatur bei gleichzeitigem Unter
drücken der Oxidation der Barrierenschicht erforderlich.
Fig. 10 zeigt graphisch die Kapazität eines erfindungsgemäß
hergestellten Kondensators eines Halbleiterbauelementes. Ge
nauer zeigt Fig. 10 die Kapazität pro Zelle des Kondensators
mit einer hoch dielektrischen BST-Schicht, abgeschieden bei
450°C in einer Dicke von 40 nm. Hierbei repräsentiert das Be
zugszeichen a die Kapazität nach Bildung des Kondensators,
während das Bezugszeichen b die Kapazität nach einem Nachtem
pern in einem Ofen bei 700°C in einer Stickstoffatmosphäre
mit 100 ppm Sauerstoff oder weniger und das Bezugszeichen c
die Kapazität nach einem ersten Nachtempern in einem Ofen bei
700°C in einer Stickstoffatmosphäre und einem anschließenden
zweiten Nachtempern in einem Ofen bei 400°C mit sauerstoff
haltiger Atmosphäre repräsentieren.
Die Depositionstemperatur der BST-Schicht von Fig. 10 ist hö
her als diejenige des Kondensators von Fig. 9, so daß die Ka
pazität a nach Bilden des Kondensators mit 7,5fF/Zelle höher
ist als diejenige von Fig. 9. Die Kapazität b des Kondensa
tors nach dem Nachtempern in sauerstofffreier Stickstoffatmo
sphäre beträgt 2ifF/Zelle. Wie oben erläutert, muß das
Nachtempern in einer Atmosphäre durchgeführt werden, in wel
cher die Barrierenschicht nicht oxidiert wird, um in einem
entsprechenden Herstellungsprozeß eine hohe Kapazität zu er
halten, wenn die BST-Schicht in dem Kondensator verwendet
wird.
Wenn der Kondensator bei einer hohen Temperatur entsprechend
dem Bezugszeichen b nachgetempert wird, erhöht sich die Kapa
zität, jedoch erhöht sich auch der Leckstrom, wie in Fig. 11
gezeigt, so daß keine zuverlässige Kapazität erhalten werden
kann. Das Anwachsen des Leckstroms wird durch mechanische
Spannungsfehlanpassung aufgrund einer mechanischen Span
nungsänderung zwischen der BST-Schicht und der Platten- und
Speicherelektroden während des Temperns bei einer hohen Tem
peratur verursacht. Um daher das Problem der mechanischen
Spannungsfehlanpassung zu beseitigen, wurden mehrstufige Tem
pervorgänge durchgeführt, d. h. ein erstes Tempern bei einer
hohen Temperatur in einer Stickstoffatmosphäre, gefolgt von
einem zweiten Tempern bei einer niedrigen Temperatur. Wie
durch das Bezugszeichen c repräsentiert, wurde das erste
Nachtempern in einer Stickstoffatmosphäre bei 700°C durchge
führt, wonach das zweite Nachtempern in einer Sauerstoffatmo
sphäre bei 400°C ausgeführt wurde. Die Kapazität c des Kon
densators nach diesem mehrstufigen Tempern ist mit 21fF/Zelle
vergleichbar mit der Kapazität b. Aus diesem Ergebnis folgt,
daß die Kapazität des Kondensators durch das mehrstufige Tem
pern nicht verändert wird. Außerdem wurde nach dem mehrstufi
gen Tempern der Leckstrom um 5 bis 6 Größenordnungen redu
ziert, bezogen auf 1V, wie in Fig. 10 dargestellt.
Fig. 11 zeigt graphisch den Leckstrom eines erfindungsgemäß
hergestellten Kondensators eines Halbleiterbauelementes nach
dem Nachtempern. Dabei repräsentieren das Bezugszeichen a die
Kapazität nach einem Nachtempern bei 700°C und das Bezugszei
chen b die Kapazität nach einem ersten Nachtempern in einem
Ofen bei 700°C in einer Stickstoffatmosphäre, gefolgt von ei
nem zweiten Nachtempern in einem Ofen mit Sauerstoff bei
400°C. Der Leckstrom nach dem Nachtempern, wie durch die Kur
ve b gezeigt, verringert sich um 5 bis 6 Größenordnungen auf
der Basis von 1 V, verglichen mit der Kapazität a, wie sie
durch alleiniges Nachtempern in einer Stickstoffatmosphäre
bei einer hohen Temperatur erhalten wird.
Fig. 12 zeigt graphisch den Leckstrom eines erfindungsgemäß
hergestellten Kondensators eines Halbleiterbauelementes nach
Bildung einer zweiten dielektrischen Zwischenschicht und
Nachtempern. Hierbei repräsentieren das Bezugszeichen a die
Kapazität eines in einer Stickstoffatmosphäre bei 650°C nach
getemperten Kondensators und das Bezugszeichen b die Kapazi
tät eines Kondensators, der zuerst in einem Ofen in einer
Stickstoffatmosphäre bei 650°C und dann in einem Ofen mit
Sauerstoff bei 400°C nachgetempert wurde. Es ist zu erkennen,
daß für die Kurve b des mehrstufig nach dem Abscheiden der
zweiten dielektrischen Zwischenschicht nachgetemperten Kon
densators, wie für den nach Bildung desselben nachgetemperten
Kondensator gemäß Schritt 140 von Fig. 6, der Leckstrom ver
glichen mit der Kurve a eines in einer Stickstoffatmosphäre
nachgetemperten Kondensators verringert ist.
Beim erfindungsgemäßen Verfahren zur Herstellung eines Kon
densators eines Halbleiterbauelementes wird somit ein mehr
stufiges Nachtempern ausgeführt, bei dem ein erstes Nachtem
pern in einer inerten Atmosphäre bei einer hohen Temperatur
nach dem Abscheiden einer hoch dielektrischen Schicht, dem
Bilden einer Plattenelektrode oder einer dielektrischen Zwi
schenschicht und ein zweites Nachtempern bei einer niedrigen
Temperatur durchgeführt werden, oder bei dem ein erstes
Nachtempern in einer inerten Atmosphäre bei einer hohen Tem
peratur nach Abscheiden der hoch dielektrischen Schicht und
ein zweites Nachtempern nach Bildung der Plattenelektrode
durchgeführt werden. In jedem Fall wird die Dielektrizitäts
konstante der hoch dielektrischen Schicht erhöht, und die
Oxidation einer Barrierenschicht wird unterdrückt, was den
Leckstrom verringert.
Claims (11)
1. Verfahren zur Herstellung eines Kondensators eines Halb
leiterbauelementes, bei dem nacheinander eine Speicher
elektrode (14), eine hoch dielektrische Schicht (15), eine
Plattenelektrode (17) und optional eine dielektrische Zwi
schenschicht (19) auf einem Halbleitersubstrat (1) gebildet
werden,
dadurch gekennzeichnet, daß
das Halbleitersubstrat während der Kondensatorherstellung
mehrstufig nachgetempert wird, wobei ein erstes Nachtempern
in einer inerten Atmosphäre bei einer ersten Temperatur nach
Bildung der hoch dielektrischen Schicht (15) oder nach Bil
dung der Plattenelektrode (17) oder nach der optionalen Bil
dung der dielektrischen Zwischenschicht (19) und ein zweites
Nachtempern bei einer gegenüber der ersten niedrigeren zwei
ten Temperatur nach dem ersten Nachtempern oder in einem spä
teren Herstellungsstadium durchgeführt werden.
2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet,
daß das erste Nachtempern nach Bildung der hoch dielektri
schen Schicht (15) auf der Speicherelektrode (14) und das
zweite Nachtempern im Anschluß an das erste Nachtempern
durchgeführt werden und die Plattenelektrode (17) nach dem
zweiten Nachtempern gebildet wird.
3. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet,
daß das erste Nachtempern nach Bildung der Plattenelektrode
(17) auf der hoch dielektrischen Schicht (15) und das zweite
Nachtempern im Anschluß an das erste Nachtempern erfolgen.
4. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet,
daß das erste Nachtempern nach Bildung der dielektrischen
Zwischenschicht (19) auf der Plattenelektrode (17) und das
zweite Nachtempern im Anschluß an das erste Nachtempern
durchgeführt werden.
5. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet,
daß das erste Nachtempern nach Bildung der hoch dielektri
schen Schicht (15) auf der Speicherelektrode (14) durchge
führt, dann die Plattenelektrode (17) auf die hoch dielektri
sche Schicht (15) aufgebracht, danach das zweite Nachtempern
durchgeführt und dann die dielektrische Zwischenschicht (19)
auf der Plattenelektrode (17) gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, weiter da
durch gekennzeichnet, daß die hoch dielektrische Schicht aus
(Sr,Ti)O3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3, oder (Pb,La) (ZrTi)O3 ge
bildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, weiter da
durch gekennzeichnet, daß die Plattenelektrode (17) und die
Speicherelektrode (14) durch Pt, Ru, Ir, IrO2, RuO2, SrRuO3,
CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer
Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebildet
werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, weiter da
durch gekennzeichnet, daß die erste Temperatur beim ersten
Nachtempern zwischen 600°C und 900°C liegt.
9. Verfahren nach einem der Ansprüche 1 bis 8, weiter da
durch gekennzeichnet, daß die zweite Temperatur für das zwei
te Nachtempern bei 100°C bis 600°C liegt.
10. Verfahren nach einem der Ansprüche 1 bis 9, weiter da
durch gekennzeichnet, daß die Nachtempervorgänge bei der er
sten und der zweiten Temperatur separat oder in-situ durchge
führt werden.
11. Verfahren nach einem der Ansprüche 1 bis 10, weiter da
durch gekennzeichnet, daß die Nachtempervorgänge bei der er
sten und der zweiten Temperatur in einem Ofen oder einer Ap
paratur für schnelles thermisches Ausheilen im Vakuum durch
geführt werden.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-10584 | 1998-03-26 | ||
| KR1019980010584A KR100284737B1 (ko) | 1998-03-26 | 1998-03-26 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
| DE19861440 | 1998-09-10 | ||
| DE19861441 | 1998-09-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19841402A1 true DE19841402A1 (de) | 1999-09-30 |
| DE19841402B4 DE19841402B4 (de) | 2007-12-06 |
Family
ID=19535450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19841402A Expired - Fee Related DE19841402B4 (de) | 1998-03-26 | 1998-09-10 | Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6828190B2 (de) |
| JP (1) | JP4925494B2 (de) |
| KR (1) | KR100284737B1 (de) |
| CN (1) | CN1159763C (de) |
| DE (1) | DE19841402B4 (de) |
| GB (1) | GB2335790B (de) |
| TW (1) | TW408449B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2818440A1 (fr) * | 2000-12-19 | 2002-06-21 | Samsung Electronics Co Ltd | Procede de fabrication d'un condensateur d'une memoire a semiconducteur |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317295B2 (ja) | 1999-12-16 | 2002-08-26 | 日本電気株式会社 | 容量素子の製造方法 |
| KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
| JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
| US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
| KR100798788B1 (ko) * | 2001-12-14 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 루테늄 전하저장전극 형성 방법 |
| TWI229891B (en) * | 2002-05-28 | 2005-03-21 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| KR100601959B1 (ko) | 2004-07-28 | 2006-07-14 | 삼성전자주식회사 | Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 |
| CN109192653B (zh) * | 2018-08-16 | 2020-12-22 | 华南师范大学 | 一种高介电氧化镧薄膜及其制备方法和应用 |
| KR102314131B1 (ko) * | 2020-01-16 | 2021-10-18 | 한양대학교 산학협력단 | 강유전체 커패시터 소자 및 그 제조 방법 |
| KR20220164862A (ko) | 2021-06-04 | 2022-12-14 | 한양대학교 산학협력단 | 강유전체 박막을 포함하는 3차원 반도체 메모리 장치 및 이의 제조 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5614018A (en) * | 1991-12-13 | 1997-03-25 | Symetrix Corporation | Integrated circuit capacitors and process for making the same |
| JP3219856B2 (ja) * | 1992-07-17 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| WO1994010704A1 (en) * | 1992-10-23 | 1994-05-11 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
| JP2845727B2 (ja) * | 1993-08-05 | 1999-01-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
| KR0165484B1 (ko) | 1995-11-28 | 1999-02-01 | 김광호 | 탄탈륨산화막 증착 형성방법 및 그 장치 |
| KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
| JPH09232536A (ja) * | 1996-02-27 | 1997-09-05 | Nec Corp | 半導体記憶装置の製造方法 |
| US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| JPH09321237A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| JP3543916B2 (ja) * | 1997-12-24 | 2004-07-21 | シャープ株式会社 | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
| JP3225913B2 (ja) * | 1998-01-28 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
-
1998
- 1998-03-26 KR KR1019980010584A patent/KR100284737B1/ko not_active IP Right Cessation
- 1998-08-20 GB GB9818206A patent/GB2335790B/en not_active Expired - Fee Related
- 1998-08-28 CN CNB981185118A patent/CN1159763C/zh not_active Expired - Fee Related
- 1998-09-01 TW TW087114458A patent/TW408449B/zh not_active IP Right Cessation
- 1998-09-10 DE DE19841402A patent/DE19841402B4/de not_active Expired - Fee Related
- 1998-10-06 JP JP28397398A patent/JP4925494B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 US US09/276,803 patent/US6828190B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2818440A1 (fr) * | 2000-12-19 | 2002-06-21 | Samsung Electronics Co Ltd | Procede de fabrication d'un condensateur d'une memoire a semiconducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1230784A (zh) | 1999-10-06 |
| TW408449B (en) | 2000-10-11 |
| GB2335790B (en) | 2003-02-05 |
| JPH11297964A (ja) | 1999-10-29 |
| KR100284737B1 (ko) | 2001-03-15 |
| US6828190B2 (en) | 2004-12-07 |
| GB2335790A (en) | 1999-09-29 |
| DE19841402B4 (de) | 2007-12-06 |
| JP4925494B2 (ja) | 2012-04-25 |
| US20020177273A1 (en) | 2002-11-28 |
| KR19990075997A (ko) | 1999-10-15 |
| GB9818206D0 (en) | 1998-10-14 |
| CN1159763C (zh) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
| DE10226381B4 (de) | Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator | |
| DE19926711B4 (de) | Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements | |
| DE19603288B4 (de) | Halbleitervorrichtung | |
| DE60023573T2 (de) | Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis | |
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE10163345B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
| DE19841402A1 (de) | Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes | |
| DE10031056B4 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung | |
| EP0931333B1 (de) | Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische schicht | |
| DE10032210B4 (de) | Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE3446643A1 (de) | Verfahren zur herstellung von halbleiterelementen | |
| DE19963500C2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht | |
| DE10256713B4 (de) | Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators | |
| EP0859405A2 (de) | Herstellverfahren für eine erhabene Kondensatorelektrode | |
| DE19950540B4 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
| DE19620185A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
| EP1111083B1 (de) | Verfahren zur Herstellung einer strukturierten Metallschicht | |
| WO2000013224A1 (de) | Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle | |
| EP0887844A2 (de) | Verfahren zum Herstellen einer Barrierenschicht auf einem Kontaktplug | |
| DE10009762B4 (de) | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat | |
| DE19743268C2 (de) | Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator | |
| DE19620833A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
| WO2000034988A1 (de) | Mikroelektronische struktur | |
| DE19640244A1 (de) | Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
| 8110 | Request for examination paragraph 44 | ||
| 8172 | Supplementary division/partition in: |
Ref document number: 19861441 Country of ref document: DE Kind code of ref document: P Ref document number: 19861440 Country of ref document: DE Kind code of ref document: P |
|
| Q171 | Divided out to: |
Ref document number: 19861440 Country of ref document: DE Kind code of ref document: P Ref document number: 19861441 Country of ref document: DE Kind code of ref document: P |
|
| AH | Division in |
Ref document number: 19861440 Country of ref document: DE Kind code of ref document: P Ref document number: 19861441 Country of ref document: DE Kind code of ref document: P |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |