DE4114741A1 - Verfahren und vorrichtung zur bildung eines verbindungsmusters und halbleitereinrichtung mit einem derartigen verbindungsmuster - Google Patents
Verfahren und vorrichtung zur bildung eines verbindungsmusters und halbleitereinrichtung mit einem derartigen verbindungsmusterInfo
- Publication number
- DE4114741A1 DE4114741A1 DE19914114741 DE4114741A DE4114741A1 DE 4114741 A1 DE4114741 A1 DE 4114741A1 DE 19914114741 DE19914114741 DE 19914114741 DE 4114741 A DE4114741 A DE 4114741A DE 4114741 A1 DE4114741 A1 DE 4114741A1
- Authority
- DE
- Germany
- Prior art keywords
- pattern
- forming
- connection pattern
- layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Schutzschicht 6 enthält Halogen, z. B. Chlor, und wenn dieses der Atmosphäre ausgesetzt wird, reagiert es mit Was sermolekülen 7 in der Atmosphäre unter Bildung von Salzsäure. Die gebildete Salzsäure wirkt auf das Verbindungsmuster 2a ein und erzeugt Reaktionsprodukte 8 (z. B. Metallchlorid). Wenn die Reaktionsprodukte 8 von der Seitenwand des Verbin dungsmusters 2a getrennt werden, korrodiert das Verbindungs muster 2a zunehmend.
Gas-Durchflußrate | ||
Reduzierendes Gas (H₂) | 50∼100 sccm | |
Oxidierendes Gas (O₃) | 2300 sccm | |
Gasdruck @ | Reduzierende Atmosphäre | 0,1∼1 Torr |
Oxidierende Atmosphäre | 1∼300 Torr | |
Strahlungsdichte der Niederdruck-Hg-Lampe | 50 mW/cm² oder mehr | |
Probentemperatur | 100°C | |
Licht-Oberflächenbehandlungszeit @ | Reduzierende Atmosphäre | 5 min |
Oxidierende Atmosphäre | 5 min |
Claims (22)
Bilden eines Verbindungsmusters auf einem Substrat,
selektives Ätzen des Verbindungsmusters unter Nutzung eines halogenhaltigen Gases zur Bildung eines Verbindungsmusters und
Bestrahlen des Verbindungsmusters mit ultravioletten Strahlen in einer reduzierende Spezies enthaltenden Atmosphäre.
Bilden einer Verbindungsschicht auf einem Substrat,
selektives Ätzen der Verbindungsschicht unter Nutzung eines halogenhaltigen Gases zur Bildung eines Verbindungsmusters,
Bestrahlen des Verbindungsmusters mit ultravioletten Strahlen in einem fluorhaltigen Gas.
Bilden einer Verbindungsschicht auf dem Substrat,
Aufbringen eines Resists auf die Oberfläche der Verbindungs schicht,
selektives Ätzen der Verbindungsschicht unter Nutzung eines halogenhaltigen Gases und unter Nutzung des Resists als Maske zur Bildung des Verbindungsmusters,
Bilden einer halogenhaltigen Schutzschicht auf den Seitenwän den des Verbindungsmusters und des Resists,
Veraschen des Musters zur Entfernung des Resists und
Entfernen des Halogens von den Seitenwänden des Verbindungs musters durch Bestrahlen der Seitenwände des Verbindungsmu sters mit ultravioletten Strahlen in einer eine reduzierende Spezies enthaltenden Atmosphäre.
Bilden einer Verbindungsschicht auf einem Substrat,
Aufbringen eines Resists auf die Oberfläche der Verbindungs schicht,
selektives Ätzen der Verbindungsschicht unter Nutzung eines halogenhaltigen Gases und unter Nutzung des Resists als Maske zur Bildung eines Verbindungsmusters,
Bilden einer halogenhaltigen Schutzschicht auf den Seitenwän den des Verbindungsmusters und des Resists,
Veraschen des Verbindungsmusters zur Entfernung des Resists und
Bestrahlen des Verbindungsmusters mit ultravioletten Strahlen in einer fluorhaltigen Atmosphäre.
Bilden einer Verbindungsschicht auf einem Substrat,
Aufbringen eines Resists auf die Oberfläche der Verbindungs schicht,
selektives Ätzen der Verbindungsschicht unter Nutzung eines halogenhaltigen Gases und unter Nutzung des Resists als Maske zur Bildung eines Verbindungsmusters,
Bildung einer halogenhaltigen Schutzschicht auf den Seiten wänden des Verbindungsmusters und des Resists,
Veraschen des Verbindungsmusters zur Entfernung des Resists und
Bilden einer Carbidschicht zum Bedecken der Oberfläche des Verbindungsmusters.
einer Ätzkammer (15) zum selektiven Ätzen einer Verbindungs schicht auf dem Halbleitersubstrat durch reaktives Ionenätzen unter Nutzung eines Resists zur Bildung eines Verbindungsmu sters,
einer Veraschungskammer (16) zur Entfernung des Resists durch Veraschen,
einer Photoreaktionskammer (17) zur Durchfürung einer Ober flächenbehandlung des Verbindungsmusters mit Licht,
einem ersten luftdichten Transportweg zum in-situ-Transport des Halbleitersubstrates von der Ätzkammer in die Ver aschungskammer und
einem zweiten luftdichten Transportweg zum in-situ-Transport des Halbleitersubstrates von der Veraschungskammer in die Photoreaktionskammer.
einem auf dem Substrat (30) gebildeten Verbindungsmuster (2a) und
einer zur Bedeckung der Oberfläche des Verbindungsmusters (2a) gebildeten Carbidschicht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4143499A DE4143499C2 (de) | 1990-07-04 | 1991-05-06 | Verfahren zur Bildung eines Aluminiumverdrahtungsmusters |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2178288A JP2528026B2 (ja) | 1990-07-04 | 1990-07-04 | 配線パタ―ンの形成方法およびその装置 |
DE4143499A DE4143499C2 (de) | 1990-07-04 | 1991-05-06 | Verfahren zur Bildung eines Aluminiumverdrahtungsmusters |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4114741A1 true DE4114741A1 (de) | 1992-01-16 |
DE4114741C2 DE4114741C2 (de) | 1998-11-12 |
Family
ID=25910631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914114741 Expired - Fee Related DE4114741C2 (de) | 1990-07-04 | 1991-05-06 | Verfahren zur Bildung einer Leiterbahn auf einem Halbleitersubstrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4114741C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0740333A2 (de) * | 1995-04-21 | 1996-10-30 | Nec Corporation | Hochgeschwindigkeitsverfahren zur Veraschung von Photolack |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3219284A1 (de) * | 1981-05-22 | 1982-12-16 | Western Electric Co., Inc., 10038 New York, N.Y. | Verfahren zum herstellen einer halbleitervorrichtung |
US4643799A (en) * | 1984-12-26 | 1987-02-17 | Hitachi, Ltd. | Method of dry etching |
US4678536A (en) * | 1984-11-21 | 1987-07-07 | Hitachi, Ltd. | Method of photochemical surface treatment |
US4825808A (en) * | 1986-12-19 | 1989-05-02 | Anelva Corporation | Substrate processing apparatus |
EP0316835A1 (de) * | 1987-11-19 | 1989-05-24 | Oki Electric Industry Company, Limited | Verfahren und Anordnung zur Reinigung von Substraten |
DE4040061A1 (de) * | 1990-07-04 | 1992-01-23 | Mitsubishi Electric Corp | Verfahren zur herstellung einer strukturierten verbindungsschicht |
-
1991
- 1991-05-06 DE DE19914114741 patent/DE4114741C2/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3219284A1 (de) * | 1981-05-22 | 1982-12-16 | Western Electric Co., Inc., 10038 New York, N.Y. | Verfahren zum herstellen einer halbleitervorrichtung |
US4678536A (en) * | 1984-11-21 | 1987-07-07 | Hitachi, Ltd. | Method of photochemical surface treatment |
US4643799A (en) * | 1984-12-26 | 1987-02-17 | Hitachi, Ltd. | Method of dry etching |
US4825808A (en) * | 1986-12-19 | 1989-05-02 | Anelva Corporation | Substrate processing apparatus |
EP0316835A1 (de) * | 1987-11-19 | 1989-05-24 | Oki Electric Industry Company, Limited | Verfahren und Anordnung zur Reinigung von Substraten |
DE4040061A1 (de) * | 1990-07-04 | 1992-01-23 | Mitsubishi Electric Corp | Verfahren zur herstellung einer strukturierten verbindungsschicht |
Non-Patent Citations (1)
Title |
---|
EINSPRUCH, N.G. - COHEN, S.S. - GILDENBLAT, G.Sh.:VLSI Electronics-Microstructure Science, Vol. 15, VLSI Metallization, Academic Press Inc., Orlando usw. 1987, S. 185-219 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0740333A2 (de) * | 1995-04-21 | 1996-10-30 | Nec Corporation | Hochgeschwindigkeitsverfahren zur Veraschung von Photolack |
EP0740333A3 (de) * | 1995-04-21 | 1997-07-30 | Nec Corp | Hochgeschwindigkeitsverfahren zur Veraschung von Photolack |
US5698071A (en) * | 1995-04-21 | 1997-12-16 | Nec Corporation | High speed ashing method |
Also Published As
Publication number | Publication date |
---|---|
DE4114741C2 (de) | 1998-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4122587C2 (de) | Verfahren zur Behandlung der Oberfläche eines Siliziumsubstrates | |
DE68929503T2 (de) | Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung | |
DE69634194T2 (de) | Verfahren zur bearbeitung einer oberfläche | |
DE10224935A1 (de) | Verfahren zum Ätzen von Öffnungen mit hohem Seitenverhältnis | |
KR920003310B1 (ko) | 반도체장치의 제조 공정에서 이온-주입된 유기물 수지층의 제거방법 | |
DE102004063036A1 (de) | Verfahren zum Ausbilden von Kontaktflecken | |
DE19620022A1 (de) | Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung | |
DE112006000811B4 (de) | Ätzprozess für CD-Reduzierung eines ARC-Materials | |
DE19929239A1 (de) | Verfahren zur Herstellung von Halbleitern | |
DE4040061C2 (de) | Verfahren zur korrosionshindernden Herstellung einer strukturierten Verbindungsschicht | |
DE102013100079B4 (de) | Verfahren zum Prozessieren eines Kontaktpads | |
DE10243159A1 (de) | Verfahren zum Bilden eines Photolack-Musters und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19520768A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
DE4041409C2 (de) | Verfahren zur Herstellung eines Reliefbildes | |
DE4217836C2 (de) | Photolackentfernungsverfahren | |
DE69829850T2 (de) | Verfahren und zusammensetzungen zum nachätzungsbehandeln von schichtfolgen in der halbleiterherstellung | |
DE69725456T2 (de) | Entfernung von auf oberflächen anwesigen materialen mittels laser | |
US20070207404A1 (en) | Treatment for reduction of line edge roughness | |
DE10356177B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
EP0665470A2 (de) | Feinstruktur-Herstellungsverfahren | |
DE10084994B4 (de) | Verfahren zur Bildung einer leitenden Silicidschicht auf einem Silicium enthaltenden Substrat und Verfahren zur Bildung eines leitenden Silicidkontaktes | |
DE4114741A1 (de) | Verfahren und vorrichtung zur bildung eines verbindungsmusters und halbleitereinrichtung mit einem derartigen verbindungsmuster | |
DE102009046259B4 (de) | Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche | |
US5110394A (en) | Apparatus for forming interconnection pattern | |
DE4143499C2 (de) | Verfahren zur Bildung eines Aluminiumverdrahtungsmusters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 4143499 Country of ref document: DE |
|
Q171 | Divided out to: |
Ref document number: 4143499 Country of ref document: DE |
|
AH | Division in |
Ref document number: 4143499 Country of ref document: DE |
|
AH | Division in |
Ref document number: 4143499 Country of ref document: DE |
|
AH | Division in |
Ref document number: 4143499 Country of ref document: DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |