DE102004063036A1 - Verfahren zum Ausbilden von Kontaktflecken - Google Patents

Verfahren zum Ausbilden von Kontaktflecken Download PDF

Info

Publication number
DE102004063036A1
DE102004063036A1 DE102004063036A DE102004063036A DE102004063036A1 DE 102004063036 A1 DE102004063036 A1 DE 102004063036A1 DE 102004063036 A DE102004063036 A DE 102004063036A DE 102004063036 A DE102004063036 A DE 102004063036A DE 102004063036 A1 DE102004063036 A1 DE 102004063036A1
Authority
DE
Germany
Prior art keywords
semiconductor structure
forming
structure according
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004063036A
Other languages
English (en)
Inventor
Ronald Naumann
Volker Grimm
Tino Meinhold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102004063036A priority Critical patent/DE102004063036A1/de
Priority to US11/196,024 priority patent/US7166530B2/en
Publication of DE102004063036A1 publication Critical patent/DE102004063036A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

In einem Verfahren zum Ausbilden einer Halbleiterstruktur wird ein Substrat mit mindestens einem Kontaktfleck bereitgestellt. Über dem Substrat wird eine Passivierungsschicht ausgebildet. Eine Maske, die einen Teil der Passivierungsschicht, der sich über dem mindestens einen Kontaktfleck befindet, nicht bedeckt, wird über der Passivierungsschicht ausgebildet. Ein Ätzprozess, der dafür ausgelegt ist, ein Material der Passivierungsschicht zu entfernen, wird durchgeführt und die Maske wird entfernt. Anschließend kann ein zweiter Ätzprozess, der dafür ausgelegt ist, Reste der Passivierungsschicht von dem Kontaktfleck zu entfernen, durchgeführt werden. Das Entfernen der Maske kann bei einer Temperatur des Substrats in einem Bereich von ungefähr -20 DEG C bis ungefähr 100 DEG C durchgeführt werden. Der zweite Ätzprozess kann ein Aussetzen des Suubstrats an ein gasförmiges Ätzmittel, das Wasserstoff und Fluor enthält, umfassen, wobei eine Wasserstoffmenge im Ätzmittel ungefähr gleich einer Fluormenge oder größer ist. Dadurch kann eine Bildung von Oxiden und/oder Fluoriden auf dem mindestens einen Kontaktfleck vermieden werden.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf das Ausbilden integrierter Schaltkreise und insbesondere auf das Ausbilden von Kontaktflecken zum Herstellen elektrischer Verbindungen mit einer Halbleiterstruktur.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente wie beispielsweise Transistoren, Kondensatoren und Widerstände, die auf einem Substrat ausgebildet sind. Diese Elemente werden intern mit Hilfe elektrisch leitfähiger Leitungen verbunden, um komplexe Schaltkreise wie Speichervorrichtungen, Logikbausteine und Mikroprozessoren auszubilden. Um all die elektrisch leitfähigen Leitungen, die benötigt werden, um die Schaltkreiselemente in modernen integrierten Schaltkreisen miteinander zu verbinden, unterzubringen, sind die elektrisch leitfähigen Leitungen in mehreren übereinandergestapelten Ebenen angeordnet. Um den integrierten Schaltkreis elektrisch mit anderen elektronischen Bauteilen zu verbinden, sind Eingangsanschlüsse und Ausgangsanschlüsse vorgesehen.
  • Ein Verfahren zum Ausbilden einer elektrischen Verbindung mit einer Halbleiterstruktur nach dem Stand der Technik wird nun mit Bezug auf 1a bis 1c beschrieben.
  • Eine Halbleiterstruktur 100 umfasst ein Substrat 101, das beispielsweise ein Halbleiterwafer, auf dem mehrere Schaltkreiselemente und elektrisch leitfähige Leitungen, die die Schaltkreiselemente miteinander verbinden, ausgebildet wurden, sein kann. Auf einer Oberfläche des Substrats 102 ist ein Kontaktfleck 103 bereitgestellt. Das Substrat 101, das den Kontaktfleck 103 umfasst, kann mit Hilfe den Fachleuten bekannter fortschrittlicher Techniken der Abscheidung, Oxidation, Ionenimplantation und Fotolithografie ausgebildet werden.
  • Auf dem Substrat 101 wird eine Passivierungsschicht 104 ausgebildet, beispielsweise mit Hilfe plasmaverstärkter chemischer Dampfabscheidung oder chemischer Dampfab scheidung. Die Passivierungsschicht 104 kann ein dielektrisches Material wie beispielsweise Siliciumnitrid, Siliciumoxynitrid oder Siliciumdioxid umfassen. Die Passivierungsschicht 104 verhindert, dass Feuchtigkeit in die Halbleiterstruktur 100 eindringt. Dadurch können elektrische Verluste und Korrosionserscheinungen, die zu einem Versagen elektronischer Schaltkreise in der Halbleiterstruktur 100 führen könnten, deutlich reduziert werden.
  • Über der Passivierungsschicht 104 wird eine Maske 105 ausgebildet. Die Maske 105 bedeckt einen Teil der Passivierungsschicht 104, der sich über dem Kontaktfleck 103 befindet, nicht. Die Maske 105 kann einen Fotoresist umfassen. Wenn die Maske 105 einen Fotoresist umfasst, kann sie ausgebildet werden, indem der Fotoresist auf die Halbleiterstruktur 100 aufgebracht wird, der Fotoresist durch eine Fotomaske belichtet wird und entweder die Teile, die bei der Belichtung beleuchtet wurden, oder die nicht beleuchteten Teile in einem Entwickler aufgelöst werden.
  • Eine schematische Skizze der Halbleiterstruktur in einem späteren Stadium des Verfahrens nach dem Stand der Technik ist in 1b gezeigt.
  • Nach dem Ausbilden der Maske 105 wird ein erster Ätzprozess durchgeführt. Der erste Ätzprozess kann ein Trockenätzprozess sein. Beim Trockenätzen erzeugt eine Glimmentladung bei Radiofrequenz aus einem relativ reaktionsträgen molekularen Gas, das einem Reaktionsgefäß zugeführt wird, eine chemisch reaktionsfreudige Teilchensorte wie etwa Atome, Radikale und Ionen. Die reaktionsfreudige Teilchensorte reagiert chemisch mit dem zu ätzenden Material, wobei ein flüchtiges Reaktionsprodukt erzeugt wird.
  • Die Maske 105 schützt die von der Maske 105 bedeckten Teile der Passivierungsschicht 104 davor, von einem Ätzmittel, das beim ersten Ätzprozess verwendet wird, angegriffen zu werden. Diejenigen Teile der Passivierungsschicht 104 über dem Kontaktfleck 103, die nicht von der Maske 105 bedeckt sind, werden jedoch geätzt und es bildet sich eine Vertiefung 106 in der Passivierungsschicht 104.
  • Der erste Ätzprozess wird beendet bevor der Teil der Passivierungsschicht 104 über dem Kontaktfleck 103 vollständig entfernt ist. Dadurch bleibt ein Rest 107 der Passivierungsschicht 104 am Boden der Vertiefung 106 über dem Kontaktfleck 103.
  • Anschließend wird die Maske 105 mit Hilfe eines Plasma-Resiststrip-Verfahrens entfernt. Bei dem Plasma-Resiststrip-Verfahren wird die Halbleiterstruktur 100 einem Plasma ausgesetzt, das durch eine elektrische Entladung in einem sauerstoffhaltigen Gas erzeugt wird. Die Halbleiterstruktur wird auf einer Temperatur, die deutlich höher als Raumtemperatur ist, gehalten, beispielsweise 200°C bis 300°C. Sauerstoffradikale im Plasma reagieren chemisch mit dem Material der Maske 105, wobei ein gasförmiges Reaktionsprodukt entsteht, das abgepumpt wird.
  • Ein Zweck des Belassens des Rests 107 der Passivierungsschicht 104 über dem Kontaktfleck 103 ist, dass diese als Schutzschicht für den Kontaktfleck 103 dienen und einen Kontakt zwischen den Sauerstoffradikalen im Plasma und dem Kontaktfleck 103 verhindern und damit eine unerwünschte Oxidation des Kontaktflecks 103 verhindern soll.
  • Aufgrund von Schwankungen beim Ausbilden der Passivierungsschicht 104 und/oder bei dem Ätzprozess, der beim Ausbilden der Vertiefung 106 durchgeführt wird, kann es jedoch vorkommen, dass eine Dicke und/oder Dichte von Teilen des Rests 107 der Passivierungsschicht 104 nicht ausreicht, einen Kontakt zwischen dem Sauerstoff und dem Kontaktfleck 103 zu verhindern. Bei den Prozessbedingungen, die beim konventionellen Resiststrip angewendet werden, oxidiert der Kontaktfleck 103, wenn er ein Metall wie beispielsweise Kupfer enthält, sehr schnell, sobald er dem Sauerstoff ausgesetzt wird. Insbesondere fördert die relativ hohe Temperatur von 200°C oder mehr die Oxidation von Metallen. Da die Diffusion ein thermisch aktivierter Vorgang ist, diffundiert der Sauerstoff außerdem bei hohen Temperaturen schneller durch durchlässige Teile des Rests 107 der Passivierungsschicht, wodurch die Wahrscheinlichkeit, dass eine Oxidation des Kontaktflecks 103 stattfindet, weiter vergrößert wird. Deshalb kann sich auf einer Oberfläche des Kontaktflecks 103 ein oxidierter Bereich 108 ausbilden.
  • Eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem weiteren Stadium des Herstellungsprozesses nach dem Stand der Technik ist in 1c gezeigt.
  • Ein zweiter Ätzprozess wird durchgeführt, um den Rest 107 der Passivierungsschicht 104 von dem Kontaktfleck 103 zu entfernen. Der zweite Ätzprozess kann ein Trockenätzprozess sein. Üblicherweise wird im zweiten Ätzprozess ein Ätzgas, das Trifluoromethan (CHF3) und Kohlenstofftetrafluorid (CF4) enthält, verwendet. Eine Flussrate des Trifluoromethans ist ungefähr gleich groß wie eine Flussrate des Kohlenstofftetrafluorids. Deshalb ist eine Fluormenge im Ätzgas größer als eine Wasserstoffmenge im Ätzgas. Während des zweiten Ätzprozesses bildet sich über einer Oberfläche des Kontaktflecks 103 eine Polymerschicht aus, die den Kontaktfleck im Wesentlichen davor schützt, von dem Fluor im Ätzgas angegriffen zu werden.
  • Es kann vorkommen, dass während des zweiten Ätzprozesses oder während anderer Schritte des Herstellungsprozesses, die danach durchgeführt werden, Materialschichten, die in der Halbleiterstruktur 100 vorhanden sind, abblättern. Dieses Abblättern kann die Funktionsfähigkeit der Halbleiterstruktur 100 nachteilig beeinflussen. Außerdem können während des ersten Ätzprozesses, beim Entfernen der Maske und/oder während des zweiten Ätzprozesses Verunreinigungsschichten, die Nebenprodukte chemischer Reaktionen, die während des Ätzprozesses gebildet werden, beispielsweise Polymere, enthalten, auf den Wänden der Reaktionsgefäße abgeschieden werden. Von solchen Verunreinigungsschichten können beispielsweise während des zweiten Ätzprozesses Teilchen abblättern und sich auf der Halbleiterstruktur 100 ablagern, wie in 1c durch das Bezugszeichen 109 angedeutet.
  • Nach dem zweiten Ätzprozess liegt der Kontaktfleck 103 frei und kann dafür verwendet werden, elektrischen Kontakt zwischen der Halbleiterstruktur 100 und anderen elektronischen Bauteilen herzustellen.
  • Beispielsweise kann dies dadurch geschehen, dass elektrisch leitfähige Drähte an dem Kontaktfleck 103 und anderen Kontaktflecken in der Halbleiterstruktur 100 befestigt werden. Alternativ können Flip-Chip-Verfahren, bei denen auf den Kontaktflecken Kontakthöcker ausgebildet werden, verwendet werden, um die Halbleiterstruktur 100 an einer Platine zu befestigen.
  • Ein Nachteil des Verfahrens zum Herstellen eines elektrischen Kontakts mit einer Halbleiterstruktur nach dem Stand der Technik ist, dass sich während des Resiststrip-Prozesses oxidierte Bereiche auf dem Kontaktfleck 103 ausbilden können. Da der Kontaktfleck 103 ein Metall (beispielsweise Kupfer) umfasst und Metalloxide wie etwa Kupferoxid elektrische Isolatoren sind, kann das Vorhandensein der oxidierten Bereiche einen relativ großen Kontaktwiderstand zwischen dem Kontaktfleck 103 und dem damit verbundenen Draht oder Kontakthöcker verursachen. Außerdem können Oxide auf den Kontaktflecken 103 eine Haftung zwischen den Kontaktflecken und den Drähten oder Kontakthöckern verringern. Dies kann zu einer verringerten Stabilität der Verbindung führen.
  • Ein weiterer Nachteil des Verfahrens zum Herstellen eines elektrischen Kontakts mit einer Halbleiterstruktur nach dem Stand der Technik ist, dass während des zweiten Ätzprozesses ein Abblättern von Schichten der Halbleiterstruktur 100 stattfinden kann, das die Funktionsfähigkeit der Halbleiterstruktur nachteilig beeinflussen kann.
  • Noch ein weiterer Nachteil des Verfahrens zum Herstellen eines elektrischen Kontakts mit einer Halbleiterstruktur nach dem Stand der Technik ist, dass während des zweiten Ätzprozesses Teilchen, die Nebenprodukte chemischer Reaktionen enthalten, von den Wänden der Reaktionsgefäße abblättern und sich auf der Halbleiterstruktur ablagern können. Um eine solche Ablagerung von Teilchen zumindest zu verringern, muss das Reaktionsgefäß häufig gereinigt werden, um die Nebenprodukte von den Wänden des Reaktionsgefäßes zu entfernen. Solche Reinigungsprozesse erhöhen jedoch die Ausfallzeit der Reinigungsvorrichtung, was die Herstellungskosten der Halbleiterstrukturen nachteilig beeinflussen kann.
    •
  • Im Hinblick auf die oben erwähnten Nachteile besteht ein Bedarf nach einem zuverlässigeren Verfahren zum Ausbilden von Kontaktflecken zur Herstellung eines elektrischen Kontakts mit einem integrierten Schaltkreis.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer veranschaulichenden Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden einer Halbleiterstruktur Bereitstellen eines Substrats.
  • Das Substrat umfasst mindestens einen Kontaktfleck. Über dem Substrat wird eine Passivierungsschicht ausgebildet. Über der Passivierungsschicht wird eine Maske ausgebildet. Die Maske bedeckt einen Teil der Passivierungsschicht, der sich über dem mindestens einen Kontaktfleck befindet, nicht. Ein Ätzprozess, der dafür ausgelegt ist, ein Material der Passivierungsschicht zu entfernen, wird durchgeführt. Die Maske wird entfernt. Das Entfernen der Maske umfasst ein Aussetzen des Substrats an ein sauerstoffhaltiges Gas. Das Entfernen der Maske wird bei einer Temperatur des Substrats im Bereich von ungefähr –20°C bis ungefähr 100°C durchgeführt.
  • Gemäß einer weiteren veranschaulichenden Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden einer Halbleiterstruktur Bereitstellen eines Substrats. Das Substrat umfasst mindestens einen Kontaktfleck. Über dem Substrat wird eine Passivierungsschicht ausgebildet. Über der Passivierungsschicht wird eine Maske ausgebildet. Die Maske bedeckt einen Teil der Passivierungsschicht, der sich über dem mindestens einen Kontaktfleck befindet, nicht. Ein erster Ätzprozess, der dafür ausgelegt ist, ein Material der Passivierungsschicht zu entfernen, wird durchgeführt. Die Maske wird entfernt. Ein zweiter Ätzprozess, der dafür ausgelegt ist, Reste der Passivierungsschicht von dem mindestens einen Kontaktfleck zu entfernen, wird durchgeführt. Der zweite Ätzprozess umfasst ein Aussetzen des Substrats an ein gasförmiges Ätzmittel, das Wasserstoff und Fluor enthält. Eine Wasserstoffmenge im Ätzgas ist ungefähr gleich groß wie eine Fluormenge im Ätzgas oder größer.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert und werden anhand der folgenden ausführlichen Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird. Es zeigen:
  • 1a bis 1c schematische Querschnittsansichten einer Halbleiterstruktur in einem Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik;
  • 2a bis 2d schematische Querschnittsansichten einer Halbleiterstruktur in einem Verfahren zum Ausbilden einer Halbleiterstruktur gemäß der vorliegenden Erfindung; und
  • 3 eine schematische Querschnittsansicht eines Reaktors, der für Ätzprozesse und Verfahren zum Entfernen einer Maske gemäß der vorliegenden Erfindung geeignet ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug auf die in der folgenden ausführlichen Beschreibung und in den Zeichnungen dargestellten Ausführungsformen beschrieben wird, sollte verstanden werden, dass die folgende ausführliche Beschreibung und die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen veranschaulichenden Ausführungsformen, die offenbart werden, einzuschränken, sondern dass vielmehr die beschriebenen veranschaulichenden Ausführungsformen lediglich Beispiele für die verschiedenen Aspekte der vorliegenden Erfindung, deren Umfang durch die beigefügten Patentansprüche definiert ist, geben.
  • In einigen Ausführungsformen eines Verfahrens zum Ausbilden einer Halbleiterstruktur gemäß der vorliegenden Erfindung wird ein Entfernen einer Maske, die beim Ätzen einer Passivierungsschicht über einem Kontaktfleck verwendet wird, bei einer Substrattemperatur im Bereich von ungefähr –20°C bis ungefähr 100°C durchgeführt. Durch die relativ niedrige Temperatur kann eine Oxidation des Kontaktflecks vorteilhafterweise erheblich reduziert werden.
  • Außerdem wird in einigen Ausführungsformen eines Verfahrens zum Ausbilden einer Halbleiterstruktur gemäß der vorliegenden Erfindung bei einem Ätzprozess, der durchgeführt wird, um Reste einer Passivierungsschicht von mindestens einem Kontaktfleck zu entfernen, ein Ätzgas, das Wasserstoff und Fluor enthält, verwendet. Eine Wasserstoffmenge im Ätzgas ist ungefähr gleich groß wie eine Fluormenge im Ätzgas oder größer. Die Reste der Passivierungsschicht können auf dem Kontaktfleck belassen worden sein, um eine Oxidation eines Materials des Kontaktflecks beim Entfernen einer Maske zu verhindern. Der Wasserstoff im Ätzgas, der in Form molekularen Wasserstoffs oder in chemisch gebundener Form vorhanden sein kann, reagiert mit überschüssigem Fluor im Ätzgas. Dadurch wird gasförmiger Fluorwasserstoff (HF) gebildet, der aus der Reaktionskammer gepumpt werden kann. Dies hilft dabei, nachteilige Auswirkungen der Anwesenheit von Fluor wie etwa ein Abblättern von Schichten der Halbleiterstruktur oder nachteilige Auswirkungen einer Verunreinigungsschicht auf den Wänden der Reaktionsgefäße zu vermeiden.
  • Weitere veranschaulichende Ausführungsformen der vorliegenden Erfindung werden nun mit Bezug auf die 2a bis 2d beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 200 in einem ersten Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung. Die Halbleiterstruktur 200 umfasst ein Substrat 201. Das Substrat 201 umfasst einen Kontaktfleck 203, der auf einer Oberfläche 202 des Substrats 201 bereitgestellt werden kann.
  • Zusätzlich kann das Substrat 201 weitere Kontaktflecken (nicht gezeigt) ähnlich dem Kontaktfleck 203 umfassen. Somit umfasst das Substrat 201 mindestens einen Kontaktfleck. Das Substrat 201 kann auch mehrere Schaltkreiselemente wie beispielsweise Transistoren, Kondensatoren und Widerstände, die durch elektrisch leitfähige Leitungen verbunden sind, umfassen (nicht gezeigt). Diese Schaltkreiselemente können unter dem Kontaktfleck 203 und/oder unter der Oberfläche 202 des Substrats vorgesehen sein. Mindestens einige der Schaltkreiselemente können elektrisch mit dem Kontaktfleck 203 verbunden sein.
  • Der mindestens eine Kontaktfleck 203 kann ein elektrisch leitfähiges Material, beispielsweise ein Metall wie etwa Kupfer umfassen.
  • Das Substrat 201 kann mit Hilfe bekannter fortschrittlicher Techniken, die eine Abscheidung, eine Oxidation, eine Ionenimplantation, eine Fotolithografie und ein Polieren umfassen, ausgebildet werden. Insbesondere kann der Kontaktfleck 203 mit Hilfe eines den Fachleuten bekannten Damascene-Verfahrens ausgebildet werden.
  • Über dem Substrat 201 wird eine Passivierungsschicht 204 ausgebildet. Dies kann mit Hilfe bekannter Abscheidungstechniken, die eine plasmaverstärkte chemische Dampfabscheidung oder eine chemische Dampfabscheidung umfassen, geschehen. Die Passivierungsschicht 204 kann ein dielektrisches Material, beispielsweise Siliciumnitrid und/oder Siliciumoxynitrid enthalten. Ähnlich wie die Passivierungsschicht 104 in dem oben mit Bezug auf die 1a bis 1c beschriebenen Verfahren nach dem Stand der Technik verhindert die Passivierungsschicht 204, dass Feuchtigkeit in die Halbleiterstruktur 201 eindringt. Dadurch kann die Wahrscheinlichkeit elektrischer Verluste in der Halbleiterstruktur und eines Versagens der Halbleiterstruktur 201 erheblich verringert werden.
  • Die Passivierungsschicht 204 kann eine einzelne Schicht aus einem Material umfassen. In anderen Ausführungsformen der vorliegenden Erfindung kann die Passivierungsschicht 204 einen Stapel aus mehreren Schichten, die unterschiedliche Materialien enthalten, umfassen.
  • Über dem Substrat 201 wird eine Maske 205 ausgebildet. Die Maske 205 kann einen Fotoresist enthalten und kann mit Hilfe bekannter Techniken der Fotolithografie ausgebildet werden. Die Maske bedeckt einen Teil der Passivierungsschicht 204, der sich über dem Kontaktfleck 203 befindet, nicht. Außerdem kann die Maske 205 Teile der Passivierungsschicht 204, die sich über anderen Kontaktflecken im Substrat 201 befinden, freilassen.
  • Eine schematische Skizze der Halbleiterstruktur 200 in einem späteren Stadium des Herstellungsprozesses ist in 2b gezeigt.
  • Ein erster Ätzprozess, der dafür ausgelegt ist, ein Material der Passivierungsschicht 204 zu entfernen, wird durchgeführt. Der erste Ätzprozess kann ein Trockenätzprozess sein.
  • 3 zeigt einen Reaktor 300, in dem ein Trockenätzprozess durchgeführt werden kann. Der Reaktor 300 umfasst ein Gefäß 301 mit einem Einlass 302 und einem Auslass 303. Der Einlass 302 kann mit einer Gasquelle, die dafür ausgelegt ist, das Gefäß 301 mit einem Ätzgas zu versorgen, verbunden sein. Der Auslass 303 kann mit einer Vakuumpumpe, die dafür ausgelegt ist, einen Druck im Gefäß 301 zu steuern und un verbrauchtes Ätzgas und Produkte chemischer Reaktionen, die im Gefäß 301 stattfinden, zu entfernen, verbunden sein.
  • Im Gefäß 301 sind eine erste Elektrode 304 und eine zweite Elektrode 305 bereitgestellt. Die Elektroden 304, 305 sind durch Drähte 306, 307 mit einer Stromquelle 308 verbunden. Die Stromquelle 308 ist dafür ausgelegt, eine Wechselspannung mit Radiofrequenz an die Elektroden 304, 305 anzulegen. Zusätzlich kann die Stromquelle 308 dafür ausgelegt sein, eine Vorspannung, die eine Gleichspannung oder eine Wechselspannung niedriger Frequenz sein kann, an die Elektroden 304, 305 anzulegen.
  • Beim Betrieb des Reaktors 300 wird die Halbleiterstruktur 200 auf oder in der Nähe einer der Elektroden 304, 305, beispielsweise der zweiten Elektrode 305, bereitgestellt. Anschließend lässt man durch den Einlass 302 ein Ätzgas in das Gefäß 301 strömen. Daraufhin wird die Stromquelle 308 aktiviert, um die Wechselspannung mit Radiofrequenz und optional auch die Vorspannung an die Elektroden 304, 305 anzulegen. Dadurch wird eine elektrische Entladung im Ätzgas erzeugt. Die elektrische Entladung erzeugt eine reaktionsfreudige Teilchensorte, die mit Materialien der Halbleiterstruktur 200 reagieren kann. Die Vorspannung kann Ionen in dem von der elektrischen Entladung erzeugten Plasma auf die Halbleiterstruktur 200 zu beschleunigen. Dadurch wird die Halbleiterstruktur 200 einem Ionenbombardement ausgesetzt, das zum Entfernen von Material von der Halbleiterstruktur 200 beitragen kann.
  • Beim ersten Ätzprozess ist das Ätzgas so ausgelegt, dass reaktionsfreudige Teilchensorten, die mit dem Material der Passivierungsschicht 204 reagieren, erzeugt werden. Beispielsweise können in einer Ausführungsform der vorliegenden Erfindung, in der die Passivierungsschicht 204 Siliciumnitrid, Siliciumoxynitrid und/oder Siliciumdioxid enthält, bekannte Ätzchemien, die Kohlenstofffluoride oder fluorierte Kohlenwasserstoffe enthalten, verwendet werden. Produkte der Reaktion zwischen der reaktionsfreudigen Teilchensorte und dem Material der Passivierungsschicht 204 sind gasförmig und werden durch den Auslass 303 aus dem Gefäß 301 gepumpt. Dadurch wird von den Teilen der Passivierungsschicht 204, die nicht von der Maske 205 bedeckt sind, Material entfernt und eine Vertiefung 206 in der Passivierungsschicht 204 ausgebildet.
  • Während des ersten Ätzprozesses kann aus dem Ätzgas Fluor erzeugt werden. Das Fluor kann in atomarer oder molekularer Form oder in Form von Fluor-Ionen vorhanden sein. Das Fluor kann mit wasserstoffhaltigen Stoffen in der Maske reagieren. Bei solchen Reaktionen entsteht gasförmiger Fluorwasserstoff (HF), der durch den Auslass 303 aus dem Gefäß 301 gepumpt wird. Somit fängt in der Maske 205 enthaltener Wasserstoff überschüssiges Fluor im Plasma ein.
  • Der erste Ätzprozess wird beendet, bevor der Teil der Passivierungsschicht 204 über dem Kontaktfleck 203 vollständig entfernt ist. Dadurch bleibt ein Rest 207 der Passivierungsschicht 204 über dem Kontaktfleck 203 übrig. Der Ätzprozess kann auf Grundlage des Verstreichens einer vorbestimmten Ätzzeit oder auf Grundlage von Messungen der Dicke des Rests 207 der Passivierungsschicht 204, die mit Hilfe den Fachleuten bekannter interferometrischer Verfahren durchgeführt werden können, beendet werden. In anderen Ausführungsformen der vorliegenden Erfindung kann die Passivierungsschicht 204 eine Ätzstoppschicht, die anzeigt, dass die Vertiefung 206 eine vorbestimmte Tiefe erreicht hat, umfassen.
  • Nach dem ersten Ätzprozess wird die Maske 205 entfernt.
  • Das Entfernen der Maske 205 kann mit Hilfe eines Reaktors ähnlich dem oben mit Bezug auf 3 beschriebenen Reaktor 300 durchgeführt werden. Während in manchen Ausführungsformen der vorliegenden Erfindung für den ersten Ätzprozess und das Entfernen der Maske 205 derselbe Reaktor verwendet werden kann, können in anderen Ausführungsformen verschiedene Reaktoren verwendet werden.
  • Die Halbleiterstruktur 200 wird auf einer der Elektroden 304, 305, beispielsweise der zweiten Elektrode 305, bereitgestellt. Anschließend lässt man ein sauerstoffhaltiges Gas in das Gefäß 301 des Reaktors 300 strömen.
  • Die Stromquelle 308 wird eingeschaltet, um eine Wechselspannung mit Radiofrequenz an die Elektroden 304, 305 anzulegen. Dadurch wird in dem Gas eine elektrische Ladung erzeugt und zwischen den Elektroden 304, 305 wird ein Plasma, das Sauerstoffradikale und Sauerstoffionen enthält, erzeugt.
  • Das Entfernen der Maske 205 kann bei einer relativ niedrigen Temperatur der Halbleiterstruktur 200 durchgeführt werden. In einigen Ausführungsformen der vorliegenden Erfindung kann sich die Temperatur der Halbleiterstruktur 200 in einem Bereich von ungefähr –20°C bis ungefähr 100°C und/oder in einem Bereich von ungefähr 0°C bis ungefähr 40°C befinden. In Ausführungsformen der vorliegenden Erfindung kann die Temperatur der Halbleiterstruktur 200 ungefähr Raumtemperatur sein. Weitere Parameter des Prozesses des Entfernens, beispielsweise eine an die Elektroden 304, 305 angelegte Vorspannung, ein Druck des Ätzgases und/oder eine Leistung der Wechselspannung mit Radiofrequenz können angepasst werden, um bei der relativ niedrigen Substrattemperatur akzeptable Raten des Entfernens der Maske 205 zu erhalten.
  • Um die Temperatur der Halbleiterstruktur 200 zu steuern, kann der Reaktor 300 eine an die Halbleiterstruktur gekoppelte Temperatursteuerung umfassen. Die Temperatursteuerung kann eine Kühlvorrichtung und/oder eine Heizvorrichtung umfassen.
  • Wegen der relativ niedrigen Temperatur, bei der die Maske 205 entfernt wird, sind Raten chemischer Reaktionen zwischen dem elektrisch leitfähigen Material im Kontaktfleck 203 und dem Sauerstoff deutlich niedriger als im oben beschriebenen Verfahren nach dem Stand der Technik. Bei niedriger Temperatur der Halbleiterstruktur 200 ist auch die Diffusionsrate von Sauerstoff durch den Rest 207 der Passivierungsschicht 204 über dem Kontaktfleck 203 kleiner. Deshalb bildet sich auf dem Kontaktfleck 203 erheblich weniger Oxid als im oben beschriebenen Verfahren nach dem Stand der Technik oder im Wesentlichen überhaupt kein Oxid. Folglich werden nachteilige Effekte einer Oxidation des Materials des Kontaktflecks 203 wie beispielsweise eine Zunahme des Kontaktwiderstands zwischen dem Kontaktfleck 203 und einer damit verbundenen elektrischen Verbindung oder eine verringerte Haftung zwischen dem Kontaktfleck 203 und der elektrischen Verbindung vorteilhafterweise deutlich verringert.
  • Beim Entfernen der Maske 205 kann zusätzlich zur Wechselspannung mit Radiofrequenz eine Vorspannung zwischen den Elektroden 304, 305 angelegt werden. Die Vorspannung ist dafür ausgelegt, Sauerstoffionen im Plasma auf die Halbleiterstruktur 200 zu zu beschleunigen. Beispielsweise kann die Elektrode 305, auf der die Halbleiterstruktur 200 bereitgestellt wird, negativ geladen werden, um positiv geladene Ionen anzuziehen. Dadurch wird die Halbleiterstruktur 200 einem Bombardement von Sauerstof fionen ausgesetzt. Die Energie der auf der Halbleiterstruktur 200 auftreffenden Sauerstoffionen, die in dem von der Vorspannung erzeugten elektrischen Feld beschleunigt wurden, ermöglicht es, Energiebarrieren chemischer Reaktionen zwischen dem Sauerstoff und dem Material der Maske 205 zu überwinden. Somit ermöglicht die Vorspannung ein schnelleres Entfernen der Maske 205. Die Vorspannung kann einen Wert im Bereich von ungefähr –50V bis ungefähr –150V haben.
  • In einigen Ausführungsformen der vorliegenden Erfindung umfasst die Halbleiterstruktur 200 einen runden Halbleiterwafer mit einem Durchmesser von ungefähr 200 mm und eine Leistung der Wechselspannung mit Radiofrequenz kann sich in einem Bereich von ungefähr 100 W bis ungefähr 500 W befinden. In anderen Ausführungsformen der vorliegenden Erfindung kann eine Leistung der Wechselspannung mit Radiofrequenz, die beim Entfernen der Maske 205 angelegt wird, in Relation zu einer Fläche einer Oberfläche des Substrats 201 skaliert werden. Ein Verhältnis zwischen der Leistung der Wechselspannung mit Radiofrequenz und einer Fläche der Oberfläche des Substrats kann einen Wert in einem Bereich von ungefähr 0,32 W/cm2 bis ungefähr 1,60 W/cm2 haben. In speziellen Ausführungsformen der vorliegenden Erfindung umfasst die Halbleiterstruktur 200 einen runden Halbleiterwafer mit einem Durchmesser von ungefähr 300 mm.
  • Beim Entfernen der Maske 205 kann sich ein Druck des Gases in einem Bereich von ungefähr 100 mTorr bis ungefähr 1000 mTorr befinden.
  • Die elektrische Entladung im Reaktor 300 kann beendet werden, sobald die Maske 205 von der Halbleiterstruktur 200 im Wesentlichen entfernt ist. In einigen Ausführungsformen der vorliegenden Erfindung werden die Wechselspannung mit Radiofrequenz und/oder die Vorspannung während einer vorbestimmten Zeitspanne angelegt, die experimentell bestimmt werden kann, indem mehrere Teststrukturen ähnlich der Halbleiterstruktur 200 bereitgestellt werden und jede der Teststrukturen unterschiedlich lange den beim Entfernen der Maske 205 verwendeten Bedingungen ausgesetzt wird. Anschließend können die Teststrukturen geprüft werden, beispielsweise mit Hilfe der Mikroskopie, und eine zum Entfernen der Maske 205 ausreichende Zeit kann ermittelt werden.
  • In anderen Ausführungsformen der vorliegenden Erfindung wird eine Endpunkt-Detektion durchgeführt. Zu diesem Zweck kann während des Entfernens der Maske 205 eine für eine chemische Reaktion zwischen dem Material der Maske 205 und dem Sauerstoffplasma repräsentative Emissionsintensität gemessen werden. Dies kann geschehen, indem eine Emissionsintensität mindestens einer Spektrallinie, die von einem Produkt einer chemischen Reaktion zwischen dem Sauerstoffplasma und dem Material der Maske 205 emittiert wird, gemessen wird, was mit Hilfe den Fachleuten bekannter Verfahren geschehen kann. Die Emissionsintensität ist ein Maß für die Konzentration des Produkts, die für die Rate, mit der die chemische Reaktion abläuft, repräsentativ ist.
  • Sobald die Maske 205 im Wesentlichen entfernt ist, verringert sich die Emissionsintensität deutlich. Diese Verringerung der Emissionsintensität kann detektiert werden, indem die gemessene Emissionsintensität mit einem Schwellwert verglichen wird, der mit Hilfe von Experimenten, bei denen mehrere Teststrukturen ähnlich der Halbleiterstruktur 200 unterschiedlich lange den beim Entfernen der Maske im Reaktor 300 vorliegenden Bedingungen ausgesetzt werden, bestimmt werden kann. Dabei wird die Emissionsintensität der Spektrallinie gemessen. Danach werden die Teststrukturen überprüft, beispielsweise mit Hilfe der Mikroskopie, um die unmittelbar vor dem Ende des Aussetzens der Teststruktur an das Sauerstoffplasma gemessenen Emissionsintensitäten mit der Anwesenheit oder Abwesenheit der Maske 205 bzw. von Resten dieser in Beziehung zu setzen. Der Schwellwert kann auf Grundlage typischer Werte der Emissionsintensität, die in Abwesenheit von Resten der Maske 205 gemessen werden, bestimmt werden.
  • In Ausführungsformen der vorliegenden Erfindung, in denen die Maske 205 einen Fotoresistumfasst, kann eine Emissionsintensität einer Spektrallinie von Kohlenmonoxid (CO), das bei chemischen Reaktionen zwischen dem Sauerstoffplasma und organischen Verbindungen im Fotoresist gebildet wird, gemessen werden, um die Endpunktdetektion durchzuführen.
  • Vorteilhafterweise werden beim oben beschriebenen Entfernen der Maske 205 im Wesentlichen keine polymeren Verbindungen, die sich auf den Wänden des Gefäßes 301 des Reaktors 300 und/oder der Halbleiterstruktur 200 ablagern können, gebildet. Deshalb können Verunreinigungen der Halbleiterstruktur 200, die nachteilige Auswirkungen auf die Funktionsfähigkeit der Halbleiterstruktur 200 haben können, deutlich verringert werden. Zusätzlich werden Verunreinigungen der Wände des Gefäßes 300 deutlich verringert. Deshalb kann der Reaktor 300 zwischen Reinigungsmaßnahmen, die durchgeführt werden, um solche Verunreinigungen zu entfernen, relativ lange betrieben werden.
  • Eine schematische Querschnittsansicht der Halbleiterstruktur 200 in noch einem weiteren Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung ist in 2c gezeigt.
  • Nach dem Entfernen der Maske 205 kann ein zweiter Ätzprozess, der dafür ausgelegt ist, die Reste 207 der Passivierungsschicht 204 von dem Kontaktfleck 203 zu entfernen, durchgeführt werden.
  • Der zweite Ätzprozess kann ein Trockenätzprozess, bei dem die Halbleiterstruktur 200 einen wasserstoffhaltigen Ätzgas ausgesetzt wird, sein. Der Wasserstoff kann in Form molekularen Wasserstoffs (H2) oder chemisch gebunden in einem wasserstoffhaltigen Stoff wie beispielsweise Difluoromethan (CH2F2), Methylfluorid (CH3F), Methan (CH4) oder Ammoniak (NH3) bereitgestellt werden. In einigen Ausführungsformen der vorliegenden Erfindung kann der Wasserstoff in Form einer als "Schutzgas" bekannten Mischung aus Wasserstoff und Stickstoff bereitgestellt werden. Beispielsweise kann das Schutzgas eine Abmischung von ungefähr 4 % Wasserstoff in Stickstoff enthalten. Zusätzlich kann das Ätzgas Fluor, beispielsweise in chemisch gebundener Form in Verbindungen wie beispielsweise Difluoromethan (CH2F2), Methylfluorid (CH3F) oder Kohlenstofftetrafluorid (CF4) enthalten. Ferner kann das Ätzgas Sauerstoff enthalten. Vorteilhafterweise wird durch einen Zusatz von Sauerstoff zum Ätzgas die Bildung von Polymeren erheblich verringert, was dabei hilft, die Bildung von Verunreinigungsschichten auf den Wänden des Gefäßes 301 zu vermeiden.
  • Eine Wasserstoffmenge im Ätzgas kann ungefähr gleich einer Fluormenge im Ätzgas oder größer sein. Wasserstoffmengen und Fluormengen können beispielsweise in Form von Anzahlen von Molen jedes der chemischen Elemente angegeben werden. In einigen Ausführungsformen der vorliegenden Erfindung kann die Wasserstoffmenge größer als ungefähr das Doppelte der Fluormenge, größer als ungefähr das Fünffache der Fluormenge und/oder größer als ungefähr das Zehnfache der Fluormenge sein.
  • Der zweite Ätzprozess kann in einem Reaktor ähnlich dem oben mit Bezug auf 3 beschriebenen Reaktor 300 durchgeführt werden. Während in einigen Ausführungsformen der vorliegenden Erfindung der zweite Ätzprozess im gleichen Reaktor wie der erste Ätzprozess und/oder das Entfernen der Maske 205 durchgeführt wird, können in anderen Ausführungsformen verschiedene Reaktoren verwendet werden. Vorteilhafterweise kann das sauerstoffhaltige Plasma Verunreinigungen von den Wänden des Reaktors entfernen, wenn der zweite Ätzprozess im gleichen Reaktor durchgeführt wird wie das Entfernen der Maske. Dies kann dabei helfen, für den zweiten Ätzprozess eine saubere Kammer und immer die gleichen Kammerbedingungen bereitzustellen.
  • Die Halbleiterstruktur 200 wird auf einer der Elektroden 304, 305, beispielsweise der zweiten Elektrode 305, bereitgestellt. Anschließend wird im Ätzgas eine elektrische Entladung erzeugt, indem die Stromquelle 308 eingeschaltet wird, um eine Wechselspannung mit Radiofrequenz und/oder eine Vorspannung an die Elektroden 304, 305 anzulegen. Die elektrische Entladung erzeugt aus dem Ätzgas ein Plasma, das eine reaktionsfreudige Teilchensorte enthält. Die reaktionsfreudige Teilchensorte reagiert chemisch mit dem Material der Passivierungsschicht 204, wobei sie das Material des Kontaktflecks 203 im Wesentlichen unversehrt lässt. Gasförmige Reaktionsprodukte verlassen das Gefäß 301 durch die Auslassöffnung 303.
  • Während des zweiten Ätzprozesses ist die Maske 205 nicht mehr vorhanden. Deshalb wird im Gegensatz zum ersten Ätzprozess überschüssiges Fluor im Plasma nicht durch Wasserstoff, der in der Maske 205 enthalten ist, eingefangen. Vorteilhafterweise wird durch Bereitstellen einer Wasserstoffmenge im Ätzgas, die größer als die Fluormenge ist, sichergestellt, dass genügend Wasserstoff im Plasma vorhanden ist, um überschüssiges Fluor einzufangen. Das überschüssige Fluor reagiert chemisch mit dem Wasserstoff, wobei gasförmiger Fluorwasserstoff (HF) gebildet wird, der durch die Auslassöffnung 303 aus dem Gefäß 301 abgepumpt werden kann. Dadurch können vorteilhafterweise nachteilige Auswirkungen überschüssigen Fluors, etwa eine Bildung von Fluoriden des Materials des Kontaktflecks 203, beispielsweise die Bildung von Kupferfluoriden (CuFX) im Fall eines kupferhaltigen Kontaktflecks 203, oder ein Abblättern von Materialschichten in der Halbleiterstruktur 200 im Wesentlichen verhindert werden.
  • Der zweite Ätzprozess kann bei relativ niedrigen Temperaturen in einem Bereich von ungefähr –20°C bis ungefähr 100°C und/oder in einem Bereich von ungefähr 0°C bis ungefähr 40°C durchgeführt werden. In einigen Ausführungsformen der vorliegenden Erfindung wird der zweite Ätzprozess ungefähr bei Raumtemperatur durchgeführt. Dadurch kann eine Oxidation des Materials des Kontaktflecks 203 aufgrund von chemischen Reaktionen mit Sauerstoff, der im Ätzgas vorhanden ist, vorteilhafterweise vermieden werden.
  • Außerdem kann die Wechselspannung mit Radiofrequenz im zweiten Ätzprozess eine relativ geringe Leistung aufweisen. In Ausführungsformen der vorliegenden Erfindung, in denen das Substrat 201 einen runden Halbleiterwafer mit einem Durchmesser von ungefähr 200 mm umfasst, kann die Wechselspannung mit Radiofrequenz eine Leistung in einem Bereich von ungefähr 50 W bis ungefähr 300 W haben. In anderen Ausführungsformen der vorliegenden Erfindung kann die Leistung der Wechselspannung mit Radiofrequenz in Relation zu einer Fläche der Oberfläche des Substrats 201 skaliert werden. Ein Verhältnis zwischen der Leistung der Wechselspannung mit Radiofrequenz und der Fläche der Oberfläche des Substrats 201 kann einen Wert in einem Bereich von ungefähr 0,16 W/cm2 bis ungefähr 0,95 W/cm2 haben. In speziellen Ausführungsformen der vorliegenden Erfindung umfasst das Substrat 201 einen runden Halbleiterwafer mit einem Durchmesser von ungefähr 300 mm.
  • Neben der Wechselspannung mit Radiofrequenz kann in einigen Ausführungsformen der vorliegenden Erfindung eine Vorspannung im Bereich von ungefähr –50V bis ungefähr –300V an die Elektrode 305, auf der das Substrat 200 bereitgestellt wird, angelegt werden.
  • Wie beim Entfernen der Maske 205 werden beim zweiten Ätzprozess im Wesentlichen keine polymeren Nebenprodukte erzeugt. Dadurch kann vorteilhafterweise eine Verunreinigung der Halbleiterstruktur 200 und/oder des Reaktors 300 durch polymerhaltige Verunreinigungsschichten im Wesentlichen vermieden werden. Dies ist hilfreich, um nachteilige Auswirkungen von Polymeren auf der Halbleiterstruktur 200 im Wesentlichen zu verhindern und hilft auch dabei, häufige Reinigungen des Reaktors 300 im Wesentlichen zu vermeiden.
  • Nachdem der Rest 207 des Teils der Passivierungsschicht 204 über dem Kontaktfleck 203 im Wesentlichen entfernt wurde, wird der zweite Ätzprozess beendet. Dies kann dadurch geschehen, dass der zweite Ätzprozess während einer vorbestimmten Zeitspanne durchgeführt wird, oder indem wie oben beschrieben eine Endpunkt-Detektion durchgeführt wird.
  • Beim zweiten Ätzprozess werden sowohl der Rest 207 des Teils der Passivierungsschicht 204 über den Kontaktfleck 203 als auch die anderen Teile der Passivierungsschicht 204, die während des ersten Ätzprozesses von der Maske 205 geschützt wurden, von der reaktionsfreudigen Teilchensorte im Plasma angegriffen. Der entsprechende Materialverlust in den anderen Teilen der Passivierungsschicht 204 kann im Voraus berücksichtigt werden, indem eine Dicke der Passivierungsschicht entsprechend vergrößert wird.
  • Eine schematische Querschnittsansicht der Halbleiterstruktur 200 in einem weiteren Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung ist in 2d gezeigt.
  • Nach dem zweiten Ätzprozess kann der Kontaktfleck 203 dazu verwendet werden, einen elektrischen Kontakt mit der Halbleiterstruktur 200 herzustellen.
  • In einigen Ausführungsformen der vorliegenden Erfindung kann dies dadurch geschehen, dass ein Kontakthöcker 210 über dem Kontaktfleck 203 ausgebildet und anschließend die Halbleiterstruktur 200 mit einer Platine 212, die eine Leiterbahn 211 umfasst, verbunden wird. Dies kann mit Hilfe den Fachleuten bekannter Flip-Chip-Techniken wie etwa Solderbumping-Prozessen, Plated Bump Flip-Chip, Gold Stud Bump Flip-Chip und Adhesive Flip Chip geschehen. Neben dem Kontakthöcker 210 können weitere Kontakthöcker auf anderen Kontaktflecken der Halbleiterstruktur 210 als dem Kontaktfleck 203 ausgebildet werden. Jeder der Kontakthöcker kann anschließend einen elektrischen Kontakt zu einer von mehreren Leiterbahnen der Platine 212 herstellen. Dadurch kann die Halbleiterstruktur 200 mit anderen elektronischen Bauteilen eines Schaltkreises verbunden werden. Abschließend kann ein Raum zwischen der Halbleiterstruktur 200 und der Platine 212 mit einem Underfill Adhesive gefüllt werden.
  • In anderen Ausführungsformen der vorliegenden Erfindung können den Fachleuten bekannte Drahtverbindungstechniken dazu verwendet werden, die Halbleiterstruktur 200 elektrisch mit anderen elektronischen Bauteilen zu verbinden. Bei der Drahtverbindung wird ein Draht mit dem Kontaktfleck 203 verbunden, und unter Umständen werden weitere Drähte mit anderen Kontaktflecken der Halbleiterstruktur 200 verbunden.
  • Wie oben genauer ausgeführt, wird durch das Verfahren gemäß der vorliegenden Erfindung die Bildung von Oxiden und Fluoriden von Materialien des Kontaktflecks 203 und weiterer Kontaktflecken der Halbleiterstruktur verringert. Da solche Oxide und Fluoride eine Haftung zwischen dem Kontakthöcker 210 und dem Kontaktfleck 203 oder eine Haftung zwischen dem Kontaktfleck 203 und einem damit verbundenen Draht verringern können, ermöglicht es die vorliegende Erfindung, eine Haftung zwischen dem Kontaktfleck 203 und weiteren damit verbundenen elektrischen Elementen zu verbessern. Außerdem können durch die vorliegende Erfindung im Vergleich zu einer Halbleiterstruktur, die mit Hilfe von Verfahren nach dem Stand der Technik ausgebildet wurde, Leckströme verringert werden und ein Kontaktwiderstand zwischen dem Kontaktfleck 203 und einem elektrischen Element wie etwa einem damit verbundenen Kontakthöcker oder einem Draht wird vorteilhafterweise verringert.
  • Weitere Abwandlungen und Varianten der vorliegenden Erfindung werden den Fachleuten anhand dieser Beschreibung offensichtlich. Dementsprechend soll diese Beschreibung als lediglich veranschaulichend ausgelegt werden und dient dem Zweck, den Fachleuten die allgemeine Art, die vorliegende Erfindung auszuführen, zu lehren. Es soll verstanden werden, dass die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen angesehen werden sollen.

Claims (30)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Substrats mit mindestens einem Kontaktfleck; Ausbilden einer Passivierungsschicht über dem Substrat; Ausbilden einer Maske über der Passivierungsschicht, wobei die Maske einen Teil der Passivierungsschicht, der sich über dem mindestens einen Kontaktfleck befindet, nicht bedeckt; Durchführen eines Ätzprozesses, der dafür ausgelegt ist, zumindest einen Teil der Passivierungsschicht zu entfernen; und Entfernen der Maske, wobei das Entfernen der Maske ein Aussetzen des Substrats an ein sauerstoffhaltiges Gas umfasst und das Entfernen der Maske bei einer Temperatur des Substrats in einem Bereich von ungefähr –20°C bis ungefähr 100°C durchgeführt wird.
  2. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Entfernen der Maske bei einer Temperatur des Substrats in einem Bereich von ungefähr 0°C bis ungefähr 40°C durchgeführt wird.
  3. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Entfernen der Maske zusätzlich Erzeugen einer elektrischen Entladung im Gas umfasst.
  4. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 3, bei dem das Erzeugen der elektrischen Entladung Anlegen einer Wechselspannung mit Radiofrequenz umfasst, wobei ein Verhältnis zwischen einer Leistung der Wechselspannung mit Radiofrequenz und einer Fläche einer Oberfläche des Substrats einen Wert in einem Bereich von ungefähr 0,32 W/cm2 bis ungefähr 1,60 W/cm2 hat.
  5. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 3, zusätzlich mit Anlegen einer Vorspannung, die dafür geeignet ist, Sauerstoffionen auf das Substrat zu zu beschleunigen.
  6. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 5, bei dem die Vorspannung einen Wert in einem Bereich von ungefähr –50V bis ungefähr –100V hat.
  7. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Entfernen der Maske bei einem Druck des Gases in einem Bereich von ungefähr 100 mTorr bis ungefähr 1000 mTorr durchgeführt wird.
  8. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, zusätzlich mit Durchführen eines zweiten Ätzprozesses, der dafür geeignet ist, Reste der Passivierungsschicht von dem mindestens einen Kontaktfleck zu entfernen.
  9. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 8, bei dem der zweite Ätzprozess ein Aussetzen des Substrats an ein gasförmiges Ätzmittel, das Wasserstoff und Fluor enthält, umfasst, wobei eine Wasserstoffmenge in dem gasförmigen Ätzmittel ungefähr gleich einer Fluormenge in dem gasförmigen Ätzmittel oder größer ist.
  10. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 9, bei dem die Wasserstoffmenge größer als ungefähr das Doppelte der Fluormenge ist.
  11. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 10, bei dem die Wasserstoffmenge größer als ungefähr das Fünffache der Fluormenge ist.
  12. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 11, bei dem die Wasserstoffmenge größer als ungefähr das Zehnfache der Fluormenge ist.
  13. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 9, bei dem das gasförmige Ätzmittel eine wasserstoffhaltige Substanz, die Wasserstoff (H2), Methylfluorid (CH3F), Methan (CH4) und/oder Ammoniak (NH3) enthält, umfasst.
  14. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 9, bei dem das gasförmige Ätzmittel eine Mischung aus Wasserstoff (H2) und Stickstoff (N2) enthält.
  15. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, zusätzlich mit Ausbilden eines Kontakthöckers über dem Kontaktfleck.
  16. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, zusätzlich mit Befestigen eines Drahts an dem Kontaktfleck.
  17. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Substrats mit mindestens einem Kontaktfleck; Ausbilden einer Passivierungsschicht über dem Substrat; Ausbilden einer Maske über der Passivierungsschicht, wobei die Maske einen Teil der Passivierungsschicht, der sich über dem mindestens einen Kontaktfleck befindet, nicht bedeckt; Durchführen eines ersten Ätzprozesses, der dafür geeignet ist, zumindest einen Teil der Passivierungsschicht zu entfernen; Entfernen der Maske; Durchführen eines zweiten Ätzprozesses, der dafür geeignet ist, Reste der Passivierungsschicht von dem mindestens einen Kontaktfleck zu entfernen, wobei der zweite Ätzprozess ein Aussetzen des Substrats an ein gasförmiges Ätzmittel, das Wasserstoff und Fluor enthält, umfasst, und wobei eine Wasserstoffmenge im Ätzgas ungefähr gleich einer Fluormenge im Ätzgas oder größer ist.
  18. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem die Wasserstoffmenge größer als ungefähr das Doppelte der Fluormenge ist.
  19. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 18, bei dem die Wasserstoffmenge größer als ungefähr das Fünffache der Fluormenge ist.
  20. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 19, bei dem die Wasserstoffmenge größer als ungefähr das Zehnfache der Fluormenge ist.
  21. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem das gasförmige Ätzmittel eine wasserstoffhaltige Substanz, die Wasserstoff (Hz), Difluoromethan (CH2F2), Methylfluorid (CH3F), Methan (CH4) und/oder Ammoniak (NH3) enthält, umfasst.
  22. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem das gasförmige Ätzmittel eine Mischung aus Wasserstoff (H2) und Stickstoff (N2) enthält.
  23. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem der zweite Ätzprozess ein Erzeugen einer elektrischen Entladung in dem gasförmigen Ätzmittel umfasst.
  24. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 23, bei dem das Erzeugen der elektrischen Entladung ein Anlegen einer Wechselspannung mit Radiofrequenz umfasst, wobei ein Verhältnis zwischen einer Leistung der Wechselspannung mit Radiofrequenz und einer Fläche einer Oberfläche des Substrats einen Wert in einem Bereich von ungefähr 0,16 W/cm2 bis ungefähr 0,95 W/cm2 hat.
  25. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 23, zusätzlich mit Anlegen einer Vorspannung, die dafür geeignet ist, Ionen auf das Substrat zu zu beschleunigen.
  26. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 25, bei dem die Vorspannung einen Wert in einem Bereich von ungefähr –50 V bis ungefähr 300 V hat.
  27. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem der zweite Ätzprozess bei einer Temperatur des Substrats in einem Bereich von ungefähr –20°C bis ungefähr 100°C durchgeführt wird.
  28. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 27, bei dem der zweite Ätzprozess bei einer Temperatur des Substrats in einem Bereich von ungefähr 0°C bis ungefähr 40°C durchgeführt wird.
  29. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, zusätzlich mit Ausbilden mindestens eines Kontakthöckers über dem mindestens einen Kontaktfleck.
  30. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, zusätzlich mit Befestigen mindestens eines Drahts an dem mindestens einen Kontaktfleck.
DE102004063036A 2004-12-28 2004-12-28 Verfahren zum Ausbilden von Kontaktflecken Withdrawn DE102004063036A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004063036A DE102004063036A1 (de) 2004-12-28 2004-12-28 Verfahren zum Ausbilden von Kontaktflecken
US11/196,024 US7166530B2 (en) 2004-12-28 2005-08-03 Method of forming contact pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004063036A DE102004063036A1 (de) 2004-12-28 2004-12-28 Verfahren zum Ausbilden von Kontaktflecken

Publications (1)

Publication Number Publication Date
DE102004063036A1 true DE102004063036A1 (de) 2006-07-06

Family

ID=36590579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063036A Withdrawn DE102004063036A1 (de) 2004-12-28 2004-12-28 Verfahren zum Ausbilden von Kontaktflecken

Country Status (2)

Country Link
US (1) US7166530B2 (de)
DE (1) DE102004063036A1 (de)

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP4972350B2 (ja) * 2006-06-30 2012-07-11 株式会社日立製作所 半導体装置の製造方法
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US20100240220A1 (en) * 2009-03-20 2010-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Process for stripping photoresist and removing dielectric liner
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
CN111681955B (zh) * 2018-12-20 2024-01-05 夏泰鑫半导体(青岛)有限公司 半导体器件的制备方法
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730322A1 (de) * 1996-07-15 1998-01-29 Lg Electronics Inc Verfahren zum selektiven Abätzen eines Halbleiterbauteils mit einem organischen Material
JPH10154720A (ja) * 1996-11-21 1998-06-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004179486A (ja) * 2002-11-28 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271115B1 (en) * 2000-06-26 2001-08-07 Chartered Semiconductor Manufacturing Ltd. Post metal etch photoresist strip method
US7207096B2 (en) * 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730322A1 (de) * 1996-07-15 1998-01-29 Lg Electronics Inc Verfahren zum selektiven Abätzen eines Halbleiterbauteils mit einem organischen Material
JPH10154720A (ja) * 1996-11-21 1998-06-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004179486A (ja) * 2002-11-28 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US7166530B2 (en) 2007-01-23
US20060141758A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
DE102004063036A1 (de) Verfahren zum Ausbilden von Kontaktflecken
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE10320472A1 (de) Plasmabehandlung zur Reinigung von Kupfer oder Nickel
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE4214091C2 (de)
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE10340848A1 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE102013100079B4 (de) Verfahren zum Prozessieren eines Kontaktpads
EP1069604A2 (de) Verfahren zum Ätzen von Schichten auf einem Halbleitersubstrat
DE19943175B4 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens
DE102006056620A1 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102018200665B4 (de) Verfahren zum Reinigen einer Halbleitervorrichtung
DE10084994B4 (de) Verfahren zur Bildung einer leitenden Silicidschicht auf einem Silicium enthaltenden Substrat und Verfahren zur Bildung eines leitenden Silicidkontaktes
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE102007053600A1 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
DE10150822B4 (de) Verfahren zum Entfernen oxidierter Bereiche auf einer Grenzfläche einer Metalloberfläche
DE102007020269A1 (de) Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung
DE102006062015A1 (de) Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701