DE19943175B4 - Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens - Google Patents

Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens Download PDF

Info

Publication number
DE19943175B4
DE19943175B4 DE19943175A DE19943175A DE19943175B4 DE 19943175 B4 DE19943175 B4 DE 19943175B4 DE 19943175 A DE19943175 A DE 19943175A DE 19943175 A DE19943175 A DE 19943175A DE 19943175 B4 DE19943175 B4 DE 19943175B4
Authority
DE
Germany
Prior art keywords
layer
thin film
residue
barrier metal
film resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19943175A
Other languages
English (en)
Other versions
DE19943175A1 (de
Inventor
Satoshi Aichi-pref. Shiraki
Makoto Aichi-pref. Ohkawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19943175A1 publication Critical patent/DE19943175A1/de
Application granted granted Critical
Publication of DE19943175B4 publication Critical patent/DE19943175B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

Ätzverfahren mit den Schritten: Strukturieren eines Elektrodenmaterials, welches Wolfram enthält, derart, dass ein Rückstand (38a) als Wolfram-Dünnschicht erzeugt wird, die eine tiefer gelegene Schicht bedeckt; Oxidieren des Rückstands (38a) durch Sauerstoffplasmabehandlung; und Entfernen des oxidierten Rückstands (38a) durch eine Lösung, welche organisches Amin enthält, oder durch eine alkalische Lösung, welche Wasserstoffperoxid/NH4OH enthält.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Ätzverfahren, insbesondere zur Bildung einer Verdrahtungsstruktur, eines Barriere- bzw. Grenzschichtmetalls (barrier metal) oder dergleichen aus Wolfram oder einer Legierung davon.
  • Beispielsweise nimmt ein aus CrSi oder dergleichen gebildeter Dünnschichtwiderstand eine Struktur einer Sandwichbauart als Elektrodenstruktur an, bei welcher ein Grenzschichtmetall zwischen einer Al-Dünnschicht und einem Dünnschichtwiderstand schichtweise angeordnet ist, um eine wechselseitige Diffusion dazwischen zu verhindern. Dementsprechend soll eine Verschlechterung der Charakteristik infolge der wechselseitigen Diffusion verhindert werden.
  • Wenn ein derartiges Grenzschichtmetall durch Trockenätzen gebildet wird, wodurch ein hinreichend selektives Verhältnis zwischen dem Grenzschichtmetall und dem Dünnschichtwiderstand nicht erzielt werden kann, wird der durch Überätzen bloßgelegte Dünnschichtwiderstand leicht geätzt. Da im Allgemeinen der Dünnschichtwiderstand eine geringe Dicke von etwa 10 nm besitzt, ändert das Ätzendes Dünnschichtwiderstands stark die Charakteristik wie einen Widerstandswert davon. Daher muss das Grenzschichtmetall durch Nassätzen gebildet werden, wodurch ein hinreichendes selektives Ätzverhältnis erzielt werden kann.
  • Das Nassätzen des Grenzschichtmetalls kann jedoch Überschüsse bzw. Rückstände erzeugen, welche die Strukturierung des Dünnschichtwiderstands unterbrechen können und einen Kurzschluss in der Verdrahtungsstruktur hervorrufen können.
  • Diese Schwierigkeiten werden insbesondere unter Bezugnahme auf 17A bis 17C und 18A bis 18E erklärt, welche Strukturierungsprozesse der Sandwichstruktur darstellen, die sich aus der Al-Dünnschicht, dem Grenzschichtmetall und dem Dünnschichtwiderstand zusammensetzt. Der in 17A bis 17C dargestellte Strukturierungsprozess unterscheidet sich von demjenigen, der in 18A bis 18E dargestellt ist. 17A bis 17C stellen einen Fall dar, bei welchem der Dünnschichtwiderstand strukturiert wird, nachdem das Grenzschichtmetall strukturiert worden ist, während 18A bis 18E einen Fall darstellen, bei welchem der Dünnschichtwiderstand strukturiert wird, bevor das Grenzschichtmetall strukturiert worden ist.
  • Wenn der in 17A bis 17C dargestellte Prozess angenommen wird, werden zuerst wie in 17A dargestellt eine CrSi-Schicht 102 zur Bildung des Dünnschichtwiderstands und eine TiW-Schicht 103 zur Bildung des Grenzschichtmetalls auf einer Isolierschicht 101 in Folge aufgetragen. Danach wird wie in 17B dargestellt die TiW-Schicht 103 unter Verwendung eines Resists 104 als Maske zur Bildung des Grenzschichtmetalls strukturiert. Zu dieser Zeit verbleibt ein Rückstand 13A aus TiW auf der CrSi-Schicht 102 zurück. Wenn wie in 17C dargestellt der Dünnschichtwiderstand beispielsweise durch chemisches Trockenätzen strukturiert wird, um eine definierte Form aufzuweisen, wirkt sich der Rückstand 103a ungünstig auf die Strukturierung aus.
  • Wenn in der Zwischenzeit der in 18A bis 18E dargestellte Prozess angenommen wird, wird zuerst wie in 18A dargestellt erstes Al 202 auf einer Isolierschicht 201 gebildet, und es wird ein Dünnschichtwiderstand 204 benachbart zu dem ersten Al 202 über einer Isolierschicht 203 gebildet. Danach werden wie in 18B dargestellt eine TiW-Schicht 205 zur Bildung des Grenzschichtmetalls und eine Al-Dünnschicht 206 in Folge aufgetragen. Wie in 18C dargestellt wird die Al-Dünnschicht 206 unter Verwendung eines Resists 207 als Maske struktuiert. Des weiteren wird die TiW-Schicht 205 wie in 18D dargestellt zur Bildung des Grenzschichtmetalls strukturiert. Zu der Zeit bleibt ein Rückstand 205a aus TiW auf dem Dünnschichtwiderstand 204 und auf der Isolierschicht 203 zurück. Wenn daher wie in 18E dargestellt eine Verdrahtungsstruktur 209 über einer Isolierschicht 208 gebildet wird, kann die Verdrahtungsstruktur 209 durch den Rückstand 205a kurzgeschlossen werden.
  • Es ist nicht leicht die Rückstände 203a, 205a durch Verlängern der Ätzzeit und/oder durch Ändern der Ätzbedingungen wie der Temperatur der Ätzlösung zu entfernen. Wenn beispielsweise die Ätzzeit verlängert wird, wird das Resist als die Strukturierungsmaske abgetrennt, wodurch sich die Strukturierungsgenauigkeit verschlechtert.
  • Ausgangspunkt für das Verfahren der vorliegenden Erfindung können sein: DE 195 20 768 A1 , JP 08-250462 A , DE 197 48 847 A1 , US 4 443 295 A , US 5 334 332 A , US 5 382 916 A oder JP 60-163466 AA .
  • Aufgabe der vorliegenden Erfindung ist es die oben beschriebenen Schwierigkeiten zu bewältigen. Insbesondere ist es Aufgabe der vorliegenden Erfindung ein spezifisches Teil einer Dünnschicht, welche Wolfram enthält, vollständig zu entfernen, ohne dass ein Rückstand davon zurückbleibt. Des weiteren ist es Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleiteranordnung bereitzustellen, bei welchem ein Dünnschichtwiderstand stabil gebildet wird und eine Verdrahtungsstruktur nicht kurzgeschlossen wird, wobei durch einen Rückstand hervorgerufene Effekte eliminiert werden, der gebildet wird, wenn ein Elektrodenmaterial strukturiert wird.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale der Ansprüche 1, 3 oder 5.
  • Entsprechend einem ersten Gesichtspunkt der vorliegenden Erfindung wird ein bestimmtes Gebiet einer Dünnschicht, welche Wolfram enthält, durch eine alkalische Lösung entfernt, nachdem das bestimmte Gebiet oxidiert worden ist. Als Ergebnis kann das bestimmte Gebiet vollständig entfernt werden.
  • Entsprechend einem zweiten Gesichtspunkt der vorliegenden Erfindung wird, nachdem ein Elektrodenmaterial, welches Wolfram enthält, zur Bildung eines Rückstands strukturiert, der Rückstand oxidiert und danach entfernt.
  • Entsprechend einem dritten Gesichtspunkt der vorliegenden Erfindung wird bei einem Verfahren zur Bildung einer Halbleiteranordnung ein Rückstand, welcher erzeugt wird, wenn eine Schicht eines Grenzschichtmetalls zur Bildung einer Grenzschicht strukturiert wird, nach der Oxidierung davon entfernt. Dementsprechend kann der Rückstand vollständig entfernt werden. Eine Dünnschichtwiderstandsschicht, welche unter der Schicht eines Grenzschichtmetalls liegt, kann zur Bildung eines Dünnschichtwiderstands strukturiert werden, bevor die Schicht eines Grenzschichtmetalls strukturiert wird. Andernfalls kann die Dünnschichtwiderstandsschicht strukturiert werden, nachdem der Rückstand entfernt worden ist. In diesem Fall kann die Strukturierung der Schicht eines Grenzschichtmetalls ohne ungünstige Einwirkung durch den Rückstand stabil gebildet werden.
  • Vorzugsweise wird die Schicht eines Grenzschichtmetalls durch Nassätzen zur Bildung des Rückstands strukturiert. Die Schicht eines Grenzschichtmetalls kann durch ein Resist strukturiert werden, welches auf der Schicht eines Grenzschichtmetalls vorgesehen wird und als Maske dient. In diesem Fall können das Resist und der Rückstand zur selben Zeit entfernt werden, wodurch sich eine Vereinfachung des Herstellungsverfahrens ergibt. Das Resist kann getrennt von dem Rückstand entfernt werden.
  • Eine Isolierschicht kann zur Bedeckung des Grenzschichtmetalls und des Dünnschichtwiderstands gebildet werden, nachdem der Rückstand entfernt worden ist, und es kann eine Verdrahtungsstruktur auf der Isolierschicht zum Kommunizieren mit dem Grenzschichtmetall durch ein Kontaktloch in der Isolierschicht gebildet werden. Da der Rückstand nicht zurückgeblieben ist, wird in diesem Fall die Verdrahtungsstruktur nicht durch den Rückstand kurzgeschlossen.
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1 zeigt eine Querschnittsansicht, welche eine integrierte Schaltung darstellt, die ein MOSFET-Teil und ein CrSi-Widerstandsteil enthält, welche durch ein Verfahren einer bevorzugten Ausführungsform der vorliegenden Erfindung hergestellt worden sind;
  • 2 bis 12 zeigen Querschnittsansichten, welche einen Prozess zur Herstellung der integrierten Schaltung einer ersten bevorzugten Ausführungsform stufenweise darstellen;
  • 13 bis 16 zeigen Querschnittsansichten, welche einen Prozess zur Herstellung der integrierten Schaltung einer zweiten bevorzugten Ausführungsform stufenweise darstellen;
  • 17A bis 17C zeigen Querschnittsansichten zur Erklärung eines Zustands, bei welchem ein Grenzschichtmetall entsprechend dem Stand der Technik strukturiert worden ist; und
  • 18A bis 18E zeigen Querschnittsansichten zur Erklärung eines Zustands, bei welchem das Grenzschichtmetall entsprechend dem Stand der Technik strukturiert worden ist.
  • Entsprechend 1 besitzt eine integrierte Schaltung eines MOSFET's, der durch ein Verfahren einer bevorzugten Ausführungsform gebildet wird, eine SOI-Struktur (Silicon On Insulator), bei welcher eine n-Typ Schicht 21c mit einer hohen Störstellenkonzentration und eine n-Typ Schicht 21d mit einer niedrigen Störstellenkonzentration auf einem p-Typ Substrat 21a mit einer hohen Störstellenkonzentration über einer Siliziumoxidschicht 21b vorgesehen sind. Ein Graben ist in dem Siliziumsubstrat 21 gebildet und mit einer Siliziumoxidschicht 22a und einer Polysiliziumschicht 22b gefüllt. Dementsprechend sind ein Elementebildungsgebiet (MOSFET-Bildungsgebiet) 23 und ein Dünnschichtwiderstandsbildungsgebiet 24 voneinander isoliert. In dem Elementebildungsgebiet 23 ist eine p-Typ Muldenschicht 23a durch Implantieren von p-Typ Verunreinigungen in die n-Typ Schicht 21d gebildet, und es sind ein n-Typ Sourcegebiet 25a und ein n-Typ Draingebiet 25b in einem Oberflächengebiet der p-Typ Muldenschicht 23a vorgesehen.
  • Eine Gateoxidschicht 26 ist auf der Oberfläche der p-Typ Muldenschicht 23a zwischen dem Sourcegebiet 25a und dem Draingebiet 25b gebildet. Eine LOCOS-Schicht 27 ist auf der Oberfläche des Siliziumsubstrats 21 gebildet, um das Dünnschichtwiderstandsbildungsgebiet 24 von dem Elementebildungsgebiet 23 zu isolieren. Eine Gateelektrode 28 ist auf der Gateoxidschicht 26 gebildet, und die Gateelektrode 28 ist mit einer BPSG-Isolierschicht 29 bedeckt. Das Sourcegebiet 25a und das Draingebiet 25b sind elektrisch mit einer TiN-Schicht 30 und einer AlSiCu-Schicht 31 als erster Al-Schicht (Sourceelektrode und Drainelektrode) über Kontaktlöcher verbunden. Verdrahtungsstrukturen 32a, 32b, welche auf der BPSG-Schicht 29 innerhalb des Dünnschichtwiderstandsbildungsgebiets 24 vorgesehen sind, werden gleichzeitig gebildet, wenn die AlSiCu-Schicht 31 gebildet wird.
  • Die Gateelektrode 28 und die Sourceelektrode (Drainelektrode) 31 sind mit einer P-SiN-Schicht 33, einer TEOS-Schicht 34, einem SOG (Spin an Glass) 35 und einer TEOS-Schicht 36 bedeckt. Danach wird ein Dünnschichtwiderstand 37 an einer bestimmten Position auf der Siliziumoxidschicht 36 angeordnet. Der Dünnschichtwiderstand 37 setzt sich aus einer CrSi-Schicht mit einer Dicke von etwa 15 nm zusammen. Die LOCOS-Schicht 27 besitzt ein ungleichmäßig geformtes Teil 27a, das unter dem Dünnschichtwiderstand 37 liegt, zur Zerstreuung eines Laserstrahls, wenn Lasertrimmen zur Einstellung eines Widerstandswerts des Dünnschichtwiderstands 37 durchgeführt wird. Das unregelmäßig geformte Teil 27a verhindert eine Interferenz des Laserstrahls und dergleichen, so dass der Dünnschichtwiderstand 37 wie gewünscht geschmolzen und geschnitten werden kann.
  • Ein Barriere- bzw. Grenzschichtmetall 38 ist auf beiden Enden des Dünnschichtwiderstands 37 angeordnet, und eine Al-Dünnschicht 39 als Dünnschichtwiderstandselektroden ist auf dem Grenzschichtmetall 38 angeordnet. Des weiteren ist eine Siliziumoxidschicht 40 als Zwischenisolierschicht zur Bedeckung der gesamten Oberfläche des Siliziumsubstrats 21 einschließlich des Dünnschichtwiderstands 37 gebildet. Eine Al-Dünnschicht 41 ist als zweite Al-Schicht zur Bildung einer Verdrahtungsstruktur gebildet, welche Kontaktlöcher 40a füllt, die in der Siliziumoxidschicht 40 gebildet sind. Die obere Oberfläche des Siliziumsubtrats 21 einschließlich der Al-Dünnschicht 41 ist vollständig mit einer Schutzschicht 42 bedeckt, die sich aus einer P-SiN-Schicht zusammensetzt.
  • Als nächstes wird das Verfahren zur Herstellung der integrierten Schaltung des MOSFET's unter Bezugnahme auf 2 bis 12 erklärt. Zuerst wird das Siliziumsubstrat 21 aufbereitet bzw. bereitgestellt, bei welchem die n-Typ 21c mit hoher Störstellenkonzentration und die n-Typ Schicht 21d mit niedriger Störstellenkonzentration auf dem p-Typ Substrat 21a mit hoher Störstellenkonzentration über der Siliziumoxidschicht 21b angeordnet wird. Danach wird der Graben derart gebildet, dass er die Siliziumoxidschicht 21b an der Schnittstelle zwischen den Elementen erreicht. Die Siliziumoxidschicht 22a wird auf der Seitenwand des Grabens angeordnet, und die durch die Siliziumoxidschicht 22a definierte Lücke wird mit der Polysiliziumschicht 22b gefüllt, wodurch die Elementeisolierung erzielt wird.
  • Als nächstes wird eine selektive Ionenimplantierung derart durchgeführt, dass die p-Typ Muldenschicht 23a in dem Oberflächengebiet der n-Typ Schicht 21d in dem MOSFET-Bildungsgebiet 23 gebildet wird. Danach wird die LOCOS-Oxidschicht auf dem Graben durch LOCOS-Oxidation gebildet, um das unregelmäßig geformte Teil 27a in dem Dünnschichtwiderstandsbildungsgebiet 24 zur Verbesserung der Durchführbarkeit des Lasertrimmens für den Dünnschichtwiderstand 37 (vgl. 1) zu erhalten.
  • Nachdem die Gateoxidschicht 26 auf der p-Typ Muldenschicht 23a gebildet worden ist, wird Polysilizium darauf aufgetragen. Die Gateelektrode 28 wird durch Strukturierung des Polysiliziums gebildet. Danach wird eine Ionenimplantierung unter Verwendung der Gateelektrode 28 als Maske durchgeführt, danach wird eine Wärmebehandlung durchgeführt. Darauffolgend werden das Sourcegebiet 25a und das Draingebiet 25b gebildet. Danach wird die BPSG-Schicht 29 auf der gesamten Oberfläche des Siliziumsubstrats 21 als Zwischenisolierschicht durch ein CVD-Verfahren oder dergleichen gebildet. Danach wird eine Aufschmelzbehandlung durchgeführt.
  • In einem in 3 dargestellten Schritt wird nach der Bildung eines Kontaktlochs 29a in der BPSG-Schicht 29 eine Aufschmelzbehandlung bei einer Temperatur in einem Bereich von etwa 900°C bis 950°C durchgeführt, um einen Randteil des Kontaktlochs 29a glatt zu machen. In einem in 4 dargestellten Schritt wird die TiN-Schicht 30 als Grenzschichtmetall mit einer Dicke von etwa 100 nm gebildet. Nachdem die AlSiCu-Schicht mit einer Dicke von etwa 0,45 μm durch Zerstäubung aufgetragen worden ist, wird danach die erste Al-Schicht 31 durch ECR-Trockenätzen (Electron cyclotron resonance) strukturiert.
  • In einem in 5 dargestellten Schritt wird, nachdem die P-SiN-Schicht 33 mit einer Dicke von etwa 0,1 μm aufgetragen worden ist, die TEOS-Schicht 34 mit einer Dicke von etwa 0,2 μm gebildet. Nach einer SOG-Beschichtung werden unregelmäßige Teile auf der Oberfläche des Siliziumsubstrats 21 mit dem SOG 35 durch Wärme- und Rückätzbehandlungen gefüllt, so dass die Oberfläche des Siliziumsubstrats 21 geebnet wird. Des weiteren wird die TEOS-Schicht 36 mit einer Dicke von etwa 0,3 μm durch das CVD-Verfahren aufgetragen.
  • Danach wird in einem in 6 dargestellten Schritt die CrSi-Schicht durch Zerstäubung mit einer Dicke von etwa 15 nm aufgetragen und strukturiert, um den Dünnschichtwiderstand 37 zu bilden. Des weiteren wird das Grenzschichtmetall 38, welches sich aus einer TiW-Schicht zusammensetzt, auf der gesamten Oberfläche des Siliziumsubstrats 21 einschließlich des Dünnschichtwiderstands 37 mit einer Dicke von etwa 100 nm (1000 Angström) aufgetragen. Danach wird in einem in 7 dargestellten Schritt die Al-Dünnschicht 39 zur Bildung der Elektroden des Dünnschichtwiderstands 37 mit einer Dicke von etwa 200 nm (2000 Angström) aufgetragen. Danach wird ein Fotoresist 45 gebildet und derart strukturiert, dass es an beiden Enden des Dünnschichtwiderstands 37 zur Durchführung eines Fotolithographieschritts zurückbleibt.
  • In einem in 8 dargestellten Schritt wird die Al-Dünnschicht 39 durch Nassätzen unter Verwendung des Fotoresists 45 als Maske strukturiert. Darauffolgend wird in einem in 9 dargestellten Schritt das Grenzschichtmetall 38 durch Nassätzen unter Verwendung des Fotoresists 45 als Maske wiederum strukturiert. Bei diesem Nassätzen wird eine auf H2O2/NH4OH basierende Lösung als Ätzlösung verwendet. Daher kann eine hohe Ätzrate realisiert werden, um zu verhindern, dass das Fotoresist 45 floated bzw. schwimmt, im Vergleich mit dem Fall, bei welchem die Ätzlösung lediglich H2O2 enthält.
  • Zu dieser Zeit wird das TiW, welches das Grenzschichtmetall 38 bildet, als komplexe Ionen durch die folgenden Reaktionen (1) und (2) gelöst. Ti + 6NH4 + + 4e– → [Ti(NH3)6]2+ + 3H2 (1) W + 8OH– – [WO4]2– + 4H2O + 6e– (2)
  • Es wird berücksichtigt, dass die Reaktion (1) von Ti aktiver als die Reaktion (2) von W ist. Dementsprechend wird angenommen, dass eine W-Schicht (einer Dicke von etwa 1 nm (10 Angström)), welche Ti nicht enthält, als Rückstand 38a auf dem Dünnschichtwiderstand 37 und auf der TEOS-Schicht 36 als Ergebnis des Ätzens zurückbleibt. Danach wird der Rückstand 38a durch eine Sauerstoffplasmabehandlung hinreichend oxidiert, wodurch das Oxid gebildet wird. Das Fotoresist 45 wird während der Oxidation des Rückstands 38a durch die Sauerstoffplasmabehandlung nicht gebrannt bzw. verbrannt.
  • Danach wird in einem in 10 dargestellten Schritt der oxidierte Rückstand 38a zusammen mit dem Fotoresist 45 durch eine Resistentfernungslösung entfernt, welche ein organisches Amin oder dergleichen enthält. Insbesondere wird der oxidierte Rückstand 38a in der Resistentfernungslösung aufgelöst, um mit dem Fotoresist 45 vollständig entfernt zu werden. Das heißt der oxidierte Wolframrückstand 38a besitzt eine Affinität zu einer OH-Gruppe und wird leicht in einer alkalischen Lösung durch die folgende Reaktion (3) gelöst: WO3 + 2OH– → [WO4]2– + H2O (3)
  • Als nächstes wird in einem in 11 dargestellten Schritt die Oberfläche des Siliziumsubstrats 21 vollständig mit der Siliziumoxidschicht (SiO2-Schicht) 40 bedeckt. In einem in 12 dargestellten Schritt wird, nachdem die Kontaktlöcher 40a in der Siliziumoxidschicht 40 gebildet worden sind, die AlSi-Schicht 41 als die zweite Al-Schicht gebildet, welche die Kontaktlöcher 40a füllt, und wird in eine Verdrahtungsstruktur strukturiert. Da zu dieser Zeit der Rückstand 38a, der gebildet wird, wenn das Grenzschichtmetall 38 geätzt wird, vollständig entfernt worden ist, wird die AlSi-Schicht 41 durch den Rückstand 38a nicht kurzgeschlossen.
  • Des weiteren wird die obere Oberfläche des Siliziumsubstrats 21 einschließlich der AlSi-Schicht 41 vollständig mit der Schutzschicht 42 bedeckt, welche sich aus einer P-SiN-Schicht zusammensetzt, und es wird eine Ausheiz- bzw. Ausheilbehandlung durchgeführt. Dementsprechend ist die integrierte Schaltung des in 1 dargestellten MOSFET's fertiggestellt. Somit wird bei der vorliegenden Ausführungsform der Rückstand 38a, welcher durch Ätzen des Grenzschichtmetalls (TiW) 38 gebildet wird, das Wolfram enthält, oxidiert, um Wolframoxid zu bilden, und durch die alkalische Lösung entfernt. Daher wird der Rückstand 38a, dessen Entfernung lediglich durch Nassätzen schwierig ist, bei der vorliegenden Erfindung vollständig entfernt, wodurch ein Kurzschluss der Verdrahtungsstruktur verhindert wird.
  • Zweite Ausführungsform
  • Eine zweite bevorzugte Ausführungsform unterscheidet sich von der ersten Ausführungsform bezüglich eines Verfahrens der Strukturierung des Grenzschichtmetalls 38. Ein Prozess der Herstellung der integrierten Schaltung des MOSFET's bei der zweiten Ausführungsform wird unter Bezugnahme auf 13 bis 16 beschrieben, welche lediglich Schritte darstellen, die sich von denen der ersten Ausführungsform unterscheiden. Schritte, die ähnlich zu denen bei der ersten Ausführungsform sind, werden unter Bezugnahme auf die Figuren der ersten Ausführungsform beschrieben.
  • Zuerst werden die in 2 bis 5 dargestellten Schritte im wesentlichen auf dieselbe Weise wie bei der ersten Ausführungsform durchgeführt, und danach werden die in 13 bis 16 dargestellten Schritte durchgeführt. Insbesondere wird in einem in 13 dargestellten Schritt, nachdem die CrSi-Schicht 37 durch Zerstäubung auf eine Dicke von etwa 15 nm aufgetragen worden ist, das Grenzschichtmetall 38 aus TiW auf dem Dünnschichtwiderstand 37 mit einer Dicke von etwa 100 nm (1000 Angström) gebildet. Danach wird ein Fotoresist 51 aufgetragen und strukturiert, um an gewünschten Gebieten zurückzubleiben. Danach wird das Grenzschichtmetall 38 strukturiert. Dementsprechend bleibt der Rückstand 38a aus TiW auf dem Dünnschichtwiderstand 37 zurück. Als nächstes wird der Rückstand 38a durch eine Oxidationsplasmabehandlung oxidiert.
  • In einem in 14 dargestellten Schritt wird der oxidierte Rückstand 38a zusammen mit dem Fotoresist 51 unter Verwendung der Resistentfernungslösung einschließlich des organischen Amins oder dergleichen entfernt. Der oxidierte Rückstand 38a wird in der Resistentfernungslösung aufgelöst und zusammen mit dem Fotoresist 51 vollständig entfernt. Danach wird der Dünnschichtwiderstand 37 durch chemisches Trockenätzen unter Verwendung von CF4 und Sauerstoff chemisch trockengeätzt. Da zu dieser Zeit der durch die Strukturierung des Grenzschichtmetalls 38 gebildete Rückstand 38a vollständig entfernt ist, wird die Strukturierung des Dünnschichtwiderstands 37 stabil durchgeführt.
  • Darauffolgend wird in einem in 15 dargestellten Schritt die Al-Dünnschicht 39 als die Dünnschichtwiderstandselektroden mit einer Dicke von etwa 200 nm (2000 Angström) aufgetragen. Danach wird ein Fotoresist 55 gebildet und strukturiert, um an beiden Enden des Dünnschichtwiderstands 37 vorhanden zu sein. Danach wird ein Trockenätzen zur Strukturierung der Al-Dünnschicht 39 unter Verwendung des Fotoresists 55 als Maske durchgeführt. Als nächstes wird in einem in 16 dargestellten Schritt ein Trockenätzen zur Strukturierung des Grenzschichtmetalls 38 unter Verwendung des Fotoresists 55 als Maske wiederum und einer Ätzlösung auf der Grundlage von H2O2/NH4OH durchgeführt. Dieses Ätzen erzeugt ebenfalls einen Rückstand aus TiW auf dem Dünnschichtwiderstand 37. Daher wird der Rückstand durch die Oxidationsplasmabehandlung und die Behandlung unter Verwendung der alkalischen Lösung im wesentlichen auf dieselbe Weise wie oben beschrieben entfernt.
  • Danach wird der in 11 und 12 dargestellte Schritt durchgeführt, wodurch die integrierte Schaltung des MOSFET's fertiggestellt wird. Somit kann bei der zweiten Ausführungsform die Strukturierung des Dünnschichtwiderstands 37 durch vollständiges Entfernen des Rückstands 38a stabil gebildet werden, der während der Strukturierung des Grenzschichtmetalls 38 erzeugt wird.
  • Bei der oben beschriebenen ersten und zweiten Ausführungsform wird der Rückstand 38a zusammen mit dem Fotoresist 45, 51 oder 55 entfernt. Dies liegt daran, dass der oxidierte Rückstand 38a in der organischen Aminlösung aufgelöst wird, welche zur Entfernung des Fotoresists 45, 51 und 55 verwendet wird. Dementsprechend wird der Herstellungsprozess vereinfacht. Jedoch braucht der Rückstand 38a nicht stets zusammen mit den Fotoresisten 45, 51 und 55 entfernt werden, sonderen kann durch eine andere alkalische Lösung entfernt werden. Beispielsweise kann wiederum eine Lösung auf der Grundlage von H2O2/NH4OH verwendet werden, um den oxidierten Rückstand 38a zu entfernen. Das Verfahren des Oxidierens des Rückstands 38a ist auf die O2-Plasmabehandlung beschränkt.
  • Bei der oben beschriebenen ersten und zweiten Ausführungsform wird die vorliegende Erfindung für die Strukturierung von Titan-Wolfram verwendet, welches das Grenzschichtmetall 38 als Elektrodenteile des Dünnschichtwiderstands 37 bildet; jedoch kann die vorliegende Erfindung auf andere Materialien wie die Titan-Wolfram-Legierung angewandt werden. Beispielsweise ist die vorliegende Erfindung auf Materalien anwendbar, welche Wolfram enthalten wie eine Wolframschicht, eine Wolframsilicidschicht, eine Molybdän-Wolframschicht und eine Tantal-Wolframschicht.
  • Wolfram und seine Legierungen werden für Verdrahtungsstrukturen und dergleichen verschiedener Halbleiteranordnungen weiträumig verwendet. Es versteht sich, dass die vorliegende Erfindung angewandt wird, wenn diese Teile geätzt werden. Beispielsweise wird Wolfram oder Wolframsilicid unabhängig oder im Zusammenwirken mit Polysilizium zur Bildung einer Schichtstruktur (einer Polycidstruktur (poly-cid structure) oder einer Polymetallstruktur) als Gateelektrode eines MOSFET-Elements oder eines TFT-Elements verwendet. Kürzlich wurde Wolfram weiträumig als vergrabenes Metall verwendet, welches in winzigen Kontaktlöchern im Submikrometerbreich vergraben wird. Wolfram kann auf der gesamten Oberfläche eines Substrats zur Verwendung als Verdrahtungsstruktur nach dem Füllen der Kontaktlöcher aufgetragen werden. Titan-Wolfram, welches bei den oben beschriebenen Ausführungsformen verwendet wird, kann als Grenzschichtmetall für Elektrodenteile von Halbleiteranordnungen zusätzlich zu dem Dünnschichtwiderstand verwendet werden und kann als Verdrahtungsstruktur mit einer Schichtstruktur, welche mit Aluminum, Gold oder dergleichen aufgeschichtet wird, verwendet werden.
  • Bei der oben beschriebenen ersten und zweiten Ausführungsform wird Nassätzen auf Titan-Wolfram als Grenzschichtmetall 38 unter Berücksichtigung der Wirkungen auf den darunter liegenden Dünnschichtwiderstand 37 durchgeführt. Bei einer Struktur jedoch, bei welcher derartige Beschränkungen nicht vorhanden sind, wird im allgemeinen ein Trockenätzen auf Wolfram oder einer Wolframlegierung durchgeführt. Beispielsweise wird Wolfram durch ein Gas wie SF6/N2 oder CF4/O2 geätzt, Wolframsilicid wird durch ein Gas wie SF6/Cl2 oder SF6/HBr geätzt, und Titan-Wolfram wird durch ein Gas wie CF4/O2 oder SF6/Ar geätzt.
  • Wenn beispielsweise Titan-Wolfram trockengeätzt wird, ist jedoch Titan dafür verantwortlich an einer Ätzkammer und einer innenseitigen Wand eines Auslassrohrs einer Trockenätzvorrichtung anzuhaften, wodurch unerwünschte Teilchen erzeugt werden. Daher wird es erwünscht bei der Barbeitung eher ein Nassätzen als ein Trockenätzen durchzuführen. In einem derartigen Fall wird die Strukturierung unter Verwendung einer Ätzlösung wie einem wässrigen Wasserstoffperoxid oder einer Lösung, welche Wasserstoffperoxid, Ammoniak und Wasser enthält, durchgeführt, um ein selektives Ätzen bezüglich von darunter liegendem Silizium, einer Siliziumoxidschicht, einer Siliziumnitridschicht, Glas oder dergleichen bereitzustellen. In diesem Fall wird außerdem ein pulverförmiger oder schichtförmiger Ätzrückstand gebildet. Der Rückstand kann ein Leck zwischen Elektroden und Verdrahtungsstrukturen und eine Verschlechterung der Verarbeitungsgenauigkeit eines Gates mit einer Polycid/Polymetallstruktur und Polysilizium hervorrufen, welches unter der Verdrahtungsstruktur liegt.
  • Daher kann die Rückstandsentfernungstechnik der vorliegenden Erfindung auf diese Anordnungsstrukturen angewandt werden. D. h., die durch den Rückstand hervorgerufenen Schwierigkeiten können durch Oxidieren des Wolframrückstands und Umformung in Wolframoxid und durch Auflösen des Oxids in einer alkalischen Lösung zur Entfernung effektiv verhindert werden.
  • Ebenfalls kann die vorliegende Erfindung nicht nur auf die Rückstandsentfernungstechnik sondern auf eine Strukturierungstechnik zur Strukturierung einer Verdrahtungsstruktur angewandt werden, welche Wolfram enthält. Beispielsweise wird nachdem eine Wolframdünnschicht als Elektrodenmaterial aufgetragen worden ist, ein unnötiger Teil der Wolframdünnschicht zur Bildung der Verdrahtungsstruktur selektiv oxidiert und durch eine alkalische Lösung entfernt.
  • Vorstehend wurde ein Ätzverfahren und ein Verfahren zur Herstellung einer Halbleiteranordnung unter Anwendung des Ätzverfahrens offenbart. Bei dem Verfahren zur Herstellung einer Halbleiteranordnung wird ein Barriere- bzw. Grenzschichtmetall (38), welches auf einer metallischen Dünnschicht zur Bildung eines Dünnschichtwiderstands (37) angeordnet wird, durch Nassätzen strukturiert. Das Nassätzen erzeugt einen Rückstand (38a) auf dem Grenzschichtmetall (38). Der Rückstand (38a) wird nach der Oxidation davon entfernt. Demententsprechend wird der Rückstand (38a) vollständig entfernt. Als Ergebnis wird die Strukturierung des Dünnschichtwiderstands (37) stabil durchgeführt, und es tritt bezüglich einer Verdrahtungsstruktur, die über dem Grenzschichtmetall (38) angeordnet ist, kein Kurzschluss auf.

Claims (13)

  1. Ätzverfahren mit den Schritten: Strukturieren eines Elektrodenmaterials, welches Wolfram enthält, derart, dass ein Rückstand (38a) als Wolfram-Dünnschicht erzeugt wird, die eine tiefer gelegene Schicht bedeckt; Oxidieren des Rückstands (38a) durch Sauerstoffplasmabehandlung; und Entfernen des oxidierten Rückstands (38a) durch eine Lösung, welche organisches Amin enthält, oder durch eine alkalische Lösung, welche Wasserstoffperoxid/NH4OH enthält.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Elektrodenmaterial durch eine Lösung strukturiert wird, welche Wasserstoffperoxid enthält.
  3. Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bilden einer Dünnschichtwiderstandsschicht zur Bildung eines Dünnschichtwiderstands (37) auf einem Substrat (21); Bilden einer Schicht eines Barrieremetalls (38), welches Wolfram enthält, auf dem Dünnschichtwiderstand (37); Bilden einer Elektrodenschicht (39) auf der Schicht eines Barrieremetalls (38); Strukturieren der Elektrodenschicht (39) zur Bildung einer Elektrode; Strukturieren der Schicht eines Barrieremetalls (38) derart, dass ein Rückstand (38a) als Wolfram-Dünnschicht erzeugt wird; Oxidieren des Rückstands (38a) durch Sauerstoffplasmabehandlung; und Entfernen des oxidierten Rückstands (38a) durch eine Lösung, welche organisches Amin enthält, oder durch eine alkalische Lösung, welche Wasserstoffperoxid/NH4OH enthält.
  4. Verfahren nach Anspruch 3, gekennzeichnet durch den Schritt des Bildens eines Resists (45, 55) mit einer bestimmten Struktur auf der Elektrodenschicht, wobei die Schicht eines Barrieremetalls (38) unter Verwendung des Resists (45, 55) als Maske strukturiert wird; und das Resist (45, 55) zusammen mit dem Rückstand (38a) entfernt wird, nachdem der Rückstand (38a) oxidiert worden ist.
  5. Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bilden einer Dünnschichtwiderstandsschicht zur Bildung eines Dünnschichtwiderstands (37) auf einem Halbleitersubstrat (21); Bilden einer Schicht eines Barrieremetalls (38), welches Wolfram enthält, auf der Dünnschichtwiderstandsschicht; Strukturieren der Schicht eines Barrieremetalls (38) durch Nassätzen, um eine Form eines bestimmten Teils der Schicht eines Barrieremetalls zu definieren, und einen Rückstand (38a) des Barrieremetalls an einem Teil außer dem bestimmten Teil der Schicht eines Barrieremetalls als Wolfram-Dünnschicht zu erzeugen; Oxidieren des Rückstands (38a) durch Sauerstoffplasmabehandlung; und Entfernen des oxidierten Rückstands (38a) durch eine Lösung, welche organisches Amin enthält, oder durch eine alkalische Lösung, welche Wasserstoffperoxid/NH4OH enthält.
  6. Verfahren nach Anspruch 5, gekennzeichnet durch den Schritt des Strukturierens der Dünnschichtwiderstandsschicht, um eine Form des Dünnschichtwiderstands (37) zu definieren, nachdem der oxidierte Rückstand (38a) entfernt worden ist.
  7. Verfahren nach einem der Ansprüche 5 bis 6, gekennzeichnet durch die Schritte: Bilden einer leitenden Schicht (39) auf dem bestimmten Teil der Schicht eines Barrieremetalls (38), nachdem die Dünnschichtwiderstandsschicht strukturiert worden ist; Strukturieren der leitenden Schicht (39); Bilden einer Isolierschicht auf dem Dünnschichtwiderstand (37) und auf der leitenden Schicht (39); Bilden eines Kontaktlochs (40a) in der Isolierschicht (40), um die leitende Schicht (39) von dem Kontaktloch (40a) bloßzulegen; und Bilden einer Verdrahtungsstruktur, welche mit der leitenden Schicht (39) über das Kontaktloch (40a) kommuniziert.
  8. Verfahren nach Anspruch 5, gekennzeichnet durch die Schritte: Strukturieren der Dünnschichtwiderstandsschicht, um eine Form des Dünnschichtwiderstands (37) zu definieren, bevor die Schicht eines Barrieremetalls (38) gebildet wird; und wobei die Schicht eines Barrieremetalls (38) derart strukturiert wird, dass der bestimmte Teil der Schicht eines Barrieremetalls (38) auf dem Dünnschichtwiderstand (37) als das Barrieremetall (38) zurückbleibt.
  9. Verfahren nach Anspruch 8, gekennzeichnet durch die Schritte: Bilden einer leitenden Schicht (39) auf der Schicht eines Barrieremetalls (38); Bilden eines Resists (45) auf der leitenden Schicht (39) und Strukturieren der leitenden Schicht (39) durch das darauf vorhandene Resist (45), wobei die Schicht eines Barrieremetalls (38) durch das darauf vorhandene Resist (45) strukturiert wird, nachdem die leitende Schicht (39) strukturiert worden ist.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Resist (45) getrennt von dem Rückstand (38a) entfernt wird.
  11. Verfahren nach Anspruch 10, gekennzeichnet durch die Schritte: Bilden einer Isolierschicht (40) auf dem Substrat (21), welches darauf den Dünnschichtwiderstand (37) und das Barrieremetall (38) hält, nachdem das Resist (45) entfernt worden ist; Bilden eines Kontaktlochs (40a) in der Isolierschicht (40); und Bilden einer Verdrahtungsstruktur, welche mit dem Barrieremetall (38) durch das Kontaktloch (40a) kommuniziert.
  12. Verfahren nach einem der Ansprüche 5 bis 8, gekennzeichnet durch den Schritt des Bildens eines Resists (45) mit einer bestimmten Struktur auf der Schicht eines Barrieremetalls (38), wobei: die Schicht eines Barrieremetalls (38) unter Verwendung des Resists (45) als Maske strukturiert wird; und das Resist (45) zusammen mit dem Rückstand (38a) entfernt wird.
  13. Verfahren nach einem der Ansprüche 5 bis 8, gekennzeichnet durch den Schritt des Bildens eines Resists (45) mit einer bestimmten Struktur auf der Schicht eines Barrieremetalls (38), wobei: die Schicht eines Barrieremetalls (38) unter Verwendung des Resists (45) als Maske strukturiert wird; und das Resist (45) getrennt von dem Rückstand (38a) entfernt wird.
DE19943175A 1998-09-09 1999-09-09 Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens Expired - Fee Related DE19943175B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25563198 1998-09-09
JP10-255631 1998-09-09
JP20356199A JP4075228B2 (ja) 1998-09-09 1999-07-16 半導体装置の製造方法
JP11-203561 1999-07-16

Publications (2)

Publication Number Publication Date
DE19943175A1 DE19943175A1 (de) 2000-03-16
DE19943175B4 true DE19943175B4 (de) 2011-08-18

Family

ID=26513983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19943175A Expired - Fee Related DE19943175B4 (de) 1998-09-09 1999-09-09 Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens

Country Status (3)

Country Link
US (1) US6279585B1 (de)
JP (1) JP4075228B2 (de)
DE (1) DE19943175B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277738B1 (en) * 1999-06-23 2001-08-21 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device capable of reducing contact resistance
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
DE10014915B4 (de) * 2000-03-17 2007-08-16 Infineon Technologies Ag Verfahren zum Freilegen einer Kontaktfläche
JP3627617B2 (ja) 2000-04-06 2005-03-09 株式会社デンソー 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US7332403B1 (en) * 2005-07-11 2008-02-19 National Semiconductor Corporation System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
US7410879B1 (en) 2005-07-11 2008-08-12 National Semiconductor Corporation System and method for providing a dual via architecture for thin film resistors
WO2007047627A2 (en) * 2005-10-14 2007-04-26 Georgia Tech Research Corporation Process development and optimization of embedded thin film resistor on body
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7829428B1 (en) 2008-08-26 2010-11-09 National Semiconductor Corporation Method for eliminating a mask layer during thin film resistor manufacturing
JP2012248814A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体装置およびその製造方法
KR102426051B1 (ko) 2016-05-31 2022-07-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10541214B2 (en) 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443295A (en) * 1983-06-13 1984-04-17 Fairchild Camera & Instrument Corp. Method of etching refractory metal film on semiconductor structures utilizing triethylamine and H2 O2
JPS60163466A (ja) * 1984-02-06 1985-08-26 Hitachi Ltd 半導体装置の製造方法
US5334332A (en) * 1990-11-05 1994-08-02 Ekc Technology, Inc. Cleaning compositions for removing etching residue and method of using
US5382916A (en) * 1991-10-30 1995-01-17 Harris Corporation Differential voltage follower
DE19520768A1 (de) * 1994-06-08 1995-12-14 Nippon Denso Co Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
JPH08250462A (ja) * 1995-03-15 1996-09-27 Nec Corp エッチング方法
DE19748847A1 (de) * 1996-11-06 1998-05-07 Denso Corp Halbleiterbauelement mit einer Vielschichtverbindungsstruktur und Verfahren zur Herstellung desselben

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878770A (en) 1987-09-09 1989-11-07 Analog Devices, Inc. IC chips with self-aligned thin film resistors
JP2762473B2 (ja) 1988-08-24 1998-06-04 株式会社デンソー 半導体装置の製造方法
JP3026656B2 (ja) 1991-09-30 2000-03-27 株式会社デンソー 薄膜抵抗体の製造方法
EP0620586B1 (de) 1993-04-05 2001-06-20 Denso Corporation Halbleiteranordnung mit Dünnfilm-Widerstand
JPH07202124A (ja) 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
US5420063A (en) 1994-04-11 1995-05-30 National Semiconductor Corporation Method of producing a resistor in an integrated circuit
JP3206435B2 (ja) 1996-07-02 2001-09-10 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443295A (en) * 1983-06-13 1984-04-17 Fairchild Camera & Instrument Corp. Method of etching refractory metal film on semiconductor structures utilizing triethylamine and H2 O2
JPS60163466A (ja) * 1984-02-06 1985-08-26 Hitachi Ltd 半導体装置の製造方法
US5334332A (en) * 1990-11-05 1994-08-02 Ekc Technology, Inc. Cleaning compositions for removing etching residue and method of using
US5382916A (en) * 1991-10-30 1995-01-17 Harris Corporation Differential voltage follower
DE19520768A1 (de) * 1994-06-08 1995-12-14 Nippon Denso Co Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
JPH08250462A (ja) * 1995-03-15 1996-09-27 Nec Corp エッチング方法
DE19748847A1 (de) * 1996-11-06 1998-05-07 Denso Corp Halbleiterbauelement mit einer Vielschichtverbindungsstruktur und Verfahren zur Herstellung desselben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 08250462 A (in Form der elektronischen Übersetzung) *

Also Published As

Publication number Publication date
JP2000150459A (ja) 2000-05-30
DE19943175A1 (de) 2000-03-16
JP4075228B2 (ja) 2008-04-16
US6279585B1 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69031543T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19758977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19943175B4 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE69434162T2 (de) Verfahren zur Herstellung einer Gate-Elektrode aus schwerschmelzendem Metall
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE19900610B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
DE3888511T2 (de) Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen.
EP1869711A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111119

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee