DE19943175A1 - Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens - Google Patents
Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des ÄtzverfahrensInfo
- Publication number
- DE19943175A1 DE19943175A1 DE19943175A DE19943175A DE19943175A1 DE 19943175 A1 DE19943175 A1 DE 19943175A1 DE 19943175 A DE19943175 A DE 19943175A DE 19943175 A DE19943175 A DE 19943175A DE 19943175 A1 DE19943175 A1 DE 19943175A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- thin film
- residue
- metal
- film resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000005530 etching Methods 0.000 title claims abstract description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 21
- 239000010937 tungsten Substances 0.000 title claims abstract description 21
- 239000012670 alkaline solution Substances 0.000 title claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 title claims description 74
- 239000002184 metal Substances 0.000 title claims description 74
- 230000004888 barrier function Effects 0.000 title description 5
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000007772 electrode material Substances 0.000 claims abstract description 6
- 150000001412 amines Chemical class 0.000 claims abstract description 5
- 239000000243 solution Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- 239000003513 alkali Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 138
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910019974 CrSi Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 206010012289 Dementia Diseases 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- NQLVQOSNDJXLKG-UHFFFAOYSA-N prosulfocarb Chemical compound CCCN(CCC)C(=O)SCC1=CC=CC=C1 NQLVQOSNDJXLKG-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XGZGDYQRJKMWNM-UHFFFAOYSA-N tantalum tungsten Chemical compound [Ta][W][Ta] XGZGDYQRJKMWNM-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Bei einem Verfahren zur Herstellung einer Halbleiteranordnung wird ein Barriere- bzw. Grenzschichtmetall, welches auf einer metallischen Dünnschicht zur Bildung eines Dünnschichtwiderstands angeordnet wird, durch Nassätzen strukturiert. Das Nassätzen erzeugt einen Rückstand auf dem Grenzschichtmetall. Der Rückstand wird nach der Oxidation davon entfernt. Dementsprechend wird der Rückstand vollständig entfernt. Als Ergebnis wird die Strukturierung des Dünnschichtwiderstands stabil durchgeführt, und es tritt bezüglich einer Verdrahtungsstruktur, die über dem Grenzschichtmetall angeordnet ist, kein Kurzschluss auf.
Description
Die vorliegende Erfindung bezieht sich auf ein Ätzver
fahren, insbesondere zur Bildung einer Verdrahtungsstruk
tur, eines Barriere- bzw. Grenzschichtmetalls (barrier
metal) oder dergleichen aus Wolfram oder einer Legierung
davon.
Beispielsweise nimmt ein aus CrSi oder dergleichen ge
bildeter Dünnschichtwiderstand eine Struktur einer Sand
wichbauart als Elektrodenstruktur an, bei welcher ein
Grenzschichtmetall zwischen einer Al-Dünnschicht und einem
Dünnschichtwiderstand schichtweise angeordnet ist, um eine
wechselseitige Diffusion dazwischen zu verhindern. Dement
sprechend soll eine Verschlechterung der Charakteristik in
folge der wechselseitigen Diffusion verhindert werden.
Wenn ein derartiges Grenzschichtmetall durch Trockenät
zen gebildet wird, wodurch ein hinreichend selektives Ver
hältnis zwischen dem Grenzschichtmetall und dem Dünn
schichtwiderstand nicht erzielt werden kann, wird der durch
Überätzen bloßgelegte Dünnschichtwiderstand leicht geätzt.
Da im allgemeinen der Dünnschichtwiderstand eine geringe
Dicke von etwa 10 mm besitzt, ändert das Ätzen des Dünn
schichtwiderstands stark die Charakteristik wie einen Wi
derstandswert davon. Daher muss das Grenzschichtmetall
durch Nassätzen gebildet werden, wodurch ein hinreichendes
selektives Ätzverhältnis erzielt werden kann.
Das Nassätzen des Grenzschichtmetalls kann jedoch Über
schüsse bzw. Rückstände erzeugen, welche die Strukturierung
des Dünnschichtwiderstands unterbrechen können und einen
Kurzschluss in der Verdrahtungsstruktur hervorrufen können.
Diese Schwierigkeiten werden insbesondere unter Bezugnahme
auf Fig. 17A bis 17C und 18A bis 18E erklärt, welche
Strukturierungsprozesse der Sandwichstruktur darstellen,
die sich aus der Al-Dünnschicht, dem Grenzschichtmetall und
dem Dünnschichtwiderstand zusammensetzt. Der in Fig. 17A
bis 17C dargestellte Strukturierungsprozess unterscheidet
sich von demjenigen, der in Fig. 18A bis 18E dargestellt
ist. Fig. 17A bis 17C stellen einen Fall dar, bei wel
chem der Dünnschichtwiderstand strukturiert wird, nachdem
das Grenzschichtmetall strukturiert worden ist, während Fig.
18A bis 18E einen Fall darstellen, bei welchem der
Dünnschichtwiderstand strukturiert wird, bevor das Grenz
schichtmetall strukturiert worden ist.
Wenn der in Fig. 17A bis 17C dargestellte Prozess
angenommen wird, werden zuerst wie in Fig. 17A dargestellt
eine CrSi-Schicht 102 zur Bildung des Dünnschichtwider
stands und eine TiW-Schicht 103 zur Bildung des Grenz
schichtmetalls auf einer Isolierschicht 101 in Folge aufge
tragen. Danach wird wie in Fig. 17B dargestellt die
TiW-Schicht 103 unter Verwendung eines Resists 104 als Maske
zur Bildung des Grenzschichtmetalls strukturiert. Zu dieser
Zeit verbleibt ein Rückstand 13A aus TiW auf der
CrSi-Schicht 102 zurück. Wenn wie in Fig. 17C dargestellt der
Dünnschichtwiderstand beispielsweise durch chemisches
Trockenätzen strukturiert wird, um eine definierte Form
aufzuweisen, wirkt sich der Rückstand 103a ungünstig auf
die Strukturierung aus.
Wenn in der Zwischenzeit der in Fig. 18A bis 18E
dargestellte Prozess angenommen wird, wird zuerst wie in
Fig. 18A dargestellt erstes Al 202 auf einer Isolierschicht
201 gebildet, und es wird ein Dünnschichtwiderstand 204 be
nachbart zu dem ersten Al 202 über einer Isolierschicht 203
gebildet. Danach werden wie in Fig. 18B dargestellt eine
TiW-Schicht 205 zur Bildung des Grenzschichtmetalls und ei
ne Al-Dünnschicht 206 in Folge aufgetragen. Wie in Fig. 18C
dargestellt wird die Al-Dünnschicht 206 unter Verwendung
eines Resists 207 als Maske strukturiert. Des weiteren wird
die TiW-Schicht 205 wie in Fig. 18D dargestellt zur Bildung
des Grenzschichtmetalls strukturiert. Zu der Zeit bleibt
ein Rückstand 205a aus TiW auf dem Dünnschichtwiderstand
204 und auf der Isolierschicht 203 zurück. Wenn daher wie
in Fig. 18E dargestellt eine Verdrahtungsstruktur 209 über
einer Isolierschicht 208 gebildet wird, kann die Verdrah
tungsstruktur 209 durch den Rückstand 205a kurzgeschlossen
werden.
Es ist nicht leicht die Rückstände 203a, 205a durch
Verlängern der Ätzzeit und/oder durch Ändern der Ätzbedin
gungen wie der Temperatur der Ätzlösung zu entfernen. Wenn
beispielsweise die Ätzzeit verlängert wird, wird das Resist
als die Strukturierungsmaske abgetrennt, wodurch sich die
Strukturierungsgenauigkeit verschlechtert.
Aufgabe der vorliegenden Erfindung ist es die oben be
schriebenen Schwierigkeiten zu bewältigen. Insbesondere ist
es Aufgabe der vorliegenden Erfindung ein spezifisches Teil
einer Dünnschicht, welche Wolfram enthält, vollständig zu
entfernen, ohne dass ein Rückstand davon zurückbleibt. Des
weiteren ist es Aufgabe der vorliegenden Erfindung ein Ver
fahren zur Herstellung einer Halbleiteranordnung bereit zu
stellen, bei welchem ein Dünnschichtwiderstand stabil ge
bildet wird und eine Verdrahtungsstruktur nicht kurzge
schlossen wird, wobei durch einen Rückstand hervorgerufene
Effekte eliminiert werden, der gebildet wird, wenn ein
Elektrodenmaterial strukturiert wird.
Die Lösung der Aufgabe erfolgt durch die Merkmale der
nebengeordneten unabhängigen Ansprüche.
Entsprechend einem ersten Gesichtspunkt der vorliegen
den Erfindung wird ein bestimmtes Gebiet einer Dünnschicht,
welche Wolfram enthält, durch eine alkalische Lösung ent
fernt, nachdem das bestimmte Gebiet oxidiert worden ist.
Als Ergebnis kann das bestimmte Gebiet vollständig entfernt
werden.
Entsprechend einem zweiten Gesichtspunkt der vorliegen
den Erfindung wird, nachdem ein Elektrodenmaterial, welches
Wolfram enthält, zur Bildung eines Rückstands strukturiert,
der Rückstand oxidiert und danach entfernt.
Entsprechend einem dritten Gesichtspunkt der vorliegen
den Erfindung wird bei einem Verfahren zur Bildung einer
Halbleiteranordnung ein Rückstand, welcher erzeugt wird,
wenn eine Schicht eines Grenzschichtmetalls zur Bildung ei
ner Grenzschicht strukturiert wird, nach der Oxidierung da
von entfernt. Dementsprechend kann der Rückstand vollstän
dig entfernt werden. Eine Dünnschichtwiderstandsschicht,
welche unter der Schicht eines Grenzschichtmetalls liegt,
kann zur Bildung eines Dünnschichtwiderstands strukturiert
werden, bevor die Schicht eines Grenzschichtmetalls struk
turiert wird. Andernfalls kann die Dünnschichtwiderstands
schicht strukturiert werden, nachdem der Rückstand entfernt
worden ist. In diesem Fall kann die Strukturierung der
Schicht eines Grenzschichtmetalls ohne ungünstige Einwir
kung durch den Rückstand stabil gebildet werden.
Vorzugsweise wird die Schicht eines Grenzschichtmetalls
durch Nassätzen zur Bildung des Rückstands strukturiert.
Die Schicht eines Grenzschichtmetalls kann durch ein Resist
strukturiert werden, welches auf der Schicht eines Grenz
schichtmetalls vorgesehen wird und als Maske dient. In die
sem Fall können das Resist und der Rückstand zur selben
Zeit entfernt werden, wodurch sich eine Vereinfachung des
Herstellungsverfahrens ergibt. Das Resist kann getrennt von
dem Rückstand entfernt werden.
Eine Isolierschicht kann zur Bedeckung des Grenz
schichtmetalls und des Dünnschichtwiderstands gebildet wer
den, nachdem der Rückstand entfernt worden ist, und es kann
eine Verdrahtungsstruktur auf der Isolierschicht zum Kommu
nizieren mit dem Grenzschichtmetall durch ein Kontaktloch
in der Isolierschicht gebildet werden. Da der Rückstand
nicht zurückgeblieben ist, wird in diesem Fall die Verdrah
tungsstruktur nicht durch den Rückstand kurzgeschlossen.
Die vorliegende Erfindung wird in der nachfolgenden Be
schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt eine Querschnittsansicht, welche eine in
tegrierte Schaltung darstellt, die ein MOSFET-Teil und ein
CrSi-Widerstandsteil enthält, welche durch ein Verfahren
einer bevorzugten Ausführungsform der vorliegenden Erfin
dung hergestellt worden sind;
Fig. 2 bis 12 zeigen Querschnittsansichten, welche
einen Prozess zur Herstellung der integrierten Schaltung
einer ersten bevorzugten Ausführungsform stufenweise dar
stellen;
Fig. 13 bis 16 zeigen Querschnittsansichten, welche
einen Prozess zur Herstellung der integrierten Schaltung
einer zweiten bevorzugten Ausführungsform stufenweise dar
stellen;
Fig. 17A bis 17C zeigen Querschnittsansichten zur
Erklärung eines Zustands, bei welchem ein Grenzschichtme
tall entsprechend dem Stand der Technik strukturiert worden
ist; und
Fig. 18A bis 18E zeigen Querschnittsansichten zur
Erklärung eines Zustands, bei welchem das Grenzschichtme
tall entsprechend dem Stand der Technik strukturiert worden
ist.
Entsprechend Fig. 1 besitzt eine integrierte Schaltung
eines MOSFET's, der durch ein Verfahren einer bevorzugten
Ausführungsform gebildet wird, eine SOI-Struktur (Silicon
On Insulator), bei welcher eine n-Typ Schicht 21c mit einer
hohen Störstellenkonzentration und eine n-Typ Schicht 21d
mit einer niedrigen Störstellenkonzentration auf einem
p-Typ Substrat 21a mit einer hohen Störstellenkonzentration
über einer Siliziumoxidschicht 21b vorgesehen sind. Ein
Graben ist in dem Siliziumsubstrat 21 gebildet und mit ei
ner Siliziumoxidschicht 22a und einer Polysiliziumschicht
22b gefüllt. Dementsprechend sind ein Elementebildungsge
biet (MOSFET-Bildungsgebiet) 23 und ein Dünnschichtwider
standsbildungsgebiet 24 voneinander isoliert. In dem Ele
mentebildungsgebiet 23 ist eine p-Typ Muldenschicht 23a
durch Implantieren von p-Typ Verunreinigungen in die n-Typ
Schicht 21d gebildet, und es sind ein n-Typ Sourcegebiet
25a und ein n-Typ Draingebiet 25b in einem Oberflächenge
biet der p-Typ Muldenschicht 23a vorgesehen.
Eine Gateoxidschicht 26 ist auf der Oberfläche der
p-Typ Muldenschicht 23a zwischen dem Sourcegebiet 25a und dem
Draingebiet 25b gebildet. Eine LOCOS-Schicht 27 ist auf der
Oberfläche des Siliziumsubstrats 21 gebildet, um das Dünn
schichtwiderstandsbildungsgebiet 24 von dem Elementebil
dungsgebiet 23 zu isolieren. Eine Gateelektrode 28 ist auf
der Gateoxidschicht 26 gebildet, und die Gateelektrode 28
ist mit einer BPSG-Isolierschicht 29 bedeckt. Das Sourcege
biet 25a und das Draingebiet 25b sind elektrisch mit einer
TiN-Schicht 30 und einer AlSiCu-Schicht 31 als erster
Al-Schicht (Sourceelektrode und Drainelektrode) über Kontakt
löcher verbunden. Verdrahtungsstrukturen 32a, 32b, welche
auf der BPSG-Schicht 29 innerhalb des Dünnschichtwider
standsbildungsgebiets 24 vorgesehen sind, werden gleichzei
tig gebildet, wenn die AlSiCu-Schicht 31 gebildet wird.
Die Gateelektrode 28 und die Sourceelektrode
(Drainelektrode) 31 sind mit einer P-SiN-Schicht 33, einer
TEOS-Schicht 34, einem SOG (Spin on Glass) 35 und einer
TEOS-Schicht 36 bedeckt. Danach wird ein Dünnschichtwider
stand 37 an einer bestimmten Position auf der Siliziumoxid
schicht 36 angeordnet. Der Dünnschichtwiderstand 37 setzt
sich aus einer CrSi-Schicht mit einer Dicke von etwa 15 nm
zusammen. Die LOCOS-Schicht 27 besitzt ein ungleichmäßig
geformtes Teil 27a, das unter dem Dünnschichtwiderstand 37
liegt, zur Zerstreuung eines Laserstrahls, wenn Lasertrim
men zur Einstellung eines Widerstandswerts des Dünnschicht
widerstands 37 durchgeführt wird. Das unregelmäßig geformte
Teil 27a verhindert eine Interferenz des Laserstrahls und
dergleichen, so dass der Dünnschichtwiderstand 37 wie ge
wünscht geschmolzen und geschnitten werden kann.
Ein Barriere- bzw. Grenzschichtmetall 38 ist auf beiden
Enden des Dünnschichtwiderstands 37 angeordnet, und eine
Al-Dünnschicht 39 als Dünnschichtwiderstandselektroden ist
auf dem Grenzschichtmetall 38 angeordnet. Des weiteren ist
eine Siliziumoxidschicht 40 als Zwischenisolierschicht zur
Bedeckung der gesamten Oberfläche des Siliziumsubstrats 21
einschließlich des Dünnschichtwiderstands 37 gebildet. Eine
Al-Dünnschicht 41 ist als zweite Al-Schicht zur Bildung ei
ner Verdrahtungsstruktur gebildet, welche Kontaktlöcher 40a
füllt, die in der Siliziumoxidschicht 40 gebildet sind. Die
obere Oberfläche des Siliziumsubtrats 21 einschließlich der
Al-Dünnschicht 41 ist vollständig mit einer Schutzschicht
42 bedeckt, die sich aus einer P-SiN-Schicht zusammensetzt.
Als nächstes wird das Verfahren zur Herstellung der in
tegrierten Schaltung des MOSFET's unter Bezugnahme auf Fig.
2 bis 12 erklärt. Zuerst wird das Siliziumsubstrat 21
aufbereitet bzw. bereitgestellt, bei welchem die n-Typ 21c
mit hoher Störstellenkonzentration und die n-Typ Schicht
21d mit niedriger Störstellenkonzentration auf dem p-Typ
Substrat 21a mit hoher Störstellenkonzentration über der
Siliziumoxidschicht 21b angeordnet wird. Danach wird der
Graben derart gebildet, dass er die Siliziumoxidschicht 21b
an der Schnittstelle zwischen den Elementen erreicht. Die
Siliziumoxidschicht 22a wird auf der Seitenwand des Grabens
angeordnet, und die durch die Siliziumoxidschicht 22a defi
nierte Lücke wird mit der Polysiliziumschicht 22b gefüllt,
wodurch die Elementeisolierung erzielt wird.
Als nächstes wird eine selektive Ionenimplantierung
derart durchgeführt, dass die p-Typ Muldenschicht 23a in
dem Oberflächengebiet der n-Typ Schicht 21d in dem MOSFET-Bil
dungsgebiet 23 gebildet wird. Danach wird die LOCOS-Oxid
schicht auf dem Graben durch LOCOS-Oxidation gebildet,
um das unregelmäßig geformte Teil 27a in dem Dünnschichtwi
derstandsbildungsgebiet 24 zur Verbesserung der Durchführ
barkeit des Lasertrimmens für den Dünnschichtwiderstand 37
(vgl. Fig. 1) zu erhalten.
Nachdem die Gateoxidschicht 26 auf der p-Typ Mulden
schicht 23a gebildet worden ist, wird Polysilizium darauf
aufgetragen. Die Gateelektrode 28 wird durch Strukturierung
des Polysiliziums gebildet. Danach wird eine Ionenimplan
tierung unter Verwendung der Gateelektrode 28 als Maske
durchgeführt, danach wird eine Wärmebehandlung durchge
führt. Darauf folgend werden das Sourcegebiet 25a und das
Draingebiet 25b gebildet. Danach wird die BPSG-Schicht 29
auf der gesamten Oberfläche des Siliziumsubstrats 21 als
Zwischenisolierschicht durch ein CVD-Verfahren oder der
gleichen gebildet. Danach wird eine Aufschmelzbehandlung
durchgeführt.
In einem in Fig. 3 dargestellten Schritt wird nach der
Bildung eines Kontaktlochs 29a in der BPSG-Schicht 29 eine
Aufschmelzbehandlung bei einer Temperatur in einem Bereich
von etwa 900°C bis 950°C durchgeführt, um einen Randteil
des Kontaktlochs 29a glatt zu machen. In einem in Fig. 4
dargestellten Schritt wird die TiN-Schicht 30 als Grenz
schichtmetall mit einer Dicke von etwa 100 nm gebildet.
Nachdem die AlSiCu-Schicht mit einer Dicke von etwa 0,45 µm
durch Zerstäubung aufgetragen worden ist, wird danach die
erste Al-Schicht 31 durch ECR-Trockenätzen (Electron cy
clotron resonance) strukturiert.
In einem in Fig. 5 dargestellten Schritt wird, nachdem
die P-SiN-Schicht 33 mit einer Dicke von etwa 0,1 µm aufge
tragen worden ist, die TEOS-Schicht 34 mit einer Dicke von
etwa 0,2 µm gebildet. Nach einer SOG-Beschichtung werden
unregelmäßige Teile auf der Oberfläche des Silizium
substrats 21 mit dem SOG 35 durch Wärme- und Rückätzbehand
lungen gefüllt, so dass die Oberfläche des Silizium
substrats 21 geebnet wird. Des weiteren wird die
TEOS-Schicht 36 mit einer Dicke von etwa 0,3 µm durch das
CVD-Verfahren aufgetragen.
Danach wird in einem in Fig. 6 dargestellten Schritt
die CrSi-Schicht durch Zerstäubung mit einer Dicke von etwa
15 nm aufgetragen und strukturiert, um den Dünnschichtwi
derstand 37 zu bilden. Des weiteren wird das Grenzschicht
metall 38, welches sich aus einer TiW-Schicht zusammen
setzt, auf der gesamten Oberfläche des Siliziumsubstrats 21
einschließlich des Dünnschichtwiderstands 37 mit einer
Dicke von etwa 100 nm (1000 Angström) aufgetragen. Danach
wird in einem in Fig. 7 dargestellten Schritt die Al-Dünn
schicht 39 zur Bildung der Elektroden des Dünnschichtwider
stands 37 mit einer Dicke von etwa 200 nm (2000 Angström)
aufgetragen. Danach wird ein Fotoresist 45 gebildet und
derart strukturiert, dass es an beiden Enden des Dünn
schichtwiderstands 37 zur Durchführung eines Fotolithogra
phieschritts zurückbleibt.
In einem in Fig. 8 dargestellten Schritt wird die Al-Dünn
schicht 39 durch Nassätzen unter Verwendung des Fotore
sists 45 als Maske strukturiert. Darauf folgend wird in ei
nem in Fig. 9 dargestellten Schritt das Grenzschichtmetall
38 durch Nassätzen unter Verwendung des Fotoresists 45 als
Maske wiederum strukturiert. Bei diesem Nassätzen wird eine
auf H2O2/NH4OH basierende Lösung als Ätzlösung verwendet.
Daher kann eine hohe Ätzrate realisiert werden, um zu ver
hindern, dass das Fotoresist 45 floated bzw. schwimmt, im
Vergleich mit dem Fall, bei welchem die Ätzlösung lediglich
H2O2 enthält.
Zu dieser Zeit wird das TiW, welches das Grenzschicht
metall 38 bildet, als komplexe Ionen durch die folgenden
Reaktionen (1) und (2) gelöst.
Ti + 6NH4⁺ + 4e⁻ → [Ti(NH3)6]2+ + 3H2 (1)
W + 80H⁻ → [WO4]2- + 4H2O + 6e⁻ (2).
Es wird berücksichtigt, dass die Reaktion (1) von Ti
aktiver als die Reaktion (2) von W ist. Dementsprechend
wird angenommen, dass eine W-Schicht (einer Dicke von etwa
1 nm (10 Angström)), welche Ti nicht enthält, als Rückstand
38a auf dem Dünnschichtwiderstand 37 und auf der
TEOS-Schicht 36 als Ergebnis des Ätzens zurückbleibt. Danach
wird der Rückstand 38a durch eine Sauerstoffplasmabehand
lung hinreichend oxidiert, wodurch das Oxid gebildet wird.
Das Fotoresist 45 wird während der Oxidation des Rückstands
38a durch die Sauerstoffplasmabehandlung nicht gebrannt
bzw. verbrannt.
Danach wird in einem in Fig. 10 dargestellten Schritt
der oxidierte Rückstand 38a zusammen mit dem Fotoresist 45
durch eine Resistentfernungslösung entfernt, welche ein or
ganisches Amin oder dergleichen enthält. Insbesondere wird
der oxidierte Rückstand 38a in der Resistentfernungslösung
aufgelöst, um mit dem Fotoresist 45 vollständig entfernt zu
werden. Das heißt der oxidierte Wolframrückstand 38a be
sitzt eine Affinität zu einer OH-Gruppe und wird leicht in
einer alkalischen Lösung durch die folgende Reaktion (3)
gelöst:
WO3 + 2OH⁻ → [WO4]2- + H2O (3).
Als nächstes wird in einem in Fig. 11 dargestellten
Schritt die Oberfläche des Siliziumsubstrats 21 vollständig
mit der Siliziumoxidschicht (SiO2-Schicht) 40 bedeckt. In
einem in Fig. 12 dargestellten Schritt wird, nachdem die
Kontaktlöcher 40a in der Siliziumoxidschicht 40 gebildet
worden sind, die AlSi-Schicht 41 als die zweite Al-Schicht
gebildet, welche die Kontaktlöcher 40a füllt, und wird in
eine Verdrahtungsstruktur strukturiert. Da zu dieser Zeit
der Rückstand 38a, der gebildet wird, wenn das Grenz
schichtmetall 38 geätzt wird, vollständig entfernt worden
ist, wird die AlSi-Schicht 41 durch den Rückstand 38a nicht
kurzgeschlossen.
Des weiteren wird die obere Oberfläche des Silizium
substrats 21 einschließlich der AlSi-Schicht 41 vollständig
mit der Schutzschicht 42 bedeckt, welche sich aus einer
P-SiN-Schicht zusammensetzt, und es wird eine Ausheiz- bzw.
Ausheilbehandlung durchgeführt. Dementsprechend ist die in
tegrierte Schaltung des in Fig. 1 dargestellten MOSFET's
fertiggestellt. Somit wird bei der vorliegenden Ausfüh
rungsform der Rückstand 38a, welcher durch Ätzen des Grenz
schichtmetalls (TiW) 38 gebildet wird, das Wolfram enthält,
oxidiert, um Wolframoxid zu bilden, und durch die alkali
sche Lösung entfernt. Daher wird der Rückstand 38a, dessen
Entfernung lediglich durch Nassätzen schwierig ist, bei der
vorliegenden Erfindung vollständig entfernt, wodurch ein
Kurzschluss der Verdrahtungsstruktur verhindert wird.
Eine zweite bevorzugte Ausführungsform unterscheidet
sich von der ersten Ausführungsform bezüglich eines Verfah
rens der Strukturierung des Grenzschichtmetalls 38. Ein
Prozess der Herstellung der integrierten Schaltung des
MOSFET's bei der zweiten Ausführungsform wird unter Bezug
nahme auf Fig. 13 bis 16 beschrieben, welche lediglich
Schritte darstellen, die sich von denen der ersten Ausfüh
rungsform unterscheiden. Schritte, die ähnlich zu denen bei
der ersten Ausführungsform sind, werden unter Bezugnahme
auf die Figuren der ersten Ausführungsform beschrieben.
Zuerst werden die in Fig. 2 bis 5 dargestellten
Schritte im wesentlichen auf dieselbe Weise wie bei der er
sten Ausführungsform durchgeführt, und danach werden die in
Fig. 13 bis 16 dargestellten Schritte durchgeführt. Ins
besondere wird in einem in Fig. 13 dargestellten Schritt,
nachdem die CrSi-Schicht 37 durch Zerstäubung auf eine
Dicke von etwa 15 nm aufgetragen worden ist, das Grenz
schichtmetall 38 aus TiW auf dem Dünnschichtwiderstand 37
mit einer Dicke von etwa 100 nm (1000 Angström) gebildet.
Danach wird ein Fotoresist 51 aufgetragen und strukturiert,
um an gewünschten Gebieten zurückzubleiben. Danach wird das
Grenzschichtmetall 38 strukturiert. Dementsprechend bleibt
der Rückstand 38a aus TiW auf dem Dünnschichtwiderstand 37
zurück. Als nächstes wird der Rückstand 38a durch eine Oxi
dationsplasmabehandlung oxidiert.
In einem in Fig. 14 dargestellten Schritt wird der oxi
dierte Rückstand 38a zusammen mit dem Fotoresist 51 unter
Verwendung der Resistentfernungslösung einschließlich des
organischen Amins oder dergleichen entfernt. Der oxidierte
Rückstand 38a wird in der Resistentfernungslösung aufgelöst
und zusammen mit dem Fotoresist 51 vollständig entfernt.
Danach wird der Dünnschichtwiderstand 37 durch chemisches
Trockenätzen unter Verwendung von CF4 und Sauerstoff che
misch trockengeätzt. Da zu dieser Zeit der durch die Struk
turierung des Grenzschichtmetalls 38 gebildete Rückstand
38a vollständig entfernt ist, wird die Strukturierung des
Dünnschichtwiderstands 37 stabil durchgeführt.
Darauffolgend wird in einem in Fig. 15 dargestellten
Schritt die Al-Dünnschicht 39 als die Dünnschichtwider
standselektroden mit einer Dicke von etwa 200 nm (2000 Ang
ström) aufgetragen. Danach wird ein Fotoresist 55 gebildet
und strukturiert, um an beiden Enden des Dünnschichtwider
stands 37 vorhanden zu sein. Danach wird ein Trockenätzen
zur Strukturierung der Al-Dünnschicht 39 unter Verwendung
des Fotoresists 55 als Maske durchgeführt. Als nächstes
wird in einem in Fig. 16 dargestellten Schritt ein
Trockenätzen zur Strukturierung des Grenzschichtmetalls 38
unter Verwendung des Fotoresists 55 als Maske wiederum und
einer Ätzlösung auf der Grundlage von H2O2/NH4OH durchge
führt. Dieses Ätzen erzeugt ebenfalls einen Rückstand aus
TiW auf dem Dünnschichtwiderstand 37. Daher wird der Rück
stand durch die Oxidationsplasmabehandlung und die Behand
lung unter Verwendung der alkalischen Lösung im wesentli
chen auf dieselbe Weise wie oben beschrieben entfernt.
Danach wird der in Fig. 11 und 12 dargestellte
Schritt durchgeführt, wodurch die integrierte Schaltung des
MOSFET's fertiggestellt wird. Somit kann bei der zweiten
Ausführungsform die Strukturierung des Dünnschichtwider
stands 37 durch vollständiges Entfernen des Rückstands 38a
stabil gebildet werden, der während der Strukturierung des
Grenzschichtmetalls 38 erzeugt wird.
Bei der oben beschriebenen ersten und zweiten Ausfüh
rungsform wird der Rückstand 38a zusammen mit dem Fotore
sist 45, 51 oder 55 entfernt. Dies liegt daran, dass der
oxidierte Rückstand 38a in der organischen Aminlösung auf
gelöst wird, welche zur Entfernung des Fotoresists 45, 51
und 55 verwendet wird. Dementsprechend wird der Herstel
lungsprozess vereinfacht. Jedoch braucht der Rückstand 38a
nicht stets zusammen mit den Fotoresisten 45, 51 und 55
entfernt werden, sondern kann durch eine andere alkalische
Lösung entfernt werden. Beispielsweise kann wiederum eine
Lösung auf der Grundlage von H2O2/NH4OH verwendet werden,
um den oxidierten Rückstand 38a zu entfernen. Das Verfahren
des Oxidierens des Rückstands 38a ist nicht auf die
O2-Plasmabehandlung beschränkt, sondern es können andere Oxi
dationsbehandlungen wie eine Wärmebehandlung, eine Ozon
plasmabehandlung und dergleichen angewandt werden.
Bei der oben beschriebenen ersten und zweiten Ausfüh
rungsform wird die vorliegende Erfindung für die Struktu
rierung von Titan-Wolfram verwendet, welches das Grenz
schichtmetall 38 als Elektrodenteile des Dünnschichtwider
stands 37 bildet; jedoch kann die vorliegende Erfindung auf
andere Materialien wie die Titan-Wolfram-Legierung ange
wandt werden. Beispielsweise ist die vorliegende Erfindung
auf Materalien anwendbar, welche Wolfram enthalten wie eine
Wolframschicht, eine Wolframsilicidschicht, eine Molybdän-Wolf
ramschicht und eine Tantal-Wolframschicht.
Wolfram und seine Legierungen werden für Verdrahtungs
strukturen und dergleichen verschiedener Halbleiteranord
nungen weiträumig verwendet. Es versteht sich, dass die
vorliegende Erfindung angewandt wird, wenn diese Teile ge
ätzt werden. Beispielsweise wird Wolfram oder Wolframsi
licid unabhängig oder im Zusammenwirken mit Polysilizium
zur Bildung einer Schichtstruktur (einer Polycidstruktur
(poly-cid structure) oder einer Polymetallstruktur) als
Gateelektrode eines MOSFET-Elements oder eines TFT-Elements
verwendet. Kürzlich wurde Wolfram weiträumig als vergrabe
nes Metall verwendet, welches in winzigen Kontaktlöchern im
Submikrometerbereich vergraben wird. Wolfram kann auf der
gesamten Oberfläche eines Substrats zur Verwendung als Ver
drahtungsstruktur nach dem Füllen der Kontaktlöcher aufge
tragen werden. Titan-Wolfram, welches bei den oben be
schriebenen Ausführungsformen verwendet wird, kann als
Grenzschichtmetall für Elektrodenteile von Halbleiteranord
nungen zusätzlich zu dem Dünnschichtwiderstand verwendet
werden und kann als Verdrahtungsstruktur mit einer Schicht
struktur, welche mit Aluminum, Gold oder dergleichen aufge
schichtet wird, verwendet werden.
Bei der oben beschriebenen ersten und zweiten Ausfüh
rungsform wird Nassätzen auf Titan-Wolfram als Grenz
schichtmetall 38 unter Berücksichtigung der Wirkungen auf
den darunter liegenden Dünnschichtwiderstand 37 durchge
führt. Bei einer Struktur jedoch, bei welcher derartige Be
schränkungen nicht vorhanden sind, wird im allgemeinen ein
Trockenätzen auf Wolfram oder einer Wolframlegierung durch
geführt. Beispielsweise wird Wolfram durch ein Gas wie
SF6/N2 oder CF4/O2 geätzt, Wolframsilicid wird durch ein
Gas wie SF6/Cl2 oder SF6/HBr geätzt, und Titan-Wolfram wird
durch ein Gas wie CF4/O2 oder SF6/Ar geätzt.
Wenn beispielsweise Titan-Wolfram trockengeätzt wird,
ist jedoch Titan dafür verantwortlich an einer Ätzkammer
und einer innenseitigen Wand eines Auslassrohrs einer
Trockenätzvorrichtung anzuhaften, wodurch unerwünschte
Teilchen erzeugt werden. Daher wird es erwünscht bei der
Bearbeitung eher ein Nassätzen als ein Trockenätzen durchzu
führen. In einem derartigen Fall wird die Strukturierung
unter Verwendung einer Ätzlösung wie einem wässrigen Was
serstoffperoxid oder einer Lösung, welche Wasserstoff
peroxid, Ammoniak und Wasser enthält, durchgeführt, um ein
selektives Ätzen bezüglich von darunter liegendem Silizium,
einer Siliziumoxidschicht, einer Siliziumnitridschicht,
Glas oder dergleichen bereitzustellen. In diesem Fall wird
außerdem ein pulverförmiger oder schichtförmiger Ätzrück
stand gebildet. Der Rückstand kann ein Leck zwischen Elek
troden und Verdrahtungsstrukturen und eine Verschlechterung
der Verarbeitungsgenauigkeit eines Gates mit einer
Polycid/Polymetallstruktur und Polysilizium hervorrufen,
welches unter der Verdrahtungsstruktur liegt.
Daher kann die Rückstandsentfernungstechnik der vorlie
genden Erfindung auf diese Anordnungsstrukturen angewandt
werden. D.h., die durch den Rückstand hervorgerufenen
Schwierigkeiten können durch Oxidieren des Wolframrück
stands und Umformung in Wolframoxid und durch Auflösen des
Oxids in einer alkalischen Lösung zur Entfernung effektiv
verhindert werden.
Ebenfalls kann die vorliegende Erfindung nicht nur auf
die Rückstandsentfernungstechnik sondern auf eine Struktu
rierungstechnik zur Strukturierung einer Verdrahtungsstruk
tur angewandt werden, welche Wolfram enthält. Beispielswei
se wird nachdem eine Wolframdünnschicht als Elektrodenmate
rial aufgetragen worden ist, ein unnötiger Teil der Wolf
ramdünnschicht zur Bildung der Verdrahtungsstruktur selek
tiv oxidiert und durch eine alkalische Lösung entfernt.
Vorstehend wurde ein Ätzverfahren und ein Verfahren zur
Herstellung einer Halbleiteranordnung unter Anwendung des
Ätzverfahrens offenbart. Bei dem Verfahren zur Herstellung
einer Halbleiteranordnung wird ein Barriere- bzw. Grenz
schichtmetall (38), welches auf einer metallischen Dünn
schicht zur Bildung eines Dünnschichtwiderstands (37) ange
ordnet wird, durch Nassätzen strukturiert. Das Nassätzen
erzeugt einen Rückstand (38a) auf dem Grenzschichtmetall
(38). Der Rückstand (38a) wird nach der Oxidation davon
entfernt. Dementsprechend wird der Rückstand (38a) voll
ständig entfernt. Als Ergebnis wird die Strukturierung des
Dünnschichtwiderstands (37) stabil durchgeführt, und es
tritt bezüglich einer Verdrahtungsstruktur, die über dem
Grenzschichtmetall (38) angeordnet ist, kein Kurzschluss
auf.
Claims (18)
1. Ätzverfahren mit den Schritten:
Oxidieren eines bestimmten Gebiets (38a) einer Dünn schicht (38), welche Wolfram enthält; und
Entfernen des bestimmten Gebiets (38) durch eine alka lische Lösung.
Oxidieren eines bestimmten Gebiets (38a) einer Dünn schicht (38), welche Wolfram enthält; und
Entfernen des bestimmten Gebiets (38) durch eine alka lische Lösung.
2. Ätzverfahren mit den Schritten:
Strukturieren eines Elektrodenmaterials (38), welches Wolfram enthält;
Oxidieren eines Rückstands (38a), welcher erzeugt wird, wenn das Elektrodenmaterial (38) strukturiert wird; und
Entfernen des Rückstands (38a).
Strukturieren eines Elektrodenmaterials (38), welches Wolfram enthält;
Oxidieren eines Rückstands (38a), welcher erzeugt wird, wenn das Elektrodenmaterial (38) strukturiert wird; und
Entfernen des Rückstands (38a).
3. Ätzverfahren nach Anspruch 2, dadurch gekennzeichnet,
dass der Rückstand (38a) durch eine alkalische Lösung ent
fernt wird.
4. Ätzverfahren nach einem der Ansprüche 2 und 3, dadurch
gekennzeichnet, dass das Elektrodenmaterial durch eine Lö
sung strukturiert wird, welche Wasserstoffperoxid enthält.
5. Verfahren zur Herstellung einer Halbleiteranordnung
mit den Schritten:
Bilden einer Dünnschichtwiderstandsschicht zur Bildung eines Dünnschichtwiderstands (37) auf einem Substrat (21);
Bilden einer Schicht eines Grenzschichtmetalls zur Bildung eines Grenzschichtmetalls (38) auf dem Dünnschicht widerstand (37);
Bilden einer Elektrodenschicht (39) auf der Schicht eines Grenzschichtmetalls;
Strukturieren der Elektrodenschicht (39) zur Bildung einer Elektrode;
Strukturieren der Schicht eines Grenzschichtmetalls zur Bildung eines Grenzschichtmetalls (38) auf der Grund lage einer Form der Elektrode;
Oxidieren eines Rückstands (38a), welcher gebildet wird, wenn die Schicht eines Grenzschichtmetalls struktu riert wird; und
Entfernen des Rückstands (38a).
Bilden einer Dünnschichtwiderstandsschicht zur Bildung eines Dünnschichtwiderstands (37) auf einem Substrat (21);
Bilden einer Schicht eines Grenzschichtmetalls zur Bildung eines Grenzschichtmetalls (38) auf dem Dünnschicht widerstand (37);
Bilden einer Elektrodenschicht (39) auf der Schicht eines Grenzschichtmetalls;
Strukturieren der Elektrodenschicht (39) zur Bildung einer Elektrode;
Strukturieren der Schicht eines Grenzschichtmetalls zur Bildung eines Grenzschichtmetalls (38) auf der Grund lage einer Form der Elektrode;
Oxidieren eines Rückstands (38a), welcher gebildet wird, wenn die Schicht eines Grenzschichtmetalls struktu riert wird; und
Entfernen des Rückstands (38a).
6. Verfahren nach Anspruch 5, gekennzeichnet durch den
Schritt des Bildens eines Resists (45, 55) mit einer be
stimmten Struktur auf der Elektrodenschicht, wobei
die Schicht eines Grenzschichtmetalls unter Verwendung des Resists (45, 55) als Maske strukturiert wird; und
das Resist (45, 55) zusammen mit dem Rückstand (38a) entfernt wird, nachdem der Rückstand (38a) oxidiert worden ist.
die Schicht eines Grenzschichtmetalls unter Verwendung des Resists (45, 55) als Maske strukturiert wird; und
das Resist (45, 55) zusammen mit dem Rückstand (38a) entfernt wird, nachdem der Rückstand (38a) oxidiert worden ist.
7. Verfahren zur Herstellung einer Halbleiteranordnung
mit den Schritten:
Bilden einer Dünnschichtwiderstandsschicht zur Bildung eines Dünnschichtwiderstands (37) auf einem Halbleiter substrat (21);
Bilden einer Schicht eines Grenzschichtmetalls zur Bildung eines Grenzschichtmetalls (38) auf der Dünnschicht widerstandsschicht;
Strukturieren der Schicht eines Grenzschichtmetalls durch Nassätzen, um eine Form eines bestimmten Teils der Schicht eines Grenzschichtmetalls zu definieren und einen Rückstand (38a) an einem Teil außer dem bestimmten Teil der Schicht eines Grenzschichtmetalls zu erzeugen;
Oxidieren des Rückstands (38a); und
Entfernen des Rückstands (38a).
Bilden einer Dünnschichtwiderstandsschicht zur Bildung eines Dünnschichtwiderstands (37) auf einem Halbleiter substrat (21);
Bilden einer Schicht eines Grenzschichtmetalls zur Bildung eines Grenzschichtmetalls (38) auf der Dünnschicht widerstandsschicht;
Strukturieren der Schicht eines Grenzschichtmetalls durch Nassätzen, um eine Form eines bestimmten Teils der Schicht eines Grenzschichtmetalls zu definieren und einen Rückstand (38a) an einem Teil außer dem bestimmten Teil der Schicht eines Grenzschichtmetalls zu erzeugen;
Oxidieren des Rückstands (38a); und
Entfernen des Rückstands (38a).
8. Verfahren nach Anspruch 7, gekennzeichnet durch den
Schritt des Strukturierens der Dünnschichtwiderstands
schicht, um eine Form des Dünnschichtwiderstands (37) zu
definieren, nachdem der Rückstand (38a) entfernt worden
ist.
9. Verfahren nach Anspruch 8, gekennzeichnet durch den
Schritt:
Strukturieren des bestimmten Teils der Schicht eines Grenzschichtmetalls, um das Grenzschichtmetall (38) zu bil den, bevor die Dünnschichtwiderstandsschicht strukturiert worden ist.
Strukturieren des bestimmten Teils der Schicht eines Grenzschichtmetalls, um das Grenzschichtmetall (38) zu bil den, bevor die Dünnschichtwiderstandsschicht strukturiert worden ist.
10. Verfahren nach Anspruch 9, gekennzeichnet durch die
Schritte:
Oxidieren eines sekundären Rückstands (38a), welcher auf dem Dünnschichtwiderstand (37) gebildet wird, wenn der bestimmte Teil der Schicht eines Grenzschichtmetalls struk turiert wird; und
Entfernen des Rückstands (38a).
Oxidieren eines sekundären Rückstands (38a), welcher auf dem Dünnschichtwiderstand (37) gebildet wird, wenn der bestimmte Teil der Schicht eines Grenzschichtmetalls struk turiert wird; und
Entfernen des Rückstands (38a).
11. Verfahren nach einem der Ansprüche 7 bis 10, gekenn
zeichnet durch die Schritte:
Bilden einer leitenden Schicht (39) auf dem bestimmten Teil der Schicht eines Grenzschichtmetalls, nachdem die Dünnschichtwiderstandsschicht strukturiert worden ist;
Strukturieren der leitenden Schicht (39);
Bilden einer Isolierschicht auf dem Dünnschichtwider stand (37) und auf der leitenden Schicht (39);
Bilden eines Kontaktlochs (40a) in der Isolierschicht (40), um die leitende Schicht (39) von dem Kontaktloch (40a) bloßzulegen; und
Bilden einer Verdrahtungsstruktur, welche mit der lei tenden Schicht (39) über das Kontaktloch (40a) kommuni ziert.
Bilden einer leitenden Schicht (39) auf dem bestimmten Teil der Schicht eines Grenzschichtmetalls, nachdem die Dünnschichtwiderstandsschicht strukturiert worden ist;
Strukturieren der leitenden Schicht (39);
Bilden einer Isolierschicht auf dem Dünnschichtwider stand (37) und auf der leitenden Schicht (39);
Bilden eines Kontaktlochs (40a) in der Isolierschicht (40), um die leitende Schicht (39) von dem Kontaktloch (40a) bloßzulegen; und
Bilden einer Verdrahtungsstruktur, welche mit der lei tenden Schicht (39) über das Kontaktloch (40a) kommuni ziert.
12. Verfahren nach Anspruch 7, gekennzeichnet durch die
Schritte:
Strukturieren der Dünnschichtwiderstandsschicht, um eine Form des Dünnschichtwiderstands (37) zu definieren, bevor die Schicht eines Grenzschichtmetalls gebildet wird; und
wobei die Schicht eines Grenzschichtmetalls derart strukturiert wird, dass der bestimmte Teil der Schicht ei nes Grenzschichtmetalls auf dem Dünnschichtwiderstand (37) als das Grenzschichtmetall (38) zurückbleibt.
Strukturieren der Dünnschichtwiderstandsschicht, um eine Form des Dünnschichtwiderstands (37) zu definieren, bevor die Schicht eines Grenzschichtmetalls gebildet wird; und
wobei die Schicht eines Grenzschichtmetalls derart strukturiert wird, dass der bestimmte Teil der Schicht ei nes Grenzschichtmetalls auf dem Dünnschichtwiderstand (37) als das Grenzschichtmetall (38) zurückbleibt.
13. Verfahren nach Anspruch 12, gekennzeichnet durch die
Schritte:
Bilden einer leitenden Schicht (39) auf der Schicht eines Grenzschichtmetalls;
Bilden eines Resists (45) auf der leitenden Schicht; und
Strukturieren der leitenden Schicht (39) durch das darauf vorhandene Resist (45),
wobei die Schicht eines Grenzschichtmetalls durch das darauf vorhandene Resist (45) strukturiert wird, nachdem die leitende Schicht (39) strukturiert worden ist.
Bilden einer leitenden Schicht (39) auf der Schicht eines Grenzschichtmetalls;
Bilden eines Resists (45) auf der leitenden Schicht; und
Strukturieren der leitenden Schicht (39) durch das darauf vorhandene Resist (45),
wobei die Schicht eines Grenzschichtmetalls durch das darauf vorhandene Resist (45) strukturiert wird, nachdem die leitende Schicht (39) strukturiert worden ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
dass Resist (45) getrennt von dem Rückstand (38a) entfernt
wird.
15. Verfahren nach Anspruch 14, gekennzeichnet durch die
Schritte:
Bilden einer Isolierschicht (40)) auf dem Substrat (21), welches darauf den Dünnschichtwiderstand (37) und das Grenzschichtmetall (38) hält, nachdem das Resist (45) ent fernt worden ist;
Bilden eines Kontaktlochs (40a) in der Isolierschicht (40); und
Bilden einer Verdrahtungsstruktur, welche mit dem Grenzschichtmetall (38) durch das Kontaktloch (40a) kommu niziert.
Bilden einer Isolierschicht (40)) auf dem Substrat (21), welches darauf den Dünnschichtwiderstand (37) und das Grenzschichtmetall (38) hält, nachdem das Resist (45) ent fernt worden ist;
Bilden eines Kontaktlochs (40a) in der Isolierschicht (40); und
Bilden einer Verdrahtungsstruktur, welche mit dem Grenzschichtmetall (38) durch das Kontaktloch (40a) kommu niziert.
16. Verfahren nach einem der Ansprüche 7 bis 12, gekenn
zeichnet durch den Schritt des Bildens eines Resists (45)
mit einer bestimmten Struktur auf der Schicht eines Grenz
schichtmetalls, wobei:
die Schicht eines Grenzschichtmetalls unter Verwendung des Resists (45) als Maske strukturiert wird; und
das Resist (45) zusammen mit dem Rückstand (38a) ent fernt wird.
die Schicht eines Grenzschichtmetalls unter Verwendung des Resists (45) als Maske strukturiert wird; und
das Resist (45) zusammen mit dem Rückstand (38a) ent fernt wird.
17. Verfahren nach einem der Ansprüche 7 bis 12, gekenn
zeichnet durch den Schritt des Bildens eines Resists (45)
mit einer bestimmten Struktur auf der Schicht eines Grenz
schichtmetalls, wobei:
die Schicht eines Grenzschichtmetalls unter Verwendung des Resists (45) als Maske strukturiert wird; und
das Resist (45) getrennt von dem Rückstand (38a) ent fernt wird.
die Schicht eines Grenzschichtmetalls unter Verwendung des Resists (45) als Maske strukturiert wird; und
das Resist (45) getrennt von dem Rückstand (38a) ent fernt wird.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch
gekennzeichnet, dass der Rückstand (38a) durch eine Lösung
entfernt wird, welches organisches Amin enthält.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25563198 | 1998-09-09 | ||
JP10-255631 | 1998-09-09 | ||
JP20356199A JP4075228B2 (ja) | 1998-09-09 | 1999-07-16 | 半導体装置の製造方法 |
JP11-203561 | 1999-07-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19943175A1 true DE19943175A1 (de) | 2000-03-16 |
DE19943175B4 DE19943175B4 (de) | 2011-08-18 |
Family
ID=26513983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19943175A Expired - Fee Related DE19943175B4 (de) | 1998-09-09 | 1999-09-09 | Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens |
Country Status (3)
Country | Link |
---|---|
US (1) | US6279585B1 (de) |
JP (1) | JP4075228B2 (de) |
DE (1) | DE19943175B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069652A2 (de) * | 2000-03-17 | 2001-09-20 | Infineon Technologies Ag | Verfahren zum freilegen einer kontaktfläche |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6277738B1 (en) * | 1999-06-23 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device capable of reducing contact resistance |
JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JP3627617B2 (ja) | 2000-04-06 | 2005-03-09 | 株式会社デンソー | 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法 |
US7075160B2 (en) | 2003-06-04 | 2006-07-11 | Robert Bosch Gmbh | Microelectromechanical systems and devices having thin film encapsulated mechanical structures |
US7410879B1 (en) | 2005-07-11 | 2008-08-12 | National Semiconductor Corporation | System and method for providing a dual via architecture for thin film resistors |
US7332403B1 (en) * | 2005-07-11 | 2008-02-19 | National Semiconductor Corporation | System and method for providing a buried thin film resistor having end caps defined by a dielectric mask |
WO2007047627A2 (en) * | 2005-10-14 | 2007-04-26 | Georgia Tech Research Corporation | Process development and optimization of embedded thin film resistor on body |
US20070170528A1 (en) | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
US7829428B1 (en) | 2008-08-26 | 2010-11-09 | National Semiconductor Corporation | Method for eliminating a mask layer during thin film resistor manufacturing |
JP2012248814A (ja) * | 2011-05-31 | 2012-12-13 | Toshiba Corp | 半導体装置およびその製造方法 |
KR102426051B1 (ko) | 2016-05-31 | 2022-07-26 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US10541214B2 (en) * | 2018-04-27 | 2020-01-21 | Juniper Networks, Inc. | Enhanced bonding between III-V material and oxide material |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4443295A (en) * | 1983-06-13 | 1984-04-17 | Fairchild Camera & Instrument Corp. | Method of etching refractory metal film on semiconductor structures utilizing triethylamine and H2 O2 |
JPS60163466A (ja) * | 1984-02-06 | 1985-08-26 | Hitachi Ltd | 半導体装置の製造方法 |
US4878770A (en) | 1987-09-09 | 1989-11-07 | Analog Devices, Inc. | IC chips with self-aligned thin film resistors |
JP2762473B2 (ja) | 1988-08-24 | 1998-06-04 | 株式会社デンソー | 半導体装置の製造方法 |
US5279771A (en) * | 1990-11-05 | 1994-01-18 | Ekc Technology, Inc. | Stripping compositions comprising hydroxylamine and alkanolamine |
JP3026656B2 (ja) | 1991-09-30 | 2000-03-27 | 株式会社デンソー | 薄膜抵抗体の製造方法 |
US5382916A (en) | 1991-10-30 | 1995-01-17 | Harris Corporation | Differential voltage follower |
DE69427501T2 (de) | 1993-04-05 | 2002-05-23 | Denso Corp | Halbleiteranordnung mit Dünnfilm-Widerstand |
JPH07202124A (ja) | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
US5420063A (en) | 1994-04-11 | 1995-05-30 | National Semiconductor Corporation | Method of producing a resistor in an integrated circuit |
JP2932940B2 (ja) * | 1994-06-08 | 1999-08-09 | 株式会社デンソー | 薄膜抵抗体を有する半導体装置の製造方法 |
JP2701773B2 (ja) | 1995-03-15 | 1998-01-21 | 日本電気株式会社 | エッチング方法 |
JP3206435B2 (ja) | 1996-07-02 | 2001-09-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP3374680B2 (ja) * | 1996-11-06 | 2003-02-10 | 株式会社デンソー | 半導体装置の製造方法 |
-
1999
- 1999-07-16 JP JP20356199A patent/JP4075228B2/ja not_active Expired - Fee Related
- 1999-09-07 US US09/390,679 patent/US6279585B1/en not_active Expired - Lifetime
- 1999-09-09 DE DE19943175A patent/DE19943175B4/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069652A2 (de) * | 2000-03-17 | 2001-09-20 | Infineon Technologies Ag | Verfahren zum freilegen einer kontaktfläche |
WO2001069652A3 (de) * | 2000-03-17 | 2001-12-06 | Infineon Technologies Ag | Verfahren zum freilegen einer kontaktfläche |
Also Published As
Publication number | Publication date |
---|---|
JP2000150459A (ja) | 2000-05-30 |
JP4075228B2 (ja) | 2008-04-16 |
US6279585B1 (en) | 2001-08-28 |
DE19943175B4 (de) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69029595T2 (de) | Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren | |
DE68917995T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE3851163T2 (de) | Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung. | |
EP0600063B1 (de) | Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects' | |
DE69031543T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
DE4325706A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE69014707T2 (de) | Verfahren zur Herstellung von CMOS-Feldeffekt-Transistoren. | |
DE3311635A1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung | |
DE4202294A1 (de) | Halbleitereinrichtung mit einer mehrschichtverbindungsstruktur und herstellungsverfahren dafuer | |
DE69434162T2 (de) | Verfahren zur Herstellung einer Gate-Elektrode aus schwerschmelzendem Metall | |
DE19943175A1 (de) | Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE19626039C2 (de) | Verfahren zum Herstellen einer Metalleitung | |
DE19520768B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
DE4130391C2 (de) | Verfahren zum selektiven entfernen einer schicht und dessen verwendung | |
DE1803024C3 (de) | Verfahren zum Herstellen von Feldeffekttransistorbauelementen | |
EP0373258B1 (de) | Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen | |
DE10334406B4 (de) | Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß | |
DE3888511T2 (de) | Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen. | |
DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
DE19608883C2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung | |
WO2006108827A2 (de) | Herstellung von vdmos-transistoren mit optimierter gatekontaktierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20111119 |
|
R084 | Declaration of willingness to licence | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |