KR100986907B1 - 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 - Google Patents
액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 Download PDFInfo
- Publication number
- KR100986907B1 KR100986907B1 KR1020080092741A KR20080092741A KR100986907B1 KR 100986907 B1 KR100986907 B1 KR 100986907B1 KR 1020080092741 A KR1020080092741 A KR 1020080092741A KR 20080092741 A KR20080092741 A KR 20080092741A KR 100986907 B1 KR100986907 B1 KR 100986907B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pad
- layer
- glass substrate
- ohmic contact
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Abstract
본 발명은 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널에 관한 것으로서, 유리기판에 증착된 제1금속층을 제1마스크를 이용해 패터닝하여 TFT영역에 게이트전극을 형성하고 PAD영역에 패드전극을 형성하는 단계;와, 상기 게이트전극 및 패드전극이 형성된 유리기판의 상부 전면에 게이트 절연막과 비정질 실리콘막과 도핑된 비정질 실리콘막을 순차적으로 증착하고, 제2마스크를 이용해 상기 비정질 실리콘막과 도핑된 비정질 실리콘막을 패터닝하여 상기 게이트전극 상측에 채널층과 오믹컨택층을 형성하는 단계;와, 상기 채널층 및 오믹컨택층이 형성된 유리기판 전면에 제2금속층을 증착하고, 제3마스크를 이용해 상기 제2금속층을 패터닝하여 상기 채널층 및 오믹컨택층 상부의 중앙부분에서 양측으로 분할되는 소스전극 및 드레인전극을 형성함과 동시에, 상기 패드전극에 대응되는 위치에 개구공이 형성된 더미전극을 형성하는 단계;와, 상기 소스전극 및 드레인전극을 식각장벽으로 이용해서 상기 소스전극과 드레인전극의 사이공간으로 노출된 오믹컨택층을 식각하여 상기 오믹컨택층이 분할되게 하고, 상기 더미전극을 식각장벽으로 이용해 게이트절연막을 식각하여 상기 더미전극의 개구공을 통해 상기 패드전극이 노출되게 하는 단계;와, 상기 소스전극과 드레인전극 및 더미전극을 포함한 유리기판의 전면에 투명도전물질을 증착하고, 제4마스크를 이용해 상기 투명도전물질을 패터닝하여 상기 소스전극 또는 드레인전극과 접촉되는 화소전극과 상기 패드전극과 접촉되는 패드컨택전극을 각각 형성하는 단계; 및, 상기 화소전극 및 패드 컨택전극이 형성된 유리기판 전면에 보호막을 증착하는 단계;를 포함하는 것을 특징으로 한다.
액정디스플레이, 마스크, 소스전극, 드레인전극, 더미전극, 4마스크공정
Description
본 발명은 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널에 관한 것으로서, 보다 상세하게는 종래의 패드전극을 노출시키기 위한 컨택홀을 형성하는 마스크공정을 생략할 수 있는 액정 디스플레이 패널 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극 등을 형성하기 위해서 통상, 5∼7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에서와 같이, 유리기판(10) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질(제1금속층)을 증착한 후, 제1마스크를 이용한 포토리소그래피공정 및 식각공정을 적용하여 유리기판상의 TFT영역에 게이트전극(11a)을 형성하고, PAD영역에 패드전극(11b)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 상기 게이트전극(11a)과 패드전극(11b)이 형성된 유리기판(10) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등 의 무기물질을 증착하여 게이트 절연막(12)을 형성하고, 상기 게이트 절연막(12) 위에 도핑되지 않은 비정질 실리콘막(a-Si)과 도핑된 비정질 실리콘막(n+ a-Si)을 순차적으로 증착한 다음, 제2마스크를 이용한 포토식각기술로 도핑되지 않은 비정질 실리콘막(a-Si)과 도핑된 비정질 실리콘막(n+ a-Si)을 패터닝하여 상기 게이트전극(11a)에 오버랩되도록 상기 게이트 절연막(12) 상에 채널층(13a)과 오믹컨택층(13b)으로 구성되는 섬(island) 모양의 반도체층(13)을 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 반도체층(13)이 형성된 유리기판(10)의 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질(제2금속층)을 증착하고, 제3마스크를 이용하여 상기 제2금속층을 패터닝하여 소스 전극(14a) 및 드레인 전극(14b)을 형성함으로써 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
다음, 도 1d에 도시된 바와 같이 TFT영역에서는 상기의 소스 전극(14a) 및 드레인전극(14b)의 패턴을 마스크로 활용하여 상기 소스전극(14a)과 드레인전극(14b)의 사이에 노출된 오믹컨택층(13b) 을 식각한다.
이어서, 도 1e에 도시된 바와 같이, 상기 소스전극(14a) 및 드레인 전극(14b)을 포함한 유리기판(10) 전면에 BCB(Benzocyclobutene) 등의 유기절연물질 또는 SiNx등의 무기절연물질을 도포하여 보호막(15)을 형성하고, 제4마스크를 이용하여 상기 보호막(15)의 일부를 패터닝함으로써 상기 드레인 전극(14b)이 노출되는 제1컨택홀(17)을 형성하고 상기 패드전극(11b)이 노출되는 제2컨택홀(18)을 형성한다.
다음, 도 1f에 도시된 바와 같이, 상기 보호막(15)이 형성된 유리기판(10)의 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxide)와 같은 투명도전물질을 증착하고 제5마스크를 이용하여 상기 제1컨택홀(17)을 통해 상기 드레인 전극(14b)에 전기적으로 연결되는 화소전극(17a)을 형성하고, 상기 제2컨택홀(18)을 통해 상기 패드전극(11b)에 전기적으로 연결되는 패드컨택전극(17b)을 형성한다.
그러나, 상기한 바와 같이 패터닝을 수행하기 위하여 설계된 마스크는 매우 고가이어서 공정에 적용되는 마스크 수가 증대되면 될수록 액정 표시소자를 제조하는 비용이 이에 비례하여 상승하게 된다. 또한, 공정의 시간이 증가됨으로 인하여 생산수량이 적어질 뿐만 아니라 여러 공정을 거치게 됨으로 인하여 수율 측면에서도 단점으로 작용하게 된다.
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, TFT영역에 소스전극 및 드레인전극을 형성하는 과정에서 상기 패드전극에 대응되는 위치에 개구공이 형성된 더미전극을 상기 PAD영역의 게이트절연막 상측에 형성하고, 상기 더미전극을 식각장벽으로 이용해 게이트절연막의 노출부위를 식각하여 패드전극이 노출되도록 함으로써, 종래의 패드전극 상측에 컨택홀을 형성하기 위한 마스크공정을 생략할 수 있으므로, 총 4회의 마스크 공정으로 액정 디스플레이 패널을 생산할 수 있는 액정 디스플레이 패널 제조방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 액정 디스플레이 패널 제조방법에 있어서, 유리기판에 증착된 제1금속층을 제1마스크를 이용해 패터닝하여 TFT영역에 게이트전극을 형성하고 PAD영역에 패드전극을 형성하는 단계;와, 상기 게이트전극 및 패드전극이 형성된 유리기판의 상부 전면에 게이트 절연막(SiNx)과 비정질 실리콘(a-Si)막과 도핑된 비정질 실리콘(n+ a-Si)막을 순차적으로 증착하고, 제2마스크를 이용해 상기 비정질 실리콘막과 도핑된 비정질 실리콘막을 패터닝하여 상기 게이트전극 상측에 채널층과 오믹컨택층을 형성하는 단계;와, 상기 채널층 및 오믹컨택층이 형성된 유리기판 전면에 제2금속층을 증착하고, 제3마스크를 이용해 상기 제2금속층을 패터닝하여 상기 채널층 및 오믹컨택층 상부의 중앙부분에서 양측으로 분할되는 소스전극 및 드레인전극을 형성함과 동시에 상기 패드전극에 대응되는 위치에 개구공이 형성된 더미전극을 형성하는 단계;와, 상기 소스전극 및 드레인전극을 식각장벽으로 이용해서 상기 소스전극과 드레인전극의 사이공간으로 노출된 오믹컨택층을 식각하여 상기 오믹컨택층이 분할되게 하고, 상기 더미전극을 식각장벽으로 이용해 게이트절연막을 식각하여 상기 더미전극의 개구공을 통해 상기 패드전극이 노출되게 하는 단계;와, 상기 소스전극과 드레인전극 및 더미전극을 포함한 유리기판의 전면에 투명도전물질을 증착하고, 제4마스크를 이용해 상기 투명도전물질을 패터닝하여 상기 소스전극 또는 드레인전극과 접촉되는 화소전극과 상기 패드전극과 접촉되는 패드컨택전극을 각각 형성하는 단계;및, 상기 화소전극 및 패드컨택전극이 형성된 유리기판 전면에 보호막을 증착하는 단계를 포함하는 것을 특징으로 하는 액정 디스플레이 패널 제조방법에 의해 달성된다.
여기서, 상기 오믹컨택층 및 게이트절연막을 동시에 식각하는 단계는 트리 플로로 메탄(CHF3) 가스를 주요 식각가스로 사용하고, 헬륨(He)가스를 첨가가스로 사용하는 건식 식각 방식이 적용되는 것이 바람직하다.
또한, 상기 오믹컨택층 및 게이트절연막을 동시에 식각하는 단계의 공정 압력은 200mTorr이고, 인가 전력은 1100W인 것이 바람직하다.
한편, 본 발명의 다른 측면에 따른 액정 디스플레이 패널은, TFT영역과 PAD영역이 구분되어 최하층에 배치되는 유리기판;과, 상기 유리기판의 TFT영역에 형성되는 게이트전극;과, 상기 유리기판의 PAD영역에 형성되는 패드전극;과, 상기 TFT영역에서는 게이트전극 상측을 감싸도록 형성되고, 상기 PAD영역에서는 중앙에 상 기 패드전극의 일부를 노출시키는 개구부가 형성되어 상기 패드전극의 상측을 감싸도록 형성된 게이트절연막;과, 상기 게이트절연막 상측에서 게이트전극에 대응되는 위치에 형성되는 채널층과, 상기 채널층의 상측에서 양측으로 분할형성되는 오믹컨택층으로 구성되는 반도체층;과, 상기 분할형성된 오믹컨택층에 각각 접촉되는 소스전극 및 드레인전극;과, 상기 패드전극에 대응되는 위치에 개구공이 형성되어 게이트절연막의 상면에 형성되는 더미전극;과, 상기 소스전극 또는 드레인전극에 일부분이 접촉되어 TFT영역의 화소부에 배치되는 화소전극;과, 상기 더미전극 외측을 감싸며 상기 더미전극의 개구공을 통해 노출된 패드전극에 접촉되는 패드컨택전극; 및, 상기 TFT영역과 PAD영역의 최상층에 적층되는 보호층;을 포함하는 액정 디스플레이 패널.에 의해 달성된다.
여기서, 상기 더미전극은 상기 소스전극 및 드레인전극과 동일한 재질로 이루어지는 것이 바람직하다.
본 발명에 따르면, TFT영역에 소스전극 및 드레인전극을 형성하는 과정에서 상기 패드전극에 대응되는 위치에 개구공이 형성된 더미전극을 상기 PAD영역의 게이트절연막 상측에 형성하고, 상기 더미전극을 식각장벽으로 이용해 게이트절연막의 노출부위를 식각하여 패드전극이 노출되도록 함으로써, 종래의 패드전극 상측에 컨택홀을 형성하기 위한 마스크공정을 생략할 수 있으므로, 총 4회의 마스크 공정으로 액정 디스플레이 패널을 생산할 수 있는 액정 디스플레이 패널 제조방법이 제공된다.
이하, 첨부도면을 참조하여 본 발명의 제1실시예에 따른 액정 디스플레이 패널에 대해 설명하기로 한다.
첨부도면중 도 2는 본 발명 액정 디스플레이 패널의 단면도이다.
상기 도면에서 도시하는 바와 같이 본 발명 액정 디스플레이 패널은 유리기판(20), 게이트전극(21a), 패드전극(21b), 게이트절연막(22), 반도체층(23), 소스전극(24a), 드레인전극(24b), 더미전극(24c), 화소전극(25a), 패드컨택전극(25b) 및 보호막(26)을 포함하여 구성된다.
상기 유리기판(20)은 TFT영역과 PAD영역이 구분되어 최하층에 배치되고, 상기 게이트전극(21a)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질로 이루어져 상기 TFT영역에 형성되며, 상기 패드전극(21b)은 상기 게이트전극(21a)과 동일한 재질로 이루어져 상기 PAD영역에 형성된다.
상기 게이트절연막(22)은 실리콘 질화물(SiNx)로 이루어지며, 상기 TFT영역에서는 게이트전극(21a)의 상측을 감싸도록 형성되며, 상기 PAD영역에서는 패드전극의 상측을 감싸도록 형성되고 중앙에 상기 패드전극의 일부를 노출시키는 개구부가 형성된다.
상기 반도체층(23)은 도핑되지 않은 비정질 실리콘(a-Si)재질로 이루어져 상기 TFT영역의 게이트절연막(22) 상측에 적층되는 채널층(23a)과, 도핑된 비정질 실리콘(n+ a-Si)재질로 이루어져 상기 채널층(23a)의 상측에서 양측으로 분할형성되 는 오믹컨택층(23b)으로 이루어진다.
상기 소스전극 및 드레인전극(24a,24b)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질로 이루어져 상기 TFT영역의 분할된 오믹컨택층(23b)에 각각 접촉되도록 양측으로 분할형성된다.
상기 더미전극(24c)은 상기 소스전극 및 드레인전극(24a,24b)과 함께 동일한 재질로 이루어짐과 아울러 동일층에 배치되는 것으로서, 상기 패드전극에 대응되는 위치에 개구공(24d)이 형성되어 게이트절연막(22)의 상면에 적층된다.
상기 화소전극(25a)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxide)와 같은 투명도전물질로 이루어지는 것으로서, 상기 TFT영역의 소스전극(24a) 또는 드레인전극(24b) 상면에 일부분이 접촉되어 TFT영역의 화소부에 배치된다.
상기 패드컨택전극(25b)은 상기 화소전극(25a)과 동일한 재질로 이루어짐과 아울러 동일층에 배치되는 것으로서, 상기 더미전극(24c) 외측을 감싸며 상기 더미전극(24c)의 개구공(24d)을 통해 노출된 패드전극(21b)에 접촉된다.
상기 보호층(26)은 화소전극(25a)과 패드컨택전극(25b) 및 반도체층(23)의 노출부위를 보호하도록 상기 TFT영역과 PAD영역의 최상층에 증착된다.
이하, 첨부도면을 참조하여 상기의 구성을 갖는 본 발명의 액정 디스플레이 패널의 제조방법에 대해 설명하기로 한다.
첨부도면중 도 3a 내지 도 3e는 본 발명 액정 디스플레이 패널의 제조방법의 공정별 단면도이다.
먼저, 도 3a에서 도시하는 바와 같이 유리기판(20)의 상면에 증착된 제1금속막을 제1마스크공정을 통해 패터닝하여 TFT영역 에 게이트전극(21a)을 형성함과 동시에 PAD영역에 패드전극(21b)을 형성하고, 상기 게이트전극(21a)과 패드전극(21b)이 형성된 유리기판(20)의 전면에 게이트절연막(SiNx, 22)과 도핑되지 않은 실리콘막(a-Si)과 도핑된 실리콘막(n+ a-Si)을 순차적으로 증착한 뒤, 제2마스크 공정을 통해 상기 게이트 절연막(SiNx, 22)과 도핑되지 않은 실리콘막(a-Si)과 도핑된 실리콘막(n+ a-Si)을 패터닝하여 TFT영역의 게이트전극(21a) 상측에 채널층(23a)과 오믹컨택층(23b)으로 구성되는 반도체층(23)을 형성하고, PAD영역의 도핑되지 않은 비정질 실리콘막(a-Si)과 도핑된 비정질 실리콘막(n+ a-Si)은 제거한다.
그리고, 도 3b에서 도시하는 바와 같이 상기 반도체층(23)이 형성된 유리기판(20)의 전면에 제2금속막을 증착하고, 제3마스크를 이용해 상기 제2금속막을 패터닝하여 TFT영역에 소스전극(24a)과 드레인 전극(24b)을 형성함과 아울러, PAD영역에는 상기 패드전극(11b)에 대응되는 위치에 개구공(24d)이 형성된 더미전극(24c)을 형성한다.
상기와 같이 형성된 상기 소스전극(24a)과 드레인전극(24b)의 사이공간으로는 반도체층(23)의 오믹컨택층(23b)이 노출되고 외측공간으로는 게이트절연막(22)이 노출되며, 상기 더미전극(24c)의 개구공(24d) 및 외측공간으로는 게이트절연막(22)이 노출된다.
도 3c에서 도시하는 바와 같이 상기 소스전극(24a)과 드레인전극(24b)을 식각 장벽으로 이용하여 상기 오믹컨택층(23b) 및 게이트절연막(22)을 식각함과 동시 에 상기 더미전극(24c)을 식각 장벽으로 이용하여 상기 더미전극(24c)의 개구공(24d) 및 외측공간으로 노출되는 게이트절연막(22)을 식각하여 상기 패드전극(21b)이 노출되게 한다.
이때, 상기 오믹컨택층(23b) 및 게이트절연막(22)의 식각공정은 게이트절연막(22) 및 오믹컨택층(23b)의 식각 선택비를 이용하되, 각각의 막 두께를 고려해서 수행한다. 예컨데, 게이트절연막(22) 및 오믹컨택층(23b)의 최적의 식각 선택비를 얻기 위해 게이트절연막(22) 및 오믹컨택층(23b)의 식각공정에서 카본(Carbon)계열 또는 플로린(Fluorine)계열을 포함하는 가스를 주식각 가스로 사용하고, 식각 균일도를 향상시키기 위해 헬륨(He)가스를 첨가가스로 사용한다. 이때, 카본(Carbon)계열 또는 플로린(Fluorine)계열을 포함하는 가스로서 트리 플로로 메탄(CHF3)가스를 사용한다. 또한, <표1> 및 <표2>에서와 같이 상기 식각공정은 공정압력을 200mTorr로 하고, 인가전력을 1100W로 하여 수행하는 것이 가장 바람직하다.
<표1>은 압력에 따른 게이트절연막(SiNx, 22) 및 오믹컨택층(n+ a-Si, 23b)의 식각 특성을 나타낸다. 여기서 트리 플로로 메탄(CHF3)가스를 주식각 가스로 사용하고 헬륨(He)가스를 첨가가스로 사용하고, 1100W의 전력을 인가하며, 상부 및 하부 전극의 온도는 상온으로 고정시켰다.
| 압력(mTorr) | 100 | 200 | 300 |
| 식각 선택비(SiNx/n+ a-Si) | 6.3 | 5.2 | 4.4 |
| 식각 선택비의 균일도(%) | 8.5 | 8.2 | 8.7 |
| SiNx의 식각률(Å/min) | 1390 | 1520 | 1660 |
| n+ a-Si의 식각률(Å/min) | 220 | 290 | 380 |
상기의 <표1>로부터 알 수 있듯이, 압력이 증가함에 따라 게이트절연막(SiNx, 22) 및 오믹컨택층(n+ a-Si, 23b)의 식각률이 증가하지만, 이에 대한 선택비(SiNx/n+ a-Si)는 낮아진다. 즉, 압력이 증가함에 따라 게이트 절연막(22) 대비 오믹컨택층(23b)의 식각률이 높다는 것을 알 수 있다. 식각 선택비의 균일도는 압력에 따라 큰 차이가 나지는 않지만, 200mTorr의 압력일 때에 가장 적절하다.
도 4a는 압력에 따른 식각 특성의 선택비와 선택비 균일도에 대한 그래프를 나타낸 것이다.
<표2>는 인가전력에 따른 게이트절연막(SiNx, 22) 및 오믹컨택층(n+ a-Si, 23b)의 식각특성을 나타낸다. 여기서 트리 플로로 메탄(CHF3)가스를 주식각 가스로 사용하고, 헬륨(He)가스를 첨가가스로 사용하고, 200mTorr의 압력 조건하에, 상부 및 하부 전극의 온도는 상온으로 고정시켰다.
| 인가전력(W) | 700 | 900 | 1100 | 1300 | 1500 |
| 식각 선택비(SiNx/n+ a-Si) | 12.7 | 8.5 | 5.2 | 4.8 | 3.4 |
| 식각 선택비의 균일도(%) | 10.2 | 9.1 | 8.2 | 9.6 | 11.8 |
| SiNx의 식각률(Å/min) | 1140 | 1280 | 1520 | 1860 | 2150 |
| n+ a-Si의 식각률(Å/min) | 90 | 150 | 290 | 390 | 630 |
상기의 <표2>로부터 알 수 있듯이, 인가전력이 증가함에 따라 게이트절연막(SiNx, 22) 및 오믹컨택층(n+ a-Si, 23b)의 식각률이 증가하지만, 이에 대한 선택비(SiNx/n+ a-Si)는 낮아진다. 따라서 인가전력이 증가함에 따라 게이트 절연막(22) 대비 오믹컨택층(23b)의 식각률이 높다는 것을 알 수 있다.
도 4b는 인가 전력에 따른 선택비 및 선택비 균일도에 대한 그래프로서, 식각 선택비에 대한 균일도는 700W에서 1100W까지는 낮아지다가 1300W에서부터는 다시 높아지는 경향이 있었다. 이 결과로 보아 최적의 식각 선택비는 변곡점이 있으며, 게이트 절연막(22)과 오믹컨택층(23b)의 각각의 두께 및 공정시간을 고려할 때 공정조건을 제시하는 인가전력은 1100W의 전력이 인가될 때에 가장 적절하다.
도 3d에서 도시하는 바와 같이 상기 소스전극(24a)과 드레인전극(24b) 및 더미전극(24c)이 형성된 유리기판(20)의 전면에 투명도전물질을 증착한 뒤 제4마스크를 통해 상기 투명도전물질을 패터닝하여 TFT영역의 화소부에 상기 드레인전극(24b)과 일부분이 접촉되는 화소전극(25a)을 형성하고, PAD영역에 상기 패드전극(21b)과 접촉되는 패드컨택전극(25b)을 형성한다.
그리고, 도 3e에서 도시하는 바와 같이 상기의 화소전극(25a) 및 패드컨택전극(25b)이 형성된 유리기판(20)의 전면에 보호막(26)을 증착한다. 이때 상기 보호막(26)을 증착하는 공정은 물리 기상 증착(Physical Vapor Deposition, PVD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)방식등 다양한 방법으로 증착될 수 있다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
도 1a 내지 도 1f는 종래 기술에 의한 TFT 어레이 기판의 공정단면도,
도 2는 본 발명 액정 디스플레이 패널의 단면도,
도 3a 내지 도 3e는 본 발명 액정 디스플레이 패널 제조방법의 공정별 단면도,
도 4a는 압력에 따른 식각 특성의 선택비와 선택비 균일도에 대한 그래프이고,
도 4b는 인가 전력에 따른 선택비 및 선택비 균일도에 대한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
20:유리기판, 21a:게이트전극, 21b:패드전극,
22:게이트절연막, 23a:채널층, 23b:오믹컨택층,
23:반도체층, 24a:소스전극, 24b:드레인전극, 24c:더미전극,
24d:개구공, 25a: 화소전극, 25b: 패드컨택전극,
26:보호막
Claims (5)
- 유리기판에 증착된 제1금속층을 제1마스크를 이용해 패터닝하여 TFT영역에 게이트전극을 형성하고 PAD영역에 패드전극을 형성하는 단계;상기 게이트전극 및 패드전극이 형성된 유리기판의 상부 전면에 게이트 절연막과 비정질 실리콘막과 도핑된 비정질 실리콘막을 순차적으로 증착하고, 제2마스크를 이용해 상기 비정질 실리콘막과 도핑된 비정질 실리콘막을 패터닝하여 상기 게이트전극 상측에 채널층과 오믹컨택층을 형성하는 단계;상기 채널층 및 오믹컨택층이 형성된 유리기판 전면에 제2금속층을 증착하고, 제3마스크를 이용해 상기 제2금속층을 패터닝하여 상기 채널층 및 오믹컨택층 상부의 중앙부분에서 양측으로 분할되는 소스전극 및 드레인전극을 형성함과 동시에 상기 패드전극 에 대응되는 위치에 개구공이 형성된 더미전극을 형성하는 단계;상기 소스전극 및 드레인전극을 식각장벽으로 이용해서 상기 소스전극과 드레인전극의 사이공간으로 노출된 오믹컨택층을 식각하여 상기 오믹컨택층이 분할되게 하고, 상기 더미전극을 식각장벽으로 이용해 게이트절연막을 식각하여 상기 더미전극의 개구공을 통해 상기 패드전극이 노출되게 하는 단계;상기 소스전극 및 드레인전극 및 더미전극이 형성된 유리기판의 전면에 투명도전물질을 증착하고, 제4마스크를 이용해 상기 투명도전물질을 패터닝하여 상기 소스전극 또는 드레인전극과 접촉되는 화소전극과 상기 패드전극과 접촉되는 패드컨택전극을 형성하는 단계; 및,상기 화소전극 및 패드컨택전극이 형성된 유리기판 전면에 보호막을 증착하는 단계;를 포함하는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 1항에 있어서,상기 오믹컨택층 및 게이트절연막을 동시에 식각하는 단계는 트리 플로로 메탄(CHF3) 가스를 주요 식각가스로 사용하고, 헬륨(He)가스를 첨가가스로 사용하는 건식 식각 방식이 적용되는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 2항에 있어서,상기 오믹컨택층 및 게이트절연막을 동시에 식각하는 단계의 공정 압력은 200mTorr이고, 인가 전력은 1100W인 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- TFT영역과 PAD영역이 구분되어 최하층에 배치되는 유리기판;상기 유리기판의 TFT영역에 형성되는 게이트전극;상기 유리기판의 PAD영역에 형성되는 패드전극;상기 TFT영역에서는 게이트전극 상측을 감싸도록 형성되고, 상기 PAD영역에서는 상기 패드전극의 중앙부분을 노출시키는 개구부가 형성되어 상기 패드전극의 상측을 감싸도록 형성된 게이트절연막;상기 게이트절연막 상측에서 게이트전극에 대응되는 위치에 형성되는 채널층과, 상기 채널층의 상측에서 양측으로 분할형성되는 오믹컨택층으로 구성되는 반도체층;상기 분할형성된 오믹컨택층에 각각 접촉되는 소스전극 및 드레인전극;상기 패드전극에 대응되는 위치에 개구공이 형성되어 게이트절연막의 상면에 형성되는 더미전극;상기 소스전극 또는 드레인전극에 일단부가 접촉되어 TFT영역의 화소부에 형성되는 화소전극;상기 더미전극 외측을 감싸며 상기 더미전극의 개구공을 통해 노출된 패드전극에 접촉되는 패드컨택전극; 및,상기 TFT영역과 PAD영역의 최상층에 적층되는 보호층;을 포함하는 액정 디스플레이 패널.
- 제 4항에 있어서,상기 더미전극은 상기 소스전극 및 드레인전극과 동일한 재질로 이루어지는 것을 특징으로 하는 액정 디스플레이 패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080092741A KR100986907B1 (ko) | 2008-09-22 | 2008-09-22 | 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080092741A KR100986907B1 (ko) | 2008-09-22 | 2008-09-22 | 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100033730A KR20100033730A (ko) | 2010-03-31 |
| KR100986907B1 true KR100986907B1 (ko) | 2010-10-08 |
Family
ID=42182520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080092741A KR100986907B1 (ko) | 2008-09-22 | 2008-09-22 | 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100986907B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093694A (ko) * | 2000-03-28 | 2001-10-29 | 니시가키 코지 | 박막 트랜지스터의 제조방법 |
| KR20020092722A (ko) * | 2001-06-05 | 2002-12-12 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 어레이 기판 및 그 제조방법 |
-
2008
- 2008-09-22 KR KR1020080092741A patent/KR100986907B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093694A (ko) * | 2000-03-28 | 2001-10-29 | 니시가키 코지 | 박막 트랜지스터의 제조방법 |
| KR20020092722A (ko) * | 2001-06-05 | 2002-12-12 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100033730A (ko) | 2010-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11569462B2 (en) | Flexible array substrate, preparation method thereof, and flexible display panel | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| JP5324111B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US8445301B2 (en) | Thin-film transistor substrate, method of manufacturing the same, and display device including the same | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
| TWI395036B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| KR101484063B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| KR20020010212A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2012089814A (ja) | 表示装置及びその製造方法 | |
| KR102050401B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| CN111403337A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| KR20100007561A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| JP2008098642A (ja) | 薄膜トランジスタ基板の製造方法 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100986907B1 (ko) | 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 | |
| KR100787805B1 (ko) | 화소 구조의 제조 방법 | |
| US20210217978A1 (en) | Transistor array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 9 |