JPH04323822A - 半導体装置及びその電極用導電体の形成方法 - Google Patents
半導体装置及びその電極用導電体の形成方法Info
- Publication number
- JPH04323822A JPH04323822A JP12220591A JP12220591A JPH04323822A JP H04323822 A JPH04323822 A JP H04323822A JP 12220591 A JP12220591 A JP 12220591A JP 12220591 A JP12220591 A JP 12220591A JP H04323822 A JPH04323822 A JP H04323822A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor layer
- electrode
- etching
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000001681 protective effect Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 abstract description 10
- 238000001039 wet etching Methods 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ等の半導体
装置における電極用導電体の形成方法に関するものであ
る。
装置における電極用導電体の形成方法に関するものであ
る。
【０００２】
【従来の技術】図５に示すように、ディスクリ−トな大
電力用パワ−トランジスタでは半導体基板１上に施され
た絶縁膜２のコンタクトホ−ル３を介してベ−ス又はエ
ミッタ領域に接合する電極用導電体４は厚みが３μｍを
超えるので、その上に施されるチッ化膜等より成る１．
５μｍ程度の保護膜５に比し、その厚みがかなり大きな
ものとなっている。この点、小電力用のパワ−トランジ
スタや電力用以外のトランジスタ、ＩＣ等に比し、その
電極用導電体の厚みの大きさが際立っている。
電力用パワ−トランジスタでは半導体基板１上に施され
た絶縁膜２のコンタクトホ−ル３を介してベ−ス又はエ
ミッタ領域に接合する電極用導電体４は厚みが３μｍを
超えるので、その上に施されるチッ化膜等より成る１．
５μｍ程度の保護膜５に比し、その厚みがかなり大きな
ものとなっている。この点、小電力用のパワ−トランジ
スタや電力用以外のトランジスタ、ＩＣ等に比し、その
電極用導電体の厚みの大きさが際立っている。
【０００３】従来、このような厚みの大きい電極用導電
体の形成についても、上記他の半導体装置の電極用導電
体の場合と同様にウエットエッチング又はドライエッチ
ングを用いて形成しているだけであった。
体の形成についても、上記他の半導体装置の電極用導電
体の場合と同様にウエットエッチング又はドライエッチ
ングを用いて形成しているだけであった。
【０００４】
【発明が解決しようとする課題】しかしながら、ウエッ
トエッチングでは、図６（ａ）に示すように、半導体基
板１のコンタクトホ−ル３を有する絶縁膜（酸化シリコ
ン膜）２上に施されたアルミニウム層４に対し、レジス
ト膜６の一端Ｐからエッチング液が均等に回り込んでエ
ッチングする結果、出来上がった電極アルミニウム４の
上方の角部４ａが下方の絶縁膜２に対し、かなりの段差
を持つことになる。そのため、レジスト膜除去後、その
上にプラズマＣＶＤ法等によって図６（ｂ）の如く１．
５μｍ程度の保護膜５を蒸着によって施すと、角部の保
護膜の厚みが不均一になり、保護膜５に応力が加わると
、その応力が角部５ａに集中し易くなる。この応力の集
中は保護膜５にクラックが入り易くなることを意味する
ので、トランジスタの特性劣化が起こり、信頼性が低下
するという問題が生じる。このことは等方性ドライエッ
チングについても同じである。
トエッチングでは、図６（ａ）に示すように、半導体基
板１のコンタクトホ−ル３を有する絶縁膜（酸化シリコ
ン膜）２上に施されたアルミニウム層４に対し、レジス
ト膜６の一端Ｐからエッチング液が均等に回り込んでエ
ッチングする結果、出来上がった電極アルミニウム４の
上方の角部４ａが下方の絶縁膜２に対し、かなりの段差
を持つことになる。そのため、レジスト膜除去後、その
上にプラズマＣＶＤ法等によって図６（ｂ）の如く１．
５μｍ程度の保護膜５を蒸着によって施すと、角部の保
護膜の厚みが不均一になり、保護膜５に応力が加わると
、その応力が角部５ａに集中し易くなる。この応力の集
中は保護膜５にクラックが入り易くなることを意味する
ので、トランジスタの特性劣化が起こり、信頼性が低下
するという問題が生じる。このことは等方性ドライエッ
チングについても同じである。
【０００５】尚、上記応力としては保護膜５を設けた後
の工程での熱処理等によって生じる熱歪応力や、保護膜
５の上にモ−ルド樹脂を施すとき等に生じる熱履歴、更
にはトランジスタを取り付けるためビス止めするときの
歪応力等が挙げられる。
の工程での熱処理等によって生じる熱歪応力や、保護膜
５の上にモ−ルド樹脂を施すとき等に生じる熱履歴、更
にはトランジスタを取り付けるためビス止めするときの
歪応力等が挙げられる。
【０００６】異方性のドライエッチングの場合も図７に
示すように、やはり電極アルミニウム４の上方角部４ａ
が下方の絶縁膜２に対し段差が大きいものとなるので、
この部分での保護膜５が不均一になり、応力が集中しや
すくなって、上記ウェットエッチングで形成した場合と
同様の問題が生じる。しかも、保護膜５の不均一は下部
の絶縁膜２とで構成する角部４ｂにも生じるので、この
場合４ｂに対応する部分にも応力の集中がもたらされ、
保護膜５のクラックが生じる可能性が大きい。このよう
なクラックを防止するために、高級なモ−ルド樹脂を用
いたり保護膜５の代わりに、一般にジャンクションコ−
ティングレジンと呼ばれるコ−ティング材で被覆をした
りするという対策が採られているものがある。しかし、
この方法はコストが高くつくだけでなく、ウエハプロセ
ス以外の工程で行なわれなければならず、製造工程も複
雑化するという欠点があった。
示すように、やはり電極アルミニウム４の上方角部４ａ
が下方の絶縁膜２に対し段差が大きいものとなるので、
この部分での保護膜５が不均一になり、応力が集中しや
すくなって、上記ウェットエッチングで形成した場合と
同様の問題が生じる。しかも、保護膜５の不均一は下部
の絶縁膜２とで構成する角部４ｂにも生じるので、この
場合４ｂに対応する部分にも応力の集中がもたらされ、
保護膜５のクラックが生じる可能性が大きい。このよう
なクラックを防止するために、高級なモ−ルド樹脂を用
いたり保護膜５の代わりに、一般にジャンクションコ−
ティングレジンと呼ばれるコ−ティング材で被覆をした
りするという対策が採られているものがある。しかし、
この方法はコストが高くつくだけでなく、ウエハプロセ
ス以外の工程で行なわれなければならず、製造工程も複
雑化するという欠点があった。
【０００７】本発明はこのような点に鑑みなされたもの
であって、保護膜を施してもクラックの入り難いような
形状に電極用導電体を形成した半導体装置及びその電極
用導電体の形成方法を提供することを目的とする。
であって、保護膜を施してもクラックの入り難いような
形状に電極用導電体を形成した半導体装置及びその電極
用導電体の形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、半導体基板に形成したトランジスタ領域
に絶縁膜のコンタクトホ−ルを介して接合された電極用
導電体と該電極用導電体上に施される保護膜とを有し前
記電極用導電体が前記保護膜に比して充分大きな厚みを
有している半導体装置のための前記電極用導電体の形成
するのに、コンタクトホ−ルが形成された絶縁膜上に等
方性エッチングに反応せずに異方性エッチングに反応す
る第１導電体層を形成する工程と、前記第１導電体層上
に等方性エッチングに反応する第２導電体層を形成する
工程と、前記第２導電体層上にレジスト膜を施す工程と
、前記レジスト膜が形成された後に等方性エッチングを
施す工程と、前記等方性エッチングの後に異方性エッチ
ングを施す工程と、から形成するようにしている。
め本発明では、半導体基板に形成したトランジスタ領域
に絶縁膜のコンタクトホ−ルを介して接合された電極用
導電体と該電極用導電体上に施される保護膜とを有し前
記電極用導電体が前記保護膜に比して充分大きな厚みを
有している半導体装置のための前記電極用導電体の形成
するのに、コンタクトホ−ルが形成された絶縁膜上に等
方性エッチングに反応せずに異方性エッチングに反応す
る第１導電体層を形成する工程と、前記第１導電体層上
に等方性エッチングに反応する第２導電体層を形成する
工程と、前記第２導電体層上にレジスト膜を施す工程と
、前記レジスト膜が形成された後に等方性エッチングを
施す工程と、前記等方性エッチングの後に異方性エッチ
ングを施す工程と、から形成するようにしている。
【０００９】また、本発明の半導体装置は、半導体基板
に形成したトランジスタ領域に絶縁膜のコンタクトホ−
ルを介して接合された電極用導電体と該電極用導電体上
に施される保護膜とを有し前記電極用導電体が前記保護
膜に比して充分大きな厚みを有しているものにおいて、
前記電極用導電体が互いに異なる第１、第２導電体層の
積層構造を成し、上層の第２導電体層に曲線状凹部が設
けられている
に形成したトランジスタ領域に絶縁膜のコンタクトホ−
ルを介して接合された電極用導電体と該電極用導電体上
に施される保護膜とを有し前記電極用導電体が前記保護
膜に比して充分大きな厚みを有しているものにおいて、
前記電極用導電体が互いに異なる第１、第２導電体層の
積層構造を成し、上層の第２導電体層に曲線状凹部が設
けられている
【００１０】
【作用】このような本発明によると、電極用導電体は上
方角部が曲線状の凹部構造となるため、その分、上方角
部が下方に移動したことになり、保護膜を施しても保護
膜の不均一な部分が生じ難くなる。そのため、応力が加
わっても角部への集中が緩和されることになり、クラッ
クが生じない。また、このような電極用導電体を形成す
る際に、まず等方性エッチングを行なうと、第２導電体
層が等方的にエッチングされて、その上方角部が曲線状
に削除され、一方第１導電体層はそのまま残存する。こ
の状態で異方性エッチングを行なうと、第１導電体層の
不要部分がそれに反応し削除される。従って、第２導電
体層のみに曲線状凹部が形成される。
方角部が曲線状の凹部構造となるため、その分、上方角
部が下方に移動したことになり、保護膜を施しても保護
膜の不均一な部分が生じ難くなる。そのため、応力が加
わっても角部への集中が緩和されることになり、クラッ
クが生じない。また、このような電極用導電体を形成す
る際に、まず等方性エッチングを行なうと、第２導電体
層が等方的にエッチングされて、その上方角部が曲線状
に削除され、一方第１導電体層はそのまま残存する。こ
の状態で異方性エッチングを行なうと、第１導電体層の
不要部分がそれに反応し削除される。従って、第２導電
体層のみに曲線状凹部が形成される。
【００１１】
【実施例】以下、本発明の実施例について説明する。図
１はディスクリ−トなバイポ−ラトランジスタにおける
アルミニウム電極の形成と、その上に保護膜１７を形成
する工程を示しているが、この図１の工程に先立ち、シ
リコンの半導体基板１１にはコンタクトホ−ル１３を有
する１μｍ程度の絶縁膜１２上に蒸着法により第１導電
体層１４と第２導電体層１５が順次積層され、次いでレ
ジスト膜１６が施される。第１導電体層１４はアルミニ
ウムに数％のシリコンを混ぜた材料で形成され、第２導
電体層１５はアルミニウムのみによって形成される。こ
のようにすることによって、第１導電体１４はウェット
エッチングには反応せず、ドライエッチングには反応す
る。第２導電体層１５はウェットエッチングにも、ドラ
イエッチングにも反応可能である。尚、第１、第２導電
体層１４、１５のト−タルの厚みは３μｍ程度である。
１はディスクリ−トなバイポ−ラトランジスタにおける
アルミニウム電極の形成と、その上に保護膜１７を形成
する工程を示しているが、この図１の工程に先立ち、シ
リコンの半導体基板１１にはコンタクトホ−ル１３を有
する１μｍ程度の絶縁膜１２上に蒸着法により第１導電
体層１４と第２導電体層１５が順次積層され、次いでレ
ジスト膜１６が施される。第１導電体層１４はアルミニ
ウムに数％のシリコンを混ぜた材料で形成され、第２導
電体層１５はアルミニウムのみによって形成される。こ
のようにすることによって、第１導電体１４はウェット
エッチングには反応せず、ドライエッチングには反応す
る。第２導電体層１５はウェットエッチングにも、ドラ
イエッチングにも反応可能である。尚、第１、第２導電
体層１４、１５のト−タルの厚みは３μｍ程度である。
【００１２】さて、図１においては、まず（ａ）でウェ
ットエッチングを行なう。このとき、第１導電体層１４
はウェットエッチングに反応せずに残存する。従って、
第２導電体層１５のみが等方的にエッチングされ曲線状
の凹部１９が形成される。エッチング液としては、例え
ばリン酸に少量の酢酸を混合した溶液を用いる。次ぎに
、（ｂ）でプラズマを利用した異方性ドライエッチング
を行なう。この異方性ドライエッチングにより前記残存
していた第１導電体層１４が除去される。
ットエッチングを行なう。このとき、第１導電体層１４
はウェットエッチングに反応せずに残存する。従って、
第２導電体層１５のみが等方的にエッチングされ曲線状
の凹部１９が形成される。エッチング液としては、例え
ばリン酸に少量の酢酸を混合した溶液を用いる。次ぎに
、（ｂ）でプラズマを利用した異方性ドライエッチング
を行なう。この異方性ドライエッチングにより前記残存
していた第１導電体層１４が除去される。
【００１３】しかる後、レジスト１６を除去し、（ｃ）
において、チッ化シリコン材料で保護膜１７を蒸着法に
より約１．５μｍの厚さに形成する。このとき、保護膜
１７は第２導電体層１５の端部が曲線状の凹部構造とな
っていることにより、角部で厚みが変化することなく全
体的に均一な膜厚となる。
において、チッ化シリコン材料で保護膜１７を蒸着法に
より約１．５μｍの厚さに形成する。このとき、保護膜
１７は第２導電体層１５の端部が曲線状の凹部構造とな
っていることにより、角部で厚みが変化することなく全
体的に均一な膜厚となる。
【００１４】次に、図２、図３の実施例はディスクリ−
トでメッシュタイプのバイポ−ラトランジスタについて
本発明を適用した場合を示している。一般にメッシュタ
イプのトランジスタは電気的な応答が速いので、高速ス
イッチング用として使用される。但し、ここでは電極の
層厚が大きい大電力用のパワ−スイッチングトランジス
タを示している。図２はこのトランジスタを平面的に示
しており、図３はそのＡ−Ａ’線断面図である。図にお
いて、１１は半導体基板、２０はベ−ス領域、２１はエ
ミッタ領域、２２はベ−ス用のコンタクトホ−ル、２３
はエミッタ用のコンタクトホ−ル、１４Ｂ及び１５Ｂは
ベ−ス電極用の第１、第２導電体層、１４Ｅ及び１５Ｅ
はエミッタ電極用の第１、第２導電体層、１７は保護膜
である。
トでメッシュタイプのバイポ−ラトランジスタについて
本発明を適用した場合を示している。一般にメッシュタ
イプのトランジスタは電気的な応答が速いので、高速ス
イッチング用として使用される。但し、ここでは電極の
層厚が大きい大電力用のパワ−スイッチングトランジス
タを示している。図２はこのトランジスタを平面的に示
しており、図３はそのＡ−Ａ’線断面図である。図にお
いて、１１は半導体基板、２０はベ−ス領域、２１はエ
ミッタ領域、２２はベ−ス用のコンタクトホ−ル、２３
はエミッタ用のコンタクトホ−ル、１４Ｂ及び１５Ｂは
ベ−ス電極用の第１、第２導電体層、１４Ｅ及び１５Ｅ
はエミッタ電極用の第１、第２導電体層、１７は保護膜
である。
【００１５】このメッシュタイプの大電力用トランジス
タはベ−ス電極用導電体層とエミッタ電極用導電体層と
の間に段差があり、表面に多数の凹凸が存在する形とな
っているので、それらの電極を形成する第２導電体層１
５Ｂ，１５Ｅに曲線状の凹部１９を形成して応力の集中
を防ぐ本発明を随所に適用することが極めて有意義であ
るといえる。
タはベ−ス電極用導電体層とエミッタ電極用導電体層と
の間に段差があり、表面に多数の凹凸が存在する形とな
っているので、それらの電極を形成する第２導電体層１
５Ｂ，１５Ｅに曲線状の凹部１９を形成して応力の集中
を防ぐ本発明を随所に適用することが極めて有意義であ
るといえる。
【００１６】尚、上述の通り本発明によれば、保護膜１
７にクラックが発生し難いので、コンタクトホ−ル２２
，２３の近傍にかぶる電極用導電体の寸法を短くでき、
その分、チップサイズを小さくできるが、これを図４を
用いて説明する。同図（ａ）において、導電体４’のか
ぶり量をＷ１としたとき、ウエットエッチングのみによ
る従来例では導電体４’の左端が線２５で示す位置にな
っているので、導電体４’にクラックが生じたとき、線
２６で示す位置近辺までが劣化してしまうため、予めこ
のかぶり量を同図（ｂ）の如くＷ１よりも充分大きなＷ
２としておく必要があった。また、ドライエッチングに
よる従来例でも特に段差が大きく、保護膜にクラックが
入り易いので、導電体の劣化を予測して、かぶり量を多
くしておく必要があった。そのため、チップサイズが大
型化していた。しかし、本発明によれば、Ｗ１で済み、
チップサイズが小型化できる。
７にクラックが発生し難いので、コンタクトホ−ル２２
，２３の近傍にかぶる電極用導電体の寸法を短くでき、
その分、チップサイズを小さくできるが、これを図４を
用いて説明する。同図（ａ）において、導電体４’のか
ぶり量をＷ１としたとき、ウエットエッチングのみによ
る従来例では導電体４’の左端が線２５で示す位置にな
っているので、導電体４’にクラックが生じたとき、線
２６で示す位置近辺までが劣化してしまうため、予めこ
のかぶり量を同図（ｂ）の如くＷ１よりも充分大きなＷ
２としておく必要があった。また、ドライエッチングに
よる従来例でも特に段差が大きく、保護膜にクラックが
入り易いので、導電体の劣化を予測して、かぶり量を多
くしておく必要があった。そのため、チップサイズが大
型化していた。しかし、本発明によれば、Ｗ１で済み、
チップサイズが小型化できる。
【００１７】以上において、本発明をディスクリ−トな
バイポ−ラトランジスタで且つ大電力用のパワ−トラン
ジスタに適用した場合を例に挙げて説明したが、本発明
はこれに限る必要はなく、電極用の導電体が非常に大き
な膜厚で且つ上方角部が下方の部分と大きな段差を成す
ような構造のものであれば、どのような半導体装置に適
用しても効果がある。
バイポ−ラトランジスタで且つ大電力用のパワ−トラン
ジスタに適用した場合を例に挙げて説明したが、本発明
はこれに限る必要はなく、電極用の導電体が非常に大き
な膜厚で且つ上方角部が下方の部分と大きな段差を成す
ような構造のものであれば、どのような半導体装置に適
用しても効果がある。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
電極用の導電体の層厚が大きい半導体装置において、そ
の導電体の上方角部に曲線状の凹部が設けられることに
なるので、下方の絶縁膜部分との段差を少なくでき、そ
れによって保護膜に対する応力の集中を分散でき、保護
膜のクラックを回避できる。そのため特性の劣化を防止
でき、信頼性が向上する。また、このようにクラックが
発生し難いことからコンタクトホ−ルの近傍にかぶる導
電体の寸法を可及的に短くできるので、その分チップサ
イズを小型にできるという効果もある。また、本発明で
はウエハの段階で保護膜を設けることができ、後で保護
膜に代わる特別な樹脂を施さなくても済む如く、いわば
ウエハの処理工程で保護膜クラックの防止対策が可能と
なり、製造上も有利である。また、本発明の方法では、
等方性エッチングを行なうと、第２導電体層が等方的に
エッチングされて、その上方角部が曲線状に削除され、
一方第１導電体層はそのまま残存する。この状態で異方
性エッチングを行なうと、第１導電体層の不要部分がそ
れに反応し削除されるようになっているので、等方性エ
ッチングが第１の層に達するのを管理すれば等方性エッ
チング量を規定することができ、従って等方性エッチン
グをどの位行なうかという管理が容易となり、製造上有
利である。
電極用の導電体の層厚が大きい半導体装置において、そ
の導電体の上方角部に曲線状の凹部が設けられることに
なるので、下方の絶縁膜部分との段差を少なくでき、そ
れによって保護膜に対する応力の集中を分散でき、保護
膜のクラックを回避できる。そのため特性の劣化を防止
でき、信頼性が向上する。また、このようにクラックが
発生し難いことからコンタクトホ−ルの近傍にかぶる導
電体の寸法を可及的に短くできるので、その分チップサ
イズを小型にできるという効果もある。また、本発明で
はウエハの段階で保護膜を設けることができ、後で保護
膜に代わる特別な樹脂を施さなくても済む如く、いわば
ウエハの処理工程で保護膜クラックの防止対策が可能と
なり、製造上も有利である。また、本発明の方法では、
等方性エッチングを行なうと、第２導電体層が等方的に
エッチングされて、その上方角部が曲線状に削除され、
一方第１導電体層はそのまま残存する。この状態で異方
性エッチングを行なうと、第１導電体層の不要部分がそ
れに反応し削除されるようになっているので、等方性エ
ッチングが第１の層に達するのを管理すれば等方性エッ
チング量を規定することができ、従って等方性エッチン
グをどの位行なうかという管理が容易となり、製造上有
利である。
【図１】 本発明の電極用導電体の形成方法を示す図
。
。
【図２】 本発明を実施したパワ−トランジスタの平
面図。
面図。
【図３】 その断面構造図。
【図４】 電極用導電体のかぶり量を説明するための
図
図
【図５】 従来例のパワ−トランジスタの要部構造
図。
図。
【図６】 従来の電極用導電体の形成方法を示す図。
【図７】 他の従来例の方法を示す図。
１１ 半導体基板
１２ 絶縁膜
１３，２２，２３ コンタクトホ−ル１４，１４Ｂ，
１４Ｅ 第１導電体層１５，１５Ｂ，１５Ｅ 第２
導電体層１６ レジスト膜 １７ 保護膜 １９ 凹部
１４Ｅ 第１導電体層１５，１５Ｂ，１５Ｅ 第２
導電体層１６ レジスト膜 １７ 保護膜 １９ 凹部
Claims (2)
- 【請求項１】半導体基板に形成したトランジスタ領域に
絶縁膜のコンタクトホ−ルを介して接合された電極用導
電体と該電極用導電体上に施される保護膜とを有し前記
電極用導電体が前記保護膜に比して充分大きな厚みを有
している半導体装置のための前記電極用導電体の形成方
法であって、コンタクトホ−ルが形成された絶縁膜上に
等方性エッチングに反応せずに異方性エッチングに反応
する第１導電体層を形成する工程と、前記第１導電体層
上に等方性エッチングに反応する第２導電体層を形成す
る工程と、前記第２導電体層上にレジスト膜を施す工程
と、前記レジスト膜が形成された後に等方性エッチング
を施す工程と、前記等方性エッチングの後に異方性エッ
チングを施す工程と、から成る電極用導電体の形成方法
。 - 【請求項２】半導体基板に形成したトランジスタ領域に
絶縁膜のコンタクトホ−ルを介して接合された電極用導
電体と該電極用導電体上に施される保護膜とを有し前記
電極用導電体が前記保護膜に比して充分大きな厚みを有
している半導体装置において、前記電極用導電体が互い
に異なる第１、第２導電体層の積層構造を成し、上層の
第２導電体層に曲線状凹部が設けられていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12220591A JPH04323822A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその電極用導電体の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12220591A JPH04323822A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその電極用導電体の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323822A true JPH04323822A (ja) | 1992-11-13 |
Family
ID=14830154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12220591A Pending JPH04323822A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその電極用導電体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535142A (ja) * | 2004-04-22 | 2007-11-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも１つの層の構造化方法並びに層から成る構造を備えた電気素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201940A (ja) * | 1988-02-08 | 1989-08-14 | Toshiba Corp | 半導体装置の電極配線形成方法 |
| JPH0244754A (ja) * | 1988-08-05 | 1990-02-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-04-23 JP JP12220591A patent/JPH04323822A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201940A (ja) * | 1988-02-08 | 1989-08-14 | Toshiba Corp | 半導体装置の電極配線形成方法 |
| JPH0244754A (ja) * | 1988-08-05 | 1990-02-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535142A (ja) * | 2004-04-22 | 2007-11-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも１つの層の構造化方法並びに層から成る構造を備えた電気素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155671A (ja) | 半導体装置の製造方法 | |
| US20040253831A1 (en) | Method of forming rounded corner in trench | |
| JPH04323822A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JPH04323821A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
| KR0137552B1 (ko) | 쌍극자 트랜지스터의 제조방법 | |
| JPS62203364A (ja) | 半導体装置の製造方法 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JP2720833B2 (ja) | 半導体装置の製造方法 | |
| JP2797351B2 (ja) | 半導体集積回路の製造方法 | |
| KR20010066326A (ko) | 반도체소자의 트렌치 형성방법 | |
| JPH04302160A (ja) | 半導体装置の製造方法 | |
| JP2737141B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 | |
| KR20040078532A (ko) | 반도체 장치 | |
| KR980011961A (ko) | 반도체장치 제조방법 | |
| JPH0334323A (ja) | 半導体装置の製造方法 | |
| JPH06163513A (ja) | 半導体装置の製造方法 | |
| JPH03139839A (ja) | 半導体装置およびその製造方法 | |
| JPS61174742A (ja) | 半導体装置の製造方法 | |
| JPH01138736A (ja) | 半導体装置の製造方法 | |
| JPH01209745A (ja) | 半導体装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPH05217996A (ja) | メサ型半導体素子の形成方法 |