JP2007165663A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2007165663A JP2007165663A JP2005361145A JP2005361145A JP2007165663A JP 2007165663 A JP2007165663 A JP 2007165663A JP 2005361145 A JP2005361145 A JP 2005361145A JP 2005361145 A JP2005361145 A JP 2005361145A JP 2007165663 A JP2007165663 A JP 2007165663A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- wiring layer
- manufacturing
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】まず、半導体ウエハ1Wを準備した後、半導体ウエハ1Wの主面にパワーデバイスを形成する。次いで、半導体ウエハ1Wの全面を覆うアルミニウムなどの導電性膜21を形成する。次いで、導電性膜21が有する応力S1の働く方向とは逆方向の応力S2を有する酸化シリコンなどの応力緩和膜30を、導電性膜21上に形成する。応力緩和膜30上に形成したフォトレジスト膜をパターニングした後、フォトレジスト膜をマスクとして応力緩和膜30の一部を除去する。次いで、応力緩和膜30から露出した導電性膜21を除去してパワーデバイスと電気的に接続される配線層を形成する。
【選択図】図8
Description
本発明に係る半導体装置は、能動素子を有するものである。本実施の形態1では、能動素子にnチャネル型のトレンチゲート型パワーMISFET(以下、単にパワーMISFETという)を適用した半導体装置について図1〜図15を参照して説明する。
前記実施の形態1では、能動素子としてnチャネル型のトレンチゲート型パワーMISFET(パワーMISFET)を適用した場合について説明したが、本実施の形態2では、能動素子にIGBTを適用した半導体装置について図16を参照して説明する。
1A n+型単結晶シリコン基板
1B n−型単結晶シリコン層
1W 半導体ウエハ
3 酸化シリコン膜
5 p型ウエル
7 溝
9 熱酸化膜
10 ゲート電極
10A 多結晶シリコン層
10B シリサイド層
10C 窒化タングステン層
10D タングステン層
11 多結晶シリコンパターン
12 酸化シリコン膜
13 p−型半導体領域
13A n−型半導体領域
14 p型半導体領域
15 n+型半導体領域
16 絶縁膜
17 コンタクト溝
18 コンタクト溝
20 p+型半導体領域
21 導電性膜
21a ゲート配線層
21b ソース配線層
22 バリア導体膜
30 応力緩和膜
31 フォトレジスト膜
32 保護膜
33 ドレイン配線層
51 半導体基板(基板)
52 酸化シリコン膜
54 フィールド絶縁膜
55 p−型半導体領域
56 n+型半導体領域
57 溝
58 熱酸化膜
59 ゲート電極
60 多結晶シリコンパターン
61 絶縁膜
62、63 コンタクト溝
65 バリア導体膜
CHP チップ領域
GP ゲートパッド
L1、L2、L3 配線
QH High−sideMISFET
QL Low−sideMISFET
S1 収縮応力(応力)
S2 膨張応力(応力)
Claims (14)
- 半導体装置の製造方法であって、
(a)半導体ウエハを準備した後、前記半導体ウエハの主面に能動素子を形成する工程、
(b)前記工程(a)の後、前記半導体ウエハの全面を覆う第1膜を形成する工程、
(c)前記第1膜上に第2膜を形成する工程、
(d)フォトレジスト膜を前記第2膜上に形成する工程、
(e)前記フォトレジスト膜をパターニングした後、前記フォトレジスト膜をマスクとして前記第2膜の一部を除去する工程、
(f)前記工程(e)の後、前記第2膜から露出した前記第1膜を除去して前記能動素子と電気的に接続される配線層を形成する工程を有し、
前記工程(c)において、前記第2膜は前記第1膜が有する第1応力の働く方向とは逆方向の第2応力を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1膜は、アルミニウムからなることを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記工程(f)では、ドライエッチングによって、アルミニウムからなる前記第1膜を除去することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2膜は、酸化シリコンからなることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1膜の厚さが、3μm以上であることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記能動素子が、パワーデバイスであることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記半導体ウエハの口径が、200mm以上であることを特徴とする半導体装置の製造方法。 - 半導体基板の主面に形成された能動素子を備えた半導体装置であって、
前記能動素子と電気的に接続され、前記能動素子の上部に形成された配線層と、
前記配線層が有する第1応力の働く方向とは逆方向の第2応力を有し、前記配線層の上面のみに形成された応力緩和膜と、
前記応力緩和膜上に形成された保護膜とを有することを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記応力緩和膜は、前記配線層を形成するエッチングマスクの残膜であることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記配線層は、アルミニウムからなることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記応力緩和膜は、酸化シリコンからなることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記配線層の厚さが、3μm以上であることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記能動素子が、パワーデバイスであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005361145A JP5096675B2 (ja) | 2005-12-15 | 2005-12-15 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005361145A JP5096675B2 (ja) | 2005-12-15 | 2005-12-15 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165663A true JP2007165663A (ja) | 2007-06-28 |
JP5096675B2 JP5096675B2 (ja) | 2012-12-12 |
Family
ID=38248209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005361145A Expired - Fee Related JP5096675B2 (ja) | 2005-12-15 | 2005-12-15 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5096675B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015053308A (ja) * | 2013-09-05 | 2015-03-19 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US9177813B2 (en) | 2009-05-18 | 2015-11-03 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
US10068775B2 (en) | 2015-09-09 | 2018-09-04 | Toshiba Memory Corporation | Method of bonding supporting substrate with device substrate for fabricating semiconductor device |
CN113035688A (zh) * | 2019-12-09 | 2021-06-25 | 华润微电子(重庆)有限公司 | 一种半导体结构及其制作方法 |
CN113078061A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 晶圆结构及其制备方法、三维存储器、电子设备 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150938A (ja) * | 1986-12-16 | 1988-06-23 | Toshiba Corp | 金属膜形成方法 |
JPS63272050A (ja) * | 1987-04-30 | 1988-11-09 | Nec Corp | 半導体装置の製造方法 |
JPH04256319A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | 半導体装置の製造方法 |
JPH05102326A (ja) * | 1991-09-13 | 1993-04-23 | Nec Corp | 半導体装置 |
JPH05102153A (ja) * | 1991-06-18 | 1993-04-23 | Miyazaki Oki Electric Co Ltd | 半導体素子の配線形成方法 |
JPH06104345A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | 半導体装置 |
JPH09213800A (ja) * | 1996-02-07 | 1997-08-15 | Nec Corp | 半導体装置およびその製造方法 |
JP2003332271A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
JP2004193198A (ja) * | 2002-12-09 | 2004-07-08 | Sony Corp | 半導体装置およびその製造方法 |
JP2004342724A (ja) * | 2003-05-14 | 2004-12-02 | Sony Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-12-15 JP JP2005361145A patent/JP5096675B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150938A (ja) * | 1986-12-16 | 1988-06-23 | Toshiba Corp | 金属膜形成方法 |
JPS63272050A (ja) * | 1987-04-30 | 1988-11-09 | Nec Corp | 半導体装置の製造方法 |
JPH04256319A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | 半導体装置の製造方法 |
JPH05102153A (ja) * | 1991-06-18 | 1993-04-23 | Miyazaki Oki Electric Co Ltd | 半導体素子の配線形成方法 |
JPH05102326A (ja) * | 1991-09-13 | 1993-04-23 | Nec Corp | 半導体装置 |
JPH06104345A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | 半導体装置 |
JPH09213800A (ja) * | 1996-02-07 | 1997-08-15 | Nec Corp | 半導体装置およびその製造方法 |
JP2003332271A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
JP2004193198A (ja) * | 2002-12-09 | 2004-07-08 | Sony Corp | 半導体装置およびその製造方法 |
JP2004342724A (ja) * | 2003-05-14 | 2004-12-02 | Sony Corp | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9177813B2 (en) | 2009-05-18 | 2015-11-03 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
JP2015053308A (ja) * | 2013-09-05 | 2015-03-19 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US10068775B2 (en) | 2015-09-09 | 2018-09-04 | Toshiba Memory Corporation | Method of bonding supporting substrate with device substrate for fabricating semiconductor device |
CN113035688A (zh) * | 2019-12-09 | 2021-06-25 | 华润微电子(重庆)有限公司 | 一种半导体结构及其制作方法 |
CN113078061A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 晶圆结构及其制备方法、三维存储器、电子设备 |
CN113078061B (zh) * | 2021-03-24 | 2023-10-31 | 长江存储科技有限责任公司 | 晶圆结构及其制备方法、三维存储器、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP5096675B2 (ja) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4608133B2 (ja) | 縦型mosfetを備えた半導体装置およびその製造方法 | |
US9543395B2 (en) | Normally-off power JFET and manufacturing method thereof | |
JP2007035841A (ja) | 半導体装置 | |
JP5883563B2 (ja) | 半導体装置の製造方法 | |
JP6936027B2 (ja) | 半導体装置およびその製造方法 | |
JP5994938B2 (ja) | 半導体装置の製造方法 | |
US9972679B2 (en) | Semiconductor device | |
JP6284840B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5096675B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009099863A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4860122B2 (ja) | 半導体装置の製造方法 | |
US11114572B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2009188294A (ja) | パワーmosfet | |
JP2004207509A (ja) | 半導体装置及びその製造方法 | |
WO2016159385A1 (ja) | 半導体装置 | |
JP2005159245A (ja) | 半導体装置及びその製造方法 | |
JP2008041835A (ja) | 半導体装置とその製造方法 | |
JP2007287813A (ja) | 半導体装置およびその製造方法 | |
JP4784738B2 (ja) | 半導体装置 | |
US20240136410A1 (en) | Method of manufacturing semiconductor device | |
US20230420556A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007036299A (ja) | 半導体装置及びその製造方法 | |
JP4784737B2 (ja) | 半導体装置 | |
JP2024039407A (ja) | 半導体装置およびその製造方法 | |
JP2007115997A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |