JPH04256319A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04256319A JPH04256319A JP1780191A JP1780191A JPH04256319A JP H04256319 A JPH04256319 A JP H04256319A JP 1780191 A JP1780191 A JP 1780191A JP 1780191 A JP1780191 A JP 1780191A JP H04256319 A JPH04256319 A JP H04256319A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- dry etching
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 27
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 22
- 229910045601 alloy Inorganic materials 0.000 abstract description 18
- 239000000956 alloy Substances 0.000 abstract description 18
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 5
- 238000012545 processing Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 39
- 229910018594 Si-Cu Inorganic materials 0.000 description 13
- 229910008465 Si—Cu Inorganic materials 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線の形成方法に関する。
関し、特に配線の形成方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化に伴い
アルミ配線技術においては各種マイグレーションの発生
が確認され、マイグレーション抑制効果として微量の銅
の添加が知られており、すでに量産に導入されている。 しかし、アルミニウムに微量のシリコンと銅を添加した
合金（以下Ａｌ−Ｓｉ−Ｃｕ合金と記す）は、微細加工
する上で数多くの問題をかかえており、その１つに、Ａ
ｌ−Ｓｉ−Ｃｕ合金を微細なパターンに加工する場合、
フォトレジスト膜の微細パターンをマスクとしたリアク
ティブ・イオン・エッチング（Ｒ．Ｉ．Ｅ．）を行うが
、その際、マスクとして用いるこのフォトレジスト膜が
エッチングされ、パターンを忠実に被エッチング物に転
写できなくなる現象、いわゆるレジストやられ現象があ
る。
アルミ配線技術においては各種マイグレーションの発生
が確認され、マイグレーション抑制効果として微量の銅
の添加が知られており、すでに量産に導入されている。 しかし、アルミニウムに微量のシリコンと銅を添加した
合金（以下Ａｌ−Ｓｉ−Ｃｕ合金と記す）は、微細加工
する上で数多くの問題をかかえており、その１つに、Ａ
ｌ−Ｓｉ−Ｃｕ合金を微細なパターンに加工する場合、
フォトレジスト膜の微細パターンをマスクとしたリアク
ティブ・イオン・エッチング（Ｒ．Ｉ．Ｅ．）を行うが
、その際、マスクとして用いるこのフォトレジスト膜が
エッチングされ、パターンを忠実に被エッチング物に転
写できなくなる現象、いわゆるレジストやられ現象があ
る。
【０００３】アルミニウムに総重量比０．１〜５％のシ
リコンと、総重量比０．１〜５％の銅をそれぞれ添加し
たＡｌ−Ｓｉ−Ｃｕ合金を、半導体集積回路の配線材料
に用いた従来の配線の形成方法を図２を用いて説明する
。
リコンと、総重量比０．１〜５％の銅をそれぞれ添加し
たＡｌ−Ｓｉ−Ｃｕ合金を、半導体集積回路の配線材料
に用いた従来の配線の形成方法を図２を用いて説明する
。
【０００４】まず、図２（ａ）に示す様に、所定の拡散
層や絶縁膜等が形成されたシリコン等からなる半導体基
板１の表面にＡｌ−Ｓｉ−Ｃｕ合金膜１２をスパッタ蒸
着法により厚さ約１．０μｍ積層し、その上にフォトリ
ソグラフィ工程により微細なパターンを有るフォトレジ
スト膜４を厚さ約２．０μｍに形成する。ここで、フォ
トレジスト膜４の耐ドライエッチング性向上を目的とし
て、紫外光（ＵＶ光）を照射する。
層や絶縁膜等が形成されたシリコン等からなる半導体基
板１の表面にＡｌ−Ｓｉ−Ｃｕ合金膜１２をスパッタ蒸
着法により厚さ約１．０μｍ積層し、その上にフォトリ
ソグラフィ工程により微細なパターンを有るフォトレジ
スト膜４を厚さ約２．０μｍに形成する。ここで、フォ
トレジスト膜４の耐ドライエッチング性向上を目的とし
て、紫外光（ＵＶ光）を照射する。
【０００５】次に図２（ｂ）に示す様に、このフォトレ
ジスト膜４をマスクとして、Ａｌ−Ｓｉ−Ｃｕ合金膜１
２をリアクティブ・イオン・エッチング法によりドライ
エッチングを行う。一般に、配線材料であるＡｌ−Ｓｉ
−Ｃｕ合金など、アルミ系合金膜のドライエッチングで
用いられるエッチングガスとしては、塩素系ガス（三塩
化ホウ素や塩素など）と、アルミ系合金膜のサイドエッ
チング及び腐食の防止を目的としたフロン系ガスとの混
合ガスである。
ジスト膜４をマスクとして、Ａｌ−Ｓｉ−Ｃｕ合金膜１
２をリアクティブ・イオン・エッチング法によりドライ
エッチングを行う。一般に、配線材料であるＡｌ−Ｓｉ
−Ｃｕ合金など、アルミ系合金膜のドライエッチングで
用いられるエッチングガスとしては、塩素系ガス（三塩
化ホウ素や塩素など）と、アルミ系合金膜のサイドエッ
チング及び腐食の防止を目的としたフロン系ガスとの混
合ガスである。
【０００６】アルミ系合金膜を塩素系ガスでドライエッ
チングする場合、エッチング中にプラズマ内には塩素系
の陽イオンの他にラジカルと呼ばれる中性種が存在して
いる。陽イオンは、プラズマから加速され、被エッチン
グ物を異方的にエッチングるが、ラジカルはプラズマ中
から加速されることなく被エッチング物へ到達するため
、エッチングが等方的となり、マスクとして用いられて
いる微細なフォトレジスト膜のパターンを忠実に被エッ
チング物に転写できず、フォトレジスト膜のパターン寸
法より、被エッチング物のパターン寸法の方が小さくな
ってしまう現象が生じる。これがいわゆるサイドエッチ
ングと呼ばれる現象である。
チングする場合、エッチング中にプラズマ内には塩素系
の陽イオンの他にラジカルと呼ばれる中性種が存在して
いる。陽イオンは、プラズマから加速され、被エッチン
グ物を異方的にエッチングるが、ラジカルはプラズマ中
から加速されることなく被エッチング物へ到達するため
、エッチングが等方的となり、マスクとして用いられて
いる微細なフォトレジスト膜のパターンを忠実に被エッ
チング物に転写できず、フォトレジスト膜のパターン寸
法より、被エッチング物のパターン寸法の方が小さくな
ってしまう現象が生じる。これがいわゆるサイドエッチ
ングと呼ばれる現象である。
【０００７】また、アルミ系合金膜を塩素系ガスでドラ
イエッチングする場合の別の問題として、アルミ系合金
膜をドライエッチング終了後すぐに大気にさらしてしま
う場合、アフターコロージョンと呼ばれるアルミ系合金
膜の腐食がある。これは、ドライエッチング時、アルミ
系合金膜のパターン側壁には、デポジション膜や反応生
成物が付着するために強固な酸化アルミニウム膜は形成
されないゆえ、ドライエッチング中に被エッチング物の
表面に付着した塩素や塩化アルミなどは大気中の水分と
反応し、塩化水素を形成する。この塩化水素は、アルミ
系合金膜のパターン側壁のデポジション膜や反応生成物
の弱い部分を侵食し、急速な電気化学反応により腐食が
進行することとなる。
イエッチングする場合の別の問題として、アルミ系合金
膜をドライエッチング終了後すぐに大気にさらしてしま
う場合、アフターコロージョンと呼ばれるアルミ系合金
膜の腐食がある。これは、ドライエッチング時、アルミ
系合金膜のパターン側壁には、デポジション膜や反応生
成物が付着するために強固な酸化アルミニウム膜は形成
されないゆえ、ドライエッチング中に被エッチング物の
表面に付着した塩素や塩化アルミなどは大気中の水分と
反応し、塩化水素を形成する。この塩化水素は、アルミ
系合金膜のパターン側壁のデポジション膜や反応生成物
の弱い部分を侵食し、急速な電気化学反応により腐食が
進行することとなる。
【０００８】さて、Ａｌ−Ｓｉ−Ｃｕ合金のドライエッ
チングの従来例を具体的に示す。用いたガスは塩素１０
〜３０ｓｃｃｍ，三塩化ホウ素１００〜１５０ｓｃｃｍ
，四フッ化炭素１０〜２０ｓｃｃｍの混合ガスである。 １３．５６ＭＨｚの高周波電源からの出力は１５００〜
２０００Ｗ、エッチング中の真空度は１〜３ｍＴｏｒｒ
とし、２０分間のエッチングを行った。装置はバッチ式
のＲ．Ｉ．Ｅ．装置を用いた。
チングの従来例を具体的に示す。用いたガスは塩素１０
〜３０ｓｃｃｍ，三塩化ホウ素１００〜１５０ｓｃｃｍ
，四フッ化炭素１０〜２０ｓｃｃｍの混合ガスである。 １３．５６ＭＨｚの高周波電源からの出力は１５００〜
２０００Ｗ、エッチング中の真空度は１〜３ｍＴｏｒｒ
とし、２０分間のエッチングを行った。装置はバッチ式
のＲ．Ｉ．Ｅ．装置を用いた。
【０００９】エッチング終了後に顕微鏡にて半導体基板
１の断面を観察したところ、図２（ｂ）に示すように、
配線材料を除去した部分５には、エッチング残りは見ら
れず、エッチングは完全に終了していることは確認され
た。しかし、マスクとして用いたフォトレジスト膜４が
かなりエッチングされ、残りの膜厚が約０．２μｍとな
り、形状もくずれていた。また、フォトレジスト膜４の
パターンは、エッチング前と比べて幅がかなり細くなっ
ており、加工されたＡｌ−Ｓｉ−Ｃｕ合金膜からなる配
線１２Ａの幅は、エッチング前のフォトレジスト膜のパ
ターンの寸法と比べて約０．３μｍ細くなっている（サ
イドエッチングンが両側で約０．３μｍ）ことが分かっ
た。
１の断面を観察したところ、図２（ｂ）に示すように、
配線材料を除去した部分５には、エッチング残りは見ら
れず、エッチングは完全に終了していることは確認され
た。しかし、マスクとして用いたフォトレジスト膜４が
かなりエッチングされ、残りの膜厚が約０．２μｍとな
り、形状もくずれていた。また、フォトレジスト膜４の
パターンは、エッチング前と比べて幅がかなり細くなっ
ており、加工されたＡｌ−Ｓｉ−Ｃｕ合金膜からなる配
線１２Ａの幅は、エッチング前のフォトレジスト膜のパ
ターンの寸法と比べて約０．３μｍ細くなっている（サ
イドエッチングンが両側で約０．３μｍ）ことが分かっ
た。
【００１０】このサイドエッチングは、フォトレジスト
膜４がドライエッチングされてしまったことがその主な
原因である。これを抑えて、サイドエッチング量をほぼ
ゼロにする方法としては、高周波電源からの出力を１０
００Ｗ程度まで下げるか、又は四フッ化炭素の流量を５
０ｓｃｃｍ程度まで増やすことが挙げられるが、いずれ
の方法でもＡｌ−Ｓｉ−Ｃｕ合金膜１２のエッチング速
度が非常に低くなってしまうため、実用的では無かった
。
膜４がドライエッチングされてしまったことがその主な
原因である。これを抑えて、サイドエッチング量をほぼ
ゼロにする方法としては、高周波電源からの出力を１０
００Ｗ程度まで下げるか、又は四フッ化炭素の流量を５
０ｓｃｃｍ程度まで増やすことが挙げられるが、いずれ
の方法でもＡｌ−Ｓｉ−Ｃｕ合金膜１２のエッチング速
度が非常に低くなってしまうため、実用的では無かった
。
【００１１】また、ドライエッチング終了後、半導体基
板１を大気に放置した場合、前述したエッチングパラメ
ータのいずれを用いた場合でも、放置後６時間以内にア
フターコロージョンの発生が顕微鏡観察により認められ
た。
板１を大気に放置した場合、前述したエッチングパラメ
ータのいずれを用いた場合でも、放置後６時間以内にア
フターコロージョンの発生が顕微鏡観察により認められ
た。
【００１２】
【発明が解決しようとする課題】Ａｌ−Ｓｉ−Ｃｕ合金
膜を微細なパターンを有するフォトレジスト膜をマスク
としてドライエッチングし配線を形成する場合、このフ
ォトレジスト膜がドライエッチングされてしまうため、
マスク材として働かなくなり、微細なフォトレジスト膜
のパターンを忠実にＡｌ−Ｓｉ−Ｃｕ合金膜に転写でき
ず、フォトレジスト膜のパターン寸法よりＡｌ−Ｓｉ−
Ｃｕ合金膜からなる配線のパターン寸法が小さくなる、
いわゆるサイドエッチングが大きく生じてしまうという
欠点を有している。
膜を微細なパターンを有するフォトレジスト膜をマスク
としてドライエッチングし配線を形成する場合、このフ
ォトレジスト膜がドライエッチングされてしまうため、
マスク材として働かなくなり、微細なフォトレジスト膜
のパターンを忠実にＡｌ−Ｓｉ−Ｃｕ合金膜に転写でき
ず、フォトレジスト膜のパターン寸法よりＡｌ−Ｓｉ−
Ｃｕ合金膜からなる配線のパターン寸法が小さくなる、
いわゆるサイドエッチングが大きく生じてしまうという
欠点を有している。
【００１３】また、このエッチングでは、Ａｌ−Ｓｉ−
Ｃｕ合金膜のドライエッチング終了後に半導体基板を大
気に放置すると、Ａｌ−Ｓｉ−Ｃｕ合金膜のパターンの
側壁にアルミ酸化膜が形成されていないゆえ、アフター
コロージョンと呼ばれるＡｌ−Ｓｉ−Ｃｕ合金膜の腐食
が進行するという欠点を有している。これら２つの欠点
は、半導体装置の信頼性と歩留りを大きく低下させる原
因となる。
Ｃｕ合金膜のドライエッチング終了後に半導体基板を大
気に放置すると、Ａｌ−Ｓｉ−Ｃｕ合金膜のパターンの
側壁にアルミ酸化膜が形成されていないゆえ、アフター
コロージョンと呼ばれるＡｌ−Ｓｉ−Ｃｕ合金膜の腐食
が進行するという欠点を有している。これら２つの欠点
は、半導体装置の信頼性と歩留りを大きく低下させる原
因となる。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成されたアルミニウム合金
膜をドライエッチング法によりパターニングし配線を形
成する半導体装置の製造方法において、ドライエッチン
グの際のマスクに窒化膜を用いると共に、ドライエッチ
ング終了後に同一装置内で酸素プラズマ処理を行うもの
である。
造方法は、半導体基板上に形成されたアルミニウム合金
膜をドライエッチング法によりパターニングし配線を形
成する半導体装置の製造方法において、ドライエッチン
グの際のマスクに窒化膜を用いると共に、ドライエッチ
ング終了後に同一装置内で酸素プラズマ処理を行うもの
である。
【００１５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を説明するための工程
順に示した半導体チップの図である。
る。図１は本発明の第１の実施例を説明するための工程
順に示した半導体チップの図である。
【００１６】はじめに図１（ａ）に示すように、所定の
拡散層や絶縁膜等が形成されたシリコン等からなる半導
体基板１の表面に、アルミニウムに総重量比１％のシリ
コンと総重量比０．５％の銅をそれぞれ添加した合金膜
（以下Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜と
記す）２をスパッタ蒸着法により約１．０μｍ積層する
。次にＣＶＤ法により、Ａｌ−（１％）Ｓｉ−（０．５
％）Ｃｕ合金膜２の上に窒化膜３を３００ｎｍの厚さに
積層する。次でこの窒化膜３上にフォトリソグラフィー
工程により微細なパターンを有するフォトレジスト膜４
を厚さ約１．０μｍに形成する。
拡散層や絶縁膜等が形成されたシリコン等からなる半導
体基板１の表面に、アルミニウムに総重量比１％のシリ
コンと総重量比０．５％の銅をそれぞれ添加した合金膜
（以下Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜と
記す）２をスパッタ蒸着法により約１．０μｍ積層する
。次にＣＶＤ法により、Ａｌ−（１％）Ｓｉ−（０．５
％）Ｃｕ合金膜２の上に窒化膜３を３００ｎｍの厚さに
積層する。次でこの窒化膜３上にフォトリソグラフィー
工程により微細なパターンを有するフォトレジスト膜４
を厚さ約１．０μｍに形成する。
【００１７】次に図１（ｂ）に示すように、このフォト
レジスト膜４をマスクとして、窒化膜３をＲ．Ｉ．Ｅ．
法によりエッチングする。用いたガスは四フッ化炭素３
０ｓｃｃｍ，エッチング時の真空度は２０〜４０ｍＴｏ
ｒｒの範囲で行い、１３．５６ＭＨｚの高周波電源から
の出力は１ｋＷとした。なお、用いた装置は、バッチ式
のＲ．Ｉ．Ｅ．装置で、エッチング時間は１０分とした
。
レジスト膜４をマスクとして、窒化膜３をＲ．Ｉ．Ｅ．
法によりエッチングする。用いたガスは四フッ化炭素３
０ｓｃｃｍ，エッチング時の真空度は２０〜４０ｍＴｏ
ｒｒの範囲で行い、１３．５６ＭＨｚの高周波電源から
の出力は１ｋＷとした。なお、用いた装置は、バッチ式
のＲ．Ｉ．Ｅ．装置で、エッチング時間は１０分とした
。
【００１８】次に図１（ｃ）に示すように、半導体基板
１を酸素プラズマ雰囲気にさらし、フォトレジスト膜４
を除去する。用いた装置はバレル型のプラズマアッシン
グ装置で、酸素流量２００〜３００ｓｃｃｍ，アッシン
グ時の真空度は０．５〜１Ｔｏｒｒ，１３．５６ＭＨｚ
の高周波電源からの出力を５００〜１０００Ｗとし、常
温で約９０分間行った。以上で、Ａｌ−（１％）Ｓｉ−
（０．５％）Ｃｕ合金膜２の上には、微細な窒化膜パタ
ーン３Ａが形成される。
１を酸素プラズマ雰囲気にさらし、フォトレジスト膜４
を除去する。用いた装置はバレル型のプラズマアッシン
グ装置で、酸素流量２００〜３００ｓｃｃｍ，アッシン
グ時の真空度は０．５〜１Ｔｏｒｒ，１３．５６ＭＨｚ
の高周波電源からの出力を５００〜１０００Ｗとし、常
温で約９０分間行った。以上で、Ａｌ−（１％）Ｓｉ−
（０．５％）Ｃｕ合金膜２の上には、微細な窒化膜パタ
ーン３Ａが形成される。
【００１９】次に図１（ｄ）に示すように、この微細な
窒化膜パターン３Ａをマスクとして、Ｒ．Ｉ．Ｅ．法に
よりＡｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２の
ドライエッチングを行ない配線２Ａを形成する。用いた
ガスは、塩素１０〜３０ｓｃｃｍ，三塩化ホウ素１００
〜１５０ｓｃｃｍ，及び四フッ化炭素１０〜２０ｓｃｃ
ｍの混合ガスである。１３．５６ＭＨｚの高周波電源か
らの出力は１５００〜２０００Ｗ，エッチング中の真空
度は１〜３ｍＴｏｒｒとした。なお、用いた装置はバッ
チ式のＲ．Ｉ．Ｅ．装置で、エッチング時間は２０分と
した。
窒化膜パターン３Ａをマスクとして、Ｒ．Ｉ．Ｅ．法に
よりＡｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２の
ドライエッチングを行ない配線２Ａを形成する。用いた
ガスは、塩素１０〜３０ｓｃｃｍ，三塩化ホウ素１００
〜１５０ｓｃｃｍ，及び四フッ化炭素１０〜２０ｓｃｃ
ｍの混合ガスである。１３．５６ＭＨｚの高周波電源か
らの出力は１５００〜２０００Ｗ，エッチング中の真空
度は１〜３ｍＴｏｒｒとした。なお、用いた装置はバッ
チ式のＲ．Ｉ．Ｅ．装置で、エッチング時間は２０分と
した。
【００２０】Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合
金膜２のドライエッチング終了後、半導体基板１を再び
酸素プラズマ雰囲気にさらす。この処理は、Ａｌ−（１
％）Ｓｉ−（０．５％）Ｃｕ合金膜２のドライエッチン
グを行った装置と同一のバッチ式Ｒ．Ｉ．Ｅ．装置を用
い、ドライエッチング終了後から半導体基板１を装置か
らとり出すことなく連続処理として行った。酸素流量は
５０〜１００ｓｃｃｍ，真空度は１０〜２０ｍＴｏｒｒ
とし、１３．５６ＭＨｚの高周波電源からの出力は５０
０〜１０００Ｗとし、時間は５分とした。
金膜２のドライエッチング終了後、半導体基板１を再び
酸素プラズマ雰囲気にさらす。この処理は、Ａｌ−（１
％）Ｓｉ−（０．５％）Ｃｕ合金膜２のドライエッチン
グを行った装置と同一のバッチ式Ｒ．Ｉ．Ｅ．装置を用
い、ドライエッチング終了後から半導体基板１を装置か
らとり出すことなく連続処理として行った。酸素流量は
５０〜１００ｓｃｃｍ，真空度は１０〜２０ｍＴｏｒｒ
とし、１３．５６ＭＨｚの高周波電源からの出力は５０
０〜１０００Ｗとし、時間は５分とした。
【００２１】以上の工程を終了後、半導体基板１をＲ．
Ｉ．Ｅ．装置からとり出し、顕微鏡にて断面を観察した
ところ、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜
２を除去した部分５にはエッチング残りは見られず、エ
ッチングが完全に終了していることが確認された。また
、マスクとして用いた微細な窒化膜パターン３Ａは約１
５０ｎｍ残っており、さらに、Ａｌ−（１％）Ｓｉ−（
０．５％）Ｃｕ合金膜２のサイドエッチング量もほぼゼ
ロであり、このことから、良好なパターン形状を有する
配線２Ａが形成されていることが確認された。また、こ
の半導体基板１を大気にさらしておいた場合、約２４時
間経過しても、アフターコロージョンの発生は認められ
なかった。
Ｉ．Ｅ．装置からとり出し、顕微鏡にて断面を観察した
ところ、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜
２を除去した部分５にはエッチング残りは見られず、エ
ッチングが完全に終了していることが確認された。また
、マスクとして用いた微細な窒化膜パターン３Ａは約１
５０ｎｍ残っており、さらに、Ａｌ−（１％）Ｓｉ−（
０．５％）Ｃｕ合金膜２のサイドエッチング量もほぼゼ
ロであり、このことから、良好なパターン形状を有する
配線２Ａが形成されていることが確認された。また、こ
の半導体基板１を大気にさらしておいた場合、約２４時
間経過しても、アフターコロージョンの発生は認められ
なかった。
【００２２】Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合
金膜２のサイドエッチング量をほぼゼロに抑えることが
できた原因は、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ
合金膜のドライエッチングの際にマスクとして用いた窒
化膜パターン３Ａのエッチング量が、従来マスクとして
用いられているフォトレジストパターンのエッチング量
に比べてかなり少なく、エッチング終了時まで、窒化膜
パターン３Ａがしっかりとマスクとして働いていたこと
である。また、配線形成後の工程で窒化膜等の絶縁膜を
つけるため、マスクとして用いた窒化膜パターンは除去
する必要はない。
金膜２のサイドエッチング量をほぼゼロに抑えることが
できた原因は、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ
合金膜のドライエッチングの際にマスクとして用いた窒
化膜パターン３Ａのエッチング量が、従来マスクとして
用いられているフォトレジストパターンのエッチング量
に比べてかなり少なく、エッチング終了時まで、窒化膜
パターン３Ａがしっかりとマスクとして働いていたこと
である。また、配線形成後の工程で窒化膜等の絶縁膜を
つけるため、マスクとして用いた窒化膜パターンは除去
する必要はない。
【００２３】また、アフターコロージョンの発生を抑え
ることができた原因は、Ａｌ−（１％）Ｓｉ−（０．５
％）Ｃｕ合金膜２のドライエッチング終了後に、同一真
空内で半導体基板１を酸素プラズマ雰囲気にさらしたた
め、配線２Ａの側壁に強固な酸化アルミニウム膜が形成
され、側壁を保護したためである。このように第１の実
施例によれば、半導体基板１上にＡｌ−（１％）Ｓｉ−
（０．５％）Ｃｕ合金膜からなる良好な微細パターンの
配線２Ａを形成することができる。
ることができた原因は、Ａｌ−（１％）Ｓｉ−（０．５
％）Ｃｕ合金膜２のドライエッチング終了後に、同一真
空内で半導体基板１を酸素プラズマ雰囲気にさらしたた
め、配線２Ａの側壁に強固な酸化アルミニウム膜が形成
され、側壁を保護したためである。このように第１の実
施例によれば、半導体基板１上にＡｌ−（１％）Ｓｉ−
（０．５％）Ｃｕ合金膜からなる良好な微細パターンの
配線２Ａを形成することができる。
【００２４】次に第２の実施例について説明する。図１
（ｂ）に示した工程で窒化膜パターン３Ａ形成後、マス
クとして用いたフォトレジスト膜４を除去せずに、Ａｌ
−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２のドライエ
ッチングを行ってもよい。この時のフォトレジスト膜４
の厚さは約９μｍである。
（ｂ）に示した工程で窒化膜パターン３Ａ形成後、マス
クとして用いたフォトレジスト膜４を除去せずに、Ａｌ
−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２のドライエ
ッチングを行ってもよい。この時のフォトレジスト膜４
の厚さは約９μｍである。
【００２５】すなわち第２の実施例としては、窒化膜パ
ターン３Ａ及びフォトレジスト膜４の双方をマスクとし
て、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２の
ドライエッチングを第１の実施例と同条件にて行ない、
さらに続けて半導体基板を酸素プラズマ雰囲気にさらし
処理した。
ターン３Ａ及びフォトレジスト膜４の双方をマスクとし
て、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２の
ドライエッチングを第１の実施例と同条件にて行ない、
さらに続けて半導体基板を酸素プラズマ雰囲気にさらし
処理した。
【００２６】この半導体基板１の断面を顕微鏡にて観察
したところ、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合
金膜２を除去した部分５には、エッチング残りは見られ
ず、エッチングが完全に終了していることが確認された
。また、マスクとして用いたフォトレジスト膜４は完全
に無くなっており、窒化膜パターン３Ａは約２５０ｎｍ
の厚さで残っていた。また、Ａｌ−（１％）Ｓｉ−（０
．５％）Ｃｕ合金膜２のサイドエッチング量は第１の実
施例と同様にほぼゼロであり、良好なパターンからなる
配線が形成されていることが確認された。さらに、半導
体基板１を大気にさらしておいた場合、第１の実施例と
同様に約２４時間経過しても、アフターコロージョンの
発生は認められなかった。
したところ、Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合
金膜２を除去した部分５には、エッチング残りは見られ
ず、エッチングが完全に終了していることが確認された
。また、マスクとして用いたフォトレジスト膜４は完全
に無くなっており、窒化膜パターン３Ａは約２５０ｎｍ
の厚さで残っていた。また、Ａｌ−（１％）Ｓｉ−（０
．５％）Ｃｕ合金膜２のサイドエッチング量は第１の実
施例と同様にほぼゼロであり、良好なパターンからなる
配線が形成されていることが確認された。さらに、半導
体基板１を大気にさらしておいた場合、第１の実施例と
同様に約２４時間経過しても、アフターコロージョンの
発生は認められなかった。
【００２７】また、第２の実施例では、第１の実施例で
行ったフォトレジスト膜４の除去が省略でき工程の短縮
が可能となる。さらには、第２の実施例の場合、Ａｌ−
（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２のドライエッ
チングの際のマスクとして窒化膜パターン３Ａのエッチ
ング量が第１の実施例での場合より約１００ｎｍ少なく
て済むことから、あらかじめ窒化膜の膜厚を第１の実施
例で用いた３００ｎｍより薄くすることが可能となるゆ
え工期の短縮が可能となる。
行ったフォトレジスト膜４の除去が省略でき工程の短縮
が可能となる。さらには、第２の実施例の場合、Ａｌ−
（１％）Ｓｉ−（０．５％）Ｃｕ合金膜２のドライエッ
チングの際のマスクとして窒化膜パターン３Ａのエッチ
ング量が第１の実施例での場合より約１００ｎｍ少なく
て済むことから、あらかじめ窒化膜の膜厚を第１の実施
例で用いた３００ｎｍより薄くすることが可能となるゆ
え工期の短縮が可能となる。
【００２８】以上のことから第２の実施例の場合、第１
の実施例と比べて工期が短縮でき、さらに第１の実施例
と同様の信頼性の高いＡｌ−（１％）Ｓｉ−（０．５％
）Ｃｕ合金膜からなる配線の形成が可能である。
の実施例と比べて工期が短縮でき、さらに第１の実施例
と同様の信頼性の高いＡｌ−（１％）Ｓｉ−（０．５％
）Ｃｕ合金膜からなる配線の形成が可能である。
【００２９】
【発明の効果】以上説明したように本発明は、アルミニ
ウムに少量のシリコンと少量の銅をそれぞれ添加した合
金膜からなる配線を形成する工程において、エッチング
のマスクとして窒化膜を用いているので、ドライエッチ
ング中の窒化膜パターンのサイドエッチング量が少なく
、エッチング終了時までしっかりとマスクとして働くた
めに、配線のサイドエッチング量をほぼゼロに抑えるこ
とができる。また、ドライエッチング終了後に、半導体
基板を同一真空装置内で酸素プラズマにして処理するこ
とで、配線の側壁に強固な酸化アルミニウム膜を形成し
、側壁を保護するので、アフターコロージョンの発生を
抑えることができる。従って半導体装置の信頼性及び歩
留りは向上する。
ウムに少量のシリコンと少量の銅をそれぞれ添加した合
金膜からなる配線を形成する工程において、エッチング
のマスクとして窒化膜を用いているので、ドライエッチ
ング中の窒化膜パターンのサイドエッチング量が少なく
、エッチング終了時までしっかりとマスクとして働くた
めに、配線のサイドエッチング量をほぼゼロに抑えるこ
とができる。また、ドライエッチング終了後に、半導体
基板を同一真空装置内で酸素プラズマにして処理するこ
とで、配線の側壁に強固な酸化アルミニウム膜を形成し
、側壁を保護するので、アフターコロージョンの発生を
抑えることができる。従って半導体装置の信頼性及び歩
留りは向上する。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
【図２】従来の半導体装置の製造方法を説明するための
半導体チップの断面図である。
半導体チップの断面図である。
１ 半導体基板
２ Ａｌ−（１％）Ｓｉ−（０．５％）Ｃｕ合金
膜２Ａ 配線 ３ 窒化膜 ４ フォトレジスト膜 ５ 除去した部分 １２ Ａｌ−Ｓｉ−Ｃｕ合金膜 １２Ａ 配線
膜２Ａ 配線 ３ 窒化膜 ４ フォトレジスト膜 ５ 除去した部分 １２ Ａｌ−Ｓｉ−Ｃｕ合金膜 １２Ａ 配線
Claims (1)
- 【請求項１】 半導体基板上に形成されたアルミニウ
ム合金膜をドライエッチング法によりパターニングし配
線を形成する半導体装置の製造方法において、ドライエ
ッチングの際のマスクに窒化膜を用いると共に、ドライ
エッチング終了後に同一装置内で酸素プラズマ処理を行
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1780191A JPH04256319A (ja) | 1991-02-08 | 1991-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1780191A JPH04256319A (ja) | 1991-02-08 | 1991-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256319A true JPH04256319A (ja) | 1992-09-11 |
Family
ID=11953824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1780191A Pending JPH04256319A (ja) | 1991-02-08 | 1991-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04256319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990035454A (ko) * | 1997-10-31 | 1999-05-15 | 윤종용 | 단일 챔버내에서 평면 광 도파로를 제작하는 방법 |
| JP2007165663A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
1991
- 1991-02-08 JP JP1780191A patent/JPH04256319A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990035454A (ko) * | 1997-10-31 | 1999-05-15 | 윤종용 | 단일 챔버내에서 평면 광 도파로를 제작하는 방법 |
| US6177290B1 (en) | 1997-10-31 | 2001-01-23 | Samsung Electronics Co., Ltd. | Method of fabricating planar optical waveguides in one chamber |
| JP2007165663A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| US5382316A (en) | Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure | |
| JPS6352118B2 (ja) | ||
| US5792672A (en) | Photoresist strip method | |
| KR100524450B1 (ko) | 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물 | |
| EP0485802B1 (en) | Method of preventing corrosion of aluminium alloys | |
| JP3258240B2 (ja) | エッチング方法 | |
| US5827436A (en) | Method for etching aluminum metal films | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| JPH04256319A (ja) | 半導体装置の製造方法 | |
| JPH02140923A (ja) | アルミニウム合金膜のエッチング方法 | |
| US5840203A (en) | In-situ bake step in plasma ash process to prevent corrosion | |
| US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPH08111420A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH04313223A (ja) | 半導体装置の製造方法 | |
| JP2661355B2 (ja) | 半導体装置の製造方法 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JPH04134828A (ja) | 半導体装置の製造方法 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| JPH06232093A (ja) | 半導体装置の製造方法 | |
| KR0141172B1 (ko) | 금속배선 형성방법 | |
| JP3077224B2 (ja) | ドライエッチング方法 | |
| JPH04278535A (ja) | 配線形成方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000620 |