JP2007123823A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007123823A
JP2007123823A JP2006142012A JP2006142012A JP2007123823A JP 2007123823 A JP2007123823 A JP 2007123823A JP 2006142012 A JP2006142012 A JP 2006142012A JP 2006142012 A JP2006142012 A JP 2006142012A JP 2007123823 A JP2007123823 A JP 2007123823A
Authority
JP
Japan
Prior art keywords
semiconductor device
oxide film
ldmos
dielectric constant
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006142012A
Other languages
English (en)
Other versions
JP5017926B2 (ja
Inventor
Akira Yamada
山田　　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006142012A priority Critical patent/JP5017926B2/ja
Priority to DE102006045214A priority patent/DE102006045214B4/de
Priority to US11/526,652 priority patent/US7667267B2/en
Publication of JP2007123823A publication Critical patent/JP2007123823A/ja
Priority to US12/654,230 priority patent/US7799623B2/en
Application granted granted Critical
Publication of JP5017926B2 publication Critical patent/JP5017926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

【課題】基板断面の縦方向における耐圧を改善し、７００Ｖ以上の高い耐圧を有する半導体装置およびその製造方法を提供する。
【解決手段】埋め込み酸化膜３上にあるＳＯＩ層１ａの表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置１０であって、シリコン（Ｓｉ）より誘電率の低い低誘電率領域５が、埋め込み酸化膜３に当接して、ＬＤＭＯＳのソースＳとドレインＤの間で形成されてなる半導体装置とする。
【選択図】図１

Description

本発明は、埋め込み酸化膜上にあるＳＯＩ（Silicon On Insulator）層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置およびその製造方法に関する。
インバータ駆動用等の高電圧ＩＣが、例えば、特許第３３８４３９９号公報（特許文献１）およびProc. of ＩＳＰＳＤ’０４（非特許文献１）に開示されている。
図７に、ＳＯＩ基板とトレンチ分離を用いた、従来の高電圧ＩＣ９の模式的な断面図を示す。
図７に示す高電圧ＩＣ９には、埋め込み酸化膜３を有するＳＯＩ基板１のＳＯＩ層１ａに、低電位（ＧＮＤ）基準回路、高電位（浮遊）基準回路およびレベルシフト回路が、それぞれ設けられている。低電位（ＧＮＤ）基準回路は、ＧＮＤ電位を基準電位とし、±１５Ｖで動作する。高電位（浮遊）基準回路は、例えば車載用のインバータ駆動に用いる高電圧ＩＣにおいては、６００Ｖ以上の高電位を基準電位として動作する。レベルシフト回路は、低電位基準回路と高電位基準回路の間で信号伝達を行う。
図７に示すように、ＧＮＤ基準回路、浮遊基準回路およびレベルシフト回路の各形成領域は、ＳＯＩ基板１の埋め込み酸化膜３とトレンチ４の側壁酸化膜４ｓにより絶縁（誘電体）分離されている。また、高電圧ＩＣ９では、電位安定のため、支持基板２の裏面をＧＮＤに接続する。
高電圧ＩＣ９のレベルシフト回路においては、低電位基準回路と高電位基準回路を繋ぐため、高耐圧の回路素子が必要である。例えば、６００Ｖ以上の高電圧ＩＣ９では、６００Ｖ以上の耐圧を有する回路素子が必要になる。図７に示したレベルシフト回路形成領域の横型ＭＯＳトランジスタ（ＬＤＭＯＳ）９ａでは、耐圧を確保するため、ＳＯＩ層１ａの表層部にあるＰＮ接合面と埋め込み酸化膜３の両方から空乏層が広がる、いわゆるＳＯＩ−ＲＥＳＵＲＦ構造（ダブルリサーフ構造）をとっている。
レベルシフト回路における高電圧は、図中に示すように、ＬＤＭＯＳ９ａのドレインＤに印加される。図７のＬＤＭＯＳ９ａでは、断面の横方向の耐圧を、表面ｐ型不純物層と埋め込み酸化膜３によって形成されるＳＯＩ−ＲＥＳＵＲＦ構造で確保する。また、断面の縦方向の耐圧については、非特許文献１に開示されているように、ドレインＤとグランド（ＧＮＤ）間にかかる高電圧を、低濃度のＳＯＩ層１ａと埋め込み酸化膜３で分圧して、ＳＯＩ層１ａにおける電界を緩和させる。
特許第３３８４３９９号公報 Proc. of ＩＳＰＳＤ’０４，ｐ３８５，H.Akiyama, et al（三菱電機）
図８（ａ），（ｂ）は、上記ＬＤＭＯＳ９ａと同様のＬＤＭＯＳが形成された半導体装置９ｂについて、高電圧印加時の電位分布をシミュレーションした結果である。図８（ａ）は、半導体装置９ｂの模式的な断面図であり、図８（ｂ）は、ブレークダウン時の電位分布を示す図である。尚、図８（ａ），（ｂ）の半導体装置９ｂにおいて、図７のＬＤＭＯＳ９ａと同様の部分については、同じ符号を付した。
図８（ａ）に示す半導体装置９ｂの耐圧は、図８（ｂ）に示すように、６４０Ｖである。図８（ｂ）において、等電位線は、ＳＯＩ層１ａに形成されたＬＤＭＯＳのドレインＤ側で、縦方向に密となっている。言い換えれば、図８（ａ）の半導体装置９ｂでは、高電圧印加時に、ＬＤＭＯＳのドレインＤ側で電気力線が集中する。このため、半導体装置９ｂの耐圧６４０Ｖは、ＬＤＭＯＳのドレインＤ側において、ＳＯＩ層１ａの断面の縦方向で律せられている。
一般的に、ＳＯＩ層１ａに形成されたＬＤＭＯＳの縦方向の耐圧Ｖは、支持基板２の裏面をＧＮＤに接続することで発生し、以下の数式で表される。
（数式１） Ｖ ∝ （ｔｓ／２＋３ｔｏｘ）・ｔｓ／ε０
数式１において、ｔｓはＳＯＩ層１ａの厚さ、ｔｏｘは埋め込み酸化膜３の膜厚、ε０は埋め込み酸化膜３の誘電率である。従って、数式１からわかるように、縦方向の耐圧は、ＳＯＩ層１ａの厚さｔｓ、埋め込み酸化膜３の膜厚ｔｏｘおよび埋め込み酸化膜３の誘電率ε０で決まってしまう。従って、寸法設計により半導体装置９ｂの耐圧を向上させるためには、ＳＯＩ層１ａの厚さｔｓを厚くするか、埋め込み酸化膜３の膜厚ｔｏｘを厚くする必要がある。例えば、１０００Ｖ以上の高耐圧を得ようとすると、５μｍより厚い埋め込み酸化膜と、５０μｍより厚いＳＯＩ層が必要である。しかしながら、ＳＯＩ層１ａの厚さｔｓは、後工程で形成するトレンチ４の加工技術の制限から、図８（ａ）に示す２０μｍが限界厚さとなっている。また、埋め込み酸化膜３の膜厚ｔｏｘは、貼り合わせによって形成されるＳＯＩ基板１のウェハの反り量と原石コストの制限から、４μｍが限界膜厚となっている。このため、図８に示す半導体装置９ｂでは、６４０Ｖより大きな耐圧を確保するのは困難である。従って、図８の半導体装置９ｂと同様の構造を有し、図７の高電圧ＩＣ９のレベルシフト回路に適用されたＬＤＭＯＳ９ａでは、ＥＶ車等で要求される、１２００Ｖの耐圧は確保することができない。
そこで本発明は、埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置おびその製造方法であって、基板断面の縦方向における耐圧を改善し、７００Ｖ以上の高い耐圧を有する半導体装置およびその製造方法を提供することを目的としている。
請求項１に記載の発明は、埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置であって、シリコン（Ｓｉ）より誘電率の低い低誘電率領域が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなることを特徴としている。
上記半導体装置においては、埋め込み酸化膜に当接する低誘電率領域を形成することで、高い比誘電率（１１．９）のシリコン（Ｓｉ）からなるＳＯＩ層に対して、埋め込み酸化膜を厚くしたのと同様の効果が得られる。また、低誘電率領域をＬＤＭＯＳのソースとドレインの間に配置することで、ドレインもしくはソースへの高電圧印加時に、ＳＯＩ層が分担する電位を軽減することができる。これによって、基板断面の縦方向における耐圧が改善され、高い耐圧を持った半導体装置とすることができる。
例えば請求項２に記載のように、上記半導体装置においては、前記低誘電率領域が、前記ＳＯＩ層の下層部に形成されてなるように構成することができる。埋め込み酸化膜上にあるＳＯＩ層の下層部に低誘電率領域を形成することで、ＳＯＩ層の厚さが実質的に低減される。これによって、基板断面の縦方向における耐圧が改善され、より高い耐圧を持った半導体装置とすることができる。
上記半導体装置においては、例えば請求項３に記載のように、前記低誘電率領域が、複数個に分割されて形成されてなるように構成することができる。埋め込み酸化膜上にあるＳＯＩ層の下層部に、複数の低誘電率領域をＬＤＭＯＳのソースとドレインの間に適宜配置することで、ドレインもしくはソースへの高電圧印加時に、ＳＯＩ層の断面の縦方向における電位分布を無くし、ＳＯＩ層が完全に空乏化された領域をつくりだすことができる。これによって、基板断面の縦方向における耐圧が改善され、さらに高い耐圧を持った半導体装置とすることができる。
請求項４に記載のように、上記半導体装置においては、前記複数の低誘電率領域が、前記ＳＯＩ層の厚さ方向で、等しい厚さに形成されてなることが好ましい。これにより、ＳＯＩ層の厚さが実質的に平均して低減され、基板断面の縦方向における安定した耐圧改善効果を得ることができる。
請求項５に記載のように、上記半導体装置においては、前記複数の低誘電率領域が、前記ＬＤＭＯＳのソースとドレインの幅方向で、等しい幅に形成されてなることが好ましい。また、請求項６に記載のように、前記複数の低誘電率領域は、前記ＬＤＭＯＳのソースとドレインの幅方向で、等しい間隔で並んで配置されてなることが好ましい。これらにより、ＬＤＭＯＳのソースとドレインの間に配置される低誘電率領域が均一化するため、高電圧印加時に形成されるＳＯＩ層の完全空乏化領域が安定化し、安定した上記耐圧改善効果を得ることができる。
請求項７に記載のように、前記低誘電率領域の角部は、丸められてなることが好ましい。これにより、高電圧印加時における低誘電率領域の角部での電界集中を緩和することができ、安定した上記耐圧改善効果を得ることができる。また、構造的にも低誘電率領域の角部が尖っている場合に較べて応力が集中し難いため、Ｓｉの結晶欠陥等による歩留まり低下を抑制することができる。
例えば請求項８に記載のように、前記ＬＤＭＯＳが、前記埋め込み酸化膜に達する絶縁分離トレンチによって絶縁分離されてなる場合には、前記低誘電率領域が、基板面において前記絶縁分離トレンチにより取り囲まれた領域の全面積を占めるように形成されてなるように構成してもよい。
この場合には、ＬＤＭＯＳが形成される絶縁分離トレンチにより取り囲まれたＳＯＩ層の全面積において、埋め込み酸化膜に当接する低誘電率領域が形成されることとなる。このため、絶縁分離トレンチにより取り囲まれたＳＯＩ層の全面積において埋め込み酸化膜を厚くしたのと同様の効果が得られる。このため、耐圧設計が容易で、縦方向に高い耐圧を持った半導体装置とすることができる。
請求項９に記載のように、前記低誘電率領域は、中空溝であることが好ましい。中空溝は、内部が真空または大気雰囲気で、比誘電率が１で最も低い値であるため、小さな中空溝で、最大の上記耐圧改善効果を実現することができる。
請求項１０に記載のように、前記低誘電率領域は、酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝としてもよい。
酸化シリコンは、比誘電率が４程度である。また、ＳｉＯＣは比誘電率が約２．７、ＳｉＯＦは比誘電率が約３．０、フッ素化ポリイミドは比誘電率が約２．５、ＣＰＦＰ（Cyclized Perfluoropolymer）は比誘電率が約２．１である。このため、低誘電率領域をこれらのいずれかの埋め込み溝とすることで、実質的に埋め込み酸化膜を厚くしたのと同じ効果を得ることができる。従って、これによっても、上記基板断面の縦方向における耐圧が改善される。尚、この場合には、低誘電率領域を中空溝とする場合に較べて、構造的な強度劣化を抑制することができる。
請求項１１に記載のように、例えば、前記ＳＯＩ層がＮ導電型である場合には、正の高電圧電源を用いた回路への利用に適している。
この場合には、請求項１２に記載のように、前記ＳＯＩ層の表層部に前記ＬＤＭＯＳのソースからドレインに向ってＰ導電型領域が形成されてなる、いわゆるＳＯＩ−ＲＥＳＵＲＦ構造（ダブルリサーフ構造）とすることが好ましい。これにより、高電圧印加時に空乏層が広がり易くなるため、ＳＯＩ層の完全空乏化領域が安定化して、高い耐圧を持った半導体装置とすることができる。
以上のようにして、請求項１３に記載のように、前記半導体装置は、従来の半導体装置では耐圧確保が困難である、７００Ｖ以上の耐圧を有する半導体装置とすることができる。
従って、請求項１４に記載のように、上記半導体装置が、車載用の半導体装置で、インバータ駆動用の高電圧ＩＣにおけるレベルシフト回路に用いられる場合に好適である。上記半導体装置は、４００Ｖ電源系やＥＶ車等で要求される、１２００Ｖの耐圧を確保することができる。
請求項１５〜１７に記載の発明は、上記半導体装置の製造方法に関する発明である。
請求項１５に記載の発明は、埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成され、中空溝が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなる半導体装置の製造方法であって、２枚のシリコン基板を準備し、一方のシリコン基板の表面に、前記中空溝となる溝を形成し、もう一方のシリコン基板の表面に、前記埋め込み酸化膜となる酸化膜を形成し、前記溝と酸化膜を当接するようにして、２枚のシリコン基板を貼り合わせることを特徴としている。
これによって、寸法精度のよい中空溝を持った、請求項９に記載の半導体装置を製造することができる。
請求項１６に記載の発明は、埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成され、酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなる半導体装置の製造方法であって、２枚のシリコン基板を準備し、一方のシリコン基板の表面に、前記酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝となる溝を形成して、前記溝内に酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかを埋め込み、もう一方のシリコン基板の表面に、前記埋め込み酸化膜となる酸化膜を形成し、前記酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝と酸化膜を当接するようにして、２枚のシリコン基板を貼り合わせることを特徴としている。
これによって、寸法精度のよい酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝を持った、請求項１０に記載の半導体装置を製造することができる。
請求項１７に記載の発明は、埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成され、中空溝が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなる半導体装置の製造方法であって、異方性エッチングにより、前記埋め込み酸化膜上にあるＳＯＩ層の表面から垂直にトレンチを形成し、次に、前記トレンチの先端部をサイドエッチングすることにより、前記中空溝を形成することを特徴としている。
これによっても請求項９に記載の半導体装置を製造することができ、この場合には、中空溝を、シリコン基板の貼り合わせ後に形成することができる。
尚、以上の製造方法によって製造される半導体装置の効果は上述したとおりであり、その説明は省略する。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１は、本発明の一例である半導体装置１０を示す図で、図１（ａ）は、半導体装置１０の模式的な断面図であり、図１（ｂ）は、ブレークダウン時の電位分布を示す図である。尚、図１（ａ），（ｂ）に示す半導体装置１０において、図８（ａ），（ｂ）に示す半導体装置９ｂと同様の部分については、同じ符号を付した。また、図を簡略化するために、図１と図８では、支持基板２の厚さ方向を短縮して記載した。
図１（ａ）に示す半導体装置１０は、図８（ａ）に示す半導体装置９ｂと同様に、埋め込み酸化膜３上にあるＳＯＩ層１ａの表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成された半導体装置である。半導体装置１０のＳＯＩ層１ａは、Ｎ導電型（Ｎ−）で、正の高電圧電源を用いた回路への利用に適した基板構造となっている。また、半導体装置１０は、ＳＯＩ層１ａの表層部にＬＤＭＯＳのソース（電極）Ｓからドレイン（電極）Ｄに向ってＰ導電型（Ｐ−）領域６が形成された、いわゆるＳＯＩ−ＲＥＳＵＲＦ構造（ダブルリサーフ構造）となっている。尚、ＳＯＩ層１ａ上にある符号７は、ＬＯＣＯＳ（Local Oxidation of Silicon）である。
一方、図１（ａ）に示す半導体装置１０は、図８（ａ）に示す半導体装置９ｂの構造に対して、複数に分割された中空溝５を追加形成した構造となっている。半導体装置１０の中空溝５は、埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に、ＬＤＭＯＳのソース（電極）Ｓとドレイン（電極）Ｄの間で複数に分割されて形成されている。複数の中空溝５は、ＳＯＩ層１ａの厚さ方向で、等しい厚さｔに形成さている。また、ＬＤＭＯＳのソースＳとドレインＤの幅方向で、等しい幅ｗに形成され、等しい間隔ｓに並んで配置されている。中空溝５は、内部が真空または大気雰囲気で、シリコン（Ｓｉ）より誘電率の低い、低誘電率領域となる。このため、半導体装置１０では、高い比誘電率（１１．９）のシリコン（Ｓｉ）からなるＳＯＩ層１ａの厚さが、実質的に低減される。
半導体装置１０の耐圧は、図１（ｂ）に示すように、１３５０Ｖである。半導体装置１０では、複数の中空溝５が、埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に、ＬＤＭＯＳのソースＳとドレインＤの間に適宜配置されている。これによって、図１（ｂ）に示すように、ドレインＤへの高電圧印加時に、ドレインＤ側において、ＳＯＩ層１ａの断面の縦方向における電位分布が無くなって、横方向の電位分布のみになっている。図１（ｂ）に示す等電位線の分布状態は、言い換えれば、ＳＯＩ層１ａが完全に空乏化された領域ができている状態である。これによって、半導体装置１０では基板１の断面の縦方向における耐圧が改善され、図８（ａ），（ｂ）に示す半導体装置９ａの耐圧６４０Ｖに較べて、１３５０Ｖの高い耐圧を持った半導体装置となっている。
上述したように、半導体装置１０においては、複数の中空溝５が、ＳＯＩ層１ａの厚さ方向で、等しい厚さｔに形成されている。これにより、ＳＯＩ層１ａの厚さが実質的に平均して低減され、基板１断面の縦方向における安定した耐圧改善効果を得ることができる。しかしながらこれに限らず、複数の中空溝５の厚さｔは、個々に異なっていてもよく、シミュレーションによる等電位線の発生状況に応じて、最適化させることができる。
同様に、半導体装置１０においては、複数の中空溝５が、ＬＤＭＯＳのソースＳとドレインＤの幅方向で、等しい幅ｗに形成され、等しい間隔ｓで並んで配置されている。これらにより、ＬＤＭＯＳのソースＳとドレインＤの間に配置される中空溝５が均一化するため、高電圧印加時に形成されるＳＯＩ層１ａの完全空乏化領域が安定化し、安定した上記耐圧改善効果を得ることができる。しかしながらこれに限らず、複数の中空溝５の幅ｗと間隔ｓは、個々に異なっていてもよく、シミュレーションによる等電位線の発生状況に応じて、最適化させることができる。
上記中空溝５の形成による耐圧改善効果は、上述したように、中空溝５がＳＯＩ層１ａを構成するシリコン（Ｓｉ）より誘電率の低い低誘電率領域として機能することに起因している。半導体装置１０における中空溝５は、比誘電率が１で最も低い値であるため、小さな中空溝５で、最大の上記耐圧改善効果を実現することができる。
しかしながらこれに限らず、中空溝５の代わりに低誘電率領域として、酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝を採用してもよい。酸化シリコン埋め込み溝は、比誘電率が４程度である。また、ＳｉＯＣは比誘電率が約２．７、ＳｉＯＦは比誘電率が約３．０、フッ素化ポリイミドは比誘電率が約２．５、ＣＰＦＰ（Cyclized Perfluoropolymer）は比誘電率が約２．１である。このため、低誘電率領域をこれらのいずれかの埋め込み溝とすることで、ＳＯＩ層１ａの厚さを低減して、実質的に埋め込み酸化膜３を厚くしたのと同じ効果を得ることができる。従って、上記と同様にして、基板１の断面の縦方向における耐圧が改善され、高い耐圧を持った半導体装置とすることができる。尚、この場合には、低誘電率領域を中空溝とする場合に較べて、構造的な強度劣化を抑制することができる。
また、図１（ａ）に示す半導体装置１０では、上述したように、ＳＯＩ層１ａの表層部にＰ導電型（Ｐ−）領域６が形成された、いわゆるＳＯＩ−ＲＥＳＵＲＦ構造（ダブルリサーフ構造）が採用されている。図１（ｂ）に示すＳＯＩ層１ａが完全空乏化された状態は、Ｐ導電型領域６の存在に依存しておらず、Ｐ導電型領域６は省略することも可能である。しかしながら、Ｐ導電型領域６の形成により、高電圧印加時に空乏層が広がり易くなるため、ＳＯＩ層１ａの完全空乏化領域が安定化して、高い耐圧を持った半導体装置とすることができる。
以上のようにして、図１に示す半導体装置１０は、図８に示す従来の半導体装置９ｂでは耐圧確保が困難である、７００Ｖ以上の耐圧を有する半導体装置とすることができる。従って、上記半導体装置１０は、車載用の半導体装置として、インバータ駆動用の高電圧ＩＣにおけるレベルシフト回路に用いられる場合に好適である。上記半導体装置１０は、４００Ｖ電源系やＥＶ車等で要求される、１２００Ｖの耐圧を確保することができる。
次に、図１（ａ）の半導体装置１０の製造方法を説明する。
図２（ａ），（ｂ）は、半導体装置１０の要部である、中空溝５の形成工程を説明する工程別断面図である。尚、図２（ａ），（ｂ）においても、図を簡略化するために、支持基板２の厚さ方向が短縮して記載されている。
最初に、図２（ａ）に示すように、２枚のシリコン基板を準備し、一方のシリコン基板１ｂの表面に、図１（ａ）の中空溝５となる溝５を形成する。溝５の形成は、フォトリソグラフィとドライエッチングにより行う。尚、図１（ａ）の中空溝５の代わりに酸化シリコン埋め込み溝を採用する場合には、溝５内に酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかを埋め込んだ後、表面を平坦に研磨する。
また、もう一方のシリコン基板２の表面に、図１（ａ）の埋め込み酸化膜３となる酸化膜３を、熱酸化により形成する。
次に、図２（ｂ）に示すように、半導体装置の製造において一般的な基板貼り合わせ技術を用いて、溝５ａと酸化膜３ａを当接するようにして、２枚のシリコン基板１ｂ，２を真空中で貼り合わせる。次に、貼り合わされシリコン基板１ｂを表面側から研削・研磨して、ＳＯＩ層１ａとする。
これによって、中空溝５が埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に形成された、半導体装置１０の基本構造部が完成する。その後、通常の半導体装置の製造技術によりＳＯＩ層１ａにＬＤＭＯＳを作り込むことで、図１（ａ）の半導体装置１０が製造される。
上記製造方法によれば、図２（ａ），（ｂ）に示す溝５を、精度良く形成することができる。従って、寸法精度のよい中空溝５（もしくは酸化シリコン埋め込み溝）を持った半導体装置１０を製造することができる。
図３は、別の半導体装置の例で、半導体装置１０Ｒの模式的な断面図である。尚、図３の半導体装置１０Ｒにおいて、図１（ａ）に示す半導体装置１０と同様の部分については、同じ符号を付した。
図１（ａ）の半導体装置１０では、中空溝５の断面形状が矩形であり、尖った角部５ｃを有している。これに対して、図３の半導体装置１０Ｒでは、角部が丸められた中空溝５Ｒが、埋め込み酸化膜３上に設けられている。
図３の半導体装置１０Ｒのように、図１（ａ）の半導体装置１０における中空溝５の角部５ｃは、丸められていることが好ましい。これにより、高電圧印加時における中空溝５の角部５ｃでの電界集中を緩和することができ、安定した上記耐圧改善効果を得ることができる。また、構造的にも低誘電率領域の角部が尖っている場合に較べて応力が集中し難いため、Ｓｉの結晶欠陥等による歩留まり低下を抑制することができる。
図４（ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０ＷＵ，１０ＷＬの模式的な断面図である。尚、図４（ａ），（ｂ）の半導体装置１０ＷＵ，１０ＷＬにおいて、図１（ａ）の半導体装置１０と同様の部分については、同じ符号を付した。
図１（ａ）の半導体装置１０では、中空溝５が、埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に、ＬＤＭＯＳのソースＳとドレインＤの間で複数に分割されて形成されていた。これに対して、図４（ａ）の半導体装置１０ＷＵでは、一体構造の中空溝５ＷＵが、埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に、ＬＤＭＯＳのソースＳとドレインＤの間で形成されている。また、図４（ｂ）の半導体装置１０ＷＬでは、一体構造の中空溝５ＷＬが、埋め込み酸化膜３に当接して支持基板２の上層部に、ＬＤＭＯＳのソースＳとドレインＤの間で形成されている。
図４（ａ），（ｂ）の半導体装置１０ＷＵ，１０ＷＬにおいても、埋め込み酸化膜３に当接して一体構造の中空溝５ＷＵ，５ＷＬを形成することで、埋め込み酸化膜３を厚くしたのと同様の効果が得られる。また、中空溝５ＷＵ，５ＷＬをＬＤＭＯＳのソースとドレインの間に配置することで、ドレインもしくはソースへの高電圧印加時に、ＳＯＩ層１ａが分担する電位を軽減することができる。これによって、基板１の断面の縦方向における耐圧が改善され、高い耐圧を持った半導体装置とすることができる。
図５（ａ），（ｂ）は、図４（ａ），（ｂ）に示した半導体装置１０ＷＵ，１０ＷＬの特殊な例で、それぞれ、半導体装置１０ＴＵ，１０ＴＬの模式的な断面図である。尚、図５（ａ），（ｂ）の半導体装置１０ＴＵ，１０ＴＬにおいて、図４（ａ），（ｂ）の半導体装置１０ＷＵ，１０ＷＬと同様の部分については、同じ符号を付した。
図５（ａ），（ｂ）に示す半導体装置１０ＴＵ，１０ＴＬでは、右端の一点鎖線Ｃ−Ｃが回転対称軸となっており、各半導体装置１０ＴＵ，１０ＴＬのＬＤＭＯＳは、埋め込み酸化膜３に達する絶縁分離トレンチＺによって絶縁分離されている。各半導体装置１０ＴＵ，１０ＴＬにおける中空溝５ＴＵ，５ＴＬは、図５（ａ），（ｂ）に示すように、基板面において絶縁分離トレンチＺにより取り囲まれた領域の全面積を占めるように形成されている。
図５（ａ），（ｂ）の半導体装置１０ＴＵ，１０ＴＬにおいては、ＬＤＭＯＳが形成される絶縁分離トレンチＺにより取り囲まれたＳＯＩ層１ａの全面積において、埋め込み酸化膜３に当接する中空溝５ＴＵ，５ＴＬが形成されることとなる。このため、絶縁分離トレンチＺにより取り囲まれたＳＯＩ層１ａの全面積において埋め込み酸化膜３を厚くしたのと同様の効果が得られる。このため、耐圧設計が容易で、縦方向に高い耐圧を持った半導体装置とすることができる。
尚、図４（ａ），（ｂ）の半導体装置１０ＷＵ，１０ＷＬおよび図５（ａ），（ｂ）の半導体装置１０ＴＵ，１０ＴＬにおいても、中空溝５ＷＵ，５ＷＬ，５ＴＵ，５ＴＬとする代わりに、これらを、酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝としてもよい。
図６（ａ）〜（ｃ）は、別の半導体装置１１とその製造方法を示す図である。図６（ａ）は、半導体装置１１の模式的な上面図であり、図６（ｂ）は、図６（ａ）に示す一点鎖線Ａ−Ａでの模式的な断面図であり、図６（ｃ）は、図６（ａ）に示す一点鎖線Ｂ−Ｂでの模式的な断面図である。尚、図６（ａ）〜（ｃ）に示す半導体装置１１においても、図１（ａ）および図８（ａ）に示す半導体装置１０，９ｂと同様の部分については、同じ符号を付した。また、図を簡略化するために、支持基板２の厚さ方向を短縮して記載すると共に、ＬＤＭＯＳの断面構造の記載は省略した。
図６（ａ）〜（ｃ）に示す半導体装置１１は、図１（ａ）に示す半導体装置１０と同様に、埋め込み酸化膜３上にあるＳＯＩ層１ａの表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成された半導体装置である。また、半導体装置１１では、図６（ｂ）に示すように、中空溝５ａが、ＬＤＭＯＳのソースＳとドレインＤの間で、埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に複数形成されている。従って、図１（ａ）に示す半導体装置１０と同様に、半導体装置１１についても、ドレインＤへの高電圧印加時にＳＯＩ層１ａが完全に空乏化された領域を形成し、高い耐圧を持った半導体装置とすることができる。
一方、図６（ａ）〜（ｃ）に示す半導体装置１１は、図１（ａ）に示す半導体装置１０の構造に対して、トレンチ８を追加した構造となっている。このトレンチ８は中空溝５ａを形成するために設けられたもので、図１（ａ）の半導体装置１０における中空溝５が図２（ａ）で示した基板貼り合わせ前に形成されるのに対して、半導体装置１１の中空溝５ａは基板貼り合わせ後に形成される。すなわち、図６（ａ）〜（ｃ）に示す半導体装置１１の中空溝５ａは、以下のようにして形成する。
最初に、２枚のシリコン基板を貼り合わせて埋め込み酸化膜３を有するＳＯＩ構造とした後、一方のシリコン基板を研削・研磨して、ＳＯＩ層１ａを形成する。次に、異方性エッチングにより、埋め込み酸化膜３上にあるＳＯＩ層１ａの表面から垂直にトレンチ８を形成する。次に、トレンチ８の先端部をサイドエッチングすることにより、中空溝５ａを形成する。これによって、中空溝５ａが埋め込み酸化膜３に当接してＳＯＩ層１ａの下層部に形成された、半導体装置１１の基本構造部が完成する。
その後、通常の半導体装置の製造技術によりＳＯＩ層１ａにＬＤＭＯＳを作り込むことで、図６（ａ）〜（ｃ）に示す半導体装置１１が製造される。上記製造方法によれば、図２（ａ），（ｂ）に示した製造方法に較べて、中空溝５ａをシリコン基板の貼り合わせ後に形成できるメリットがある。
以上のようにして、上記した本発明の半導体装置およびその製造方法は、埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置おびその製造方法であって、基板断面の縦方向における耐圧を改善し、７００Ｖ以上の高い耐圧を有する半導体装置およびその製造方法となっている。
本発明の一例である半導体装置１０を示す図で、（ａ）は、半導体装置１０の模式的な断面図であり、（ｂ）は、ブレークダウン時の電位分布を示す図である。 （ａ），（ｂ）は、半導体装置１０の要部である、中空溝５の形成工程を説明する工程別断面図である。 別の半導体装置の例で、半導体装置１０Ｒの模式的な断面図である。 （ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０ＷＵ，１０ＷＬの模式的な断面図である。 （ａ），（ｂ）は、図４（ａ），（ｂ）に示した半導体装置１０ＷＵ，１０ＷＬの特殊な例で、それぞれ、半導体装置１０ＴＵ，１０ＴＬの模式的な断面図である。 本発明における別の半導体装置１１とその製造方法を示す図で、（ａ）は、半導体装置１１の模式的な上面図である。（ｂ）は、（ａ）に示す一点鎖線Ａ−Ａでの模式的な断面図であり、（ｃ）は、（ａ）に示す一点鎖線Ｂ−Ｂでの模式的な断面図である。 ＳＯＩ基板とトレンチ分離を用いた、従来の高電圧ＩＣ９の模式的な断面図である。 従来の半導体装置９ｂを示す図で、（ａ）は、半導体装置９ｂの模式的な断面図であり、（ｂ）は、ブレークダウン時の電位分布を示す図である。
符号の説明
９ｂ，１０，１０Ｒ，１０ＷＵ，１０ＷＬ，１０ＴＵ，１０ＴＬ，１１ 半導体装置
Ｓ ソース（電極）
Ｄ ドレイン（電極）
Ｇ ゲート
１ （ＳＯＩ）基板
１ａ ＳＯＩ層
２ 支持基板
３ 埋め込み酸化膜
５，５Ｒ，５ＷＵ，５ＷＬ，５ＴＵ，５ＴＬ，５ａ 中空溝
５ｃ 角部
６ Ｐ導電型領域
７ ＬＯＣＯＳ
８ トレンチ
Ｚ 絶縁分離トレンチ

Claims (17)

  1. 埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置であって、
    シリコン（Ｓｉ）より誘電率の低い低誘電率領域が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなることを特徴とする半導体装置。
  2. 前記低誘電率領域が、前記ＳＯＩ層の下層部に形成されてなることを特徴とする請求項１に記載の半導体装置。
  3. 前記低誘電率領域が、複数個に分割されて形成されてなることを特徴とする請求項２に記載の半導体装置。
  4. 前記複数の低誘電率領域が、前記ＳＯＩ層の厚さ方向で、等しい厚さに形成されてなることを特徴とする請求項３に記載の半導体装置。
  5. 前記複数の低誘電率領域が、前記ＬＤＭＯＳのソースとドレインの幅方向で、等しい幅に形成されてなることを特徴とする請求項３または４に記載の半導体装置。
  6. 前記複数の低誘電率領域が、前記ＬＤＭＯＳのソースとドレインの幅方向で、等しい間隔で並んで配置されてなることを特徴とする請求項３乃至５のいずれか一項に記載の半導体装置。
  7. 前記低誘電率領域の角部が、丸められてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記ＬＤＭＯＳが、前記埋め込み酸化膜に達する絶縁分離トレンチによって絶縁分離されてなり、
    前記低誘電率領域が、前記絶縁分離トレンチにより取り囲まれた領域の全面積を占めるように形成されてなることを特徴とする請求項１または２に記載の半導体装置。
  9. 前記低誘電率領域が、中空溝であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 前記低誘電率領域が、酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  11. 前記ＳＯＩ層が、Ｎ導電型であることを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置。
  12. 前記ＳＯＩ層の表層部に、前記ＬＤＭＯＳのソースからドレインに向って、Ｐ導電型領域が形成されてなることを特徴とする請求項１１に記載の半導体装置。
  13. 前記半導体装置が、７００Ｖ以上の耐圧を有することを特徴とする請求項１乃至１２のいずれか一項に記載の半導体装置。
  14. 前記半導体装置が、車載用の半導体装置であり、
    インバータ駆動用の高電圧ＩＣにおけるレベルシフト回路に用いられることを特徴とする請求項１３に記載の半導体装置。
  15. 埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成され、
    中空溝が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなる半導体装置の製造方法であって、
    ２枚のシリコン基板を準備し、
    一方のシリコン基板の表面に、前記中空溝となる溝を形成し、もう一方のシリコン基板の表面に、前記埋め込み酸化膜となる酸化膜を形成し、
    前記溝と酸化膜を当接するようにして、２枚のシリコン基板を貼り合わせることを特徴とする半導体装置の製造方法。
  16. 埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成され、
    酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなる半導体装置の製造方法であって、
    ２枚のシリコン基板を準備し、
    一方のシリコン基板の表面に、前記酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝となる溝を形成して、前記溝内に酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかを埋め込み、もう一方のシリコン基板の表面に、前記埋め込み酸化膜となる酸化膜を形成し、
    前記酸化シリコン、カーボン含有酸化シリコン（ＳｉＯＣ）、ＦＳＧ（ＳｉＯＦ）、フッ素化ポリイミド、ＣＰＦＰのいずれかの埋め込み溝と酸化膜を当接するようにして、２枚のシリコン基板を貼り合わせることを特徴とする半導体装置の製造方法。
  17. 埋め込み酸化膜上にあるＳＯＩ層の表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成され、
    中空溝が、前記埋め込み酸化膜に当接して、前記ＬＤＭＯＳのソースとドレインの間で形成されてなる半導体装置の製造方法であって、
    異方性エッチングにより、前記埋め込み酸化膜上にあるＳＯＩ層の表面から垂直にトレンチを形成し、次に、前記トレンチの先端部をサイドエッチングすることにより、前記中空溝を形成することを特徴とする半導体装置の製造方法。
JP2006142012A 2005-09-28 2006-05-22 半導体装置およびその製造方法 Expired - Fee Related JP5017926B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006142012A JP5017926B2 (ja) 2005-09-28 2006-05-22 半導体装置およびその製造方法
DE102006045214A DE102006045214B4 (de) 2005-09-28 2006-09-25 Halbleitervorrichtung mit einem LDMOS-Transistor und Verfahren zur Herstellung derselben
US11/526,652 US7667267B2 (en) 2005-09-28 2006-09-26 Semiconductor device having LDMOS transistor and method for manufacturing the same
US12/654,230 US7799623B2 (en) 2005-09-28 2009-12-15 Method for manufacturing semiconductor device having LDMOS transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005282579 2005-09-28
JP2005282579 2005-09-28
JP2006142012A JP5017926B2 (ja) 2005-09-28 2006-05-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007123823A true JP2007123823A (ja) 2007-05-17
JP5017926B2 JP5017926B2 (ja) 2012-09-05

Family

ID=37887213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142012A Expired - Fee Related JP5017926B2 (ja) 2005-09-28 2006-05-22 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7667267B2 (ja)
JP (1) JP5017926B2 (ja)
DE (1) DE102006045214B4 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294407A (ja) * 2007-04-25 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012038878A (ja) * 2010-08-06 2012-02-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2013232577A (ja) * 2012-05-01 2013-11-14 Mitsubishi Electric Corp 半導体装置
WO2014041822A1 (ja) * 2012-09-14 2014-03-20 独立行政法人産業技術総合研究所 半導体基板及び半導体素子
JP2014517509A (ja) * 2011-04-26 2014-07-17 日本テキサス・インスツルメンツ株式会社 ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ
JP2015141925A (ja) * 2014-01-27 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9224858B1 (en) 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459748B2 (en) * 2005-10-17 2008-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
CN101916729B (zh) * 2010-07-22 2012-06-13 中国科学院上海微系统与信息技术研究所 具有多层超结结构的绝缘体上硅ldmos器件制作方法
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
US8853022B2 (en) 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
FR2989519A1 (fr) 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe.
FR2989518A1 (fr) * 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe
US9064796B2 (en) 2012-08-13 2015-06-23 Infineon Technologies Ag Semiconductor device and method of making the same
JP6155911B2 (ja) 2013-07-04 2017-07-05 三菱電機株式会社 半導体装置
US9431490B2 (en) * 2013-08-09 2016-08-30 Infineon Technologies Austria Ag Power semiconductor device and method
CN105374883B (zh) * 2014-08-28 2018-06-08 旺宏电子股份有限公司 高压元件及其制造方法
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
US9905688B2 (en) 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
US10050139B2 (en) 2016-06-24 2018-08-14 Infineon Technologies Ag Semiconductor device including a LDMOS transistor and method
DE102016119799B4 (de) * 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
CN117438459A (zh) * 2022-07-12 2024-01-23 无锡华润上华科技有限公司 半导体器件及其制备方法
CN117116971A (zh) * 2023-10-24 2023-11-24 绍兴中芯集成电路制造股份有限公司 Soi衬底及其制备方法、晶体管及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01246850A (ja) * 1988-03-29 1989-10-02 Fujitsu Ltd 半導体基板及びその製法
JPH04304653A (ja) * 1991-04-02 1992-10-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH0653310A (ja) * 1991-03-18 1994-02-25 Toshiba Corp 半導体装置およびその製造方法
JPH06188438A (ja) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法
JPH0888377A (ja) * 1994-09-14 1996-04-02 Toshiba Corp 半導体装置
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JPH10341018A (ja) * 1997-06-06 1998-12-22 Mitsubishi Electric Corp 横型高耐圧素子を有する半導体装置およびその製造方法
JP2000294786A (ja) * 1999-04-05 2000-10-20 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ
JP2004200472A (ja) * 2002-12-19 2004-07-15 Mitsubishi Electric Corp 誘電体分離型半導体装置およびその製造方法
JP2004335922A (ja) * 2003-05-12 2004-11-25 Mitsubishi Electric Corp 半導体装置
JP2005109203A (ja) * 2003-09-30 2005-04-21 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343067A (en) * 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP3228093B2 (ja) 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
US7638380B2 (en) * 2000-01-05 2009-12-29 Agere Systems Inc. Method for manufacturing a laterally diffused metal oxide semiconductor device
US6333234B1 (en) * 2001-03-13 2001-12-25 United Microelectronics Corp. Method for making a HVMOS transistor
AU2002337297A1 (en) * 2001-10-23 2003-05-06 Cambridge Semiconductor Limited Lateral semiconductor-on-insulator structure and corresponding manufacturing methods
US6882023B2 (en) * 2002-10-31 2005-04-19 Motorola, Inc. Floating resurf LDMOSFET and method of manufacturing same
JP2005294584A (ja) * 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
JP4706381B2 (ja) 2004-10-22 2011-06-22 株式会社デンソー 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01246850A (ja) * 1988-03-29 1989-10-02 Fujitsu Ltd 半導体基板及びその製法
JPH0653310A (ja) * 1991-03-18 1994-02-25 Toshiba Corp 半導体装置およびその製造方法
JPH04304653A (ja) * 1991-04-02 1992-10-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH06188438A (ja) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法
JPH0888377A (ja) * 1994-09-14 1996-04-02 Toshiba Corp 半導体装置
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JPH10341018A (ja) * 1997-06-06 1998-12-22 Mitsubishi Electric Corp 横型高耐圧素子を有する半導体装置およびその製造方法
JP2000294786A (ja) * 1999-04-05 2000-10-20 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ
JP2004200472A (ja) * 2002-12-19 2004-07-15 Mitsubishi Electric Corp 誘電体分離型半導体装置およびその製造方法
JP2004335922A (ja) * 2003-05-12 2004-11-25 Mitsubishi Electric Corp 半導体装置
JP2005109203A (ja) * 2003-09-30 2005-04-21 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294407A (ja) * 2007-04-25 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012038878A (ja) * 2010-08-06 2012-02-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2014517509A (ja) * 2011-04-26 2014-07-17 日本テキサス・インスツルメンツ株式会社 ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ
JP2013232577A (ja) * 2012-05-01 2013-11-14 Mitsubishi Electric Corp 半導体装置
WO2014041822A1 (ja) * 2012-09-14 2014-03-20 独立行政法人産業技術総合研究所 半導体基板及び半導体素子
JP2015141925A (ja) * 2014-01-27 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9224858B1 (en) 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET

Also Published As

Publication number Publication date
JP5017926B2 (ja) 2012-09-05
US7667267B2 (en) 2010-02-23
DE102006045214A1 (de) 2007-04-12
US7799623B2 (en) 2010-09-21
DE102006045214B4 (de) 2013-08-01
US20100099225A1 (en) 2010-04-22
US20070069292A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5017926B2 (ja) 半導体装置およびその製造方法
US7239181B2 (en) Semiconductor device
KR100726898B1 (ko) 유전체 분리형 반도체 장치
US7906388B2 (en) Semiconductor device and method for manufacture
JP5410012B2 (ja) 半導体装置
US7705417B2 (en) Semiconductor device and method of fabricating isolation region
JP2011096967A (ja) 半導体装置
JP2007080919A (ja) 半導体装置
JP2009170671A (ja) 半導体装置の製造方法およびそれにより製造される半導体装置
JP2007266561A (ja) 半導体装置
TWI440183B (zh) 超高電壓ｎ型金屬氧化物半導體元件及其製造方法
KR101173926B1 (ko) 유전체 분리형 반도체장치의 제조방법
JP2007158295A (ja) 半導体装置および半導体装置の製造方法
JP2012238741A (ja) 半導体装置及びその製造方法
JP2009135427A (ja) 半導体装置及びその製造方法
US20050012114A1 (en) Metal-oxide-semiconductor field-effect transistor
JPH10242266A (ja) 半導体装置およびその製造に用いられる半導体接合基板
JP4613565B2 (ja) 半導体装置およびその製造方法
JP2010003889A (ja) 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置およびプラズマディスプレイ装置
JP4260777B2 (ja) 半導体装置及びその製造方法
JP2006253182A (ja) 半導体装置および半導体装置の製造方法
JP2005259775A (ja) 半導体装置及び半導体装置の製造方法
WO2024087634A1 (zh) 半导体结构及其制造方法
JP2010171084A (ja) 半導体装置及びその製造方法
KR20070110781A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R151 Written notification of patent or utility model registration

Ref document number: 5017926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees