JP2015141925A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015141925A JP2015141925A JP2014012301A JP2014012301A JP2015141925A JP 2015141925 A JP2015141925 A JP 2015141925A JP 2014012301 A JP2014012301 A JP 2014012301A JP 2014012301 A JP2014012301 A JP 2014012301A JP 2015141925 A JP2015141925 A JP 2015141925A
- Authority
- JP
- Japan
- Prior art keywords
- region
- main surface
- type
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 219
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 165
- 210000000746 body region Anatomy 0.000 claims abstract description 84
- 238000002955 isolation Methods 0.000 claims abstract description 60
- 239000012535 impurity Substances 0.000 claims description 68
- 238000005468 ion implantation Methods 0.000 claims description 31
- 230000005669 field effect Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 101000727979 Homo sapiens Remodeling and spacing factor 1 Proteins 0.000 abstract description 75
- 102100029771 Remodeling and spacing factor 1 Human genes 0.000 abstract description 75
- 239000010408 film Substances 0.000 description 96
- 238000000034 method Methods 0.000 description 73
- 101100308578 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RSF2 gene Proteins 0.000 description 33
- 239000010410 layer Substances 0.000 description 32
- 101100438241 Arabidopsis thaliana CAM5 gene Proteins 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 101100167667 Arabidopsis thaliana CML24 gene Proteins 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
Abstract
Description
(実施の形態1)
まず図1を用いて本実施の形態の半導体装置の構成について説明する。
本実施の形態においては、n型ドリフト領域NDRにおけるn型の不純物濃度をNd(cm-3)、n型ドリフト領域NDRの深さをdn(cm)とすれば
4×1012≦Nd×dn≦8×1012の関係が成り立つ。
2×1012≦Na1×dp1≦4×1012の関係が成り立つ。これは、ダブルリサーフ領域DRRの耐圧を適正値とする上で好ましい条件である。
図14を参照して、第1に、比較例のLDMOSトランジスタは、n型ドリフト領域NDRの上面上に接するp型リサーフ領域RSF1と、p型ボディ領域GBLと同様に駆動時に電界効果により導電型が反転するチャネル領域として機能するp型ウェル領域PWLとが同一の層として、半導体基板SUBの主表面に沿う方向に関して並ぶように(互いに隣接するように)配置されている。この場合はp型リサーフ領域RSF1とp型ウェル領域PWLとの濃度プロファイルはまったく異なるため、p型リサーフ領域RSF1とp型ウェル領域PWLとを同時に同一のマスクパターンを用いて形成することはできず、別個のマスクパターンを用いて別々に(2回のイオン注入により)形成される必要がある。このため工程の効率が低下する上に、製造コストが高騰する可能性がある。別々の工程により形成されるため、図14においてはp型リサーフ領域RSF1上に(イオン注入時に不純物イオンが透過する)分離絶縁膜SPRが形成される必要はない。
図15を参照して、本実施の形態の第1例のLDMOSトランジスタは基本的に実施の形態1の図1のLDMOSトランジスタと同様の構成を有しているが、ソース領域SR、p型バックゲート領域PBGおよびドレイン領域DRの最上部に、シリコンが金属材料と反応された領域としてシリサイド層SCが形成されている。特にソース領域SRとp型バックゲート領域PBGとは主表面方向に関して互いに接するように隣り合っているが、シリサイド層SCはこれらの各領域SR、PBGの双方の上面を跨ぐように形成されている。そしてこれらの各領域SR、PBG上のシリサイド層SCの上面に達するようにビアVAが接続されている。このビアVAはソース領域SRとp型バックゲート領域PBGとの双方が共有している。
図18を参照して、本実施の形態のLDMOSトランジスタは、基本的に実施の形態1の図1のLDMOSトランジスタと同様の構成を有しているが、トレンチゲート電極TGEの幅が、主表面S1側に向かうほど広くなるようにゲートトレンチTCH1の縁部が丸くなっており、主表面S1に向けてその幅が広くなっている。なおここで幅とは主表面に沿う方向の寸法を意味する。
図20を参照して、本実施の形態においては、ゲートトレンチTCH1内に充填されるDOPOSなどにより形成されるトレンチゲート電極TGEが、ゲートトレンチTCH1内から半導体基板SUBの主表面S1の上側に部分的に乗り上げる形状を有している。具体的にはトレンチゲート電極TGEが、たとえばソース領域SRの一部の領域の真上にまで連なるように延びており、これにより主表面S1上に位置するトレンチゲート電極TGEの部分が、ゲートトレンチTCH1内に位置するトレンチゲート電極TGEの部分に比べて幅が広くなっている。
図23を参照して、本実施の形態のLDMOSトランジスタは、基本的に実施の形態1の図1のLDMOSトランジスタと同様の構成を有しているが、n型ドリフト領域NDRの主表面S2側(下側)に接する下側リサーフ領域がp型リサーフ領域RSF2(第2埋め込み領域)である点において、半導体基板SUBの基板領域SBを下側リサーフ領域とする実施の形態1と異なっている。
4×1012≦Nd×dn≦8×1012の関係が成り立つ。
2×1012≦Na1×dp1≦4×1012の関係が成り立つ。
2×1012≦Na2×dp2≦4×1012の関係が成り立つ。これは、ダブルリサーフ領域DRRの耐圧を適正値とする上で好ましい条件である。
本実施の形態においては下側リサーフ領域が半導体基板SUB内への埋め込み領域としてのp型リサーフ領域RSF2であり、トレンチゲート電極TGEを形成するためのがp型リサーフ領域RSF2内に達するように形成されている。このためトレンチゲート電極TGEとp型リサーフ領域RSF2とがこれらの間に介在するゲート絶縁膜GIにより、互いに電気的に容量結合される。すなわちトレンチゲート電極TGEとp型リサーフ領域RSF2との電位は互いに近い値となり、たとえばトレンチゲート電極TGEの電位が0Vのときにはp型リサーフ領域RSF2の特にトレンチゲート電極TGEに近い領域はその電位が0Vに固定される。よって、LDMOSトランジスタの外部からp型リサーフ領域RSF2の電位を固定することなく、p型リサーフ領域RSF2の電位を制御してダブルリサーフ領域DRRとしての機能を持たせることが可能となり、結果的にソース領域SRとドレイン領域DRとの間の高耐圧を実現することが可能となる。
図32を参照して、本実施の形態においては、基本的に実施の形態5の図23のLDMOSトランジスタと同様の構成が半導体基板SUB内にその主表面に沿う方向に、互いに間隔をあけて複数(たとえば2つ)並んでいる。そしてこれらの間には、半導体基板SUBの主表面S1からn型埋め込み領域NBLを貫通するように、主表面に交差(たとえば直交)する方向に延在する溝部としての素子分離用トレンチTCH2が形成されている。素子分離用トレンチTCH2はたとえば通常の写真製版技術およびドライエッチング技術により形成される。なおこの素子分離用トレンチTCH2は上記の各実施の形態(たとえば実施の形態1)において用いられてもよい。
図33を参照して、本実施の形態においては、素子分離用トレンチTCH2の左側には図32および実施の形態5の図23と同様のと同様のLDMOSトランジスタが配置されている。しかし図33の素子分離用トレンチTCH2の右側には、LDMOSトランジスタよりも低電圧条件下にて駆動する通常のMOSトランジスタが2つ、半導体基板SUBの主表面に沿う方向に関して互いに間隔をあけて配置されている。これらのMOSトランジスタ(他のトランジスタ)は、1対の素子分離用トレンチTCH2を挟んで、LDMOSトランジスタと並ぶように配置されており、2つのMOSトランジスタのうちの一方(たとえば図の左側のMOSトランジスタ)はいわゆるpチャネル型トランジスタであり、他方(たとえば図の右側のMOSトランジスタ)はいわゆるnチャネル型トランジスタである。
図34を参照して、図中のI−I線に沿う部分はたとえば図1の概略断面図に示す実施の形態1のLDMOSトランジスタの構成を有する部分である。図34に示すように、平面視において直線状に形成されたドレイン領域DRおよびその周囲のn型ウェル領域NWLを取り囲むようにソース領域SR、p型バックゲート領域PBGおよびトレンチゲート電極TGEが形成されてもよい。
図39を参照して、この実施の形態においては実施の形態1の図1のLDMOSトランジスタに対して、n型ドリフト領域NDRの主表面S2側(下側)に接する下側リサーフ領域が埋め込み絶縁層BXとなっている点において異なっている。
(1)半導体装置は、横型の絶縁ゲート型電界効果トランジスタを有する半導体装置である。互いに対向する一方および他方の主表面を有する半導体基板と、半導体基板内に配置された下側リサーフ領域と、半導体基板内であって下側リサーフ領域の一方の主表面側に接するように形成された第1導電型の第1埋め込み領域と、半導体基板内であって第1埋め込み領域の一方の主表面側に接するように形成された第2導電型の上側リサーフ領域とを備える。半導体基板は、一方の主表面において、上側リサーフ領域に達するように形成された分離絶縁膜を有する。半導体基板内であって上側リサーフ領域の一方の主表面側に接し、かつ分離絶縁膜と隣接するように形成された第2導電型のボディ領域とを備える。半導体基板は、一方の主表面に、ボディ領域および上側リサーフ領域に隣接するように形成されたゲートトレンチを有する。さらにボディ領域および上側リサーフ領域とゲート絶縁膜とを介在して対向するようにゲートトレンチ内に形成された絶縁ゲート型電界効果トランジスタのゲート電極を備える。下側リサーフ領域は第2導電型の第2埋め込み領域である。第2埋め込み領域の他方の主表面側に接するように第1導電型の第3埋め込み領域が形成されている。半導体基板の一方の主表面から第3埋め込み領域を貫通するように形成される素子分離用トレンチをさらに備える。半導体基板には、素子分離用トレンチを挟んで絶縁ゲート型電界効果トランジスタと並ぶように、絶縁ゲート型電界効果トランジスタよりも低電圧条件下で用いる他のトランジスタを含む。
Claims (20)
- 横型の絶縁ゲート型電界効果トランジスタを有する半導体装置であって、
互いに対向する一方および他方の主表面を有する半導体基板と、
前記半導体基板内に配置された下側リサーフ領域と、
前記半導体基板内であって前記下側リサーフ領域の前記一方の主表面側に接するように形成された第1導電型の第1埋め込み領域と、
前記半導体基板内であって前記第1埋め込み領域の前記一方の主表面側に接するように形成された第2導電型の上側リサーフ領域とを備え、
前記半導体基板は、前記一方の主表面において、前記上側リサーフ領域に達するように形成された分離絶縁膜を有し、
前記半導体基板内であって前記上側リサーフ領域の前記一方の主表面側に接し、かつ前記分離絶縁膜と隣接するように形成された第2導電型のボディ領域とを備え、
前記半導体基板は、前記一方の主表面に、前記ボディ領域および前記上側リサーフ領域に隣接するように形成されたゲートトレンチを有し、さらに
前記ボディ領域および前記上側リサーフ領域とゲート絶縁膜を介在して対向するように前記ゲートトレンチ内に形成された前記絶縁ゲート型電界効果トランジスタのゲート電極とを備える、半導体装置。 - 前記第1埋め込み領域における第1導電型の不純物濃度をNd(cm-3)、前記第1埋め込み領域の深さをdn(cm)とすれば、
4×1012≦Nd×dn≦8×1012であり、
前記上側リサーフ領域における第2導電型の不純物濃度をNa1(cm-3)、前記上側リサーフ領域の深さをdp1(cm)とすれば、
2×1012≦Na1×dp1≦4×1012である、請求項1に記載の半導体装置。 - 前記半導体基板の前記一方の主表面に、前記ボディ領域に接するようにソース領域が形成されており、
前記ゲート電極の前記ソース領域側の縁部の上面にブロック絶縁膜が形成されている、請求項1に記載の半導体装置。 - 前記ゲート電極の幅が、前記一方の主表面側に向かうほど広くなるように前記ゲートトレンチの縁部が丸くなっている、請求項1に記載の半導体装置。
- 前記ゲート電極は、前記ゲートトレンチ内から前記一方の主表面上に部分的に乗り上げる形状を有しており、
前記一方の主表面上に位置する前記ゲート電極の部分は、前記ゲートトレンチ内に位置する前記ゲート電極の部分よりも広い幅を有する、請求項1に記載の半導体装置。 - 前記下側リサーフ領域は埋め込み絶縁層である、請求項1に記載の半導体装置。
- 前記下側リサーフ領域は第2導電型の第2埋め込み領域である、請求項1に記載の半導体装置。
- 前記ゲートトレンチは、前記第2埋め込み領域としての前記下側リサーフ領域に達するように形成される、請求項7に記載の半導体装置。
- 前記第2埋め込み領域の前記他方の主表面側に接するように第1導電型の第3埋め込み領域が形成されている、請求項7に記載の半導体装置。
- 前記半導体基板の前記一方の主表面から前記第3埋め込み領域を貫通するように形成される素子分離用ゲートトレンチをさらに備える、請求項9に記載の半導体装置。
- 前記半導体基板の前記一方の主表面にドレイン領域および前記ドレイン領域を平面的に囲むウェル領域が形成されており、
前記第2埋め込み領域は、前記ウェル領域の真下の領域を避けて形成されている、請求項7に記載の半導体装置。 - 前記ウェル領域は前記上側リサーフ領域を貫通して前記第1埋め込み領域内に達し、前記第1埋め込み領域の前記他方の主表面に最も近い領域よりも浅い領域に底部を有するように形成される、請求項11に記載の半導体装置。
- 前記第1埋め込み領域における第1導電型の不純物濃度をNd(cm-3)、前記第1埋め込み領域の深さをdn(cm)とすれば、
4×1012≦Nd×dn≦8×1012であり、
前記上側リサーフ領域における第2導電型の不純物濃度をNa1(cm-3)、前記上側リサーフ領域の深さをdp1(cm)とすれば、
2×1012≦Na1×dp1≦4×1012であり、
前記下側リサーフ領域における第2導電型の不純物濃度をNa2(cm-3)、前記下側リサーフ領域の深さをdp2(cm)とすれば、
2×1012≦Na2×dp2≦4×1012である、請求項7に記載の半導体装置。 - 前記ゲート電極の平面視における端部と連なるように、前記半導体基板の前記一方の主表面にパッド部を備え、
前記パッド部の上面に達するようにビアが接続されている、請求項7に記載の半導体装置。 - 横型の絶縁ゲート型電界効果トランジスタを有する半導体装置の製造方法であって、
互いに対向する一方および他方の主表面を有する半導体基板を準備する工程と、
前記半導体基板内に下側リサーフ領域と、前記下側リサーフ領域の前記一方の主表面側に接する第1導電型の第1埋め込み領域とを形成する工程と、
前記半導体基板の前記一方の主表面に、前記第1埋め込み領域の最下部よりも浅い領域に底部を形成するように分離絶縁膜を形成する工程と、
前記半導体基板内に前記第1埋め込み領域の前記一方の主表面側に接するように第2導電型の上側リサーフ領域を形成する工程と、
前記半導体基板内に前記上側リサーフ領域の前記一方の主表面側に接し、かつ前記分離絶縁膜と隣接するように第2導電型のボディ領域を形成する工程と、
前記半導体基板の前記一方の主表面に、前記ボディ領域および前記上側リサーフ領域に隣接するように、少なくとも前記第1埋め込み領域に達するゲートトレンチを形成する工程と、
前記ゲートトレンチ内に前記絶縁ゲート型電界効果トランジスタのゲート電極を形成する工程とを備え、
前記上側リサーフ領域を形成する工程と、前記ボディ領域を形成する工程とは同一のパターンをマスクとして第2導電型の不純物を導入することにより形成される、半導体装置の製造方法。 - 前記上側リサーフ領域と前記ボディ領域とは互いに同じイオン注入により同時に形成される、請求項15に記載の半導体装置の製造方法。
- 前記上側リサーフ領域と前記ボディ領域とは互いに異なるイオン注入により別々に形成される、請求項15に記載の半導体装置の製造方法。
- 前記ゲートトレンチを形成する工程においては、前記一方の主表面側に向かうほど前記ゲートトレンチの幅が広くなりかつ前記ゲートトレンチの縁部が丸くなるようにエッチングされる、請求項15に記載の半導体装置の製造方法。
- 前記ゲート電極を形成する工程は、
前記ゲートトレンチ内の少なくとも一部を埋め込むように前記一方の主表面上に導電膜を形成する工程と、
前記ゲートトレンチの幅よりも広い幅を有するレジストパターンにより、前記ゲートトレンチ内から前記一方の主表面上に部分的に乗り上げる形状を有するよう前記導電膜がパターニングされる工程とを含む、請求項15に記載の半導体装置の製造方法。 - 前記下側リサーフ領域は第2導電型の第2埋め込み領域であり、
前記半導体基板の前記一方の主表面にドレイン領域および前記ドレイン領域を平面的に囲むウェル領域を形成する工程をさらに備え、
前記上側リサーフ領域および前記第2埋め込み領域は、前記ウェル領域と平面的に重なる領域に切欠き部を有するように形成される、請求項15に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014012301A JP6340200B2 (ja) | 2014-01-27 | 2014-01-27 | 半導体装置およびその製造方法 |
US14/605,027 US9356135B2 (en) | 2014-01-27 | 2015-01-26 | Semiconductor device and method of manufacturing the same |
CN201510039267.6A CN104810365B (zh) | 2014-01-27 | 2015-01-27 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014012301A JP6340200B2 (ja) | 2014-01-27 | 2014-01-27 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015141925A true JP2015141925A (ja) | 2015-08-03 |
JP2015141925A5 JP2015141925A5 (ja) | 2016-12-28 |
JP6340200B2 JP6340200B2 (ja) | 2018-06-06 |
Family
ID=53679820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014012301A Active JP6340200B2 (ja) | 2014-01-27 | 2014-01-27 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9356135B2 (ja) |
JP (1) | JP6340200B2 (ja) |
CN (1) | CN104810365B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6920137B2 (ja) * | 2017-08-31 | 2021-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
EP3627559B1 (en) * | 2018-09-19 | 2022-06-22 | Imec Vzw | A iii-v semiconductor device and a method for forming a iii-v semiconductor device comprising an edge termination structure |
CN109244140A (zh) * | 2018-09-29 | 2019-01-18 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
CN110120423B (zh) * | 2019-05-05 | 2022-03-22 | 南京邮电大学 | 一种ldmos器件及其制备方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH11274493A (ja) * | 1998-03-25 | 1999-10-08 | Toyota Central Res & Dev Lab Inc | 横型mos素子を含む半導体装置 |
JP2001044430A (ja) * | 1999-05-21 | 2001-02-16 | Kansai Electric Power Co Inc:The | 半導体装置 |
US20050218431A1 (en) * | 2004-03-11 | 2005-10-06 | Semiconductor Components Industries, Llc | High voltage lateral FET structure with improved on resistance performance |
JP2005294533A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 半導体装置 |
JP2007123823A (ja) * | 2005-09-28 | 2007-05-17 | Denso Corp | 半導体装置およびその製造方法 |
JP2009060064A (ja) * | 2007-09-04 | 2009-03-19 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
JP2009088186A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | トレンチゲート型トランジスタ及びその製造方法 |
US20090206397A1 (en) * | 2008-02-15 | 2009-08-20 | Advanced Analogic Technologies, Inc. | Lateral Trench MOSFET with Conformal Depletion-Assist Layer |
US20090256199A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments Incorporated | lateral metal oxide semiconductor drain extension design |
US20100025726A1 (en) * | 2008-07-30 | 2010-02-04 | Maxpower Semiconductor Inc. | Lateral Devices Containing Permanent Charge |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593619B1 (en) * | 1999-06-03 | 2003-07-15 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6835993B2 (en) * | 2002-08-27 | 2004-12-28 | International Rectifier Corporation | Bidirectional shallow trench superjunction device with resurf region |
US7023050B2 (en) * | 2003-07-11 | 2006-04-04 | Salama C Andre T | Super junction / resurf LDMOST (SJR-LDMOST) |
JP5259920B2 (ja) * | 2004-08-04 | 2013-08-07 | ローム株式会社 | 半導体装置およびその製造方法 |
US7535057B2 (en) * | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
US7804150B2 (en) * | 2006-06-29 | 2010-09-28 | Fairchild Semiconductor Corporation | Lateral trench gate FET with direct source-drain current path |
JP5223291B2 (ja) * | 2007-10-24 | 2013-06-26 | 富士電機株式会社 | 半導体装置の製造方法 |
US20130093015A1 (en) * | 2010-03-01 | 2013-04-18 | X-Fab Semiconductor Foundries Ag | High voltage mos transistor |
JP5510404B2 (ja) * | 2011-07-11 | 2014-06-04 | トヨタ自動車株式会社 | 半導体装置、及び、半導体装置の製造方法 |
CN103782390B (zh) * | 2011-08-11 | 2016-11-16 | 沃特拉半导体公司 | 垂直栅极射频横向扩散金氧半场效晶体管(ldmos)装置 |
CN104040720B (zh) * | 2012-01-12 | 2016-12-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
JP2014236120A (ja) * | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
CN103426932A (zh) * | 2013-08-29 | 2013-12-04 | 上海宏力半导体制造有限公司 | 双resurf ldmos器件 |
-
2014
- 2014-01-27 JP JP2014012301A patent/JP6340200B2/ja active Active
-
2015
- 2015-01-26 US US14/605,027 patent/US9356135B2/en active Active
- 2015-01-27 CN CN201510039267.6A patent/CN104810365B/zh not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH11274493A (ja) * | 1998-03-25 | 1999-10-08 | Toyota Central Res & Dev Lab Inc | 横型mos素子を含む半導体装置 |
JP2001044430A (ja) * | 1999-05-21 | 2001-02-16 | Kansai Electric Power Co Inc:The | 半導体装置 |
US20050218431A1 (en) * | 2004-03-11 | 2005-10-06 | Semiconductor Components Industries, Llc | High voltage lateral FET structure with improved on resistance performance |
JP2005294533A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 半導体装置 |
JP2007123823A (ja) * | 2005-09-28 | 2007-05-17 | Denso Corp | 半導体装置およびその製造方法 |
JP2009060064A (ja) * | 2007-09-04 | 2009-03-19 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
JP2009088186A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | トレンチゲート型トランジスタ及びその製造方法 |
US20090206397A1 (en) * | 2008-02-15 | 2009-08-20 | Advanced Analogic Technologies, Inc. | Lateral Trench MOSFET with Conformal Depletion-Assist Layer |
US20090256199A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments Incorporated | lateral metal oxide semiconductor drain extension design |
US20100025726A1 (en) * | 2008-07-30 | 2010-02-04 | Maxpower Semiconductor Inc. | Lateral Devices Containing Permanent Charge |
Also Published As
Publication number | Publication date |
---|---|
US20150214356A1 (en) | 2015-07-30 |
CN104810365A (zh) | 2015-07-29 |
CN104810365B (zh) | 2019-07-19 |
JP6340200B2 (ja) | 2018-06-06 |
US9356135B2 (en) | 2016-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
US10263070B2 (en) | Method of manufacturing LV/MV super junction trench power MOSFETs | |
US20060065928A1 (en) | Semiconductor device | |
KR102068395B1 (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
JP6037085B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016127245A (ja) | 半導体装置および半導体装置の製造方法 | |
US10249708B2 (en) | Semiconductor device | |
JP2008084995A (ja) | 高耐圧トレンチmosトランジスタ及びその製造方法 | |
JP2007300034A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6707439B2 (ja) | 半導体装置及びその製造方法 | |
JP6340200B2 (ja) | 半導体装置およびその製造方法 | |
TW201606857A (zh) | 半導體裝置之製造方法 | |
KR100390614B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005136150A (ja) | 半導体装置及びその製造方法 | |
JP2009239096A (ja) | 半導体装置 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2007019200A (ja) | 半導体装置およびその製造方法 | |
JP2013012577A (ja) | 半導体装置 | |
JP2016219495A (ja) | 半導体装置およびその製造方法 | |
JP2014192361A (ja) | 半導体装置およびその製造方法 | |
TWI760453B (zh) | 半導體裝置之製造方法 | |
US9647109B2 (en) | Semiconductor device | |
WO2017175544A1 (ja) | 半導体装置およびその製造方法 | |
JP5390760B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20110204423A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6340200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |