JP6707439B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6707439B2
JP6707439B2 JP2016226026A JP2016226026A JP6707439B2 JP 6707439 B2 JP6707439 B2 JP 6707439B2 JP 2016226026 A JP2016226026 A JP 2016226026A JP 2016226026 A JP2016226026 A JP 2016226026A JP 6707439 B2 JP6707439 B2 JP 6707439B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor device
contact
opposite conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016226026A
Other languages
English (en)
Other versions
JP2018085373A (ja
Inventor
森　隆弘
隆弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016226026A priority Critical patent/JP6707439B2/ja
Priority to TW106138576A priority patent/TWI750254B/zh
Priority to US15/810,011 priority patent/US10340338B2/en
Priority to EP17201514.1A priority patent/EP3324444A1/en
Priority to CN201711160518.1A priority patent/CN108091681B/zh
Publication of JP2018085373A publication Critical patent/JP2018085373A/ja
Application granted granted Critical
Publication of JP6707439B2 publication Critical patent/JP6707439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
ＬＤＭＯＳ（Laterally Double-diffused Metal Oxide Semiconductor）トランジスタの構造として、特許文献１（特開２００９−１３００２１号公報）に記載の構造が知られている。
特許文献１に記載されているＬＤＭＯＳトランジスタは、基板と、ｎ−活性層と、ｎ−ドリフト層と、ｐ−ボディ拡散層と、ｎ＋ドレイン領域と、ｎ＋ソース領域と、ｐ＋拡散層と、ゲート酸化層と、ゲートポリサイド電極と、ＬＯＣＯＳ（Local Oxidation Of Silicon）酸化膜を有している。
基板は、第１面と、第２面とを有している。ｎ−ドリフト層及びｐ−ボディ拡散層は、ｎ−活性層上に配置されている。ｐ−ボディ拡散層は、ｎ＋ソース領域とｎ−ドリフト領域とにより挟み込まれている。ｎ＋ドレイン領域は、ｎ−ドリフト領域中において、第１面に接して配置されている。ｎ＋ソース領域は、ｐ−ボディ領域中において、第１面に接して配置されている。ｐ＋拡散層は、ｎ−ドリフト領域中において、第１面に接して配置されている。
ＬＯＣＯＳ酸化膜は、ｐ＋拡散層とｎ＋ドレイン領域との間に配置されている。ｐ＋拡散層は、第２面側に向かって、ＬＯＣＯＳ酸化膜よりも深い位置まで達するように形成されている。ゲート酸化層は、ｐ＋拡散層とｎ＋ソース領域との間に位置する第１面上に配置されている。ゲートポリサイド電極は、ゲート酸化層上に配置されている。
その他のＬＤＭＯＳＦＥＴの構造として、特許文献２（特開２０１１−１８１７０９号公報）、特許文献３（特開２０１４−１０７３０２号公報）、特許文献４（特開２０１５−０２３２０８号公報）に記載の構造が知られている。
特開２００９−１３００２１号公報 特開２０１１−１８１７０９号公報 特開２０１４−１０７３０２号公報 特開２０１５−０２３２０８号公報
特許文献１に記載のＬＤＭＯＳトランジスタがオン状態とされている際、電流は、ｎ＋ドレイン領域からｎ＋ソース領域に向かって流れる。この電流は、ＬＯＣＯＳ酸化膜の直下を通過する。上記のとおり、ｐ＋拡散層は、ＬＯＣＯＳ酸化膜よりも深い位置まで達するように形成されているため、この電流の経路上にｐ＋拡散層が位置することになる。
その結果、この電流の流れがｐ＋拡散層により妨げられ、電流量が減少する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態に係る半導体装置は、第１面を有する半導体基板と、ゲート電極と、絶縁分離構造とを備える。半導体基板は、ドリフト領域と、ソース領域と、ドレイン領域と、ボディ領域と、逆導電型領域とを有する。ドリフト領域、ソース領域及びドレイン領域は、第１導電型である。ボディ領域及び逆導電型領域は、第２導電型である。第２導電型は、第１導電型の反対の導電型である。
ソース領域は、第１面に接して配置される。ドレイン領域は、第１面に接して配置される。逆導電型領域は、第１面に接して配置される。ボディ領域は、ソース領域を取り囲むように第１面に接して配置される。ドリフト領域は、ドレイン領域及び逆導電型領域を取り囲み、かつソース領域との間でボディ領域を挟み込むように、第１面に接して配置される。
絶縁分離構造は、絶縁体により構成される。絶縁分離構造は、第１面側においてドレイン領域と逆導電型領域との間に配置される。絶縁分離構造は、第１の深さを有する。逆導電型領域は、第２の深さを有する。第１の深さは、第２の深さよりも大きい。ゲート電極は、ソース領域とドリフト領域とにより挟み込まれているボディ領域の部分と絶縁されながら対向している。
一実施形態に係る半導体装置によると、電流量の減少を抑制しつつ、半導体装置の信頼性を改善することができる。
第１実施形態に係る半導体装置の全体構造を示す模式図である。 第１実施形態に係る半導体装置の断面図である。 第１実施形態に係る半導体装置の上面図である。 第１実施形態の第１変形例に係る半導体装置の上面図である。 第１実施形態の第２変形例に係る半導体装置の上面図である。 第１実施形態に係る半導体装置の製造方法を示す工程図である。 第１注入工程における第１実施形態に係る半導体装置の断面図である。 第２注入工程における第１実施形態に係る半導体装置の断面図である。 絶縁分離構造形成工程における第１実施形態に係る半導体装置の断面図である。 ゲート絶縁膜形成工程における第１実施形態に係る半導体装置の断面図である。 ゲート電極形成工程における第１実施形態に係る半導体装置の断面図である。 第３注入工程における第１実施形態に係る半導体装置の断面図である。 サイドウォール形成工程における第１実施形態に係る半導体装置の断面図である。 第４注入工程における第１実施形態に係る半導体装置の断面図である。 層間絶縁膜形成工程における第１実施形態に係る半導体装置の断面図である。 コンタクトプラグ形成工程における第１実施形態に係る半導体装置の断面図である。 ゲート電流と第２の深さの第１の深さに対する比率との関係を示すグラフである。 第２実施形態に係る半導体装置の断面図である。 第２実施形態に係る半導体装置の製造方法を示す工程図である。 ゲート電極形成工程における第２実施形態にかかる半導体装置の断面図である。 第２注入工程における第２実施形態に係る半導体装置の断面図である。 比較例に係る半導体装置の断面図である。
以下に、実施形態について、図を参照して説明する。なお、以下の図面においては、同一又は相当する部分に同一の参照番号を付し、その説明は繰り返さない。
（第１実施形態）
以下に、第１実施形態に係る半導体装置の構成について説明する。図１に示すように、第１実施形態に係る半導体装置は、例えばドライバ回路ＤＲＣと、プリドライバ回路ＰＤＣと、アナログ回路ＡＬＣと、電源回路ＰＷＣと、ロジック回路ＬＧＣと、入出力回路ＩＯＣとを有している。第１実施形態に係る半導体装置は、例えばバイポーラトランジスタと、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタと、ＬＤＭＯＳトランジスタとが混載されている半導体装置である。
図２に示すように、第１実施形態に係る半導体装置は、例えば入出力回路ＩＯＣにおいて、ＬＤＭＯＳトランジスタを有している。より具体的には、第１実施形態に係る半導体装置は、入出力回路ＩＯＣにおいて、半導体基板ＳＵＢと、絶縁分離構造ＩＳＯと、ゲート絶縁膜ＧＯと、ゲート電極ＧＥと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰと、配線ＷＬとを有している。
半導体基板ＳＵＢは、例えばシリコン（Ｓｉ）の単結晶により形成されている。但し、半導体基板ＳＵＢを構成する材料はこれに限られない。半導体基板ＳＵＢには、例えば窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体材料を用いることもできる。半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。第１面ＦＳは、溝ＴＲを有している。溝ＴＲは、第２面ＳＳ側に向かって延びている。第２面ＳＳは、第１面ＦＳの反対面である。
半導体基板ＳＵＢは、ソース領域ＳＲと、ドレイン領域ＤＲＡと、逆導電型領域ＲＣＲとを有している。ソース領域ＳＲは、半導体基板ＳＵＢ中において、第１面ＦＳに接して設けられている。ソース領域ＳＲは、第１部分ＳＲ１と第２部分ＳＲ２とを有していてもよい。第１部分ＳＲ１は、第２部分ＳＲ２に隣接し、かつ後述するサイドウォールスペーサＳＷＳの下に配置されている。第１部分ＳＲ１は、ＬＤＤ（Lightly Doped Drain）構造である。ドレイン領域ＤＲＡは、半導体基板ＳＵＢ中において、第１面ＦＳに接して設けられている。逆導電型領域ＲＣＲは、半導体基板ＳＵＢ中において、第１面ＦＳに接して設けられている。
半導体基板は、ボディコンタクト領域ＢＣＲをさらに有していてもよい。ボディコンタクト領域ＢＣＲは、半導体基板ＳＵＢ中において、第１面ＦＳに接して配置されている。
半導体基板ＳＵＢは、ドリフト領域ＤＲＩと、ボディ領域ＢＲとをさらに有している。ドリフト領域ＤＲＩは、ドレイン領域ＤＲＡ及び逆導電型領域ＲＣＲを取り囲むように配置されている。ドリフト領域ＤＲＩは、第１面ＦＳに接して配置されている。
ボディ領域ＢＲは、ソース領域ＳＲ及びボディコンタクト領域ＢＣＲを取り囲むように形成されている。ボディ領域ＢＲは、第１面ＦＳに接して配置されている。ボディ領域ＢＲは、ドリフト領域ＤＲＩとソース領域ＳＲとにより挟み込まれるように配置されている部分を有している。ドリフト領域ＤＲＩとソース領域ＳＲとにより挟み込まれているボディ領域ＢＲの部分は、チャネル領域となる。
ボディ領域ＢＲは、第１部分ＢＲ１と第２部分ＢＲ２とを有していてもよい。第２部分ＢＲ２は、ソース領域ＳＲとボディコンタクト領域ＢＣＲとを取り囲むように配置されている。第２部分ＢＲ２は、第１面ＦＳに接して配置されている。第１部分ＢＲ１は、第２部分ＢＲ２を取り囲むように配置されている。
ソース領域ＳＲ、ドリフト領域ＤＲＩ及びドレイン領域ＤＲＡは、第１導電型を有している。ボディ領域ＢＲ、逆導電型領域ＲＣＲ及びボディコンタクト領域ＢＣＲは、第２導電型を有している。第２導電型は、第１導電型の反対の導電型である。第１導電型が例えばｐ型である場合、第２導電型はｎ型となる。第１導電型が例えばｎ型である場合、第２導電型はｐ型となる。
ソース領域ＳＲの不純物濃度及びドレイン領域ＤＲＡの不純物濃度は、ドリフト領域ＤＲＩの不純物濃度よりも高いことが好ましい。逆導電型領域ＲＣＲの不純物濃度は、ドリフト領域ＤＲＩの不純物濃度よりも高い。逆導電型領域ＲＣＲの不純物濃度は、ドリフト領域ＤＲＩの不純物濃度の１０倍以上であることが好ましい。なお、第２部分ＳＲ２の不純物濃度は、第１部分ＳＲ１の不純物濃度よりも高いことが好ましい。
絶縁分離構造ＩＳＯは、半導体基板ＳＵＢの第１面ＦＳ側に配置されている。絶縁分離構造ＩＳＯは、ドレイン領域ＤＲＡと逆導電型領域ＲＣＲの間に配置されている。絶縁分離構造ＩＳＯは、好ましくは、溝ＴＲと、絶縁体ＩＳとにより構成されている。このことを別の観点からいえば、絶縁分離構造ＩＳＯは、ＳＴＩ（Shallow Trench Isolation）であることが好ましい。但し、絶縁分離構造ＩＳＯは、ＳＴＩに限られない。例えば、絶縁分離構造ＩＳＯは、ＬＯＣＯＳであってもよい。
溝ＴＲは、ドレイン領域ＤＲＡと逆導電型領域ＲＣＲとの間に配置されている。絶縁体ＩＳは、溝ＴＲ内に充填されている。絶縁体ＩＳには、例えば二酸化珪素（ＳｉＯ２）が用いられる。
絶縁分離構造ＩＳＯは、第１の深さＤ１を有している。別の観点からいえば、溝ＴＲは第１の深さＤ１を有している。逆導電型領域ＲＣＲは、第２の深さＤ２を有している。第１の深さＤ１及び第２の深さＤ２は、第１面ＦＳから第２面ＳＳに向かう方向における深さである。第１の深さＤ１は、第２の深さＤ２よりも大きい。第２の深さＤ２は、第１の深さＤ１の０．３倍以上０．７倍以下であることがさらに好ましい。
ゲート絶縁膜ＧＯは、第１面ＦＳ上に設けられている。ゲート絶縁膜ＧＯは、ソース領域ＳＲとドリフト領域ＤＲＩとに挟み込まれているボディ領域ＢＲの部分（すなわち、チャネル領域）の上に配置されている。ゲート絶縁膜ＧＯには、例えばＳｉＯ２が用いられる。
ゲート電極ＧＥは、ゲート絶縁膜ＧＯ上に形成されている。ゲート電極ＧＥは、絶縁分離構造ＩＳＯ上まで延在していてもよい。ゲート電極ＧＥは、ソース領域ＳＲとドリフト領域ＤＲＩとにより挟み込まれているボディ領域ＢＲの部分（すなわち、チャネル領域）と絶縁されながら対向している。ゲート電極ＧＥと、ソース領域ＳＲとドリフト領域とにより挟み込まれているボディ領域ＢＲの部分とは、ゲート絶縁膜ＧＯにより絶縁されている。ゲート電極ＧＥには、例えば不純物がドープされた多結晶のＳｉが用いられる。ゲート電極ＧＥの両端には、サイドウォールスペーサＳＷＳが設けられていてもよい。サイドウォールスペーサＳＷＳには、例えばＳｉＯ２が用いられる。
層間絶縁膜ＩＬＤは、第１面ＦＳ上に配置されている。層間絶縁膜ＩＬＤには、例えばＳｉＯ２が用いられる。層間絶縁膜ＩＬＤは、コンタクトホールＣＨを有している。コンタクトホールＣＨは、第１面ＦＳに向かって、層間絶縁膜ＩＬＤを貫通している。コンタクトホールＣＨは、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲ上に配置されている。すなわち、コンタクトホールＣＨを介して、層間絶縁膜ＩＬＤから、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲが露出している。なお、図示されていないが、コンタクトホールＣＨは、ゲート電極ＧＥ上にも配置されており、層間絶縁膜ＩＬＤからコンタクトホールＣＨを介してゲート電極ＧＥが露出している。
コンタクトプラグＣＰは、層間絶縁膜ＩＬＤ中に配置されている。より具体的には、コンタクトプラグＣＰは、コンタクトホールＣＨ中に配置されている。コンタクトプラグＣＰの一方端は、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲと電気的に接続されている。図示されていないが、コンタクトプラグＣＰの一方端は、ゲート電極ＧＥに電気的に接続されている。コンタクトプラグＣＰには、例えばタングステン（Ｗ）が用いられる。
配線ＷＬは、層間絶縁膜ＩＬＤ上に配置されている。配線ＷＬは、コンタクトプラグＣＰの他方端と電気的に接続されている。その結果、配線ＷＬは、ソース領域ＳＲ、ドレイン領域ＤＲＡ、ボディコンタクト領域ＢＣＲ及びゲート電極ＧＥと電気的に接続されている。
図３（図３においては、簡単のため、ゲート絶縁膜ＧＯ、層間絶縁膜ＩＬＤ、コンタクトプラグＣＰ及び配線ＷＬは図示していない）に示すように、ドレイン領域ＤＲＡは、平面視において（第１面ＦＳに垂直な方向からみて）、絶縁分離構造ＩＳＯに取り囲まれている。逆導電型領域ＲＣＲは、平面視において、絶縁分離構造ＩＳＯを取り囲むように配置されている。
ドリフト領域ＤＲＩは、平面視において、ドレイン領域ＤＲＡ、絶縁分離構造ＩＳＯ及び逆導電型領域ＲＣＲを取り囲むように配置されている。ボディ領域ＢＲは、平面視において、ドリフト領域ＤＲＩを取り囲むように配置されている。ソース領域ＳＲ及びボディコンタクト領域ＢＣＲは、平面視において、ボディ領域ＢＲ内でドレイン領域ＤＲＡ、絶縁分離構造ＩＳＯ及び逆導電型領域ＲＣＲを取り囲むように配置されている。
ゲート電極ＧＥは、平面視において、絶縁分離構造ＩＳＯ、逆導電型領域ＲＣＲ及びボディ領域ＢＲと重なるように配置されている。ゲート電極ＧＥは、平面視において、ソース領域ＳＲ及びボディコンタクト領域ＢＣＲの内側に配置されている。
図４（図４においては、簡単のため、ゲート絶縁膜ＧＯ、層間絶縁膜ＩＬＤ、コンタクトプラグＣＰ及び配線ＷＬは図示していない）に示すように、逆導電型領域ＲＣＲは、絶縁分離構造ＩＳＯを取り囲むように配置されていなくてもよい。逆導電型領域ＲＣＲは、平面視において、チャネル幅方向（図４中において矢印により示されている）に沿って配置されていればよい。すなわち、逆導電型領域ＲＣＲは、平面視において、チャネル幅方向に直交する方向に沿って設けられていなくてもよい。
図５（図５においては、簡単のため、ゲート絶縁膜ＧＯ、層間絶縁膜ＩＬＤ、コンタクトプラグＣＰ及び配線ＷＬは図示していない）に示すように、逆導電型領域ＲＣＲは、平面視において、ボディ領域ＢＲに達するように、チャネルの延在方向に沿って延在していてもよい。これにより、逆導電型領域ＲＣＲは、ソース領域ＳＲ及びボディコンタクト領域ＢＣＲと同電位となっている。
以下に、第１実施形態に係る半導体装置の製造方法について説明する。
図６に示すように、第１実施形態に係る半導体装置の製造方法は、フロントエンド工程Ｓ１と、バックエンド工程Ｓ２とを有している。
フロントエンド工程Ｓ１は、第１注入工程Ｓ１１と、第２注入工程Ｓ１２と、絶縁分離構造形成工程Ｓ１３と、ゲート絶縁膜形成工程Ｓ１４と、ゲート電極形成工程Ｓ１５と、第３注入工程Ｓ１６と、サイドウォールスペーサ形成工程Ｓ１７と、第４注入工程Ｓ１８とを有している。
バックエンド工程Ｓ２は、層間絶縁膜形成工程Ｓ２１と、コンタクトプラグ形成工程Ｓ２２と、配線形成工程Ｓ２３とを有している。
図７に示すように、第１注入工程Ｓ１１においては、ボディ領域ＢＲ及びドリフト領域ＤＲＩが形成される。より具体的には、第１注入工程Ｓ１１においては、第２導電型を有する半導体基板ＳＵＢの第１面側から、ドリフト領域ＤＲＩとなる位置及び第２部分ＢＲ２となる位置にイオン注入を行うことにより、ドリフト領域ＤＲＩ及び第２部分ＢＲ２が形成される。なお、イオン注入によりドリフト領域ＤＲＩ及び第２部分ＢＲ２とならなかった部分は、第１部分ＢＲ１となる。
図８に示すように、第２注入工程Ｓ１２においては、逆導電型領域ＲＣＲの形成が行われる。逆導電型領域ＲＣＲの形成は、例えばフォトレジストをマスクとしたイオン注入を行うことにより行われる。
図９に示すように、絶縁分離構造形成工程Ｓ１３においては、絶縁分離構造ＩＳＯが形成される。絶縁分離構造形成工程Ｓ１３は、例えば溝形成工程Ｓ１３１と、絶縁体充填工程Ｓ１３２とを有している。溝形成工程Ｓ１３１においては、半導体基板ＳＵＢの第１面ＦＳに溝ＴＲが形成される。溝ＴＲの形成は、例えばＲＩＥ（Reactive Ion Etching）等の異方性エッチングにより行われる。
絶縁体充填工程Ｓ１３２は、溝形成工程Ｓ１３１の後に行われる。絶縁体充填工程Ｓ１３２においては、絶縁体ＩＳの溝ＴＲ内への充填が行われる。絶縁体ＩＳの溝ＴＲ内への充填は、例えばＣＶＤ（Chemical Vapor Deposition）により行われる。絶縁体ＩＳの溝ＴＲへの充填に際し、溝ＴＲからはみ出した絶縁体ＩＳは、ＣＭＰ（Chemical Mechanical Polishing）等により除去される。
図１０に示すように、ゲート絶縁膜形成工程Ｓ１４においては、ゲート絶縁膜ＧＯが形成される。ゲート絶縁膜ＧＯは、例えば半導体基板ＳＵＢの第１面ＦＳを熱酸化することにより行われる。
図１１に示すように、ゲート電極形成工程Ｓ１５においては、ゲート電極ＧＥの形成が行われる。ゲート電極形成工程Ｓ１５は、例えば、成膜工程Ｓ１５１と、パターンニング工程Ｓ１５２とを有している。成膜工程Ｓ１５１においては、多結晶のＳｉ等のゲート電極ＧＥを構成する材料がゲート絶縁膜ＧＯ上に成膜される。この成膜は、例えばＣＶＤにより行われる。
パターンニング工程Ｓ１５２は、成膜工程Ｓ１５１の後に行われる。パターンニング工程Ｓ１５２においては、ゲート絶縁膜ＧＯ上に成膜されたゲート電極ＧＥを構成する材料に対するパターンニングが行われる。このパターンニングは、例えばフォトリソグラフィにより行われる。
図１２に示すように、第３注入工程Ｓ１６においては、第１部分ＳＲ１の形成が行われる。第１部分ＳＲ１の形成は、イオン注入により行われる。このイオン注入は、ゲート電極ＧＥ及び絶縁分離構造ＩＳＯをマスクとして行われる。
図１３に示すように、サイドウォールスペーサ形成工程Ｓ１７においては、サイドウォールスペーサＳＷＳの形成が行われる。サイドウォールスペーサ形成工程Ｓ１７は、例えば成膜工程Ｓ１７１と、エッチング工程Ｓ１７２を有している。成膜工程Ｓ１７１においては、サイドウォールスペーサＳＷＳを構成する材料が、ゲート絶縁膜ＧＯ上に成膜される。
エッチング工程Ｓ１７２は、成膜工程Ｓ１７１の後に行われる。エッチング工程Ｓ１７２においては、ゲート絶縁膜ＧＯ上に成膜されたサイドウォールスペーサＳＷＳに対するエッチングが行われる。これにより、サイドウォールスペーサＳＷＳがゲート電極ＧＥの両端に形成される。
図１４に示すように、第４注入工程Ｓ１８においては、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲの形成が行われる。ソース領域ＳＲ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲの形成は、イオン注入により行われる。このイオン注入は、ゲート電極ＧＥ、サイドウォールスペーサＳＷＳ、フォトレジスト及び絶縁分離構造ＩＳＯをマスクとして行われる。以上により、第１実施形態に係る半導体装置の製造方法が完了する。
上記においては、逆導電型領域ＲＣＲは、ボディ領域ＢＲ及びドリフト領域ＤＲＩが形成された後に形成されているが、逆導電型領域ＲＣＲは、ボディ領域ＢＲ及びドリフト領域ＤＲＩの形成に先立って行われてもよい。上記においては、逆導電型領域ＲＣＲは、絶縁分離構造ＩＳＯが形成される前に形成されているが、逆導電型領域ＲＣＲは、絶縁分離構造ＩＳＯが形成された後に行われてもよい。
図１５に示すように、層間絶縁膜形成工程Ｓ２１においては、層間絶縁膜ＩＬＤの形成が行われる。層間絶縁膜形成工程Ｓ２１においては、まず、層間絶縁膜ＩＬＤの成膜が行われる。層間絶縁膜ＩＬＤの成膜は、例えばＣＶＤにより行われる。次に、層間絶縁膜形成工程Ｓ２１においては、コンタクトホールＣＨの形成が行われる。コンタクトホールＣＨの形成は、例えばＲＩＥ等の異方性エッチングにより行われる。
図１６に示すように、コンタクトプラグ形成工程Ｓ２２においては、コンタクトプラグＣＰの形成が行われる。コンタクトプラグＣＰは、例えばＣＶＤでコンタクトプラグＣＰを構成する材料をコンタクトホールＣＨ内に充填することにより行われる。
配線形成工程Ｓ２３においては、配線ＷＬの形成が行われる。配線形成工程Ｓ２３においては、まず層間絶縁膜ＩＬＤ上に、配線ＷＬを構成する材料が成膜される。次に、配線形成工程Ｓ２３においては、層間絶縁膜ＩＬＤ上に成膜された配線ＷＬを構成する材料に対するパターンニングが行われる。このパターンニングは、例えばフォトリソグラフィにより行われる。以上により、図２に示される第１実施形態に係る半導体装置の構造が形成される。
以下に、第１実施形態に係る半導体装置の効果について説明する。
上記のとおり、逆導電型領域ＲＣＲとドリフト領域ＤＲＩとの導電型は逆となっているため、逆導電型領域ＲＣＲとドリフト領域ＤＲＩとのｐｎ接合により、空乏層が形成される。この空乏層により、ゲート絶縁膜ＧＯの直下に位置する半導体基板ＳＵＢ中での電界が緩和される。そのため、第１導電型がｐ型（第２導電型がｎ型）である場合、発生したホットキャリアがゲート絶縁膜ＧＯに向かって加速されにくくなる。
また、第１導電型がｐ型（第２導電型がｎ型）である場合は、発生したホットキャリアは、逆導電型領域ＲＣＲ内に存在するキャリアによりクーロン散乱される。そのため、発生したホットキャリアがゲート絶縁膜ＧＯに到達しがたくなる。このように、第１実施形態に係る半導体装置によると、ホットキャリア注入によるゲート絶縁膜ＧＯの劣化を抑制し、半導体装置の信頼性を向上させることができる。
第１実施形態に係る半導体装置においては、ドレイン領域ＤＲＡとソース領域ＳＲとの間に流れる電流は、絶縁分離構造ＩＳＯの直下を通過して、ソース領域ＳＲに向かう。しかしながら、第１実施形態に係る半導体装置においては、第１の深さＤ１が、第２の深さＤ２よりも深くなっている。そのため、逆導電型領域ＲＣＲが、この電流の妨げとなりにくい。したがって、第１実施形態に係る半導体装置によると、半導体装置の信頼性を向上させつつ、電流量の低下を抑制することができる。
図１７に示すように、第２の深さＤ２が大きくなるにつれ、ゲート電流が減少する（すなわち、ホットキャリア注入が減少する）。しかしながら、第２の深さＤ２が第１の深さＤ１の０．７倍に達すると、第２の深さＤ２が大きくなっても、ゲート電流のさらなる減少（すなわち、ホットキャリア注入のさらなる減少）は生じにくい。また、第２の深さＤ２が第１の深さＤ１の０．７倍を超えると、逆導電型領域ＲＣＲとドリフト領域ＤＲＩとのｐｎ接合により形成される空乏層が第２面ＳＳ側に深く延びることにより、オン抵抗が上昇してしまうおそれがある。第１実施形態に係る半導体装置において、第２の深さＤ２が第１の深さＤ１の０．３倍以上０．７倍以下である場合、オン抵抗を抑制しながら、半導体装置の信頼性をさらに向上させることができる。
逆導電型領域ＲＣＲの不純物濃度がドリフト領域ＤＲＩの不純物濃度よりも大きくなるほど、空乏層がドリフト領域ＤＲＩに向かってより大きく延びる。また、逆導電型領域ＲＣＲの不純物濃度がドリフト領域ＤＲＩの不純物濃度よりも大きくなるほど、逆導電型領域ＲＣＲにおけるクーロン散乱がさらに起こりやすくなる。そのため、第１実施形態に係る半導体装置において、逆導電型領域ＲＣＲの不純物濃度が、ドリフト領域ＤＲＩの不純物濃度の１０倍以上である場合、半導体装置の信頼性を更に向上させることができる。
上記のとおり、逆導電型領域ＲＣＲ内のキャリアは、ホットキャリアとの間でクーロン散乱を起こす。これにより、逆導電型領域ＲＣＲ内のキャリアが散失し、クーロン散乱によるホットキャリア注入の抑止効果が弱まるおそれがある。第１実施形態に係る半導体装置において、逆導電型領域ＲＣＲがソース領域ＳＲ及びボディコンタクト領域ＢＣＲに電気的に接続されている場合、逆導電型領域ＲＣＲがソース領域ＳＲ及びボディコンタクト領域ＢＣＲと同電位にあるため、散失したキャリアが逆導電型領域中に補充される。そのため、この場合には、クーロン散乱によるホットキャリア注入の抑止効果が維持され、半導体装置の信頼性を更に向上させることができる。
（第２実施形態）
以下に、第２実施形態に係る半導体装置の構成について説明する。なお、以下においては、第１実施形態に係る半導体装置と異なる点について主に説明し、重複する説明は繰り返さない。
図１８に示すように、第２実施形態に係る半導体装置は、半導体基板ＳＵＢと、絶縁分離構造ＩＳＯと、ゲート絶縁膜ＧＯと、ゲート電極ＧＥと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰと、配線ＷＬとを有している。
半導体基板ＳＵＢは、ソース領域ＳＲと、ドレイン領域ＤＲＡと、逆導電型領域ＲＣＲとを有している。半導体基板ＳＵＢは、ボディコンタクト領域ＢＣＲをさらに有していてもよい。半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。これらの点において、第２実施形態に係る半導体装置は、第１実施形態に係る半導体装置と共通している。
第２実施形態に係る半導体装置においては、ゲート電極ＧＥは、第１部分ＧＥ１と、第２部分ＧＥ２とを有している。第２実施形態に係る半導体装置においては、絶縁分離構造ＩＳＯは、ＳＴＩである。これらの点において、第２実施形態に係る半導体装置は、第１実施形態に係る半導体装置と異なっている。
第１部分ＧＥ１は、ソース領域ＳＲとドリフト領域ＤＲＩとにより挟み込まれているボディ領域ＢＲの部分と、ゲート絶縁膜ＧＯにより絶縁されながら対向するように配置されている。第２部分ＧＥ２は、絶縁分離構造ＩＳＯ上に配置されている。第１部分ＧＥ１と第２部分ＧＥ２とは、離間して配置されている。すなわち、第１部分ＧＥ１と絶縁分離構造ＩＳＯのソース領域ＳＲ側の端との間には、間隔が設けられている。第１部分ＧＥ１と第２部分ＧＥ２との間には、逆導電型領域ＲＣＲが位置している。
第２実施形態に係る半導体装置においては、絶縁分離構造ＩＳＯは、ＳＴＩである。このことを別の観点からいえば、絶縁分離構造ＩＳＯは、溝ＴＲと、絶縁体ＩＳとを有している。溝ＴＲは、第１面ＦＳに形成されている。溝ＴＲは、第２面ＳＳに向かって延びている。溝ＴＲの側壁は、テーパ角θを有している。テーパ角θは、溝ＴＲの側壁と底面とがなす角度である。テーパ角θは、７５°以上９０°以下であることが好ましい。絶縁体ＩＳは、溝ＴＲに充填されている。
以下に、第２実施形態に係る半導体装置の製造方法について説明する。なお、以下においては、第１実施形態に係る半導体装置の製造方法と異なる点について主に説明し、重複する説明は繰り返さない。
図１９に示すように、第２実施形態に係る半導体装置の製造方法は、フロントエンド工程Ｓ１と、バックエンド工程Ｓ２とを有している。第２実施形態に係る半導体製造方法においては、フロントエンド工程Ｓ１は、第１注入工程Ｓ１１と、第２注入工程Ｓ１２と、絶縁分離構造形成工程Ｓ１３と、ゲート絶縁膜形成工程Ｓ１４と、ゲート電極形成工程Ｓ１５と、第３注入工程Ｓ１６と、サイドウォールスペーサ形成工程Ｓ１７と、第４注入工程Ｓ１８とを有している。
第２実施形態に係る半導体装置の製造方法においては、バックエンド工程Ｓ２は、層間絶縁膜形成工程Ｓ２１と、コンタクトプラグ形成工程Ｓ２２と、配線形成工程Ｓ２３とを有している。これらの点において、第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と同様である。
第２実施形態に係る半導体装置の製造方法においては、図２０に示すように、ゲート電極形成工程Ｓ１５において、ゲート電極ＧＥが第１部分ＧＥ１及び第２部分ＧＥ２を有するように形成される。第２実施形態に係る半導体装置の製造方法においては、第２注入工程Ｓ１２が、絶縁分離構造形成工程Ｓ１３、ゲート絶縁膜形成工程Ｓ１４及びゲート電極形成工程Ｓ１５の後に行われる。これらの点において、第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と異なっている。
図２１に示すように、第２注入工程Ｓ１２においては、逆導電型領域ＲＣＲの形成が行われる。逆導電型領域ＲＣＲの形成は、イオン注入により行われる。このイオン注入は、第１部分ＧＥ１、絶縁分離構造ＩＳＯ及びフォトレジストをマスクとして行われる。すなわち、逆導電型領域ＲＣＲの形成は、セルフアラインで行われる。
なお、第２実施形態に係る半導体装置の製造方法においては、第２注入工程Ｓ１２は、サイドウォールスペーサ形成工程Ｓ１７の後に行ってもよく、サイドウォールスペーサ形成工程Ｓ１７の前に行ってもよい。
また、第２実施形態に係る半導体装置の製造方法においては、第２注入工程Ｓ１２は、第３注入工程Ｓ１６と同時に行ってもよく、別に行ってもよい。さらに、第２実施形態に係る半導体装置の製造方法においては、第２注入工程Ｓ１２は、第４注入工程Ｓ１８と同時に行ってもよく、第４注入工程Ｓ１８より前に行ってもよく、第４注入工程Ｓ１８より後に行ってもよい。第２注入工程Ｓ１２は、第３注入工程Ｓ１６及び第４注入工程Ｓ１８の双方と同時に行ってもよい。
以下に、第２実施形態に係る半導体装置の効果について、比較例と対比することにより説明する。
図２２に示すように、比較例に係る半導体装置は、半導体基板ＳＵＢと、絶縁分離構造ＩＳＯと、ゲート絶縁膜ＧＯと、ゲート電極ＧＥと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰと、配線ＷＬとを有している。半導体基板ＳＵＢは、ソース領域ＳＲと、ドレイン領域ＤＲＡと、逆導電型領域ＲＣＲと、ボディコンタクト領域ＢＣＲとを有している。半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。比較例に係る半導体装置においては、絶縁分離構造ＩＳＯは、ＬＯＣＯＳである。比較例に係る半導体装置においては、ゲート電極ＧＥは、第１部分ＧＥ１と、第２部分ＧＥ２とを有している。すなわち、比較例に係る半導体装置は、絶縁分離構造ＩＳＯがＬＯＣＯＳである点を除いて、第２実施形態に係る半導体装置と同様の構造を有している。
ＬＯＣＯＳは、端部にバーズビーク（Bird’s Beak）が不可避的に形成される。バーズビークにおけるＬＯＣＯＳの形状は、ばらつきが大きいことが知られている。このことを別の観点からいえば、比較例に係る半導体装置においては、端部における絶縁分離構造ＩＳＯの厚みが、中央部における絶縁分離構造ＩＳＯの厚みと比較して薄く、また端部における絶縁分離構造の厚みのばらつきが大きい。
そのため、比較例に係る半導体装置において、逆導電型領域ＲＣＲを、第１部分ＧＥ１及び絶縁分離構造ＩＳＯをマスクとしてイオン注入により形成する場合、絶縁分離構造ＩＳＯの端部における厚みが小さいこと及びそのばらつきが大きいことに起因して、注入されるイオンが半導体基板ＳＵＢに達したり、達しなかったりする。その結果、逆導電型領域ＲＣＲの形状に、ばらつきが生じる。逆導電型領域ＲＣＲの形状にばらつきが存在すると、半導体装置の信頼性にばらつきが生じることになる。
他方、第２実施形態に係る半導体装置においては、絶縁分離構造ＩＳＯが、ＳＴＩにより形成されている。絶縁分離構造ＩＳＯがＳＴＩにより形成されている場合、端部における厚みが小さくなりにくく、端部における厚さのばらつきも小さい。そのため、第２実施形態に係る半導体装置によると、逆導電型領域ＲＣＲをセルフアラインで精度よく形成することにより、半導体装置の信頼性のばらつきを抑制することができる。
第２実施形態に係る半導体装置において、テーパ角θが７５°以上９０°以下である場合、逆導電型領域ＲＣＲの形状のばらつきをさらに抑制し、半導体装置の信頼性のばらつきをさらに抑制することができる。
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＬＣ アナログ回路、ＢＣＲ ボディコンタクト領域、ＢＲ ボディ領域、ＢＲ１ 第１部分、ＢＲ２ 第２部分、ＣＨ コンタクトホール、ＣＰ コンタクトプラグ、Ｄ１ 第１の深さ、Ｄ２ 第２の深さ、ＤＲＡ ドレイン領域、ＤＲＣ ドライバ回路、ＤＲＩ ドリフト領域、ＦＳ 第１面、ＧＥ ゲート電極、ＧＥ１ 第１部分、ＧＥ２ 第２部分、ＧＯ ゲート絶縁膜、ＩＬＤ 層間絶縁膜、ＩＯＣ 入出力回路、ＩＳ 絶縁体、ＩＳＯ 絶縁分離構造、ＬＧＣ ロジック回路、ＰＤＣ プリドライバ回路、ＰＷＣ 電源回路、ＲＣＲ 逆導電型領域、Ｓ１ フロントエンド工程、Ｓ２ バックエンド工程、Ｓ１１ 第１注入工程、Ｓ１２ 第２注入工程、Ｓ１３ 絶縁分離構造形成工程、Ｓ１３１ 溝形成工程、Ｓ１３２ 絶縁体充填工程、Ｓ１４ ゲート絶縁膜形成工程、Ｓ１５ ゲート電極形成工程、Ｓ１５１ 成膜工程、Ｓ１５２ パターンニング工程、Ｓ１６ 第３注入工程、Ｓ１７ サイドウォールスペーサ形成工程、Ｓ１７１ 成膜工程、Ｓ１７２ エッチング工程、Ｓ１８ 第４注入工程、Ｓ２１ 層間絶縁膜形成工程、Ｓ２２ コンタクトプラグ形成工程、Ｓ２３ 配線形成工程、ＳＲ ソース領域、ＳＲ１ 第１部分、ＳＲ２ 第２部分、ＳＳ 第２面、ＳＵＢ 半導体基板、ＳＷＳ サイドウォールスペーサ、ＴＲ 溝、ＷＬ 配線、θ テーパ角。

Claims (9)

  1. 第１面を有する半導体基板と、
    前記第１面側に配置され、かつ第１の深さを有する絶縁体により構成される絶縁分離構造と、
    ゲート電極とを備え、
    前記半導体基板は、前記第１面に接して配置されるソース領域と、前記第１面に接して配置されるドレイン領域と、前記第１面に接して配置され、かつ第２の深さを有する逆導電型領域と、前記ソース領域を取り囲むように前記第１面に接して配置されるボディ領域と、前記ドレイン領域及び前記逆導電型領域を取り囲み、かつ前記ソース領域との間で前記ボディ領域とを挟み込むように前記第１面に接して配置されるドリフト領域とを有し、
    前記ソース領域、前記ドリフト領域及び前記ドレイン領域は、第１導電型であり、
    前記ボディ領域及び前記逆導電型領域は、前記第１導電型の反対の導電型である第２導電型であり、
    前記絶縁分離構造は、前記ドレイン領域と前記逆導電型領域との間に配置され、
    前記ゲート電極は、前記ソース領域と前記ドリフト領域とにより挟み込まれた前記ボディ領域の部分と絶縁されながら対向し、
    前記第１の深さは、前記第２の深さより深く、
    前記逆導電型領域は、前記ソース領域と前記ドレイン領域との間に配置されており、かつ前記ソース領域に電気的に接続されている、半導体装置。
  2. 前記第２の深さは、前記第１の深さの０．３倍以上０．７倍以下である、請求項１に記載の半導体装置。
  3. 前記逆導電型領域における不純物濃度は、前記ドリフト領域における不純物濃度の１０倍以上である、請求項１に記載の半導体装置。
  4. 第１面と、前記第１面の反対面である第２面とを有する半導体基板と、
    前記第１面側に配置され、絶縁体により構成される絶縁分離構造と、
    ゲート電極とを備え、
    前記半導体基板は、前記第１面に接して配置されるソース領域と、前記第１面に接して配置されるドレイン領域と、前記第１面に接して配置される逆導電型領域と、前記ソース領域を取り囲むように前記第１面に接して配置されるボディ領域と、前記ドレイン領域及び前記逆導電型領域を取り囲み、かつ前記ソース領域との間で前記ボディ領域とを挟み込むように前記第１面に接して配置されるドリフト領域とを有し、
    前記ソース領域、前記ドリフト領域及び前記ドレイン領域は第１導電型であり、
    前記ボディ領域及び前記逆導電型領域は、前記第１導電型の反対の導電型である第２導電型であり、
    前記半導体基板は、前記ドレイン領域と前記逆導電型領域との間に配置され、かつ前記第１面から前記第２面に向かって延びる溝を有し、
    前記ゲート電極は、前記ソース領域と前記ドリフト領域とにより挟み込まれた前記ボディ領域の部分と絶縁されながら対向し、
    前記絶縁分離構造は、前記溝と、前記溝に充填された前記絶縁体により構成され、
    前記逆導電型領域は、前記ソース領域と前記ドレイン領域との間に配置されており、かつ前記ソース領域に電気的に接続されている、半導体装置。
  5. 前記溝の側壁と前記第１面とのなす角度であるテーパ角は、７５°以上９０°以下である、請求項４に記載の半導体装置。
  6. 前記絶縁分離構造は第１の深さを有し、
    前記逆導電型領域は第２の深さを有し、
    前記第１の深さは、前記第２の深さより深い、請求項４に記載の半導体装置。
  7. 前記第２の深さは、前記第１の深さの０．３倍以上０．７倍以下である、請求項６に記載の半導体装置。
  8. 前記逆導電型領域における不純物濃度は、前記ドリフト領域における不純物濃度の１０倍以上である、請求項４に記載の半導体装置。
  9. 第１面と前記第１面の反対面である第２面とを有する半導体基板中において、前記第１面に接してドリフト領域及びボディ領域を形成する工程と、
    前記第１面から前記第２面に向かって延びる溝を前記ドリフト領域内に形成するとともに、前記溝中に絶縁体を充填することにより絶縁分離構造を形成する工程と、
    ゲート電極を形成する工程と、
    前記第１面に接して前記ドリフト領域内に逆導電型領域を形成する工程と、
    前記第１面に接して前記ドリフト領域内にドレイン領域を形成するとともに、前記第１面に接して前記ボディ領域内にソース領域を形成する工程とを備え、
    前記溝は、前記逆導電型領域と前記ドレイン領域との間に位置しており、
    前記ゲート電極は、前記ソース領域と前記ドリフト領域とにより挟み込まれた前記ボディ領域の部分と絶縁しながら対向し、かつ前記絶縁分離構造の前記ソース領域側の端と離間しており、
    前記ソース領域、前記ドリフト領域及び前記ドレイン領域は第１導電型であり、
    前記ボディ領域及び前記逆導電型領域は、前記第１導電型の反対の導電型である第２導電型であり、
    前記逆導電型領域は、前記絶縁分離構造及び前記ゲート電極をマスクとしたイオン注入により形成され、
    前記逆導電型領域は、前記ソース領域と前記ドレイン領域との間に配置されており、かつ前記ソース領域に電気的に接続されている、半導体装置の製造方法。
JP2016226026A 2016-11-21 2016-11-21 半導体装置及びその製造方法 Active JP6707439B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016226026A JP6707439B2 (ja) 2016-11-21 2016-11-21 半導体装置及びその製造方法
TW106138576A TWI750254B (zh) 2016-11-21 2017-11-08 半導體裝置及其製造方法
US15/810,011 US10340338B2 (en) 2016-11-21 2017-11-11 Semiconductor device
EP17201514.1A EP3324444A1 (en) 2016-11-21 2017-11-14 Semiconductor device and method of manufacturing the same
CN201711160518.1A CN108091681B (zh) 2016-11-21 2017-11-20 半导体器件及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016226026A JP6707439B2 (ja) 2016-11-21 2016-11-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018085373A JP2018085373A (ja) 2018-05-31
JP6707439B2 true JP6707439B2 (ja) 2020-06-10

Family

ID=60320766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016226026A Active JP6707439B2 (ja) 2016-11-21 2016-11-21 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US10340338B2 (ja)
EP (1) EP3324444A1 (ja)
JP (1) JP6707439B2 (ja)
CN (1) CN108091681B (ja)
TW (1) TWI750254B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6837384B2 (ja) * 2017-05-23 2021-03-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6956600B2 (ja) * 2017-11-10 2021-11-02 エイブリック株式会社 半導体装置
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
JP6997033B2 (ja) * 2018-04-24 2022-01-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US11862693B2 (en) * 2020-08-24 2024-01-02 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including a drain captive structure having an air gap and methods of forming the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JPH08139319A (ja) * 1994-11-11 1996-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2850852B2 (ja) * 1996-05-30 1999-01-27 日本電気株式会社 半導体装置
JP4972842B2 (ja) * 2001-05-11 2012-07-11 富士電機株式会社 半導体装置
US6670685B2 (en) * 2002-05-24 2003-12-30 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with floating ring structure
US20080237634A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
JP2009130021A (ja) * 2007-11-21 2009-06-11 Toyota Motor Corp 横型ｍｏｓトランジスタ及びその製造方法
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
JP2011181709A (ja) 2010-03-02 2011-09-15 Hitachi Ltd 半導体装置およびその製造方法
JP5636827B2 (ja) * 2010-08-31 2014-12-10 株式会社デンソー 半導体装置
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
US8836067B2 (en) 2012-06-18 2014-09-16 United Microelectronics Corp. Transistor device and manufacturing method thereof
US9159803B2 (en) * 2012-08-21 2015-10-13 Freescale Semiconductor, Inc. Semiconductor device with HCI protection region
US9196717B2 (en) * 2012-09-28 2015-11-24 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
JP2014107302A (ja) 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置
JP2014212203A (ja) * 2013-04-18 2014-11-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2015023208A (ja) 2013-07-22 2015-02-02 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
WO2015079511A1 (ja) 2013-11-27 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置
TWI645534B (zh) * 2015-03-06 2018-12-21 聯華電子股份有限公司 半導體靜電放電保護元件
JP2017045884A (ja) 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN108091681A (zh) 2018-05-29
TWI750254B (zh) 2021-12-21
US10340338B2 (en) 2019-07-02
EP3324444A1 (en) 2018-05-23
TW201834080A (zh) 2018-09-16
CN108091681B (zh) 2023-09-19
US20180145132A1 (en) 2018-05-24
JP2018085373A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6707439B2 (ja) 半導体装置及びその製造方法
US9269806B2 (en) Semiconductor device and method of fabricating same
JP5717661B2 (ja) 半導体装置とその製造方法
US7482662B2 (en) High voltage semiconductor device utilizing a deep trench structure
KR101832334B1 (ko) 반도체소자 및 그 제조방법
JP6726092B2 (ja) 半導体装置及びその製造方法
JP5938272B2 (ja) トランジスタ及びその製造方法
US20130221498A1 (en) Semiconductor device and method for manufacturing the same
JP7195167B2 (ja) 半導体装置及び半導体装置の製造方法
US11705506B2 (en) Lateral trench transistor device
US20230207689A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2015141925A (ja) 半導体装置およびその製造方法
US9484443B2 (en) Semiconductor device
JP2004200441A (ja) 半導体装置とその製造方法
JP5390760B2 (ja) 半導体装置の製造方法および半導体装置
JP2020021881A (ja) 半導体装置
JP2010199424A (ja) 半導体装置および半導体装置の製造方法
JP5266738B2 (ja) トレンチゲート型半導体装置の製造方法
JP6421784B2 (ja) 半導体装置
JP5557552B2 (ja) 半導体装置およびその製造方法
JP2022186304A (ja) 半導体装置
JP2020021882A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200520

R150 Certificate of patent or registration of utility model

Ref document number: 6707439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150