JP2005294584A - 半導体装置および不純物導入用マスクならびに半導体装置の製造方法 - Google Patents

半導体装置および不純物導入用マスクならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2005294584A
JP2005294584A JP2004108508A JP2004108508A JP2005294584A JP 2005294584 A JP2005294584 A JP 2005294584A JP 2004108508 A JP2004108508 A JP 2004108508A JP 2004108508 A JP2004108508 A JP 2004108508A JP 2005294584 A JP2005294584 A JP 2005294584A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
offset region
mask
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004108508A
Other languages
English (en)
Inventor
Fumio Otake
文雄 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2004108508A priority Critical patent/JP2005294584A/ja
Priority to US11/093,043 priority patent/US7315062B2/en
Publication of JP2005294584A publication Critical patent/JP2005294584A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 オフセット領域を有する半導体装置の高耐圧化を図り、かつホットエレクトロン注入に起因するデバイス特性の劣化を抑制すること。
【解決手段】 エピタキシャル層１０２の表面領域には、チャネル領域１０３、オフセット領域１０４、ドレイン領域１０５、およびソース領域１０６が設けられ、オフセット領域１０４は不純物濃度の異なる３つの領域を備えている。ゲート端から延在する第１オフセット領域１０４ａおよびドレイン端から延在する第３オフセット領域１０４ｃは各々が均一のドナー濃度分布を有しており、これらの領域の間には、緩やかに不純物濃度が変化する第２オフセット領域１０４ｂが設けられている。オフセット領域１０４中での不純物濃度の空間的変化の不連続部分をなくした緩やかな濃度分布とし、これによりオフセット領域１０４におけるフェルミレベルの急激な変化が生じないようにしてエネルギバンドの湾曲状態を制御する。
【選択図】 図４

Description

本発明は半導体装置および不純物導入用マスクならびに半導体装置の製造方法に関し、より詳細には、半導体装置の高耐圧化を可能とする技術に関する。
半導体装置の高耐圧化を図るためのデバイス構造として、ゲート電極とドレイン電極との間にオフセット領域を設けた構造が知られている。
図１（ａ）は、単一オフセット領域を有する従来の横方向拡散ＭＯＳ（Laterally Diffused MOS:ＬＤＭＯＳ）トランジスタの構造例を説明するための概略の断面図である。なお、ＬＤＭＯＳトランジスタとは高耐圧ＭＯＳＦＥＴの一種であり、高周波動作用（数ＧＨｚ）のトランジスタとして広く用いられているデバイスである。ＬＤＭＯＳトランジスタにおいては、ゲート電極下のチャネル領域への不純物導入を、ソース領域側からドレイン領域側へ横方向に拡散させることで実行する。このため、ゲート電極下の領域における不純物濃度分布は、ソース領域側で高く、ドレイン領域側で低くなっている。
図１（ａ）において、１１はＰ型にヘビードープ（Ｐ＋＋）された基板、１２は基板１１の主面上にエピタキシャル成長されたＰ型エピタキシャル層、１７はゲート酸化膜、１８はゲート電極であり、Ｐ型エピタキシャル層１２の表面領域には、チャネル領域１３（Ｐ）、オフセット領域１４（Ｎ）、ドレイン領域１５（Ｎ＋＋）、およびソース領域１６（Ｎ＋＋）、が設けられている。オフセット領域１４はゲート電極１８とドレイン電極（不図示）との間に設けられるため、ゲート電極とドレイン電極との間隔はゲート電極とソース電極との間隔に比べて広くなる。つまり、ソース電極とドレイン電極はゲート電極に対して非対称位置に設けられることとなる。このような電極構造は一般にオフセットゲート電極構造と呼ばれ、一般に、ドレイン耐圧を高く設計するためにはオフセット領域１４の領域長を長く設定する必要がある。
図１（ｂ）は、図１（ａ）に示したＬＤＭＯＳトランジスタのオフセット領域中でのＮ型不純物濃度プロファイルであり、この例ではドナー濃度はゲート端からドレイン端に至るオフセット領域の全域に渡って均一に分布している。このため、ゲート端においてはＰチャネル領域との境界部において急激に不純物濃度が変化するとともに、ドレイン端においてもＮ＋＋ドレイン領域との境界部において急激に不純物濃度が変化することとなる。
図１（ｃ）は、このような不純物プロファイルのオフセット領域を設けた場合のオフセット領域内での電界強度分布を説明するための図である。この図に示されているように、オフセット領域のチャネル領域端部側とドレイン領域端部側に電界強度のピークが現れ、この急峻なピークによりドレイン耐圧の高耐圧化が妨げられる。
このような急峻なピークは、オフセット領域とチャネル領域およびオフセット領域とドレイン領域の各境界部分で不純物濃度が急激に変化していることが一つの要因となって生じる。すなわち、不純物濃度が急激に変化すると、当該領域のフェルミレベルの差に応じてエネルギバンドの湾曲が急峻となって電位の変化が大きくなり電界強度の分布にピークが現れることとなるのである。このような電界強度のピークが存在するため、所定のドレイン耐圧を得るためにオフセット領域長を必要以上に延ばす必要が生じ、オン抵抗ならびに寄生容量の低減が困難であるという問題があった。
特許文献１には、オフセット領域のチャネル領域側ならびにドレイン領域側における電界のピークを抑制してオフセット領域における電界を均一化し、短いオフセットゲート領域長で所定のドレイン耐圧を実現して低オン抵抗化ならびに低寄生容量化を図るための半導体装置が開示されている。
図２（ａ）は、特許文献１に開示されているオフセット領域の不純物濃度を２分割する工夫をＳＯＩ構造ではなく通常のオフセット領域を備えるＬＤＭＯＳトランジスタの構造例を説明するための概略の断面図である。この図において２１はＰ型にヘビードープ（Ｐ＋＋）された基板、２２は基板２１の主面上にエピタキシャル成長されたＰ型エピタキシャル層、２７はゲート酸化膜、２８はゲート電極であり、Ｐ型エピタキシャル層２２の表面領域には、チャネル領域２３（Ｐ）、オフセット領域２４（Ｎ）、ドレイン領域２５（Ｎ＋＋）、およびソース領域２６（Ｎ＋＋）、が設けられ、オフセット領域２４は不純物濃度の異なる２つの領域（第１オフセット領域２４ａ、第２オフセット領域２４ｂ）を備えている。
図２（ｂ）は、図２（ａ）に示したＬＤＭＯＳトランジスタのオフセット領域表面でのＮ型不純物濃度プロファイルであり、ゲート端から延在する第１オフセット領域２４ａおよびドレイン端から延在する第２オフセット領域２４ｂは各々が均一のドナー濃度分布を有しており、これらの領域の境界領域において不純物濃度が不連続に変化している。
この不純物濃度分布を図１（ｂ）に示した不純物濃度分布と比較すると、ドレイン端においてはＮ＋＋ドレイン領域との境界部において急激に不純物濃度が変化している点は同様であるが、ゲート端のＰチャネル領域との境界部における不純物濃度の変化量は、第１オフセット領域２４ａと第２オフセット領域２４ｂのドナー濃度の存在により低く押えられることとなる。
図２（ｃ）は、このような不純物プロファイルのオフセット領域を設けた場合のオフセット領域内での電界強度分布を説明するための図である。この図に示されているように、第１オフセット領域２４ａと第２オフセット領域２４ｂの境界部分にドナー濃度の変化があることに起因して新たなピークが現れてはいるが、ゲート端のＰチャネル領域との境界部における不純物濃度の変化量を第１オフセット領域２４ａと第２オフセット領域２４ｂのドナー濃度差によって低減させたことを反映して、オフセット領域のチャネル領域端部側のピーク高さが低くなり、全体として電界強度が低くなって高耐圧化が図られることとなる。
図３は、図２（ａ）に示した構成のＬＤＭＯＳトランジスタの作製プロセス例を説明するための図である。先ず、Ｐ型にヘビードープ（Ｐ＋＋）された基板２１の主面上にＰ型エピタキシャル層２２を成長させ（図３（ａ））、このＰ型エピタキシャル層２２上にゲート酸化膜２７およびゲート電極２８を形成する（図３（ｂ））。次に、Ｐ型エピタキシャル層２２表面の一部領域に、アクセプタとなる不純物をイオン注入してＰ型のチャネル領域２３を形成し（図３（ｃ））、ドナーとなる不純物をイオン注入してN型の第１オフセット領域２４ａを形成する（図３（ｄ））。
さらに、図３（ｅ）上図の上平面図に示すように第１オフセット領域２４ａの一部領域を暴露するフォトレジスト２９を設け（図３（ｅ））、このフォトレジスト２９をマスクとしてドナー不純物をイオン注入することでN型の第２オフセット領域２４ｂを形成する（図３（ｆ））。そして最後に、第２オフセット領域２４ｂの一部領域およびチャネル領域２３を暴露するフォトレジスト（不図示）を設けてこれをマスクとして用い、ドナー不純物を浅くイオン注入してＮ＋＋のドレイン領域２５およびソース領域２６を形成する（図３（ｇ））。
しかしながら、特許文献１に開示されている半導体装置のオフセット領域は、第１および第２のオフセット領域がそれぞれ独立して形成されるものであるために、これらの領域に異なる濃度のドナーをイオン注入するための２度のイオン注入が必要とされ、デバイス工程数の増加、ひいてはデバイス製造コストが増大してしまうという問題がある。
ところで、特許文献２には、２種類の異なる不純物濃度のイオン注入層を有する半導体装置を製造する際のマスク工程を削減するための半導体装置の製造方法に関する発明が開示されている。具体的には、イオン注入のマスクとなるフォトレジストに大きさの異なる２つの開口領域を設け、小さい開口においては半導体基板が露呈されない角度でのイオン注入を行い、その後小さい開口においても半導体基板が露呈される角度でのイオン注入を行うことにより、１度のフォトリソグラフィ工程により、濃度分布の異なる２種類の拡散層を所定の領域に形成するというものである。また、特許文献３には、１枚のフォトマスクと１回のイオン注入で第１ウエル領域および第２ウエル領域を形成することで低コストの高耐圧ＩＣを製造する方法に関する発明が開示されている。
特開平７−２１１９１７号公報 特開平５−３０４１６９号公報 特開２００３−１５２０９５号公報
しかしながら、半導体装置の高耐圧化に対する要求を満足させるためには、単にオフセット領域内で複数の濃度分布を実現することでは不十分であり、エネルギバンドの湾曲の度合いが緩やかとなるような不純物濃度分布を実現することが必要である。したがって、高耐圧化を実現するための不純物濃度分布は、デバイス作製プロセス中の熱処理温度や時間の関数である不純物の拡散距離やオフセット領域の空間的広がりなどのパラメータを総合的に考慮して設計されることが求められる。さらに、このような不純物濃度分布が、デバイス特性に応じて自由に設計可能であることも要求される。
本発明はかかる問題に鑑みてなされたもので、その目的とするところは、新たなデバイスプロセスを付加することなく、オフセット領域におけるエネルギバンドの急激な変化が生じないようにして半導体装置の高耐圧化を図り、かつゲート端での電界強度を低下させてホットエレクトロンの注入に起因するデバイス特性の劣化を抑制することにある。
本発明はかかる課題を解決するために、請求項１に記載の発明は、ゲート電極端部からドレイン領域方向に延在するオフセット領域を備えている半導体装置であって、前記オフセット領域上に、前記ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入および熱処理を施すことにより、前記オフセット領域が不純物濃度の異なる複数の領域を有し、当該複数の領域間には、不純物濃度が漸次変化する第１の濃度勾配領域が設けられていることを特徴とする。
請求項２に記載の発明は、フィールドプレート電極を備えている半導体装置であって、ドレイン領域上に、ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入および熱処理を施すことにより、前記ドレイン領域に、少なくとも不純物濃度が漸次変化する第２の濃度勾配領域が設けられていることを特徴とする。
請求項３に記載の発明は、半導体装置の製造方法であって、ゲート電極端部からドレイン領域方向に延在するオフセット領域を形成するステップを備え、前記ステップは、前記ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入および熱処理を施すことにより、前記オフセット領域は、不純物濃度の異なる複数の領域と当該複数の領域間に不純物濃度が漸次変化する濃度勾配領域が形成されることを特徴とする。
請求項４に記載の発明は、請求項３に記載の半導体装置の製造方法において、前記マスクは、三角形が複数配列されていることを特徴とする。
請求項５に記載の発明は、請求項３に記載の半導体装置の製造方法において、前記マスクは、微小開口部の２次元配列であることを特徴とする。
請求項６に記載の発明は、請求項４または５に記載の半導体装置の製造方法において、前記マスクの材料は、フォトレジスト、シリコン窒化膜またはシリコン酸化膜の何れかであることを特徴とする。
請求項７に記載の発明は、半導体装置の製造方法であって、ドレイン領域を、ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入して形成することを特徴とする。
請求項８に記載の発明は、半導体装置の製造方法であって、ゲート電極端部からドレイン領域方向に延在するオフセット領域を形成する第１のステップと、ドレイン領域を形成する第２のステップとを備え、前記第１および前記第２のステップは、前記ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて同時に実行されることを特徴とする。
請求項９に記載の発明は、請求項３乃至８の何れかに記載の半導体装置の製造方法において、前記不純物は、燐（Ｐ）、砒素（Ａｓ）、または硼素（Ｂ）の何れかを含むことを特徴とする。
請求項１０に記載の発明は、請求項３乃至８の何れかに記載の半導体装置の製造方法において、前記不純物導入は、イオン注入法または熱拡散法により実行されることを特徴とする。
請求項１１に記載の発明は、請求項１０に記載の半導体装置の製造方法において、前記熱拡散法による不純物導入後に熱処理を実行しないことを特徴とする。
本発明によれば、緩やかな濃度勾配の不純物濃度分布を単一のイオン注入プロセスで実行することを可能としたので、新たなデバイスプロセスを付加することなく、オフセット領域におけるエネルギバンドの急激な変化が生じないようにして半導体装置の高耐圧化を図り、かつゲート電極端での電界強度を抑制したままドレイン端での電界強度を低下させてホットエレクトロンの注入に起因するデバイス特性の劣化の抑制とドレイン耐圧の向上とを合わせて実現することができる。
以下に、図面を参照して本発明を実施するための最良の形態について説明する。なお、以下では結晶中への不純物の導入方法として主としてイオン注入法により説明するが、他の方法、例えば熱拡散法によることとしてもよい。また、イオン注入による場合には必須の不純物導入後の熱処理（アニール）は、熱拡散法による場合には省略することも可能である。
本発明の半導体装置においては、それが備えるオフセット領域ならびに当該領域の近傍領域（特にドレイン端部領域）中での不純物濃度の空間的変化の不連続部分をなくして緩やかな濃度変化となるようにドーパントを分布させ、これによりオフセット領域におけるエネルギバンドの湾曲状態を制御する。かかるエネルギバンド状態を実現することで、オフセット領域内およびゲート電極端部ならびにドレイン領域端部における電界強度を低減させて半導体装置の高耐圧化が実現されることとなる。なお、このような不純物濃度分布は、当該半導体装置の製造プロセス条件（熱処理工程における温度や時間など）の関数である不純物の拡散距離やオフセット領域における空間的広がりなどのパラメータを総合的に考慮したうえで所望のデバイス特性に応じた設計がなされる。
なお、本発明はオフセット領域を有する半導体装置一般に適用することが可能であるが、以下の説明においては便宜上かかる半導体装置はＬＤＭＯＳトランジスタであるものとして説明する。また、不純物はドーパントとして用いられる元素であれば特に限定されるものではないが、例えば、燐（Ｐ）、砒素（Ａｓ）、または硼素（Ｂ）などである。
図４（ａ）は、本発明のＬＤＭＯＳトランジスタの構造例を説明するための概略の断面図である。この図において１０１はＰ型にヘビードープ（Ｐ＋＋）された基板、１０２は基板１０１の主面上にエピタキシャル成長されたＰ型エピタキシャル層、１０７はゲート酸化膜、１０８はゲート電極であり、Ｐ型エピタキシャル層１０２の表面領域には、チャネル領域１０３（Ｐ）、オフセット領域１０４（Ｎ）、ドレイン領域１０５（Ｎ＋＋）、およびソース領域１０６（Ｎ＋＋）、が設けられ、オフセット領域１０４は不純物濃度の異なる３つの領域（第１オフセット領域１０４ａ、第２オフセット領域１０４ｂ、および第３オフセット領域１０４ｃ）を備えている。
図４（ｂ）は、図４（ａ）に示したＬＤＭＯＳトランジスタのオフセット領域中でのＮ型不純物濃度プロファイルであり、ゲート端から延在する第１オフセット領域１０４ａおよびドレイン端から延在する第３オフセット領域１０４ｃは各々が均一のドナー濃度分布を有しており、これらの領域の間には、緩やかに不純物濃度が変化する第２オフセット領域１０４ｂが設けられている。すなわち、本発明の半導体装置はゲート絶縁膜端部からドレイン領域方向に延在するオフセット領域は異なる不純物濃度の複数の領域を有しており、これら複数の領域間には不純物濃度が漸次変化する濃度勾配領域が設けられている。
この不純物濃度分布を図２（ｂ）に示した不純物濃度分布と比較すると、ドレイン端においてＮ＋＋ドレイン領域との境界部で急激に不純物濃度が変化している点およびゲート端においてＰチャネル領域との境界部で急激に不純物濃度が変化している点は同様であるが、不純物濃度が緩やかに変化する濃度遷移領域としての第２オフセット領域１０４ｂを設けたことにより、オフセット領域１０４内での不連続な濃度変化を生じない工夫がなされている。
図４（ｃ）は、このような濃度遷移領域を有するオフセット領域内での電界強度分布を説明するための図である。この図に示されているように、第１オフセット領域１０４ａと第３オフセット領域１０４ｃの不純物濃度が異なることに起因する両端のピーク、および第１オフセット領域１０４ａと第３オフセット領域１０４ｃの不純物濃度が異なることに起因するオフセット領域１０４内のピークは認められるものの、緩やかな濃度遷移領域を設けたことを反映してオフセット領域１０４内のピークの高さは低くなるとともに、全体としての電界強度も低下して高耐圧化が図られている。
図５は、図４（ａ）に示した構成のＬＤＭＯＳトランジスタの作製プロセス例を説明するための図である。先ず、Ｐ型にヘビードープ（Ｐ＋＋）された基板１０１の主面上にＰ型エピタキシャル層１０２を成長させ（図５（ａ））、このＰ型エピタキシャル層１０２上にゲート酸化膜１０７およびゲート電極１０８を形成する（図５（ｂ））。次に、Ｐ型エピタキシャル層１０２表面の一部領域に、アクセプタとなる不純物をイオン注入してＰ型のチャネル領域１０３を形成し（図５（ｃ））、ドナーとなる不純物をイオン注入してN型の第１オフセット領域１０４ａを形成する（図５（ｄ））。
さらに、図５（ｅ）上図の上平面図に示すように第１オフセット領域１０４ａの一部領域を暴露するフォトレジスト１０９（ａ，ｂ）を設け（図５（ｅ））、このフォトレジスト１０９（ａ，ｂ）をマスクとしてドナー不純物をイオン注入することでN型の第２オフセット領域１０４ｂおよび第３オフセット領域１０４ｃを形成する（図５（ｆ））。なお、第２オフセット領域１０４ｂおよび第３オフセット領域１０４ｃでの不純物濃度は、予め第１オフセット領域１０４ａに注入されている不純物と新たに注入した不純物の和で与えられる量となるため、オフセット領域１０４の不純物濃度の空間的分布は、ゲート側で薄くドレイン側で濃くなることはいうまでもない。
ここで、オフセット領域中に不純物濃度変化を設ける工程（図５（ｅ））で用いるフォトレジスト１０９（ａ，ｂ）のマスク形状は、図３（ｅ）で示した形状とは異なり、開口部側１０９ｂの開口率が緩やかに変化するようにノコギリ状の端部形状とされている。
そして最後に、第３オフセット領域１０４ｃの一部領域およびチャネル領域１０３を暴露するフォトレジスト（不図示）を設けてこれをマスクとして用い、ドナー不純物を浅くイオン注入してＮ＋＋のドレイン領域１０５およびソース領域１０６を形成する（図５（ｇ））。
図６は、図５（ｅ）で図示しているマスクパターンを拡大して示す図で、開口率０％の領域の端部にノコギリ状の形状を有する開口率０〜１００％の開口率変化領域（開口率変化領域において、ゲート側からドレイン側へ開口率が０％から１００％へと変化する領域）が設けられている。このような形状のマスクを用いてイオン注入を行うと、開口率変化領域（第２オフセット領域に対応する）におけるイオン注入量はその領域における開口率に応じた量となり、開口率変化領域のゲート側ではイオン注入量は少なく、そして開口率変化領域のドレイン側ではイオン注入量が多くなる。そして、イオン注入工程以降のプロセス中での熱処理（アニール）によってこのオフセット領域に注入された不純物は周囲に拡散することによりゲート側からドレイン側方向での不純物濃度を空間的に緩やかに変化させることができる。すなわち、イオン注入条件およびその後の熱拡散と絡んで、遷移領域パターン長と遷移領域パターンピッチで定まる緩やかな空間分布の不純物濃度分布（任意の遷移領域長とその中の任意の不純物の緩やかな不純物濃度変化プロファイル）が得られる。
特許文献３には四角形マスクを用いた不純物の導入方法が記載されているが、このマスクを用いた場合のイオン注入および熱処理（アニール）後の濃度プロファイルは、四角形の先端部分では相互拡散により高い濃度になるが、先端部分以外では一様な濃度領域が形成され、結果的には異なる濃度領域が２つ形成される。一方、本発明のマスク(例えば三角形マスク)を用いた場合には、不純物の拡散により三角形の先端部が最も濃度が高くなり、ゲート側方向に行くに従ってマスクの被覆領域が広くなるために、この被覆領域の変化に伴って濃度も変化する。したがって、段階的に異なる濃度領域が形成されることとなる。すなわち、不純物遷移濃度領域のプロファイルは、四角形マスクを用いた場合は大きく分けて２段階に遷移し、本発明のマスクを用いた場合には多段階に遷移することとなる。また、第２オフセッット領域１０４ｂと第３オフセット領域１０４ｃへのイオン注入が単一のマスク工程（およびイオン注入工程）で完了するため、プロセス工程が複雑となることもない。
なお、第２オフセット領域１０４ｂにイオン注入された不純物の空間的濃度分布は、その後のプロセス中にゲート側からドレイン側方向だけではなくゲート方向（ソース側からドレイン側方向とは垂直方向）に熱拡散することにより、ゲート方向でも不純物濃度変化の少ない分布が実現される。このため、このようなプロセス中における不純物の拡散長を考慮すると、一般的には濃度遷移領域のピッチは０．５μｍ以下であることが望ましい。
しかし、不純物導入後のプロセスにおいて意図的に大きな熱履歴（例えば高温長時間アニールなど）を与えるような場合にはそれ以上のピッチとしてもよい。また、電界緩和の観点からは遷移領域のパターン長を可能な限り長く設定するのが有利であるが、あまりに長く設定しすぎると電流駆動能力が低下してしまう。したがって、デバイス特性の許容範囲内で最大のパターン長となるように設定される。
ちなみに、図５に示したプロセス例は、Ｐ型エピタキシャル層厚が１０μｍ、Ｐ＋＋の基板不純物がボロンでその濃度が１×１０１９ｃｍ−３、そしてオフセット領域１０４への注入不純物をリンとした場合のものである。
なお、図４（および図５）では単一の濃度遷移領域を設けたＬＤＭＯＳトランジスタの例のみを示したが、このような領域を複数設けることでさらに高耐圧化が図られることはいうまでもない。
図７は、開口率が徐々に変化するレジストマスクを用いてオフセット領域１０４へのイオン注入を行う場合のプロセス工程例を説明するための図である。この例（図７（ｅ））では、フォトレジスト１０９（ａ，ｂ，ｃ）のマスク端部にはその面密度が異なる円形状の開口部が設けられており、領域１０９ａの開口率をゼロとして完全にマスクし、領域１０９ｂの開口率が領域１０９ｃの開口率よりも小さくなるようにし、かつ領域１０９ｃ内においてもその開口率を緩やかに変化させている。このようなマスクを用いてオフセット領域へのイオン注入を行うと、イオン注入密度（図７（ｆ））はゲート側で小さくドレイン側で高くなり、かつ不純物濃度の空間分布は極めて緩やかに変化することとなるため、一度のイオン注入で所望の不純物濃度分布を有するオフセット領域を形成することができる。
そして、最後に、１０４ｃの一部領域およびチャネル領域１０３を暴露するフォトレジスト（不図示）を設けてこれをマスクとして用い、ドナー不純物を浅く注入してＮ＋＋のドレイン領域１０５およびソース領域１０６を形成する（図７（ｇ））。
当然のことであるが、マスクを３つ以上の領域に分割して各領域の開口率を変えたり、あるいは単一の領域内で徐々に開口率を変化させてさらに緩やかな不純物濃度分布を実現するようにしてもよい。また、マスクの材料はフォトレジストのほか、パターニングされたシリコン窒化膜やシリコン酸化膜であってもよい。
図８は、本発明の半導体装置のオフセット領域形成に用いるマスクパターンを例示して示す図である。これらのパターンとしては、ノコギリ状（三角形）の遷移領域のもの（図８（ａ））、異なる形状の矩形を組み合わせで遷移領域を構成したもの（図８（ｂ））、微小開口部（例えば小さな円形の開口部の２次元配列）の面密度で不純物濃度を制御するもの（図８（ｃ））や、これらのパターンの自由な組み合わせパターン（例えば図８（ｄ））などがある。
本実施例は、フィールドプレート電極を備える半導体装置のゲート端およびドレイン端の電界強度の低減に関するものである。
図９（ａ）は、フィールドプレート電極１１０を備えたオフセット型ゲートＬＤＭＯＳトランジスタ１００の断面概略図である。フィールドプレート電極１１０は接地電位の電極であり、この電極をオフセット領域１０４に設けてこの領域の電界強度を低減させるためのものである。
図９（ｂ）は、図９（ａ）に示した構成のＬＤＭＯＳトランジスタのオフセット領域１０４の電界強度分布を示した図である。なお、比較のために、図９（ｃ）にフィールドプレート電極がない場合のオフセット領域の電界強度分布を示す。これらの図から明らかなように、フィールドプレート電極１１０を設けることによりオフセット領域１０４内での電界強度分布を変化させることができる。その電界強度の最大値も低くすることが可能である。例えば、図９（ｂ）と図９（ｃ）とを比較すると、フィールドプレート電極の効果でゲート端での電界強度が低下していることがわかる。
一般に、図９（ｃ）のようにゲート端の電界強度が大きい場合には、その部分におけるホットキャリアの発生が多くなり、ホットエレクトロンがゲート酸化膜に注入されてしきい値変動などの原因となりデバイス特性を劣化させる。このため、ゲート端での電界強度は可能な限り低く抑える必要があるが、そのためにフィールドプレート電極１１０を設けて電界強度分布を変えると場合によってはドレイン端の電界強度が大きくなってしまう結果となる。
このような場合に、緩やかな勾配の不純物濃度分布でドレイン領域への不純物注入を行うこととするとこのドレイン端での電界強度を低下させることができ、かかる不都合を回避することができる。すなわち、本発明の半導体装置には、オフセット領域とドレイン領域との境界領域に不純物濃度が漸次変化する濃度勾配領域が設けられている。
図１０（ｂ）は、図１０（ａ）に図示したＬＤＭＯＳトランジスタのドレイン領域に上述した緩やかな濃度勾配のイオン注入を行う際のマスクパターンの例を説明するための図である。なお、図１０（ｂ）では、ドレイン領域１０５とソース領域１０６に同時に不純物を注入する場合のマスクパターンを示しており、図１０（ａ）中の符号１１１はＰ＋のコンタクト領域である。このようなマスクを用いてドレイン領域１０５へのイオン注入を行うことにより、ドレイン領域１０５とオフセット領域１０４との間には不純物濃度が緩やかに変化する遷移領域１０５ａが形成されることとなる。
図１１はかかるイオン注入を行った場合のオフセット領域およびドレイン領域での電界強度分布を示す図である。この図に示すように、ドレインとオフセット領域との間に緩やかな不純物濃度勾配をもつ遷移領域を設けることでこの部分の電界強度は低下し、ゲート端電圧の抑制とドレイン耐圧の向上とを合わせて実現させることが可能になる。
図１２は、本実施例のＬＤＭＯＳトランジスタの構成を説明するための断面概略図であり、この半導体装置は、実施例１において説明したオフセット領域の不純物分布と実施例２において説明したドレイン端での不純物分布を併せもつように構成されている。
このような構成の半導体装置の作製プロセスは既に説明したものと変わるところがないので説明を省略するが、オフセット領域におけるエネルギバンドの急激な変化が生じないようにして半導体装置の高耐圧化を図り、かつ、ゲート端での電界強度を低下させてホットエレクトロンの注入に起因するデバイス特性の劣化を抑制することが可能となる。
このように、本発明は、特許請求の範囲に記載したものの他、以下の特徴を有する。ゲート絶縁膜端部からドレイン領域方向に延在するオフセット領域を備えている半導体装置であって、前記オフセット領域は異なる不純物濃度の複数の領域を有し、当該複数の領域間には不純物濃度が漸次変化する第１の濃度勾配領域が設けられている。また、フィールドプレート電極を備えている半導体装置であって、ドレイン領域の一方端部領域には不純物濃度が漸次変化する第２の濃度勾配領域が設けられている。これらの半導体装置において、前記不純物は、燐（Ｐ）、砒素（Ａｓ）、または硼素（Ｂ）の何れかを含む。
また、本発明で用いるマスクは、一方端側から他方端側に開口率が漸次変化する領域を少なくとも１つ有する。このマスクは、前記開口率が漸次変化する領域は、三角形または矩形が複数配列されて形成されている。また、前記開口率が漸次変化する領域は、微小開口部の２次元配列により形成されている。このようなマスクの材料は、フォトレジスト、シリコン窒化膜またはシリコン酸化膜の何れかである。
本発明の半導体装置の製造方法は、ゲート絶縁膜端部からドレイン領域方向に延在するオフセット領域を形成するステップを備え、前記ステップは、上記何れかのマスクを用いた不純物導入で実行される。また、ドレイン領域を形成するステップを備え、前記ステップは、上記のマスクを用いた不純物導入で実行される。また、ゲート絶縁膜端部からドレイン領域方向に延在するオフセット領域を形成する第１のステップと、ドレイン領域を形成する第２のステップとを備え、前記第１および第２のステップは、上記のマスクを用いて同時に実行される。導入される不純物は、燐（Ｐ）、砒素（Ａｓ）、または硼素（Ｂ）の何れかを含む。これらの不純物導入は、イオン注入法または熱拡散法により実行される。
本発明によれば、オフセット領域におけるフェルミレベルの急激な変化が生じないようにして半導体装置の高耐圧化を図り、かつ、ゲート端での電界強度を低下させてホットエレクトロンの注入に起因するデバイス特性の劣化を抑制することが可能となる。
なお、本発明の構造は、シリコン材料のものだけではなく、ＧａＡｓ、ＧａＮなどの化合物半導体などの半導体材料に対しても適用することができる。
図（ａ）は従来の単一オフセット領域を有するＬＤＭＯＳトランジスタの構造例を説明するための概略の断面図、図（ｂ）は図（ａ）に示したＬＤＭＯＳトランジスタのオフセット領域中でのＮ型不純物濃度プロファイル、図（ｃ）はこのような不純物プロファイルのオフセット領域を設けた場合のオフセット領域内での電界強度分布を説明するための図である。 図（ａ）は、特許文献１に開示されている構造上の工夫をオフセット領域を備えるＬＤＭＯＳトランジスタの構造例で説明するための概略の断面図、図（ｂ）は図（ａ）に示したＬＤＭＯＳトランジスタのオフセット領域中でのＮ型不純物濃度プロファイル、図（ｃ）はこのような不純物プロファイルの２分割のオフセット領域を設けた場合のオフセット領域内での電界強度分布を説明するための図である。 図２（ａ）に示した構成のＬＤＭＯＳトランジスタの作製プロセス例を説明するための図である。 図（ａ）は本発明のＬＤＭＯＳトランジスタの構造例を説明するための概略の断面図、図（ｂ）は図（ａ）に示したＬＤＭＯＳトランジスタのオフセット領域中でのＮ型不純物濃度プロファイル、図（ｃ）はこのような濃度遷移領域を有するオフセット領域内での電界強度分布を説明するための図である。 図４（ａ）に示した構成のＬＤＭＯＳトランジスタの作製プロセス例を説明するための図である。 図５（ｅ）で図示しているマスクパターンを拡大して示す図である。 オフセット領域へのイオン注入量レジストマスクの開口率を徐々に変化させた場合のプロセス工程例を説明するための図である。 本発明の半導体装置のオフセット領域形成に用いるマスクパターンを例示して示す図である。 図（ａ）は、フィールドプレート電極を備えたオフセット型ＬＤＭＯＳトランジスタの断面概略図、図（ｂ）は図（ａ）に示した構成のＬＤＭＯＳトランジスタのオフセット領域の電界強度分布を示した図、図（ｃ）はフィールドプレート電極がない場合のオフセット領域の電界強度分布を示す図である。 図（ｂ）は、図（ａ）に図示した構成のＬＤＭＯＳトランジスタのドレイン領域に上述したイオン注入を行う際のマスクパターンの例を説明するための図である。 図１０（ｂ）に示したマスクを用いてイオン注入を行った場合のオフセット領域およびドレイン領域での電界強度分布を示す図である。 実施例３のＬＤＭＯＳトランジスタの構成を説明するための断面概略図である。
符号の説明
１１、２１、１０１ 基板
１２、２２、１０２ エピタキシャル層
１３、２３、１０３ チャネル領域
１４、２４、１０４ オフセット領域
１５、２５、１０５ ドレイン領域
１６、２６、１０６ ソース領域
１７、２７、１０７ ゲート酸化膜
１８、２８、１０８ ゲート電極
２９、１０９ フォトレジスト
１１０ フィールドプレート電極
１１１ コンタクト層

Claims (11)

  1. ゲート電極端部からドレイン領域方向に延在するオフセット領域を備えている半導体装置であって、
    前記オフセット領域上に、前記ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入および熱処理を施すことにより、前記オフセット領域が不純物濃度の異なる複数の領域を有し、
    当該複数の領域間には、不純物濃度が漸次変化する第１の濃度勾配領域が設けられていることを特徴とする半導体装置。
  2. フィールドプレート電極を備えている半導体装置であって、
    ドレイン領域上に、ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入および熱処理を施すことにより、前記ドレイン領域に、少なくとも不純物濃度が漸次変化する第２の濃度勾配領域が設けられていることを特徴とする半導体装置。
  3. ゲート電極端部からドレイン領域方向に延在するオフセット領域を形成するステップを備え、
    前記ステップは、前記ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入および熱処理を施すことにより、前記オフセット領域は、不純物濃度の異なる複数の領域と当該複数の領域間に不純物濃度が漸次変化する濃度勾配領域が形成されることを特徴とする半導体装置の製造方法。
  4. 前記マスクは、三角形が複数配列されていることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記マスクは、微小開口部の２次元配列であることを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記マスクの材料は、フォトレジスト、シリコン窒化膜またはシリコン酸化膜の何れかであることを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. ドレイン領域を、ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて不純物注入して形成することを特徴とする半導体装置の製造方法。
  8. ゲート電極端部からドレイン領域方向に延在するオフセット領域を形成する第１のステップと、
    ドレイン領域を形成する第２のステップとを備え、
    前記第１および前記第２のステップは、前記ゲート電極側からドレイン電極側にマスク開口率が変化するマスクを用いて同時に実行されることを特徴とする半導体装置の製造方法。
  9. 前記不純物は、燐（Ｐ）、砒素（Ａｓ）、または硼素（Ｂ）の何れかを含むことを特徴とする請求項３乃至８の何れかに記載の半導体装置の製造方法。
  10. 前記不純物導入は、イオン注入法または熱拡散法により実行されることを特徴とする請求項３乃至８の何れかに記載の半導体装置の製造方法。
  11. 前記熱拡散法による不純物導入後に熱処理を実行しないことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2004108508A 2004-03-31 2004-03-31 半導体装置および不純物導入用マスクならびに半導体装置の製造方法 Pending JP2005294584A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004108508A JP2005294584A (ja) 2004-03-31 2004-03-31 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
US11/093,043 US7315062B2 (en) 2004-03-31 2005-03-30 Semiconductor device, mask for impurity implantation, and method of fabricating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108508A JP2005294584A (ja) 2004-03-31 2004-03-31 半導体装置および不純物導入用マスクならびに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005294584A true JP2005294584A (ja) 2005-10-20

Family

ID=35095423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108508A Pending JP2005294584A (ja) 2004-03-31 2004-03-31 半導体装置および不純物導入用マスクならびに半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7315062B2 (ja)
JP (1) JP2005294584A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163640A (ja) * 2005-12-12 2007-06-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法及び製造装置
JP2007227746A (ja) * 2006-02-24 2007-09-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007287973A (ja) * 2006-04-18 2007-11-01 Toyota Motor Corp ステンシルマスクとその利用方法とそれを利用する荷電粒子注入装置
JP2008311392A (ja) * 2007-06-14 2008-12-25 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP2009088081A (ja) * 2007-09-28 2009-04-23 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
US8258052B2 (en) 2010-02-09 2012-09-04 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP2013532382A (ja) * 2010-06-17 2013-08-15 日本テキサス・インスツルメンツ株式会社 薄められたドレインを用いる高電圧トランジスタ
US8609500B2 (en) 2011-06-15 2013-12-17 Fujitsu Semiconductor Limited Semiconductor device production method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5389645B2 (ja) * 2006-07-19 2014-01-15 インターモレキュラー， インコーポレイテッド 絶縁および離散化プロセスのシーケンスの統合のための方法およびシステム
US8815013B2 (en) * 2006-07-19 2014-08-26 Intermolecular, Inc. Method and system for isolated and discretized process sequence integration
JP5582030B2 (ja) * 2010-12-28 2014-09-03 富士通セミコンダクター株式会社 Ｍｏｓトランジスタおよびその製造方法
EP2665101B1 (en) * 2012-05-14 2018-10-31 ams AG Method of producing a high-voltage LDMOS transistor
RU2498448C1 (ru) * 2012-05-14 2013-11-10 Открытое акционерное общество "Научно-производственное предприятие "Пульсар"" (ОАО "НПП "Пульсар") Способ изготовления свч ldmos транзисторов
US20150137230A1 (en) * 2013-11-20 2015-05-21 United Microelectronics Corp. Laterally diffused metal oxide semiconductor and manufacturing method thereof
EP3404722B1 (en) * 2017-05-17 2021-03-24 Nxp B.V. Method of making a semiconductor switch device
CN111987166B (zh) * 2020-09-07 2022-09-20 杰华特微电子股份有限公司 横向双扩散晶体管的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304169A (ja) 1992-04-28 1993-11-16 Nec Corp 半導体装置の製造方法
JP3334313B2 (ja) 1994-01-19 2002-10-15 日本電信電話株式会社 横形ｍｏｓ電界効果トランジスタ
DE69631524T2 (de) * 1996-07-05 2004-10-07 St Microelectronics Srl Asymmetrische MOS-Technologie-Leistungsanordnung
TW437099B (en) * 1997-09-26 2001-05-28 Matsushita Electronics Corp Non-volatile semiconductor memory device and the manufacturing method thereof
US6255174B1 (en) * 1999-06-15 2001-07-03 Advanced Micro Devices, Inc. Mos transistor with dual pocket implant
US6168999B1 (en) * 1999-09-07 2001-01-02 Advanced Micro Devices, Inc. Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain
US6362058B1 (en) * 1999-12-22 2002-03-26 Texas Instruments Incorporated Method for controlling an implant profile in the channel of a transistor
US6465315B1 (en) * 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
US6900085B2 (en) * 2001-06-26 2005-05-31 Advanced Micro Devices, Inc. ESD implant following spacer deposition
JP3778061B2 (ja) 2001-11-19 2006-05-24 富士電機デバイステクノロジー株式会社 高耐圧ｉｃの製造方法
US6596594B1 (en) * 2002-02-22 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for fabricating field effect transistor (FET) device with asymmetric channel region and asymmetric source and drain regions
US6830953B1 (en) * 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163640A (ja) * 2005-12-12 2007-06-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法及び製造装置
JP2007227746A (ja) * 2006-02-24 2007-09-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007287973A (ja) * 2006-04-18 2007-11-01 Toyota Motor Corp ステンシルマスクとその利用方法とそれを利用する荷電粒子注入装置
JP2008311392A (ja) * 2007-06-14 2008-12-25 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP2009088081A (ja) * 2007-09-28 2009-04-23 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
US8258052B2 (en) 2010-02-09 2012-09-04 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
KR101184270B1 (ko) * 2010-02-09 2012-09-21 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체장치의 제조방법
JP2013532382A (ja) * 2010-06-17 2013-08-15 日本テキサス・インスツルメンツ株式会社 薄められたドレインを用いる高電圧トランジスタ
US8609500B2 (en) 2011-06-15 2013-12-17 Fujitsu Semiconductor Limited Semiconductor device production method
US8729610B2 (en) 2011-06-15 2014-05-20 Fujitsu Semiconductor Limited Semiconductor device

Also Published As

Publication number Publication date
US7315062B2 (en) 2008-01-01
US20050230765A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US7315062B2 (en) Semiconductor device, mask for impurity implantation, and method of fabricating the semiconductor device
US10439025B2 (en) Method for producing a semiconductor body having a recombination zone, semiconductor component having a recombination zone, and method for producing such a semiconductor component
US7180132B2 (en) Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
US20150255535A1 (en) Semiconductor device and method for manufacturing same
US20090001463A1 (en) Finfet field effect transistor insultated from the substrate
US5925914A (en) Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance
JP2010135791A (ja) 半導体素子及びその製造方法
US20070158741A1 (en) LDMOS Device and Method of Fabrication of LDMOS Device
JP2005526392A (ja) 電界救済特性を有するトレンチ型ｍｏｓｆｅｔ
US8207579B2 (en) Semiconductor device having double diffused MOS transistors with varied on/off threshold voltages, and method of manufacturing the same
US9105712B1 (en) Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
CN110957370B (zh) 横向双扩散晶体管的制造方法
KR20010051995A (ko) 전력 소자의 단락 회로 내구력을 개선하기 위한 강화된바디 효과가 있는 에미터 안정 저항기
JP5367332B2 (ja) 半導体装置の製造方法および半導体装置
JP3487844B1 (ja) Ｌｄｍｏｓ型半導体装置の製造方法
US6350641B1 (en) Method of increasing the depth of lightly doping in a high voltage device
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
KR100937649B1 (ko) 반도체 장치의 트렌지스터 형성 방법
KR100650900B1 (ko) 반도체 소자 제조 방법
JP2004363515A (ja) 炭化珪素半導体装置の製造方法
JPH0963983A (ja) 不純物拡散領域の形成方法、拡散ｍｏｓトランジスタの製造方法、ダイオードの製造方法
JP4794141B2 (ja) 半導体素子及びその製造方法
US20230246027A1 (en) Vertical fin-based field effect transistor (finfet) with neutralized fin tips
US7446377B2 (en) Transistors and manufacturing methods thereof
KR101004807B1 (ko) 채널 펀치 내성이 증가된 굽은 채널의 고전압트랜지스터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707