KR101184270B1 - 탄화 규소 반도체장치의 제조방법 - Google Patents

탄화 규소 반도체장치의 제조방법 Download PDF

Info

Publication number
KR101184270B1
KR101184270B1 KR1020110003795A KR20110003795A KR101184270B1 KR 101184270 B1 KR101184270 B1 KR 101184270B1 KR 1020110003795 A KR1020110003795 A KR 1020110003795A KR 20110003795 A KR20110003795 A KR 20110003795A KR 101184270 B1 KR101184270 B1 KR 101184270B1
Authority
KR
South Korea
Prior art keywords
mask
silicon carbide
carbide semiconductor
semiconductor device
unit
Prior art date
Application number
KR1020110003795A
Other languages
English (en)
Other versions
KR20110093615A (ko
Inventor
코지 오쿠노
요이치로 타루이
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20110093615A publication Critical patent/KR20110093615A/ko
Application granted granted Critical
Publication of KR101184270B1 publication Critical patent/KR101184270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 한번의 마스크공정에 의해 불순물 농도가 다른 복수의 불순물 영역을 형성하는 것이 가능한 탄화 규소 반도체장치의 제조방법을 제공하는 것을 목적으로 한다. 본 발명의 탄화 규소 반도체장치의 제조방법은, (a) 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성하는 공정과, (b) 주입 마스크를 사용하여 탄화 규소 반도체층에 소정의 주입 에너지로 소정의 이온을 주입하는 공정을 구비한다. 공정 (a)에서는, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를, 상기 소정의 주입 에너지로 상기 소정의 이온을 탄화 규소에 주입한 경우의 산란 거리 이하로 하고, 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 주입 마스크를 형성한다. 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성함에 있어, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를, 소정의 주입 에너지로 소정의 이온을 탄화 규소에 주입한 경우의 산란 거리 이하로 하고, 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 주입 마스크를 형성함으로써, 열확산이 거의 발생하지 않는 탄화 규소 반도체층에 있어서, 불순물 농도가 다른 복수의 영역을 한번의 마스크공정과 이온 주입공정으로 형성할 수 있다.

Description

탄화 규소 반도체장치의 제조방법{METHOD OF MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE}
본 발명은, 불순물 농도가 다른 영역을 복수 갖는 구조를 구비한 탄화 규소 반도체 장치를 제조하는 방법에 관한 것이다.
탄화 규소 반도체 장치의 제조에서는, 공정수를 줄임으로써 작업기간 및 코스트를 저감하는 것이 중요한 과제이다.
일반적으로 전력용의 반도체 장치에서는 비교적 높은 전압을 취급하기 때문에, 예를 들면 특허문헌 1에 기재된 고내압 반도체장치와 같이, RESURF 원리를 사용한 내압 구조를 채용하는 일이 많다. RESURF 구조에서는, p 영역과 그 주변에 형성된 상대적으로 불순물 농도가 낮은 p 웰 영역을 구비함으로써, pn 접합 종단부에서의 전계를 완화하고 있다.
그러나, 본 구조를 채용하면, 불순물 농도가 다른 2개의 p형 영역을 형성할 필요가 있다. 불순물 농도가 다른 영역을 복수 형성하는 경우, (1) 불순물을 주입하지 않은 영역을 보호하는 마스크를 형성하는 공정, (2) 마스크 개구부에 불순물을 주입하는 공정, (3) 마스크를 제거하는 공정이라고 하는 플로우를 영역마다 행하기 때문에, 불순물 주입량이 다른 영역 수가 늘어남에 따라 작업기간?코스트가 증가한다. 더구나, 고에너지의 Al 이온 주입을 행하는 경우는 빔 전류가 작아, 이온 주입 시간이 길어진다는 하는 과제가 있다.
따라서, 불순물 주입량이 다른 복수의 영역을 한번의 마스크공정으로 형성하는 방법으로써, 예를 들면, 특허문헌 2, 3에는, 열처리에 의한 주입 이온의 열확산 거리를 고려하여 설계한 단위 마스크를 소정의 간격으로 복수 배치하여, 마스크를 형성하는 기술이 개시되어 있다.
일본국 특개평 8-306937호 공보 일본국 특개 2004-260180호 공보 일본국 특개평 11-121394호 공보
탄화 규소에 있어서의 확산계수는 매우 작기 때문에, 이것에 이온주입된 불순물은 열처리에 의해 확산하지 않아, 특허문헌 2, 3의 방법을 사용하여 불순물 영역을 형성하는 것은 불가능하다. 탄화 규소 반도체층에 있어서, 충분히 큰 사이즈의 마스크에 의해 떨어져 있는 2개의 개구부로부터 이온주입을 행하여 불순물 주입영역을 형성하는 경우, 2개의 불순물 영역이 형성되고, 이들 영역은 열처리를 행하여도 환산하여 연결되는 일은 없다.
따라서, 본 발명은 전술한 문제점을 감안하여, 한번의 마스크공정에 의해 불순물 농도가 다른 복수의 불순물 영역을 형성하는 것이 가능한 탄화 규소 반도체의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 탄화 규소 반도체 장치의 제조방법은, (a) 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성하는 공정과, (b) 주입 마스크를 사용하여 탄화 규소 반도체층에 소정의 주입 에너지로 소정의 이온을 주입하는 공정을 구비한다. 공정 (a)에서는, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를, 소정의 주입 에너지로 소정의 이온을 탄화 규소에 주입한 경우의 산란 거리 이하로 하고, 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 주입 마스크를 형성한다.
본 발명의 탄화 규소 반도체장치의 제조방법은, 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성함에 있어서, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를, 소정의 주입 에너지로 소정의 이온을 탄화 규소에 주입한 경우의 산란 거리 이하로 하고, 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 주입 마스크를 형성한다. 에에 따라, 열확산이 거의 생기지 않는 탄화 규소 반도체층에 있어서, 불순물 농도가 다른 복수의 영역을 한번의 마스크 공정과 이온주입 공정으로 형성할 수 있다.
도 1은 Al 이온을 SiC에 주입했을 때의 산란 상태를 나타낸 도면이다.
도 2는 본 발명의 개요를 설명하는 도면이다.
도 3은 스트라이프 형상의 단위 마스크를 사용하여 주입량을 조정하는 상태를 설명하는 도면이다.
도 4는 원형의 단위 마스크를 사용하여 주입량을 조정하는 상태를 설명하는 도면이다.
도 5는 직사각형 형상의 단위 마스크를 사용하여 주입량을 조정하는 상태를 설명하는 도면이다.
도 6은 십자 형상의 단위 마스크를 사용하여 주입량을 조정하는 상태를 설명하는 도면이다.
도 7은 다양한 형상의 단위 마스크를 사용하여 주입량을 조정하는 상태를 설명하는 도면이다.
도 8은 JTE 구조의 형성을 설명하는 도면이다.
도 9는 JTE 구조의 형성을 설명하는 도면이다.
도 10은 JTE 구조의 형성을 설명하는 도면이다.
도 11은 JTE 구조를 갖는 쇼트키 다이오드의 형성을 설명하는 도면이다.
도 12는 MOSFET의 구조를 나타낸 단면도이다.
도 13은 IGBT의 구조를 나타낸 단면도이다.
(실시예 1)
도 1은, 탄화 규소에 Al을 700keV에서 이온주입했을 때의 시뮬레이션 결과를 나타내고 있다. 도면에서, 탄화 규소 중에 이온주입된 Al은, 깊이 방향과 수직한 방향으로 약 250nm 산란한다. 따라서, Al을 700keV 이상에서 이온주입한 경우, 깊이 방향과 수직한 방향으로 250nm 이상 산란한다.
도 2a에, 본 실시예에 따른 탄화 규소 반도체 장치의 제조방법을 사용되는 단위 마스크를 나타낸다. 이 단위 마스크는, 단위 마스크 내부의 임의의 1점으로부터 단부까지의 거리가 250nm 이하가 되도록 설계된다. 이 형태는 다양하며, 직사각형이나 원, 오각형 등의 형상을 일례로서 들 수 있다.
이와 같은 단위 마스크를 사용하여 적어도 1회, 탄화 규소 반도체층에 Al 이온을 700keV 이상에서 주입하면, 탄화 규소 중의 Al 이온은 주입 방향과 수직한 방향으로 약 250nm 이상 산란하기 때문에, 도 1, 도 2b에 나타낸 것과 같이 단위 마스크의 바로 아래에도 Al이 퍼져, Al 주입 영역(불순물 영역)이 형성된다. 따라서, 이와 같은 단위 마스크를 탄화 규소 반도체 중에 소정 간격으로 형성하고, 개구부로부터 Al 주입을 실행하면, 단위 마스크에서 떨어진 복수의 Al 주입 영역이 연결되어, 연속된 p형 영역이 일면에 형성된다.
본 실시예에서는, 도 2a에 나타낸 단위 마스크가 임의의 간격으로 복수 형성되어 이루어진 주입 마스크를 사용하여, 탄화 규소 반도체층이 Al 주입을 행한다. 주입 마스크는, 단위 마스크의 사이즈와 간격이 다른 복수의 영역을 갖는다. 예를 들면 도 2c에서는, 마스크 없음의 영역(제1영역)과, 원형의 단위 마스크가 소정의 간격으로 형성된 영역(제2영역)과, 제2 영역보다 큰 원형의 단위 마스크가 제2영역과는 다른 간격으로 형성된 영역(제3영역)과, 스트라이프 형상의 단위 마스크가 소정의 간격으로 형성된 영역(제4영역)이 탄화 규소 반도체에 형성된다. 이와 같은 주입 마스크를 형성한 후, 적어도 1회는 700keV 이상의 주입 에너지로 Al 이온을 주입하면, Al의 주입량을 마스크의 개구율로 제어하면서, 주입량이 다른 영역을 1번의 마스크공정과 주입공정으로 형성할 수 있다. 특히, 고에너지의 Al 이온 주입 회수를 삭감할 수 있는 것은, 코스트 면에서 매우 유리하다.
즉, 본 실시예의 탄화 규소 반도체 장치의 제조방법은, (a) 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성하는 공정과, (b) 주입 마스크를 사용하여 탄화 규소 반도체층에 700keV 이상에서 Al 이온을 주입하는 공정을 구비하고, 공정 (a)에서는, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를, 250nm 이하로 하고, 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 주입 마스크를 형성한다. 이에 따라, 연속된 불순물 영역을 형성할 수 있고, 영역마다 단위 마스크의 배치 간격을 변화시킴으로써, 불순물 농도가 다른 복수의 영역을 한번의 마스크공정과 주입공정에 의해 형성할 수 있다.
도 3a에서는, 스트라이프 형상의 단위 마스크로 주입 마스크를 형성하는 경우의 예를 나타낸다. 스트라이프 폭을 d1, 마스크 간격을 d2로 한다. 주입 마스크의 개구율은
Figure 112011003110775-pat00001
로 된다. Al 주입 영역(p형 영역)이 일면에 형성되도록, 스트라이프 폭 d1/2≤250nm로 한다. d1, d2를 각 영역에서 변화시켜 마스크의 개구율을 조정하는 것에 의해 이온 주입량을 제어할 수 있기 때문에, p형 영역의 불순물 농도를 임의로 설정할 수 있다.
예를 들면, 도 3b에 나타낸 것과 같이 영역 1은 마스크 없음, 영역 2를 d1=300nm, d2=300nm, 영역 3런 d1=500nm, d2=100nm로 하면, 영역 1의 개구율은 100%, 영역 2, 3은 (1)식에 의해 각각 50%, 16.7%가 된다. 이와 같은 마스크를 사용하여, 700keV 이상의 주입 에너지로 Al을 이온 주입할 때, 영역 1의 Al 농도를 100%로 하면, 영역 2의 Al 농도는 50%, 영역 3의 Al 농도는 16.7%가 된다. 이와 같이 다른 불순물 농도를 갖는 영역을, 한번의 마스크공정과 한번의 이온 주입공정으로 형성할 수 있다.
도 4a에, 원형의 단위 마스크로 주입 마스크를 형성하는 경우의 예를 나타낸다. 반경을 r, 마스크 간격을 d로 하면, 주입 마스크의 개구율은
Figure 112011003110775-pat00002
로 된다. Al 주입 영역(p형 영역)이 일면에 형성되도록, r??250nm로 한다. r, d를 각 영역에서 변화시켜 마스크의 개구율을 조정하는 것에 의해 이온 주입량을 제어할 수 있기 때문에, p형 영역의 불순물 농도를 임의로 설정할 수 있다.
예를 들면, 도 4b에 나타낸 것과 같이 영역 1은 마스크 없음, 영역 2를 r=200nm, d=500nm, 영역 3을 r=250nm, d=100nm로 하면, 영역 1의 개구율은 100%, 영역 2, 3은 (2)식에 의해 각각 82.1%, 37%가 된다.
도 5a에, 직사각형 형상의 단위 마스크로 주입 마스크를 형성하는 경우의 예를 나타낸다. 직사각형의 짧은 변을 a, 긴 변을 b, 짧은 변 방향의 배치 간격을 d1, 긴 변 방향의 배치 간격을 d2로 하면, 주입 마스크의 개구율은,
Figure 112011003110775-pat00003
로 된다. p형 영역이 일면에 형성되도록, a/2??250nm로 한다. a, b, d1, d2를 각 영역에서 변화시켜 마스크의 개구율을 조정하는 것에 의해 이온 주입량을 제어할 수 있기 때문에, p형 영역의 불순물 농도를 임의로 설정할 수 있다.
예를 들면, 도 5b에 나타낸 것과 같이 영역 1은 마스크 없음, 영역 2는 a=300nm, b=500nm, d1=d2=300nm, 영역 3은 a=500nm, b=5000nm, d1=100nm, d2=100nm로 하면, 영역 1의 개구율은 100%, 영역 2, 3은 (3)식에 의해 각각 68.8%, 18.3%로 된다.
도 6a에, 십자형의 단위 마스크로 주입 마스크를 형성하는 경우의 예를 나타낸다. 십자형의 각 변을 도면에 나타낸 것과 같이 a, a1, a2, b, b1, b2로 하고, 배치 간격을 d1(a와 평행), d2(b와 평행)로 한다. 주입 마스크의 개구율은
Figure 112011003110775-pat00004
로 된다. p형 영역이 일면에 형성되도록,
Figure 112011003110775-pat00005
로 한다. a, a1, a2, b, b1, b2, d1, d2를 각 영역에서 변화시켜 마스크의 개구율을 조정하는 것에 의해 이온 주입량을 제어할 수 있기 때문에, p형 영역의 불순물 농도를 임의로 설정할 수 있다.
예를 들면, 도 6b에 나타낸 것과 같이 영역 1은 마스크 없음, 영역 2는 a=a1=a2=b=b1=b2=d1=d2=300nm, 영역 3은 a=b=350nm, a1=a2=b1=b2=50nm. d1=d2=0nm로 하면, 영역 1의 개구율은 100%, 영역 2, 3은 (4)식에 의해 각각 68.8%, 4.9%가 된다.
이상, 도 3～도 6에 의해 영역 1～3의 3개의 영역에서 농도가 다른 p형 영역의 제조방법을 나나냈지만, 특별히 영역수의 제한은 없고, 영역이 2개 또는 4개 이상인 경우에 대해서도 본 실시예의 제조방법을 적용할 수 있다.
이때, 도 3～도 6에서는 동일 형상의 단위 마스크의 조합으로 3개의 p형 영역을 형성하는 예를 나타냈지만, 영역마다 다른 형상의 단위 마스크를 사용해도 된다. 예를 들어, 도 7에 나타낸 것과 같이, 영역 1은 마스크 없음, 영역 2는 원형의 단위 마스크로 r=200nm, d=600nm, 영역 3도 원형의 단위 마스크로 r=250nm, d=300nm, 영역 4는 스트라이프 형상의 단위 마스크로 d1=500nm, d2=300nm로 하면, 이온 주입량은 영역 1이 100%, 영역 2, 3이 (2)식에 의해 각각 85.5%, 64.5%, 영역 4가 (1)식에 의해 37.5%가 된다.
본 실시예의 주입 마스크를 사용하여, 도 8～도 10에 나타낸 JTE(Junction Termination Extension) 구조를 형성하는 것이 가능하다. 도 8과 같이 1개의 JTE 영역을 형성하는 경우, GR(Guard ring) 영역(5)을 마스크 없음(개구율 100%), 제1JTE(6)을 개구율 50%가 되도록 형성한 주입 마스크로 이온 주입을 행하여 형성한다. 또는, 도 9와 같이 2개의 JTE 영역을 형성하는 경우, GR 영역(5)을 마스크 없음, 제1JTE(6)을 개구율 66%, 제2JTE(7)을 33%로 되도록 형성한 주입 마스크로 이온 주입을 행하여 형성한다. 또한, 도 10과 같이 3개의 JTE 영역을 형성하는 경우, GR 영역(5)을 마스크 없음, 제1JTE(6)을 개구율 75%, 제2JTE(7)을 개구율 50%, 제3JTE(8)을 개구율 25%로 되도록 형성한 주입 마스크로 이온 주입을 행하여 형성한다. 이와 같이 개구율을 영역마다 변화시킨 주입 마스크를 형성함으로써, 한번의 마스크공정과 이온 주입공정에 의해 복수의 불순물 농도가 다른 영역을 갖는 JTE 내압 구조를 형성할 수 있다.
본 실시예에서 설명한 주입 마스크를 사용하여, 쇼트키 다이오드의 종단 구조를 형성하는 예를 도 11에 나타낸다. 도 9에 나타낸 것과 같이, 각각 불순물 농도가 다른 GR 영역, 제1JTE(6), 제2JTE(7)(JTE의 수는 임의)를 탄화 규소 반도체층에 형성한다. 각 영역의 형성에 있어서는, 도 11a에 예시한 것과 같이, GR 영역(5)은 마스크 없음, 제1JTE(6)은 스트라이프 형상의 단위 마스크의 스트라이프 폭 d1=300nm, 마스크 간격 d2=300nm로 하고(개구율 50%), 제2JTE(7)은 원형의 단위 마스크에서 반경 r=250nm, 마스크 간격 d=100nm로 한다(개구율 37%). 이와 같은 주입 마스크를 사용하여 Al 이온 주입을 행하여, 탄화 규소 반도체층에 JTE 구조를 형성한다.
그후, 쇼트키 전극(10), 표면 전극(11), 이면 전극(9), 보호막(12)을 형성함으로써 도 11b에 나타낸 쇼트키 다이오드가 형성된다.
쇼트키 다이오드가 도 11c에 나타낸 것과 같이 MPS또는 JBS 구조인 경우, 쇼트키 전극(10) 아래에 형성하는 p형 영역(13)을 종단 구조의 p형 영역(GR(5), 제1JTE(6), 제2JTE(7))(JTE의 수는 임의)과 동일한 마스크 공정, 이온 주입공정에 의해 형성하여, 제조공정을 간략화할 수 있다. 그러나, 쇼트키 전극(10) 아래의 p형 영역(13)과 종단 구조의 p형 영역 5～7은 반드시 동시에 형성할 필요는 없고, 쇼트키 전극(10) 아래의 p형 영역(13)과 종단 구조의 p형 영역 5～7을 다른 마스크로 형성해도 된다. 또는, 쇼트키 전극(10) 아래의 p형 영역(13)과 종단 구조의 p형 영역 5～7을 동일 마스크로 형성한 후, 쇼트키 전극(10) 아래의 p형 영역(13)만 추가의 이온 주입을 행해도 된다. 또는, 쇼트키 전극(10) 아래의 p형 영역(13)과 종단 구조의 p형 영역 5～7을 동일 마스크로 형성한 후, 종단 구조의 p형 영역 5～7만 추가의 이온 주입을 행한다고 하는 방법이어도 된다. 이들 방법을 사용하는 경우, 제조공정은 늘어나지만 디바이스 설계의 자유도가 커진다는 이점이 있다.
다음에, 본 실시예의 주입 마스크를 사용하여 MOSFET를 제조하는 예를 도 12에 나타낸다. MOSFET의 경우, p 웰(19)과 종단 구조의 p형 영역(GR(5), 제1JTE(6), 제2JTE(7), 제3JTE(8))(JTE의 수는 임의)을 실시예1의 주입 마스크를 사용하여 한번의 이온 주입공정으로 작성하는 것이 가능하다. 그후, 이면 전극(9)과 게이트 산화막(15), 폴리실리콘(16), 층간 산화막(17), 표면 전극(11), 보호막(12)을 형성하면 도 12의 MOSFET를 작성할 수 있다.
도 13에는 IGBT의 구조를 나타낸다. IGBT에서도 마찬가지로, p 웰(19)과 종단 구조의 p형 영역(GR(5), 제1JTE(6), 제2JTE(7), 제3JTE(8))(JTE의 수는 임의)을 실시예 1의 주입 마스크를 사용하여 한번의 이온 주입 공정으로 작성하는 것이 가능하다.
MOSFET나 IGBT의 경우, 고내압에서 채널 저항이 낮은 특성을 얻기 위해서는 깊은 Al 주입이 필요하다. 현재 상황에서는 깊은 Al 주입에 필요한 고에너지의 Al 이온은 빔 전류가 작아, 이온 주입 시간이 길다는 하는 문제가 있다. 따라서, p 웰(19), 종단 구조의 각 p형 영역에 복수회의 고에너지 Al 주입을 실행하는 것이 아니고, 실시예 1의 주입 마스크를 사용하여 한번의 Al 주입으로 이들 영역을 형성함으로써, 이온 주입 시간을 대폭적으로 삭감하여, 제조 코스트를 억제할 수 있다.
이때, 도 12, 13에 나타낸 MOSFET, IGBT의 경우, p 웰(19)과 종단 구조의 p형 영역 5～8을 반드시 동시에 형성할 필요는 없고, p 웰(19)과 종단 구조의 p형 영역 5～8을 다른 마스크로 형성해도 된다. 또한, p 웰(19)과 종단 구조의 p형 영역 5～8을 동일 마스크로 형성한 후, p 웰(19)에만 추가의 이온 주입을 행하거나, 또는, p 웰(19)과 종단 구조의 p형 영역 5～8을 동일 마스크로 형성한 후, 종단 구조의 p형 영역 5～8에만 추가의 이온 주입을 행해도 된다. 이들 방법을 사용한 경우, 제조공정은 증가하지만 디바이스 설계의 자유도가 높아진다고 하는 이점이 있다.
<효과>
실시예 1의 탄화 규소 반도체장치의 제조방법에 따르면, 이미 서술한 것과 같이 이하의 효과를 나타낸다. 즉, 실시예 1의 탄화 규소 반도체장치의 제조방법은, (a) 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성하는 공정과, (b) 주입 마스크를 사용하여 탄화 규소 반도체층에 소정의 주입에너지로 소정의 이온을 주입하는 공정을 구비한다. 공정 (a)에서는, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를, 소정의 주입 에너지로 소정의 이온을 탄화 규소에 주입한 경우의 산란 거리 이하로 하고, 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 주입 마스크를 형성한다. 이것에 의해, 열확산이 거의 발생하지 않는 탄화 규소 반도체층에 있어서, 불순물 농도가 다른 복수의 영역을 한번의 마스크공정과 이온 주입공정으로 형성할 수 있다.
또한, 단위 마스크 내부의 임의의 점으로부터 단위 마스크의 단부까지의 거리를 250nm 이하로 하고, 주입 마스크에 대하여 700keV 이상에서 Al 이온을 주입한다. 도 1에 나타낸 것과 같이 탄화 규소 중의 Al 이온은 주입 방향과 수직한 방향으로 250nm 이상 산란하기 때문에, 상기한 조건에서 이온을 주입하는 것에 의해, 각 단위 마스크의 바로 아래에 불순물 영역을 형성할 수 있다.
그리고, 스트라이프 형상의 단위 마스크에 의해 주입 마스크를 형성할 수 있다. 스트라이프 폭과 마스크 간격을 조정함으로써, 불순물 농도를 조정할 수 있다.
또는, 원형의 단위 마스크에 의해 주입 마스크를 형성해도 된다. 이 경우는, 반경과 마스크 간격을 조정함으로써, 불순물 농도를 조정할 수 있다.
또는, 직사각형 형상의 단위 마스크에 의해 주입 마스크를 형성해도 된다. 이 경우는, 직사각형의 변과 마스크 간격을 조정함으로써, 불순물 농도를 조정할 수 있다.
또는, 십자형의 단위 마스크에 의해 주입 마스크를 형성해도 된다. 단위 마스크의 마스크 치수와 마스크 간격을 조정함으로써, 불순물 농도를 조정할 수 있다.
또한, 종단부에 JTE 구조를 갖는 탄화 규소 반도체장치, 예를 들면 쇼트키 다이오드를, JTE 구조를 구성하는 불순물 농도가 다른 복수의 영역을 전술한 어느 한 개의 탄화 규소 반도체장치의 제조방법에 의해 제조해도 된다. 이것에 의해, 마스크공정이나 이온 주입공정을 적게 할 수 있고, 제조 프로세스의 코스트를 억제할 수 있다.
더구나, 해당 탄화 규소 반도체장치는, JBS 또는 MPS 구조의 쇼트키 다이오드인 것을 특징으로 한다. JBS 또는 MPS 구조의 쇼트키 다이오드를 본 실시예의 주입 마스크를 사용하여 제조한다면, 쇼트키 전극(10) 아래의 p형 영역(13)과 JTE 구조 5～7을 동시에 작성할 수 있기 때문에, 제조 공정수를 삭감할 수 있다.
또는, 해당 탄화 규소 반도체장치는, MOSFET인 것을 특징으로 한다. MOSFET의 제조공정에 있어서, 종단 구조의 JTE 영역 5～8을 1회의 주입공정으로 작성할 수 있다. 더구나, p 웰(19)과 종단 구조의 JTE 영역 5～8을 동일한 주입공정으로 작성할 수 있어, 고에너지 Al 주입 회수를 삭감할 수 있다.
또는, 해당 탄화 규소 반도체 장치는, IGBT인 것을 특징으로 한다. MOSFET의 제조공정에 있어서, 종단 구조의 JTE 영역 5～8을 1회의 주입공정으로 작성할 수 있다. 더구나, p 웰(19)과 종단 구조의 JTE 영역 5～8을 동일한 주입공정으로 작성할 수 있어, 고에너지의 Al 주입 회수를 삭감할 수 있다.
1 탄화 규소 반도체층, 2～4 주입 마스크, 5 GR 영역, 6～8 JTE 영역, 9 이면 전극, 10 쇼트키 전극, 11 표면 전극, 12 보호막, 13 소스 영역, 13 웰 콘택, 15 게이트 산화막, 16 폴리실리콘, 17 층간 산화막, 18 p영역

Claims (11)

  1. (a) 탄화 규소 반도체층 위에 복수의 단위 마스크로 이루어진 주입 마스크를 형성하는 공정과,
    (b) 상기 주입 마스크를 사용하여 상기 탄화 규소 반도체층에 이온을 주입하는 공정을 구비하고,
    상기 공정 (a)는, 상기 단위 마스크 내부의 임의의 점으로부터 상기 단위 마스크의 단부까지의 거리를, 상기 이온을 탄화 규소에 주입한 경우의 산란 거리 이하로 하고, 상기 단위 마스크의 치수와 배치 간격이 다른 복수의 영역을 갖도록 상기 주입 마스크를 형성하는 공정인, 탄화 규소 반도체 장치의 제조방법.
  2. 제 1항에 있어서,
    상기 공정 (a)는, 상기 단위 마스크 내부의 임의의 점으로부터 상기 단위 마스크의 단부까지의 거리를 250nm 이하로 하는 공정이고,
    상기 공정 (b)는, 상기 주입 마스크에 대해 700keV 이상에서 Al 이온을 주입하는 공정인, 탄화 규소 반도체장치의 제조방법.

  3. 제 2항에 있어서,
    상기 공정 (a)는, 스트라이프 형상의 상기 단위 마스크로 이루어진 주입 마스크를 형성하는 공정인, 탄화 규소 반도체장치의 제조방법.
  4. 제 2항에 있어서,
    상기 공정 (a)는, 원형의 상기 단위 마스크로 이루어진 주입 마스크를 형성하는 공정인, 탄화 규소 반도체장치의 제조방법.
  5. 제 2항에 있어서,
    상기 공정 (a)는, 직사각형 형상의 상기 단위 마스크로 이루어진 주입 마스크를 형성하는 공정인, 탄화 규소 반도체장치의 제조방법.
  6. 제 2항에 있어서,
    상기 공정 (a)는, 십자형의 상기 단위 마스크로 이루어진 주입 마스크를 형성하는 공정인, 탄화 규소 반도체장치의 제조방법.
  7. 종단부에 JTE 구조를 갖는 탄화 규소 반도체장치의 제조방법으로서,
    상기 JTE 구조를 구성하는 불순물 농도가 다른 복수의 영역을, 제 1항 내지 제 6항 중 어느 한 항에 기재된 탄화 규소 반도체장치의 제조방법에 의해 형성하는, 탄화 규소 반도체장치의 제조방법.
  8. 제 7항에 있어서,
    상기 탄화 규소 반도체장치는 쇼트키 다이오드인 것을 특징으로 하는 탄화 규소 반도체장치의 제조방법.
  9. 제 8항에 있어서,
    상기 탄화 규소 반도체 장치는, JBS 또는 MPS 구조의 쇼트키 다이오드인 것을 특징으로 하는 탄화 규소 반도체장치의 제조방법.
  10. 제 7항에 있어서,
    상기 탄화 규소 반도체장치는 MOSFET인 것을 특징으로 하는 탄화 규소 반도체장치의 제조방법.
  11. 제 7항에 있어서,
    상기 탄화 규소 반도체 장치는 IGBT인 것을 특징으로 하는 탄화 규소 반도체장치의 제조방법.
KR1020110003795A 2010-02-09 2011-01-14 탄화 규소 반도체장치의 제조방법 KR101184270B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-026406 2010-02-09
JP2010026406A JP5601849B2 (ja) 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20110093615A KR20110093615A (ko) 2011-08-18
KR101184270B1 true KR101184270B1 (ko) 2012-09-21

Family

ID=44354049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003795A KR101184270B1 (ko) 2010-02-09 2011-01-14 탄화 규소 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US8258052B2 (ko)
JP (1) JP5601849B2 (ko)
KR (1) KR101184270B1 (ko)
CN (1) CN102148144B (ko)
DE (1) DE102011003660B4 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN105789271B (zh) 2011-09-27 2019-01-01 株式会社电装 半导体器件
WO2013046544A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置
JP5849894B2 (ja) * 2011-12-01 2016-02-03 株式会社デンソー 半導体装置
JP5600698B2 (ja) * 2012-03-14 2014-10-01 株式会社 日立パワーデバイス ＳｉＣ素子搭載パワー半導体モジュール
JP5721902B2 (ja) * 2012-03-16 2015-05-20 三菱電機株式会社 半導体装置およびその製造方法
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6206862B2 (ja) 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
DE112013004981B4 (de) * 2012-10-11 2024-05-29 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
JP6064547B2 (ja) * 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
JP6090988B2 (ja) * 2013-03-05 2017-03-08 株式会社 日立パワーデバイス 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US10347489B2 (en) * 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
CN105493293B (zh) * 2013-09-09 2018-08-24 株式会社日立制作所 半导体装置及其制造方法
JP6265274B2 (ja) 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
CN106463547B (zh) 2014-12-25 2019-10-18 富士电机株式会社 半导体装置
JP6756125B2 (ja) * 2016-03-16 2020-09-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6640131B2 (ja) * 2017-01-31 2020-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN106992117A (zh) * 2017-03-30 2017-07-28 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管的制作方法
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6609283B2 (ja) * 2017-05-22 2019-11-20 富士電機株式会社 炭化珪素半導体装置
JP6925729B2 (ja) * 2017-08-22 2021-08-25 住重アテックス株式会社 半導体装置の製造方法
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
DE102018123596A1 (de) * 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
JP2018125553A (ja) * 2018-04-05 2018-08-09 富士電機株式会社 炭化珪素半導体装置
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
JP2005294584A (ja) * 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JPH11121394A (ja) 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
US6552363B2 (en) * 2001-09-18 2003-04-22 International Rectifier Corporation Polysilicon FET built on silicon carbide diode substrate
CN100544026C (zh) * 2002-12-20 2009-09-23 克里公司 碳化硅功率mos场效应晶体管及制造方法
US6927153B2 (en) 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
DE102004058412B4 (de) 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
JP4186919B2 (ja) * 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP5213520B2 (ja) * 2008-05-14 2013-06-19 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
JP2005294584A (ja) * 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011165856A (ja) 2011-08-25
CN102148144B (zh) 2014-03-12
US20110195563A1 (en) 2011-08-11
KR20110093615A (ko) 2011-08-18
DE102011003660A1 (de) 2012-12-27
CN102148144A (zh) 2011-08-10
JP5601849B2 (ja) 2014-10-08
US8258052B2 (en) 2012-09-04
DE102011003660B4 (de) 2017-12-28

Similar Documents

Publication Publication Date Title
KR101184270B1 (ko) 탄화 규소 반도체장치의 제조방법
KR102216528B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US11791378B2 (en) Superjunction power semiconductor devices formed via ion implantation channeling techniques and related methods
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP5052025B2 (ja) 電力用半導体素子
JP4635067B2 (ja) 半導体装置及びその製造方法
US7759733B2 (en) Power semiconductor device and method for producing the same
US9508792B2 (en) Semiconductor device including an electric field buffer layer and method for manufacturing same
US7955929B2 (en) Method of forming a semiconductor device having an active area and a termination area
US20150255535A1 (en) Semiconductor device and method for manufacturing same
WO2014013888A1 (ja) 半導体装置および半導体装置の製造方法
JP5559232B2 (ja) 電力用半導体素子
US10090408B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20170263698A1 (en) Power metal-oxide-semiconductor device
US9257544B2 (en) Semiconductor device and fabrication method of semiconductor device
TWI798254B (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
JP2009130106A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7