CN102148144B - 碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN102148144B
CN102148144B CN201010541286.6A CN201010541286A CN102148144B CN 102148144 B CN102148144 B CN 102148144B CN 201010541286 A CN201010541286 A CN 201010541286A CN 102148144 B CN102148144 B CN 102148144B
Authority
CN
China
Prior art keywords
mask
silicon carbide
carbide semiconductor
semiconductor device
manufacturing silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010541286.6A
Other languages
English (en)
Other versions
CN102148144A (zh
Inventor
大久野幸史
樽井阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102148144A publication Critical patent/CN102148144A/zh
Application granted granted Critical
Publication of CN102148144B publication Critical patent/CN102148144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及碳化硅半导体装置的制造方法，其目的在于提供一种能够以一次掩模工序形成杂质浓度不同的多个杂质区域的碳化硅半导体装置的制造方法。该制造方法具备：(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；(b)使用注入掩模以预定的注入能量将预定的离子注入到碳化硅半导体层的工序。在工序(a)中，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部的距离，设为以预定的注入能量将预定的离子注入到碳化硅时的散射长度以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。由此在几乎不发生热扩散的碳化硅半导体层中，能够以一次掩模工序和离子注入工序形成杂质浓度不同的多个区域。

Description

碳化硅半导体装置的制造方法
技术领域
本发明涉及制造碳化硅半导体装置的制造方法，该碳化硅半导体装置是具有多个杂质浓度不同的区域的结构。
背景技术
在碳化硅半导体装置的制造中，通过减少工序数来减少工期和成本是重要的课题。
由于通常在功率半导体装置中处理比较高的电压的功率(power)，所以例如如专利文献1中记载的高耐压半导体装置那样，采用利用了RESURF原理的耐压结构的情况较多。在RESURF结构中，通过具备p区域和在其周围形成的杂质浓度相对低的p阱区域，从而缓和在pn结终端部的电场。
可是，当采用本结构时，必须形成杂质浓度不同的2个p型区域。在形成多个杂质浓度不同的区域的情况下，由于按每个区域进行如下流程，即：(1)形成对不注入杂质的区域进行保护的掩模的工序，(2)对掩模开口部注入杂质的工序，(3)除去掩模的工序，所以随着杂质注入量不同的区域数增加，工期/成本增加。进而，在进行高能量的Al离子注入的情况下，存在射束电流小，离子注入时间长的课题。
因此，作为以一次的掩模工序形成杂质注入量不同的多个区域的方法，例如在专利文献2、3中，公开了将考虑热处理导致的注入离子的热扩散距离而设计的单位掩模以预定间隔配置多个，形成掩模的技术。
专利文献1：日本特开平8-306937号公报
专利文献2：日本特开2004-260180号公报
专利文献3：日本特开平11-121394号公报
由于碳化硅中的扩散系数非常小，所以离子注入到其中的杂质不通过热处理而扩散，不能使用专利文献2、3的方法形成杂质区域。在碳化硅半导体层中，在从由充分大的尺寸的掩模隔开的2个开口部进行离子注入，形成杂质注入区域的情况下，形成2个杂质区域，这些区域即使进行热处理也不会扩散而连接。
发明内容
因此，本发明鉴于上述问题点，其目的在于提供一种能够以一次掩模工序形成杂质浓度不同的多个杂质区域的碳化硅半导体装置的制造方法。
本发明的碳化硅半导体装置的制造方法具备：(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；(b)使用注入掩模以预定的注入能量将预定的离子注入到碳化硅半导体层的工序。在工序(a)中，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部的距离，设为以预定的注入能量将预定的离子注入到碳化硅时的散射长度以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。
在本发明的碳化硅半导体装置的制造方法中，在碳化硅半导体层上形成由多个单位掩模构成的注入掩模时，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部的距离，设为以预定的注入能量将预定的离子注入到碳化硅时的散射长度(scattering length)以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。由此，在几乎不发生热扩散的碳化硅半导体层中，能够以一次掩模工序和离子注入工序形成杂质浓度不同的多个区域。
附图说明
图1表示将Al离子注入到SiC时的散射状态的图。
图2是说明本发明的概要的图。
图3是说明使用条带状的单位掩模调整注入量的样子的图。
图4是说明使用圆状的单位掩模调整注入量的样子的图。
图5是说明使用长方形形状的单位掩模调整注入量的样子的图。
图6是说明使用十字状的单位掩模调整注入量的样子的图。
图7是说明使用多种形状的单位掩模调整注入量的样子的图。
图8是说明JTE结构的形成的图。
图9是说明JTE结构的形成的图。
图10是说明JTE结构的形成的图。
图11是说明具有JTE结构的肖特基二极管的形成的图。
图12是表示MOSFET的结构的剖面图。
图13是表示IGBT的结构的剖面图。
附图标记说明
1碳化硅半导体层、2～4注入掩模、5GR区域、6～8JTE区域、9背面电极、10肖特基电极、11表面电极、12保护膜、13源极区域、14阱触点、15栅极氧化膜、16多晶硅、17层间氧化膜、18p区域。
具体实施方式
(实施方式1)
图1表示将Al以700keV离子注入到碳化硅时的模拟结果。根据该图，离子注入到碳化硅中的Al在与深度方向垂直的方向上以大约250nm进行散射。因此，在以700keV以上对Al进行离子注入的情况下，在与深度方向垂直的方向上以250nm以上进行散射。
在图2(a)中表示在本实施方式的碳化硅半导体装置的制造方法中使用的单位掩模。该单位掩模以从单位掩模内的任意的1点到端部的距离成为250nm以下的方式进行设计。其形状是各种各样的，作为一例举出长方形、圆、五角形等的形状。
当使用这样的单位掩模至少一次以700keV以上将Al离子注入到碳化硅半导体层时，由于碳化硅中的Al离子在与注入方向垂直的方向上以大约250nm以上进行散射(图1)，所以如图2(b)所示那样，Al也扩展到单位掩模的紧邻下方，形成Al注入区域(杂质区域)。由此，如果在碳化硅半导体中以预定间隔形成这样的单位掩模，从开口部进行Al注入的话，被单位掩模隔开的多个Al注入区域相连，在一面形成连续的p型区域。
在本实施方式中，使用将图2(a)所示的单位掩模以任意的间隔形成多个而构成的注入掩模，对碳化硅半导体层进行Al注入。注入掩模具有单位掩模的尺寸和间隔不同的多个区域。例如在图2(c)中，在碳化硅半导体形成有：没有掩模的区域(第1区域)；以预定的间隔形成有圆形的单位掩模的区域(第2区域)；以与第2区域不同的间隔形成有比第2区域大的圆形的单位掩模的区域(第3区域)；以及以预定的间隔形成有条带状的单位掩模的区域(第4区域)。在形成这样的注入掩模之后，如果至少一次以700keV以上的注入能量注入Al离子的话，能够一边以掩模的开口率控制Al的注入量，一边以一次掩模工序和注入工序形成注入量不同的区域，特别是，能够削减高能量的Al离子注入次数，从成本的方面出发是非常有利的。
即，本实施方式的碳化硅半导体装置的制造方法具备：(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；(b)使用注入掩模以700keV以上将Al离子注入到碳化硅半导体层的工序，在工序(a)中，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部为止的距离设为250nm以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。由此，能够形成连续的杂质区域，通过按每个区域改变单位掩模的配置间隔，从而能够通过一次掩模工序和注入工序形成杂质浓度不同的多个区域。
图3(a)中表示以条带状的单位掩模形成注入掩模的情况下的例子。将条带宽度设为d1，将掩模间隔设为d2。注入掩模的开口率是：
[数1]
d 2 d 1 + d 2 × 100 ( % ) . . . ( 1 )
。以在一面形成Al注入区域(p型区域)的方式，设条带宽度d1/2≤250nm。通过在各区域中改变d1、d2来调整掩模的开口率，从而能够控制离子注入量，因此能够任意设定p型区域的杂质浓度。
例如，如图3(b)所示，当设区域1没有掩模，区域2为d1＝300nm、d2＝300nm，区域3为d1＝500nm、d2＝100nm时，区域1的开口率为100％，区域2、3通过(1)式分别为50％，16.7％。当使用这样的掩模，以700keV以上的注入能量对Al进行离子注入时，如果将区域1的Al浓度设为100％的话，则区域2的Al浓度为50％，区域3的Al浓度为16.7％。像这样能够以一次的掩模工序和一次的离子注入工序形成具有不同杂质浓度的区域。
图4(a)中表示以圆形的单位掩模形成注入掩模的情况下的例子。当将半径设为r，将掩模间隔设为d时，注入掩模的开率为：
[数2]
( 1 - π r 2 3 2 ( d + 2 r ) 2 ) × 100 ( % ) . . . ( 2 )
。以在一面形成Al注入区域(p型区域)的方式，设r≤250nm。通过在各区域中改变r、d来调整掩模的开口率，从而能够控制离子注入量，因此能够任意设定p型区域的杂质浓度。
例如，如图4(b)所示，当设区域1没有掩模，区域2为r＝200nm、d＝500nm，区域3为r＝250nm、d＝100nm时，区域1的开口率为100％，区域2、3通过(2)式分别为82.1％、37％。
图5(a)中表示以长方形形状的单位掩模形成注入掩模的情况下的例子。当设长方形的短边为a、设长边为b、设短边方向的配置间隔为d1、设长边方向的配置间隔为d2时，注入掩模的开口率为：
[数3]
ad 2 + bd 1 + d 1 d 2 ( a + d 1 ) ( b + d 2 ) × 100 ( % ) . . . ( 3 )
。以在一面形成p型区域的方式，设a/2≤250nm。通过在各区域中改变a、b、d1、d2来调整掩模的开口率，从而能够控制离子注入量，因此能够任意设定p型区域的杂质浓度。
例如，如图5(b)所示，当设区域1没有掩模，区域2为a＝300nm、b＝500nm、d1＝d2＝300nm，区域3为a＝500nm、b＝5000nm、d1＝100nm、d2＝100nm时，区域1的开口率为100％，区域2、3通过(3)式分别为68.8％、18.3％。
图6(a)中表示以十字形的单位掩模形成注入掩模的情况下的例子。将十字形的个边如图所示那样设为a、a1、a2、b、b1、b2，将配置间隔设为d1(与a平行)、d2(与b平行)。注入掩模的开口率是：
[数4]
( a 1 + a 2 + d 1 ) ( b 1 + b 2 + d 2 ) + ad 2 + bd 1 ( a + a 1 + a 2 + d 1 ) ( b + b 1 + b 2 + d 2 ) × 100 ( % ) . . . ( 4 )
以在一面形成p型区域的方式，设：
[数5]
a 2 + b 2 2 ≤ 250 ( nm ) . . . ( 5 )
。通过在各区域中改变a、a1、a2、b、b1、b2、d1、d2来调整掩模的开口率，从而能够控制离子注入量，因此能够任意设定p型区域的杂质浓度。
例如，如图6(b)所示，当设区域1没有掩模，区域2为a＝a1＝a2＝b＝b1＝b2＝d1＝d2＝300nm，区域3为a＝b＝350nm、a1＝a2＝b1＝b2＝50nm、d1＝d2＝0nm时，区域1的开口率为100％，区域2、3通过(4)式分别为68.8、4.9％。
以上，通过图3～图6表示了在区域1～3的3个区域中浓度不同的p型区域的制造方法，但区域数没有特别限制，对于区域是2个或4个以上的情况也能够应用本实施方式的制造方法。
再有，图3～图6表示了以同一形状的单位掩模的组合来形成3个p型区域的例子，但也可以按每个区域使用不同的形状的单位掩模。例如，如图7所示，如果设区域1为没有掩模，区域2是圆形的单位掩模且r＝200nm、d＝600nm，区域3也是圆形的单位掩模且r＝250nm、d＝300nm，区域4是条带形状的单位掩模且d1＝500nm、d2＝300的话，离子注入量是区域1为100％，区域2、3通过(2)式分别为85.5％、64.5％，区域4通过(1)式为37.5％。
使用本实施方式的注入掩模，能够形成图8～图10所示的JTE(Junction Termination Extension，结终端扩展)结构。在如图8那样形成一个JTE区域的情况下，以如下方式形成，即，使用以使GR(Guardring，保护环)区域5为没有掩模(开口率100％)、第1JTE6为开口率50％的方式形成的注入掩模来进行离子注入。或者，在如图9那样形成2个JTE区域的情况下，以如下方式形成，即，使用以使GR区域5为没有掩模、第1JTE6为开口率66％、第2JTE7为33％的方式形成的注入掩模来进行离子注入。或者，在如图10那样形成3个JTE区域的情况下，以如下方式形成，即，使用以使GR区域5为没有掩模、第1JTE6为开口率75％、第2JTE7为开口率50％、第3JET8为开口率25％的方式形成的注入掩模来进行离子注入。通过像这样形成按每个区域改变开口率的注入掩模，从而能够通过一次的掩模工序和离子注入工序形成具有多个杂质浓度不同的区域的JTE耐压结构。
在图11中表示使用在本实施方式中说明的注入掩模，形成肖特基二极管的终端结构的例子。如图9所示，在碳化硅半导体层分别形成杂质浓度不同的GR区域、第1JTE6、第2JTE7(JTE的数量是任意的)。在各区域的形成中，如图11(a)例示的那样，设GR区域5为没有掩模，第1JTE6为条带状的单位掩模且条带宽度为d1＝300nm、掩模间隔d2＝300nm(开口率50％)，第2JTE为圆形的单位掩模且半径r＝250nm、掩模间隔d＝100nm(开口率37％)。使用这样的注入掩模进行Al离子注入，在碳化硅半导体层形成JTE结构。
之后，通过形成肖特基电极10、表面电极11、背面电极9、保护膜12，形成图11(b)所示的肖特基二极管。
在肖特基二极管是图11(c)所示那样的MPS或JBS结构的情况下，通过与终端结构的p型区域(GR5、第1JTE6、第2JTE7)(JTE的数量是任意的)同一掩模工序、离子注入工序来形成在肖特基电极10下形成的p型区域13，能够使制造工序简略化。可是，肖特基电极10下的p型区域13和终端结构的p型区域5～7并不一定必须同时形成，也可以用不同的掩模形成肖特基电极10下的p型区域13和终端结构的p型区域5～7。或者，在以同一掩模形成肖特基电极10下的p型区域13和终端结构的p型区域5～7之后，仅对肖特基电极10下的p型区域13进行追加的离子注入也可。或者，在以同一掩模形成肖特基电极10下的p型区域13和终端结构的p型区域5～7之后，仅对终端结构的p型区域5～7进行追加的离子注入也可。在使用这些方法的情况下，虽然制造工序增加，但有元件设计的自由度变大的优点。
接着，图12表示使用本实施方式的注入掩模制造MOSFET的例子。在MOSFET的情况下，能够使用实施方式1的注入掩模以一次的离子注入工序来制作p阱19和终端结构的p型区域(GR5、第1JTE6、第2JTE7、第3JTE8)(JTE的数量是任意的)。之后，形成背面电极9、栅极氧化膜15、多晶硅16、层间氧化膜17、表面电极11、保护膜12，由此能够制作图12的MOSFET。
图13表示IGBT的结构。在IGBT的情况下也是同样地，能够使用实施方式1的注入掩模以一次的离子注入工序来制作p阱19和终端结构的p型区域(GR5、第1JTE6、第2JTE7、第3JTE8)(JTE的数量是任意的)。
在MOSFET、IGBT的情况下，为了获得高耐压且沟道电阻低的特性，需要深的Al注入。现状是较深的Al注入所需要的高能量的Al离子存在射束电流小、离子注入时间长的问题。因此，不进行与p阱19、终端结构的各p型区域相关的多次高能量Al注入，而使用实施方式1的注入掩模以一次的Al注入形成这些区域，由此能够大幅削减离子注入时间，能够抑制制造成本。
再有，在图12、图13所示的MOSFET、IGBT的情况下，并不一定必须同时形成p阱19和终端结构的p型区域5～8，也可以以各自不同的掩模形成p阱19和终端结构的p型区域5～8。或者，在以同一掩模形成p阱19和终端结构的p型区域5～8之后，仅对p阱19进行追加的离子注入，或者在以同一掩模形成p阱19和终端结构的p型区域5～8之后，仅对终端结构的p型区域5～8进行追加的离子注入也可。在使用这些方法的情况下，虽然制造工序增加，但有元件设计的自由度变高的优点。
根据实施方式1的碳化硅半导体装置的制造方法，如所述那样，发挥如下的效果。即，实施方式1的碳化硅半导体装置的制造方法具备：(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；(b)使用注入掩模以预定的注入能量将预定的离子注入到碳化硅半导体层的工序。在工序(a)中，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部的距离，设为以预定的注入能量将预定的离子注入到碳化硅时的散射长度以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。由此，在几乎不发生热扩散的碳化硅半导体层中，能够以一次掩模工序和离子注入工序形成杂质浓度不同的多个区域。
此外，将从单位掩模内的任意的点到单位掩模的端部为止的距离设为250nm以下，以700keV以上对注入掩模注入Al离子。如图1所示，由于在碳化硅中的Al离子在与注入方向垂直的方向上以250nm以上进行散射，所以通过以上述条件进行离子注入，从而能够在各单位掩模的紧邻下方形成杂质区域。
而且，通过条带状的单位掩模能够形成注入掩模。通过调整条带宽度、掩模间隔，从而能够调整杂质浓度。
或者，通过圆状的单位掩模形成注入掩模也可。在该情况下，通过调整半径和掩模间隔，从而能够调整杂质浓度。
或者，通过长方形形状的单位掩模形成注入掩模也可。在该情况下，通过调整长方形的边和掩模间隔，从而能够调整杂质浓度。
或者，通过十字形的单位掩模形成注入掩模也可。通过调整单位掩模的掩模尺寸和掩模间隔，从而能够调整杂质浓度。
此外，在终端部具有JTE结构的碳化硅半导体装置、例如肖特基二极管中，构成JTE结构的杂质浓度不同的多个区域通过上述任一种的碳化硅半导体装置的制造方法来制造。由此，能够减少掩模工序、离子注入工序，能够抑制制造工艺的成本。
进而，该碳化硅半导体装置的特征在于，是JBS或MPS结构的肖特基二极管。如果使用本实施方式的注入掩模来制造JBS或MPS结构的肖特基二极管的话，能够同时制作肖特基电极10下的p型区域13和JTE结构的5～7，因此能够削减制造工序数。
或者，该碳化硅半导体装置的特征在于，是MOSFET。在MOSFET的制造工序中，能够以一次的注入工序制作终端结构的JTE区域5～8。进而，能够以同一注入工序制作p阱19和终端结构的JTE区域5～8，能够削减高能量的Al注入次数。
或者，该碳化硅半导体装置的特征在于，是IGBT。在IGBT的制造工序中，能够以一次的注入工序制作终端结构的JTE区域5～8。进而，能够以同一注入工序制作p阱19和终端结构的JTE区域5～8，能够削减高能量的Al注入次数。

Claims (11)

1.一种碳化硅半导体装置的制造方法，其中，具备：
(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；以及
(b)使用所述注入掩模以预定的注入能量将预定的离子注入到所述碳化硅半导体层的工序，
在所述工序(a)中，以如下方式形成所述注入掩模，即，将从所述单位掩模内的任意的点到所述单位掩模的端部的最短距离，设为以所述预定的注入能量将所述预定的离子注入到碳化硅时的散射长度以下，并且所述注入掩模具有所述单位掩模的尺寸和配置间隔不同的多个区域。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其中，
在所述工序(a)中，将从所述单位掩模内的任意的点到所述单位掩模的端部为止的最短距离设为250nm以下，
在所述工序(b)中，以700keV以上对所述注入掩模注入Al离子。
3.根据权利要求2所述的碳化硅半导体装置的制造方法，其中，在所述工序(a)中，形成由条带状的所述单位掩模构成的注入掩模。
4.根据权利要求2所述的碳化硅半导体装置的制造方法，其中，在所述工序(a)中，形成由圆状的所述单位掩模构成的注入掩模。
5.根据权利要求2所述的碳化硅半导体装置的制造方法，其中，在所述工序(a)中，形成由长方形形状的所述单位掩模构成的注入掩模。
6.根据权利要求2所述的碳化硅半导体装置的制造方法，其中，在所述工序(a)中，形成由十字形的所述单位掩模构成的注入掩模。
7.一种碳化硅半导体装置的制造方法，该碳化硅半导体装置在终端部具有JTE结构，其中，
通过权利要求1～6的任一项所述的碳化硅半导体装置的制造方法，形成构成所述JTE结构的杂质浓度不同的多个区域。
8.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，所述碳化硅半导体装置是肖特基二极管。
9.根据权利要求8所述的碳化硅半导体装置的制造方法，其特征在于，所述碳化硅半导体装置是JBS或MPS结构的肖特基二极管。
10.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，所述碳化硅半导体装置是MOSFET。
11.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，所述碳化硅半导体装置是IGBT。
CN201010541286.6A 2010-02-09 2010-11-05 碳化硅半导体装置的制造方法 Active CN102148144B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010026406A JP5601849B2 (ja) 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法
JP2010-026406 2010-02-09

Publications (2)

Publication Number Publication Date
CN102148144A CN102148144A (zh) 2011-08-10
CN102148144B true CN102148144B (zh) 2014-03-12

Family

ID=44354049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010541286.6A Active CN102148144B (zh) 2010-02-09 2010-11-05 碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8258052B2 (zh)
JP (1) JP5601849B2 (zh)
KR (1) KR101184270B1 (zh)
CN (1) CN102148144B (zh)
DE (1) DE102011003660B4 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5849894B2 (ja) * 2011-12-01 2016-02-03 株式会社デンソー 半導体装置
WO2013046544A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置
CN105789271B (zh) 2011-09-27 2019-01-01 株式会社电装 半导体器件
JP5600698B2 (ja) * 2012-03-14 2014-10-01 株式会社 日立パワーデバイス ＳｉＣ素子搭載パワー半導体モジュール
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
JP5800095B2 (ja) * 2012-09-21 2015-10-28 三菱電機株式会社 半導体装置
DE112013004981B4 (de) * 2012-10-11 2024-05-29 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
JP6064547B2 (ja) * 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
JP6090988B2 (ja) 2013-03-05 2017-03-08 株式会社 日立パワーデバイス 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP6236456B2 (ja) * 2013-09-09 2017-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP6265274B2 (ja) 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
CN106463547B (zh) 2014-12-25 2019-10-18 富士电机株式会社 半导体装置
JP6756125B2 (ja) * 2016-03-16 2020-09-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6640131B2 (ja) * 2017-01-31 2020-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN106992117A (zh) * 2017-03-30 2017-07-28 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管的制作方法
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6609283B2 (ja) * 2017-05-22 2019-11-20 富士電機株式会社 炭化珪素半導体装置
JP6925729B2 (ja) * 2017-08-22 2021-08-25 住重アテックス株式会社 半導体装置の製造方法
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
DE102018123596A1 (de) * 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
JP2018125553A (ja) * 2018-04-05 2018-08-09 富士電機株式会社 炭化珪素半導体装置
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US6727128B2 (en) * 2001-09-18 2004-04-27 International Rectifier Corporation Method of preparing polysilicon FET built on silicon carbide diode substrate
US6927153B2 (en) * 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
CN1729577A (zh) * 2002-12-20 2006-02-01 克里公司 碳化硅功率mos场效应晶体管及制造方法
CN1787228A (zh) * 2004-12-07 2006-06-14 三菱电机株式会社 半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3467381B2 (ja) 1997-05-22 2003-11-17 株式会社日立製作所 炭化けい素ダイオード
JPH11121394A (ja) 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
JP2005294584A (ja) 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
DE102004058412B4 (de) 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP5213520B2 (ja) * 2008-05-14 2013-06-19 三菱電機株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US6727128B2 (en) * 2001-09-18 2004-04-27 International Rectifier Corporation Method of preparing polysilicon FET built on silicon carbide diode substrate
CN1729577A (zh) * 2002-12-20 2006-02-01 克里公司 碳化硅功率mos场效应晶体管及制造方法
US6927153B2 (en) * 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
CN1787228A (zh) * 2004-12-07 2006-06-14 三菱电机株式会社 半导体器件

Also Published As

Publication number Publication date
DE102011003660A1 (de) 2012-12-27
JP2011165856A (ja) 2011-08-25
CN102148144A (zh) 2011-08-10
DE102011003660B4 (de) 2017-12-28
KR20110093615A (ko) 2011-08-18
KR101184270B1 (ko) 2012-09-21
US8258052B2 (en) 2012-09-04
US20110195563A1 (en) 2011-08-11
JP5601849B2 (ja) 2014-10-08

Similar Documents

Publication Publication Date Title
CN102148144B (zh) 碳化硅半导体装置的制造方法
KR102216528B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US8981385B2 (en) Silicon carbide semiconductor device
US7808003B2 (en) Silicon carbide semiconductor device
JP5052025B2 (ja) 電力用半導体素子
JP4450122B2 (ja) 炭化珪素半導体装置
US7732821B2 (en) Silicon carbide semiconductor device
JP4412335B2 (ja) 炭化珪素半導体装置の製造方法
EP2793251A1 (en) Production method for semiconductor device
JP2006269720A (ja) 半導体素子及びその製造方法
JP6206339B2 (ja) 炭化珪素半導体装置の製造方法
DE112013002538T5 (de) Halbleiterbauelement
US9178079B2 (en) Semiconductor diode device
CN104704635A (zh) 半导体装置及其制造方法
US20200227549A1 (en) Semiconductor device and manufacturing process therefor
KR20140114338A (ko) 반도체 장치 및 그 제조 방법
JP5559232B2 (ja) 電力用半導体素子
CN102217073A (zh) 半导体装置
US9257544B2 (en) Semiconductor device and fabrication method of semiconductor device
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2019073776A1 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
CN103325843A (zh) 结型场效应晶体管及其制造方法
JP2014232838A (ja) 炭化珪素半導体装置
JP3997886B2 (ja) 炭化珪素半導体装置の製造方法
CN114072922B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant