JP2011165856A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2011165856A
JP2011165856A JP2010026406A JP2010026406A JP2011165856A JP 2011165856 A JP2011165856 A JP 2011165856A JP 2010026406 A JP2010026406 A JP 2010026406A JP 2010026406 A JP2010026406 A JP 2010026406A JP 2011165856 A JP2011165856 A JP 2011165856A
Authority
JP
Japan
Prior art keywords
silicon carbide
mask
carbide semiconductor
semiconductor device
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010026406A
Other languages
English (en)
Other versions
JP5601849B2 (ja
Inventor
Koji Okuno
幸史 大久野
Yoichiro Tarui
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010026406A priority Critical patent/JP5601849B2/ja
Priority to US12/899,061 priority patent/US8258052B2/en
Priority to CN201010541286.6A priority patent/CN102148144B/zh
Priority to KR1020110003795A priority patent/KR101184270B1/ko
Priority to DE102011003660.1A priority patent/DE102011003660B4/de
Publication of JP2011165856A publication Critical patent/JP2011165856A/ja
Application granted granted Critical
Publication of JP5601849B2 publication Critical patent/JP5601849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】一度のマスク工程によって不純物濃度の異なる複数の不純物領域を形成することが可能な炭化珪素半導体装置の製造方法を提供する。
【解決手段】本発明の炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体層上に複数の単位マスクよりなる注入マスクを形成する工程と、（ｂ）注入マスクを用いて炭化珪素半導体層に所定の注入エネルギーで所定のイオンを注入する工程と、を備える。工程（ａ）では、単位マスク内の任意の点から単位マスクの端までの距離を、所定の注入エネルギーで所定のイオンを炭化珪素に注入した場合の散乱距離以下とし、単位マスクの寸法と配置間隔が異なる複数の領域を持つように注入マスクを形成する。
【選択図】図２

Description

この発明は、不純物濃度が異なる領域を複数有する構造を持つ炭化珪素半導体装置を製造する方法に関する。
炭化珪素半導体装置の製造では、工程数を減らすことにより工期及びコストを低減することが重要な課題である。
一般的に電力用の半導体装置では比較的高い電圧の電力を取り扱うため、例えば特許文献１に記載の高耐圧半導体装置のように、ＲＥＳＵＲＦ原理を用いた耐圧構造を採用することが多い。ＲＥＳＵＲＦ構造では、ｐ領域とその周辺に形成された相対的に不純物濃度の低いｐウェル領域とを備えることにより、ｐｎ接合終端部での電界を緩和している。
しかしながら、本構造を採用すると、不純物濃度の異なる２つのｐ型領域を形成する必要がある。不純物濃度が異なる領域を複数形成する場合、（１）不純物を注入しない領域を保護するマスクを形成する工程、（２）マスク開口部に不純物を注入する工程、（３）マスクを除去する工程、というフローを領域毎に行うため、不純物注入量が異なる領域数が増えるに従い工期・コストが増加する。さらに、高エネルギーのＡｌイオン注入を行う場合はビーム電流が小さく、イオン注入時間が長くなるという課題がある。
そこで、不純物注入量が異なる複数の領域を一度のマスク工程で形成する方法として、例えば特許文献２，３には、熱処理による注入イオンの熱拡散距離を考慮して設計した単位マスクを所定間隔で複数配置し、マスクを形成する技術が開示されている。
特開平８−３０６９３７号公報 特開２００４−２６０１８０号公報 特開平１１−１２１３９４号公報
炭化珪素における拡散係数は非常に小さいため、これにイオン注入された不純物は熱処理により拡散せず、特許文献２，３の方法を用いて不純物領域を形成することは出来ない。炭化珪素半導体層において、十分大きなサイズのマスクによって隔てられた２つの開口部からイオン注入を行って不純物注入領域を形成する場合、２つの不純物領域が形成され、これらの領域は熱処理を行っても拡散して繋がることはない。
そこで、本発明は上述の問題点に鑑み、一度のマスク工程によって不純物濃度の異なる複数の不純物領域を形成することが可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
本発明の炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体層上に複数の単位マスクよりなる注入マスクを形成する工程と、（ｂ）注入マスクを用いて炭化珪素半導体層に所定の注入エネルギーで所定のイオンを注入する工程と、を備える。工程（ａ）では、単位マスク内の任意の点から単位マスクの端までの距離を、所定の注入エネルギーで所定のイオンを炭化珪素に注入した場合の散乱距離以下とし、単位マスクの寸法と配置間隔が異なる複数の領域を持つように注入マスクを形成する。
本発明の炭化珪素半導体装置の製造方法は、炭化珪素半導体層上に複数の単位マスクよりなる注入マスクを形成するに際し、単位マスク内の任意の点から単位マスクの端までの距離を、所定の注入エネルギーで所定のイオンを炭化珪素に注入した場合の散乱距離以下とし、単位マスクの寸法と配置間隔が異なる複数の領域を持つように注入マスクを形成する。これにより、熱拡散が殆ど生じない炭化珪素半導体層において、不純物濃度の異なる複数の領域を一度のマスク工程とイオン注入工程で形成することが出来る。
ＡｌイオンをＳｉＣに注入したときの散乱状態を示す図である。 本発明の概要を説明する図である。 ストライプ状の単位マスクを用いて注入量を調整する様子を説明する図である。 円状の単位マスクを用いて注入量を調整する様子を説明する図である。 長方形形状の単位マスクを用いて注入量を調整する様子を説明する図である。 十字形状の単位マスクを用いて注入量を調整する様子を説明する図である。 多種形状の単位マスクを用いて注入量を調整する様子を説明する図である。 ＪＴＥ構造の形成を説明する図である。 ＪＴＥ構造の形成を説明する図である。 ＪＴＥ構造の形成を説明する図である。 ＪＴＥ構造をもつショットキーダイオードの形成を説明する図である。 ＭＯＳＦＥＴの構造を示す断面図である。 ＩＧＢＴの構造を示す断面図である。
（実施の形態１）
図１は、炭化珪素にＡｌを７００ｋｅＶでイオン注入したときのシミュレーション結果を示している。図より、炭化珪素中にイオン注入されたＡｌは、深さ方向と垂直な方向に約２５０ｎｍ散乱する。したがって、Ａｌを７００ｋｅＶ以上でイオン注入した場合、深さ方向と垂直な方向に２５０ｎｍ以上散乱する。
図２（ａ）に、本実施の形態による炭化珪素半導体装置の製造方法に用いる単位マスクを示す。この単位マスクは、単位マスク内の任意の１点から端までの距離が２５０ｎｍ以下になるよう設計される。その形状は様々であり、長方形や円、五角形などの形状が一例として挙げられる。
このような単位マスクを用いて少なくとも１回、炭化珪素半導体層にＡｌイオンを７００ｋｅＶ以上で注入すると、炭化珪素中のＡｌイオンは注入方向と垂直な向きに約２５０ｎｍ以上散乱することから（図１）、図２（ｂ）に示すように単位マスクの直下にもＡｌが広がって、Ａｌ注入領域（不純物領域）が形成される。よって、このような単位マスクを炭化珪素半導体中に所定間隔で形成し、開口部からＡｌ注入を行えば、単位マスクで隔てられた複数のＡｌ注入領域が繋がり、連続したｐ型領域が一面に形成される。
本実施の形態では、図２（ａ）で示した単位マスクが任意の間隔で複数形成されてなる注入マスクを用いて、炭化珪素半導体層にＡｌ注入を行う。注入マスクは、単位マスクのサイズと間隔が異なる複数の領域を持つ。例えば図２（ｃ）では、マスク無しの領域（第１領域）と、円形の単位マスクが所定の間隔で形成された領域（第２領域）と、第２領域より大きな円形の単位マスクが第２領域とは異なる間隔で形成された領域（第３領域）と、ストライプ状の単位マスクが所定の間隔で形成された領域（第４領域）とが炭化珪素半導体に形成される。このような注入マスクを形成した後、少なくとも１回は７００ｋｅＶ以上の注入エネルギーでＡｌイオンを注入すれば、Ａｌの注入量をマスクの開口率で制御しながら、注入量が異なる領域を１度のマスク工程と注入工程で形成することが出来る。特に、高エネルギーのＡｌイオン注入回数を削減できることは、コストの面から非常に有利である。
すなわち、本実施の形態の炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体層上に複数の単位マスクよりなる注入マスクを形成する工程と、（ｂ）注入マスクを用いて炭化珪素半導体層に７００ｋｅＶ以上でＡｌイオンを注入する工程と、を備え、工程（ａ）では、単位マスク内の任意の点から単位マスクの端までの距離を、２５０ｎｍ以下とし、単位マスクの寸法と配置間隔が異なる複数の領域を持つように注入マスクを形成する。これにより、連続した不純物領域を形成することができ、領域毎に単位マスクの配置間隔を変えることによって、不純物濃度が異なる複数の領域を一度のマスク工程と注入工程により形成することが出来る。
図３（ａ）では、ストライプ状の単位マスクで注入マスクを形成する場合の例を示す。ストライプ幅をｄ1、マスク間隔をｄ2とする。注入マスクの開口率は
となる。Ａｌ注入領域（ｐ型領域）が一面に形成されるよう、ストライプ幅ｄ1／２≦２５０ｎｍとする。ｄ1、ｄ2を各領域で変えてマスクの開口率を調整することによりイオン注入量を制御することが出来るため、ｐ型領域の不純物濃度を任意に設定できる。
例えば、図３（ｂ）に示すように領域１はマスクなし、領域２をｄ1＝３００ｎｍ、ｄ2＝３００ｎｍ、領域３をｄ1＝５００ｎｍ、ｄ2＝１００ｎｍとすると、領域１の開口率は１００％、領域２、３は（１）式よりそれぞれ５０％、１６．７％となる。このようなマスクを用いて、７００ｋｅＶ以上の注入エネルギーでＡｌをイオン注入すると、領域１のＡｌ濃度を１００％とすれば、領域２のＡｌ濃度は５０％、領域３のＡｌ濃度は１６．７％となる。このように異なる不純物濃度を持つ領域を、１度のマスク工程と１度のイオン注入領域で形成することが出来る。
図４（ａ）に、円形の単位マスクで注入マスクを形成する場合の例を示す。半径をｒ、マスク間隔をｄとすると、注入マスクの開口率は
となる。Ａｌ注入領域（ｐ型領域）が一面に形成されるよう、ｒ≦２５０ｎｍとする。ｒ、ｄを各領域で変えてマスクの開口率を調整することによりイオン注入量を制御することが出来るため、ｐ型領域の不純物濃度を任意に設定できる。
例えば、図４（ｂ）に示すように領域１はマスクなし、領域２をｒ＝２００ｎｍ、ｄ＝５００ｎｍ、領域３をｒ＝２５０ｎｍ、ｄ＝１００ｎｍとすると、領域１の開口率は１００％、領域２，３は（２）式よりそれぞれ８２．１％、３７％となる。
図５（ａ）に、長方形形状の単位マスクで注入マスクを形成する場合の例を示す。長方形の短辺をａ、長辺をｂ、短辺方向の配置間隔をｄ1、長辺方向の配置間隔をｄ2とすると、注入マスクの開口率は
となる。ｐ型領域が一面に形成されるよう、ａ／２≦２５０ｎｍとする。ａ，ｂ，ｄ1，ｄ2を各領域で変えてマスクの開口率を調整することによりイオン注入量を制御することが出来るため、ｐ型領域の不純物濃度を任意に設定できる。
例えば、図５（ｂ）に示すように領域１はマスクなし、領域２はａ＝３００ｎｍ，ｂ＝５００ｎｍ，ｄ1＝ｄ2＝３００ｎｍ、領域３はａ＝５００ｎｍ，ｂ＝５０００ｎｍ，ｄ1＝１００ｎｍ，ｄ2＝１００ｎｍとすると、領域１の開口率は１００％、領域２，３は（３）式よりそれぞれ６８．８％、１８．３％となる。
図６（ａ）に、十字形の単位マスクで注入マスクを形成する場合の例を示す。十字型の各辺を図に示す通りａ，ａ1，ａ2，ｂ，ｂ1，ｂ2とし、配置間隔をｄ1（ａと平行）、ｄ2（ｂと平行）とする。注入マスクの開口率は
となる。ｐ型領域が一面に形成されるよう、
とする。ａ，ａ1，ａ2，ｂ，ｂ1，ｂ2，ｄ1，ｄ2を各領域で変えてマスクの開口率を調整することによりイオン注入量を制御することが出来るので、ｐ型領域の不純物濃度を任意に設定できる。
例えば、図６（ｂ）に示すように領域１はマスクなし、領域２はａ＝ａ1＝ａ2＝ｂ＝ｂ1＝ｂ2＝ｄ1＝ｄ2＝３００ｎｍ，領域３はａ＝ｂ＝３５０ｎｍ，ａ1＝ａ2＝ｂ1＝ｂ2＝５０ｎｍ，ｄ1＝ｄ2＝０ｎｍとすると、領域１の開口率は１００％、領域２，３は（４）式よりそれぞれ６８．８％、４．９％となる。
以上、図３〜図６により領域１〜３と３つの領域で濃度の異なるｐ型領域の製造方法を示したが、特に領域数の制限はなく、領域が２つあるいは４つ以上の場合に対しても本実施の形態の製造方法を適用することが出来る。
なお、図３〜図６では同一形状の単位マスクの組み合わせで３つのｐ型領域を形成する例を示したが、領域毎に異なる形状の単位マスクを用いても良い。例えば、図７に示すように、領域１はマスクなし、領域２は円形の単位マスクでｒ＝２００ｎｍ，ｄ＝６００ｎｍ，領域３も円形の単位マスクでｒ＝２５０ｎｍ，ｄ＝３００ｎｍ，領域４はストライプ形状の単位マスクでｄ1＝５００ｎｍ，ｄ2＝３００ｎｍとすれば、イオン注入量は領域１が１００％、領域２，３が（２）式よりそれぞれ８５．５％、６４．５％、領域４が（１）式より３７．５％となる。
本実施の形態の注入マスクを用いて、図８〜図１０に示すＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を形成することが可能である。図８のように１つのＪＴＥ領域を形成する場合、ＧＲ（Ｇｕａｒｄ ｒｉｎｇ）領域５をマスクなし（開口率１００％）、第１ＪＴＥ６を開口率５０％となるように形成した注入マスクでイオン注入を行って形成する。又は、図９のように２つのＪＴＥ領域を形成する場合、ＧＲ領域５をマスクなし、第１ＪＴＥ６を開口率６６％、第２ＪＴＥ７を３３％となるように形成した注入マスクでイオン注入を行って形成する。あるいは、図１０のように３つのＪＴＥ領域を形成する場合、ＧＲ領域５をマスクなし、第１ＪＴＥ６を開口率７５％、第２ＪＴＥ７を開口率５０％、第３ＪＴＥ８を開口率２５％となるように形成した注入マスクでイオン注入を行って形成する。このように開口率を領域毎に変えた注入マスクを形成することによって、１度のマスク工程とイオン注入工程によって複数の不純物濃度が異なる領域を持つＪＴＥ耐圧構造を形成することが出来る。
本実施の形態で説明した注入マスクを用いて、ショットキーダイオードの終端構造を形成する例を図１１に示す。図９に示したように、それぞれ不純物濃度の異なるＧＲ領域、第１ＪＴＥ６、第２ＪＴＥ７（ＪＴＥの数は任意）を炭化珪素半導体層に形成する。各領域の形成においては、図１１（ａ）に例示するように、ＧＲ領域５はマスクなし、第１ＪＴＥ６はストライプ状の単位マスクのストライプ幅ｄ1＝３００ｎｍ、マスク間隔ｄ2＝３００ｎｍとし（開口率５０％）、第２ＪＴＥ７は円形の単位マスクで半径ｒ＝２５０ｎｍ、マスク間隔ｄ＝１００ｎｍとする（開口率３７％）。このような注入マスクを用いてＡｌイオン注入を行い、炭化珪素半導体層にＪＴＥ構造を形成する。
その後、ショットキー電極１０、表面電極１１、裏面電極９、保護膜１２を形成することにより図１１（ｂ）に示すショットキーダイオードが形成される。
ショットキーダイオードが図１１（ｃ）に示すようなＭＰＳあるいはＪＢＳ構造である場合、ショットキー電極１０下に形成するｐ型領域１３を終端構造のｐ型領域（ＧＲ５，第１ＪＴＥ６，第２ＪＴＥ７）（ＪＴＥの数は任意）と同一のマスク工程、イオン注入工程により形成し、製造工程を簡略化することが出来る。しかし、ショットキー電極１０下のｐ型領域１３と終端構造のｐ型領域５〜７は必ずしも同時に形成する必要はなく、ショットキー電極１０下のｐ型領域１３と終端構造のｐ型領域５〜７を別々のマスクで形成しても良い。あるいは、ショットキー電極１０下のｐ型領域１３と終端構造のｐ型領域５〜７を同一マスクで形成した後、ショットキー電極１０下のｐ型領域１３のみ追加のイオン注入を行っても良い。あるいは、ショットキー電極１０下のｐ型領域１３と終端構造のｐ型領域５〜７を同一マスクで形成した後、終端構造のｐ型領域５〜７のみ追加のイオン注入を行うという方法でも良い。これらの方法を用いる場合、製造工程は増えるがデバイス設計の自由度が大きくなるという利点がある。
次に、本実施の形態の注入マスクを用いてＭＯＳＦＥＴを製造する例を図１２に示す。ＭＯＳＦＥＴの場合、ｐウェル１９と終端構造のｐ型領域（ＧＲ５，第１ＪＴＥ６，第２ＪＴＥ７，第３ＪＴＥ８）（ＪＴＥの数は任意）を実施の形態１の注入マスクを用いて一度のイオン注入工程で作成することが可能である。その後、裏面電極９やゲート酸化膜１５、ポリシリコン１６、層間酸化膜１７、表面電極１１、保護膜１２を形成すれば図１２のＭＯＳＦＥＴが作成できる。
図１３にはＩＧＢＴの構造を示す。ＩＧＢＴでも同様に、ｐウェル１９と終端構造のｐ型領域（ＧＲ５，第１ＪＴＥ６，第２ＪＴＥ７，第３ＪＴＥ８）（ＪＴＥの数は任意）を実施の形態１の注入マスクを用いて一度のイオン注入工程で作成することが可能である。
ＭＯＳＦＥＴやＩＧＢＴの場合、高耐圧でチャネル抵抗の低い特性を得るには深いＡｌ注入が必要である。現状では深いＡｌ注入に必要な高エネルギーのＡｌイオンはビーム電流が小さく、イオン注入時間が長いという問題がある。そこで、ｐウェル１９、終端構造の各ｐ型領域と複数回の高エネルギーＡｌ注入を行うのではなく、実施の形態１の注入マスクを用いて一度のＡｌ注入でこれらの領域を形成することにより、イオン注入時間を大幅に削減し、製造コストを抑制することが出来る。
なお、図１２，１３に示すＭＯＳＦＥＴ、ＩＧＢＴの場合、ｐウェル１９と終端構造のｐ型領域５〜８を必ずしも同時に形成する必要はなく、ｐウェル１９と終端構造のｐ型領域５〜８を別々のマスクで形成しても良い。あるいは、ｐウェル１９と終端構造のｐ型領域５〜８を同一マスクで形成した後ｐウェル１９のみ追加のイオン注入を行い、あるいは、ｐウェル１９と終端構造のｐ型領域５〜８を同一マスクで形成した後、終端構造のｐ型領域５〜８のみ追加のイオン注入を行っても良い。これらの方法を用いる場合、製造工程は増えるがデバイス設計の自由度が高くなるという利点がある。
＜効果＞
実施の形態１の炭化珪素半導体装置の製造方法によれば、既に述べたとおり以下の効果を奏する。すなわち、実施の形態１の炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体層上に複数の単位マスクよりなる注入マスクを形成する工程と、（ｂ）注入マスクを用いて炭化珪素半導体層に所定の注入エネルギーで所定のイオンを注入する工程と、を備える。工程（ａ）では、単位マスク内の任意の点から単位マスクの端までの距離を、所定の注入エネルギーで所定のイオンを炭化珪素に注入した場合の散乱距離以下とし、単位マスクの寸法と配置間隔が異なる複数の領域を持つように注入マスクを形成する。これにより、熱拡散が殆ど生じない炭化珪素半導体層において、不純物濃度の異なる複数の領域を一度のマスク工程とイオン注入工程で形成することが出来る。
また、単位マスク内の任意の点から単位マスクの端までの距離を２５０ｎｍ以下とし、注入マスクに対して７００ｋｅＶ以上でＡｌイオンを注入する。図１に示したように炭化珪素中のＡｌイオンは注入方向と垂直な方向に２５０ｎｍ以上散乱するため、上記の条件でイオン注入することにより、各単位マスクの直下に不純物領域を形成することが出来る。
そして、ストライプ状の単位マスクによって注入マスクを形成することが出来る。ストライプ幅やマスク間隔を調整することにより、不純物濃度を調整することが出来る。
あるいは、円状の単位マスクによって注入マスクを形成しても良い。この場合は、半径とマスク間隔を調整することにより、不純物濃度を調整することが出来る。
あるいは、長方形形状の単位マスクによって注入マスクを形成しても良い。この場合は、長方形の辺とマスク間隔を調整することにより、不純物濃度を調整することが出来る。
あるいは、十字型の単位マスクによって注入マスクを形成しても良い。単位マスクのマスク寸法とマスク間隔を調整することにより、不純物濃度を調整することが出来る。
また、終端部にＪＴＥ構造を持つ炭化珪素半導体装置、例えばショットキーダイオードを、ＪＴＥ構造を構成する不純物濃度の異なる複数の領域を上述のいずれかの炭化珪素半導体装置の製造方法によって製造しても良い。これにより、マスク工程やイオン注入工程を少なくすることができ、製造プロセスのコストを抑えることが出来る。
さらに、当該炭化珪素半導体装置は、ＪＢＳ又はＭＰＳ構造のショットキーダイオードであることを特徴とする。ＪＢＳ又はＭＰＳ構造のショットキーダイオードを本実施の形態の注入マスクを用いて製造すれば、ショットキー電極１０下のｐ型領域１３とＪＴＥ構造５〜７を同時に作成できるため、製造工程数を削減することが出来る。
あるいは、当該炭化珪素半導体装置は、ＭＯＳＦＥＴであることを特徴とする。ＭＯＳＦＥＴの製造工程において、終端構造のＪＴＥ領域５〜８を１回の注入工程で作成できる。さらに、ｐウェル１９と終端構造のＪＴＥ領域５〜８を同一の注入工程で作成でき、高エネルギーのＡｌ注入回数を削減できる。
あるいは、当該炭化珪素半導体装置は、ＩＧＢＴであることを特徴とする。ＭＯＳＦＥＴの製造工程において、終端構造のＪＴＥ領域５〜８を１回の注入工程で作成できる。さらに、ｐウェル１９と終端構造のＪＴＥ領域５〜８を同一の注入工程で作成でき、高エネルギーのＡｌ注入回数を削減できる。
１ 炭化珪素半導体層、２〜４ 注入マスク、５ ＧＲ領域、６〜８ ＪＴＥ領域、９ 裏面電極、１０ ショットキー電極、１１ 表面電極、１２ 保護膜、１３ ソース領域、１４ ウェルコンタクト、１５ ゲート酸化膜、１６ ポリシリコン、１７ 層間酸化膜、１８ ｐ領域。

Claims (11)

  1. （ａ）炭化珪素半導体層上に複数の単位マスクよりなる注入マスクを形成する工程と、
    （ｂ）前記注入マスクを用いて前記炭化珪素半導体層に所定の注入エネルギーで所定のイオンを注入する工程と、を備え、
    前記工程（ａ）は、前記単位マスク内の任意の点から前記単位マスクの端までの距離を、前記所定の注入エネルギーで前記所定のイオンを炭化珪素に注入した場合の散乱距離以下とし、前記単位マスクの寸法と配置間隔が異なる複数の領域を持つように前記注入マスクを形成する工程である、炭化珪素半導体装置の製造方法。
  2. 前記工程（ａ）は、前記単位マスク内の任意の点から前記単位マスクの端までの距離を２５０ｎｍ以下とする工程であり、
    前記工程（ｂ）は、前記注入マスクに対して７００ｋｅＶ以上でＡｌイオンを注入する工程である、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記工程（ａ）は、ストライプ状の前記単位マスクよりなる注入マスクを形成する工程である、請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記工程（ａ）は、円状の前記単位マスクよりなる注入マスクを形成する工程である、請求項２に記載の炭化珪素半導体装置の製造方法。
  5. 前記工程（ａ）は、長方形形状の前記単位マスクよりなる注入マスクを形成する工程である、請求項２に記載の炭化珪素半導体装置の製造方法。
  6. 前記工程（ａ）は、十字形の前記単位マスクよりなる注入マスクを形成する工程である、請求項２に記載の炭化珪素半導体装置の製造方法。
  7. 終端部にＪＴＥ構造を持つ炭化珪素半導体装置の製造方法であって、
    前記ＪＴＥ構造を構成する不純物濃度の異なる複数の領域を、請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法によって形成する、炭化珪素半導体装置の製造方法。
  8. 前記炭化珪素半導体装置はショットキーダイオードであることを特徴とする、請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記炭化珪素半導体装置はＪＢＳ又はＭＰＳ構造のショットキーダイオードであることを特徴とする、請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記炭化珪素半導体装置はＭＯＳＦＥＴであることを特徴とする、請求項７に記載の炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素半導体装置はＩＧＢＴであることを特徴とする、請求項７に記載の炭化珪素半導体装置の製造方法。
JP2010026406A 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法 Active JP5601849B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010026406A JP5601849B2 (ja) 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法
US12/899,061 US8258052B2 (en) 2010-02-09 2010-10-06 Method of manufacturing silicon carbide semiconductor device
CN201010541286.6A CN102148144B (zh) 2010-02-09 2010-11-05 碳化硅半导体装置的制造方法
KR1020110003795A KR101184270B1 (ko) 2010-02-09 2011-01-14 탄화 규소 반도체장치의 제조방법
DE102011003660.1A DE102011003660B4 (de) 2010-02-09 2011-02-04 Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026406A JP5601849B2 (ja) 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011165856A true JP2011165856A (ja) 2011-08-25
JP5601849B2 JP5601849B2 (ja) 2014-10-08

Family

ID=44354049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026406A Active JP5601849B2 (ja) 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8258052B2 (ja)
JP (1) JP5601849B2 (ja)
KR (1) KR101184270B1 (ja)
CN (1) CN102148144B (ja)
DE (1) DE102011003660B4 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046544A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置
JP2013138171A (ja) * 2011-12-01 2013-07-11 Denso Corp 半導体装置
JP2013191716A (ja) * 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール
WO2013179728A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2013179729A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2014107408A (ja) * 2012-11-28 2014-06-09 Sanken Electric Co Ltd 半導体装置
WO2014136344A1 (ja) * 2013-03-05 2014-09-12 株式会社日立パワーデバイス 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
JPWO2014057700A1 (ja) * 2012-10-11 2016-09-05 三菱電機株式会社 半導体装置およびその製造方法
JP2017098578A (ja) * 2017-01-31 2017-06-01 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2017139507A (ja) * 2017-05-22 2017-08-10 富士電機株式会社 炭化珪素半導体装置
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017168683A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018125553A (ja) * 2018-04-05 2018-08-09 富士電機株式会社 炭化珪素半導体装置
JP2019040671A (ja) * 2017-08-22 2019-03-14 住重アテックス株式会社 半導体装置の製造方法
JP2019083317A (ja) * 2017-10-27 2019-05-30 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法
US10374043B2 (en) 2014-12-25 2019-08-06 Fuji Electric Co., Ltd. Semiconductor device
US11257900B2 (en) 2014-09-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN105789271B (zh) 2011-09-27 2019-01-01 株式会社电装 半导体器件
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
CN106992117A (zh) * 2017-03-30 2017-07-28 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管的制作方法
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260180A (ja) * 2003-02-25 2004-09-16 Xerox Corp イオン注入方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005244217A (ja) * 2004-02-24 2005-09-08 Samsung Electronics Co Ltd ドーピングマスク、これを用いた電荷転送イメージ素子の製造方法及び半導体素子の製造方法
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP2009277839A (ja) * 2008-05-14 2009-11-26 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3467381B2 (ja) 1997-05-22 2003-11-17 株式会社日立製作所 炭化けい素ダイオード
JPH11121394A (ja) 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
US6552363B2 (en) 2001-09-18 2003-04-22 International Rectifier Corporation Polysilicon FET built on silicon carbide diode substrate
CN100544026C (zh) * 2002-12-20 2009-09-23 克里公司 碳化硅功率mos场效应晶体管及制造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005294584A (ja) 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
DE102004058412B4 (de) 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
JP4186919B2 (ja) * 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260180A (ja) * 2003-02-25 2004-09-16 Xerox Corp イオン注入方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005244217A (ja) * 2004-02-24 2005-09-08 Samsung Electronics Co Ltd ドーピングマスク、これを用いた電荷転送イメージ素子の製造方法及び半導体素子の製造方法
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP2009277839A (ja) * 2008-05-14 2009-11-26 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046544A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置
JP2013138171A (ja) * 2011-12-01 2013-07-11 Denso Corp 半導体装置
JP2013191716A (ja) * 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール
WO2013179728A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2013179729A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013251406A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10090417B2 (en) 2012-05-31 2018-10-02 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
US9799732B2 (en) 2012-05-31 2017-10-24 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US9508792B2 (en) 2012-10-11 2016-11-29 Mitsubishi Electric Corporation Semiconductor device including an electric field buffer layer and method for manufacturing same
JPWO2014057700A1 (ja) * 2012-10-11 2016-09-05 三菱電機株式会社 半導体装置およびその製造方法
JP2014107408A (ja) * 2012-11-28 2014-06-09 Sanken Electric Co Ltd 半導体装置
US9755014B2 (en) 2013-03-05 2017-09-05 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with substantially equal impurity concentration JTE regions in a vicinity of a junction depth
US9478605B2 (en) 2013-03-05 2016-10-25 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with similar impurity concentration JTE regions
JP2014170866A (ja) * 2013-03-05 2014-09-18 Hitachi Power Semiconductor Device Ltd 半導体装置
WO2014136344A1 (ja) * 2013-03-05 2014-09-12 株式会社日立パワーデバイス 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
US11728377B2 (en) 2014-09-17 2023-08-15 Fuji Electric Co., Ltd. Semiconductor device
US11257900B2 (en) 2014-09-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US10374043B2 (en) 2014-12-25 2019-08-06 Fuji Electric Co., Ltd. Semiconductor device
US10727304B2 (en) 2014-12-25 2020-07-28 Fuji Electric Co., Ltd. Semiconductor device
JP2017168683A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017098578A (ja) * 2017-01-31 2017-06-01 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017139507A (ja) * 2017-05-22 2017-08-10 富士電機株式会社 炭化珪素半導体装置
JP2019040671A (ja) * 2017-08-22 2019-03-14 住重アテックス株式会社 半導体装置の製造方法
JP2019083317A (ja) * 2017-10-27 2019-05-30 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法
JP7271133B2 (ja) 2017-10-27 2023-05-11 インフィニオン テクノロジーズ アクチエンゲゼルシャフト フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法
JP2018125553A (ja) * 2018-04-05 2018-08-09 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US8258052B2 (en) 2012-09-04
CN102148144B (zh) 2014-03-12
JP5601849B2 (ja) 2014-10-08
CN102148144A (zh) 2011-08-10
KR20110093615A (ko) 2011-08-18
KR101184270B1 (ko) 2012-09-21
DE102011003660B4 (de) 2017-12-28
DE102011003660A1 (de) 2012-12-27
US20110195563A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5601849B2 (ja) 炭化珪素半導体装置の製造方法
JP5784242B2 (ja) 半導体装置およびその製造方法
JP5867606B2 (ja) 半導体装置および半導体装置の製造方法
JP2007027193A (ja) 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP5800095B2 (ja) 半導体装置
JP2009231622A (ja) 半導体装置及びその製造方法
JP2008258443A (ja) 電力用半導体素子及びその製造方法
JP2011096757A (ja) 炭化珪素半導体装置
CN115241270A (zh) 针对碳化硅超结功率装置的有源区设计
JP2008227441A (ja) 半導体装置およびその製造方法
CN106057888B (zh) 半导体装置以及半导体装置的制造方法
JP2006049582A (ja) 半導体装置およびその製造方法
TWI408811B (zh) 高壓元件及其製造方法
JP2006165145A (ja) 横型半導体デバイスおよびその製造方法
US9099435B2 (en) Method of manufacturing semiconductor device
JP6809071B2 (ja) 半導体装置および半導体装置の製造方法
US8227855B2 (en) Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US20170263698A1 (en) Power metal-oxide-semiconductor device
US9257544B2 (en) Semiconductor device and fabrication method of semiconductor device
JP6129117B2 (ja) 半導体装置及びその製造方法
JP2007005657A (ja) 半導体装置及び半導体装置の製造方法
TWI798254B (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
JP2019021788A (ja) 半導体装置および半導体装置の製造方法
JP2009130106A (ja) 半導体装置及びその製造方法
JP2019514206A (ja) 縦型ＳｉＣ‐ＭＯＳＦＥＴ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140819

R150 Certificate of patent or registration of utility model

Ref document number: 5601849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250