JP2019083317A - フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法 - Google Patents

フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2019083317A
JP2019083317A JP2018201793A JP2018201793A JP2019083317A JP 2019083317 A JP2019083317 A JP 2019083317A JP 2018201793 A JP2018201793 A JP 2018201793A JP 2018201793 A JP2018201793 A JP 2018201793A JP 2019083317 A JP2019083317 A JP 2019083317A
Authority
JP
Japan
Prior art keywords
region
field zones
nmax
semiconductor device
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018201793A
Other languages
English (en)
Other versions
JP7271133B2 (ja
Inventor
エルペルト ルドルフ
Elpelt Rudolf
エルペルト ルドルフ
ルップ ローラント
Rupp Roland
ルップ ローラント
シェアナー ラインホルト
Schoerner Reinhold
シェアナー ラインホルト
ヴェーアハーン−キリアン ラリッサ
Wehrhahn-Kilian Larissa
ヴェーアハーン−キリアン ラリッサ
ツィペリウス ベアント
Zippelius Bernd
ツィペリウス ベアント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019083317A publication Critical patent/JP2019083317A/ja
Application granted granted Critical
Publication of JP7271133B2 publication Critical patent/JP7271133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法を提供する。【解決手段】炭化ケイ素基板の終端領域内で、フィールドゾーンは、イオン注入によって形成され、イオン注入によって、炭化ケイ素基板に入るドーパントの分布を横方向に変調することによって、フィールドゾーン内の水平方向の正味のドーパント分布は、少なくとも２００ｎｍ以内で、正味の最大ドーパント濃度ＮｍａｘからＮｍａｘ／ｅまで減少するように設定され、ｅは、オイラー数を表す。フィールドゾーンは、ドリフト層との第１のｐｎ接合を形成する。【選択図】図６Ａ

Description

本発明は、フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法に関する。
垂直パワー半導体装置は、半導体ダイの前側の第１の負荷電極と半導体ダイの後側の第２の負荷電極との間の負荷電流を制御する。オフ状態において、阻止電圧は、半導体ダイにわたり前側の第１の負荷電極と後側の第２の負荷電極との間で垂直方向に降下し、終端領域にわたりアクティブ領域とドープエッジ領域との間で横方向に降下し、ドープエッジ領域は、半導体ダイの横方向の表面に沿って形成され、第２の負荷電極の電位に接続されている。パワー半導体装置は、外方向に減少するドーパント濃度を有するマルチゾーン接合終端延在部、または、中央領域の周りのフローティング・ガードリングを含んでもよく、前側に沿った電界集中（ｆｉｅｌｄ ｃｒｏｗｄｉｎｇ）を回避するように、終端領域の電界を形成してもよい。低い拡散係数を有する半導体材料のために、ロバストなマルチゾーン接合終端構造およびガードリングの形成は、しばしば、困難なプロセス、例えば、複数の注入、酸化物のステップエッチング、複数のエッチングされたメサまたはグレイスケール・リソグラフィを伴う。
終端構造を改善する要求、および、この種の終端構造の形成方法のための要求が存在する。
本発明の実施形態は、半導体デバイスの製造方法に関する。炭化ケイ素基板の終端領域内で、フィールドゾーンは、イオン注入によって形成され、イオン注入によって炭化ケイ素基板に入るドーパントの分布を横方向に変調することによって、フィールドゾーン内の水平方向の正味のドーパント分布は、少なくとも１００ｎｍ以内で、正味の最大ドーパント濃度ＮｍａｘからＮｍａｘ／ｅまで減少するように設定され、ｅは、オイラー数を表す。フィールドゾーンは、ドリフト層との第１のｐｎ接合を炭化ケイ素基板内で形成する。
本発明のさらなる実施形態は、半導体デバイスに関する。半導体デバイスは、炭化ケイ素の半導体部分内に形成されるドリフトゾーンを含む。半導体部分は、中央領域および中央領域を囲む終端領域を含む。ドリフトゾーンは、半導体部分の第１の表面から離れて形成される。半導体デバイスは、複数のフィールドゾーンを終端領域内にさらに含む。フィールドゾーンは、ドリフトゾーンとの第１のｐｎ接合を形成する。フィールドゾーン内の、第１の表面に平行な水平方向の正味のドーパント分布Ｎ（ｘ）は、少なくとも１００ｎｍの距離内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少し、ｅは、オイラー数を表す。
さらなる実施形態は、従属請求項に記載されている。当業者は、以下の詳細な説明を読み、添付の図面を見ると、追加の特徴および効果を認識する。
添付の図面は、本実施形態のさらなる理解を提供するためにこの明細書に含まれ、組み込まれ、この明細書の部分を構成する。図面は、本実施形態を示し、説明とともに実施形態の原則を説明するのに役立つ。さらなる実施形態および意図された利点は、以下の詳細な説明を参照することでよりよく理解されるものとして容易に認められる。
一実施形態に従う、終端構造を形成する方法を示す簡略化したフローチャートであり、終端構造は、横方向に間隔をあけたフィールドゾーンを含み、フィールドゾーンは、滑らかな水平方向のドーパント分布を有する。 図２Ａは、半導体部分の表面に沿った電圧分布を示す概略図であり、実施形態の効果を議論し、図２Ｂは、半導体部分の表面に沿った電界強度分布を示す概略図であり、実施形態の効果を議論する。 図３Ａは、他の実施形態に従う、終端構造を形成する方法を示すイオン注入装置の概略ブロック図であり、終端構造は、横方向に分離されたフィールドゾーンを含み、フィールドゾーンは、滑らかな横方向のｐｎ接合を有し、図３Ｂは、図３Ａの線Ｂ−Ｂに沿った水平方向のドーパント分布の部分を示す概略図である。 図４Ａは、一実施形態に従うフィールドゾーンの部分の概略垂直断面図であり、この実施形態は、誤差関数に近似する水平方向のドーパント分布に関し、図４Ｂは、図４Ａの線Ｂ−Ｂに沿った水平方向のドーパント分布を示す概略図である。 図５Ａは、一実施形態に従う、半導体デバイスの部分の概略水平断面図であり、終端領域は、横方向に間隔をあけたフィールドゾーンを含み、フィールドゾーンは、滑らかな横方向のｐｎ接合を有し、この実施形態は、線に沿って形成されるフィールドゾーンに関し、図５Ｂは、一実施形態に従う、半導体デバイスの部分の概略水平断面図であり、終端領域は、横方向に間隔をあけたフィールドゾーンを含み、フィールドゾーンは、滑らかな横方向のｐｎ接合を有し、この実施形態は、垂直ｐｎ接合を有するフィールドリングに関し、図５Ｃは、一実施形態に従う、半導体デバイスの部分の概略水平断面図であり、終端領域は、分離されたフィールドゾーンを含み、フィールドゾーンは、滑らかな横方向のドーパント分布を有し、この実施形態は、同一の導電型の低ドープ接合終端領域内に埋め込まれるフィールドリングに関する。 一実施形態に従う、ビーム変更デバイスおよび炭化ケイ素基板を含む装置の部分の概略断面図であり、横方向に間隔をあけたフィールドゾーンの形成を示し、フィールドゾーンは、滑らかな横方向のｐｎ接合を有する概略図である。 カウンタードープ領域によって横方向に分離されるフィールドゾーンの場合の、図６Ａの線Ｂ−Ｂに沿った炭化ケイ素基板内の横方向のドーパント勾配を示す概略図である。 は、低ドープ接合終端領域内に埋め込まれるフィールドゾーンの場合の、図６Ａの線Ｂ−Ｂに沿った炭化ケイ素基板内の横方向のドーパント勾配を示す概略図である。 図７Ａは、一実施形態に従う、炭化ケイ素基板の部分の概略断面図であり、横方向に間隔をあけたフィールドゾーンを形成する方法を示し、フィールドゾーンは、急なマスク開口を有するバイナリマスク構造を形成した後に、マスクリフローに基づいて、滑らかな横方向のｐｎ接合を有し、図７Ｂは、マスクリフロー後の、図７Ａの炭化ケイ素基板部分を示し、図７Ｃは、図７Ｂの線Ｃ−Ｃに沿った炭化ケイ素基板内の横方向の正味のドーパント分布を示す概略図である。 一実施形態に従う、終端構造を有する半導体デバイスを、サブリソグラフィ・マスク特徴を有するレチクルを用いて製造する方法を示す概略的なフローチャートである。 図９Ａは、一実施形態に従う、サブ解像度パターンを有するレチクルの一部の概略断面図を示し、図９Ｂは、その概略平面図を示し、図９Ｃは、さらなる実施形態に従うレチクルの部分の概略平面図である。 一実施形態に従う、レチクルの斜視図と、半導体デバイスの部分の対応する断面図と、を組み合わせた概略図であり、この実施形態は、サブ解像度パターンを有し、異なる幅の開口を含むレチクルに関する。 他の実施形態に従う、レチクルおよびバイナリ注入マスクの斜視図と、半導体デバイスの部分の垂直断面図と、を組み合わせた概略図である。 図１２Ａは、一実施形態に従う、炭化ケイ素基板の部分の概略断面図であり、イオンビームのビーム軸に対する炭化ケイ素基板の傾斜と、回転運動と、の組み合わせに基づいて、横方向に間隔をあけた、滑らかな横方向のｐｎ接合を有するフィールドゾーンを形成する方法を示し、図１２Ｂは、図１２Ａの線Ｂ−Ｂに沿った、炭化ケイ素基板内の横方向の正味のドーパント分布の簡略化した図を示す。 図１３Ａは、トグル板に関する他の実施形態に従う、炭化ケイ素基板の第１の位置での概略側面図であり、横方向に間隔をあけた、滑らかな横方向のｐｎ接合を有するフィールドゾーンを形成する方法を示し、図１３Ｂは、図１３Ａの炭化ケイ素基板の半回転後の第２の位置での概略側面図である。 図１４Ａは、一実施形態に従う、フィールドゾーンを含む炭化ケイ素デバイスの一部の概略垂直断面図であり、フィールドゾーンの水平方向の正味のドーパント分布Ｎ（ｘ）は、少なくとも１００ｎｍの距離内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少し、図１４Ｂは、線Ｂ−Ｂに沿った、図１４Ａの炭化ケイ素デバイス部内の水平方向のドーパント分布を示す概略図である。 図１５Ａは、一実施形態に従う炭化ケイ素デバイスの半導体部分の概略水平断面図であり、この実施形態は、閉じたフィールドリングを中央領域の周りで形成する２つのフィールドゾーンに関し、図１５Ｂは、一実施形態に従う炭化ケイ素デバイスの半導体部分の概略水平断面図であり、この実施形態は、フレームを中央領域の周りで形成する線に沿って配置されるフィールドゾーンに関する。 図１６Ａは、一実施形態に従う炭化ケイ素デバイスの部分の概略垂直断面図であり、この実施形態は、フィールドゾーンに関し、フィールドゾーンは、滑らかな水平方向のドーパント分布を有し、低ドープ接合終端領域内に形成され、図１６Ｂは、線Ｂ−Ｂに沿った、図１６Ａの炭化ケイ素デバイス部内の水平方向のドーパント分布を示す概略図である。 図１７Ａは、一実施形態に従う炭化ケイ素デバイスの部分の概略垂直断面図であり、この実施形態は、接合終端延在部およびフィールドゾーンの組み合わせに関し、フィールドゾーンは、滑らかな水平方向のドーパント分布を有し、図１７Ｂは、線Ｂ−Ｂに沿った、図１７Ａの炭化ケイ素デバイス部内の水平方向のドーパント分布を示す概略図である。 パワー半導体ダイオードに関する一実施形態に従う半導体デバイスの概略垂直断面図である。 垂直パワー半導体スイッチに関する一実施形態に従う半導体デバイスの概略垂直断面図である。
以下の詳細な説明において、その一部を形成する添付の図面が参照され、図面では、半導体デバイスおよび半導体デバイスの製造方法が実行されうる特定の実施形態の図示例が示される。他の実施形態が利用されてもよく、構造的または論理的変化が、本発明の要旨を逸脱することなく行われてもよいことを理解されたい。例えば、一実施形態のために図示または記載されている特徴が、他の実施形態とともに用いられ、さらなる実施形態を生じることができる。本発明がこの種の修正および変更を含むことを意図する。例は、特定の言語を用いて記載されているが、添付の請求項の範囲を制限するものとして解釈されてはならない。図面は、縮尺どおりではなく、図示する目的のためのみにある。特に述べられない限り、対応要素は、複数の図面において同一の参照符号によって示される。
「有する」「含む」「備える」等の用語は、非限定的であり、用語は、述べられた構造、要素または特徴の存在を示すが、追加の要素または特徴を排除しない。前後関係が別途明らかに示さない限り、単数形の記載は、複数および単数を含むことを意図する。
「電気的に接続される」という用語は、電気的に接続された要素間の永続的な低抵抗接続を記載し、例えば、関連する要素間の直接接触または金属および／または高ドープ半導体材料を介した低抵抗接続を記載する。「電気的に結合される」という用語は、信号送信に適する１つまたは複数の介在要素が、電気的に結合された要素間に存在してもよいことを含み、介在要素とは、例えば、第１の状態における低抵抗接続および第２の状態における高抵抗電気的減結合を一時的に提供するように制御可能な要素である。
図面は、相対的なドーピング濃度を、ドーピング型「ｎ」または「ｐ」の隣の「＋」または「−」により示す。例えば、「ｎ−」は、「ｎ」ドーピング領域のドーピング濃度より低いドーピング濃度を意味し、一方、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域より高いドーピング濃度を有する。同一の相対的なドーピング濃度のドーピング領域が、必ずしも同一の絶対値のドーピング濃度を有するというわけではない。例えば、２つの異なる「ｎ」ドーピング領域は、同一の絶対値のドーピング濃度を有してもよいし、異なる絶対値のドーピング濃度を有してもよい。
物理的寸法のために与えられる範囲は、境界線値を含む。例えば、パラメータｙのためのａからｂまでの範囲は、ａ≦ｙ≦ｂとして読める。同じことは、「多くても」および「少なくとも」のような１つの境界値を有する範囲にも当てはまる。
化合物または合金からなる層または構造の主成分は、原子が化合物または合金を形成するこの種の元素である。例えば、ニッケルおよびシリコンは、ニッケル・ケイ素化合物層の主成分であり、銅およびアルミニウムは、銅アルミニウム合金の主成分である。
領域の平均透過率は、領域を通り透過される露光放射の入射電磁力の平均割合である。平均透過率は、領域内の透明な（クリアな）エリアと領域の全エリアとの間のエリア比率が増加するのに伴って増加し、平均透過率とエリア比率との間の相関は、必ずしも線形であるというわけではない。
図１は、半導体デバイスの製造方法に関し、半導体デバイスは、分離されたフィールドゾーンを含む終端構造を含み、フィールドゾーンは、滑らかな、漸次の水平方向のドーパントプロファイルを有し、ドーパントプロファイルは、少なくとも２００ｎｍの距離にわたり、正味の最大ドーパント濃度ＮｍａｘからのＮｍａｘ／ｅまで、すなわち、１００％から約３７％まで減少する。具体的には、フィールドゾーンの少なくとも１つまたはフィールドゾーンの各々における漸次の水平方向のドーパントプロファイルは、少なくとも２００ｎｍの距離にわたり、正味の最大ドーパント濃度ＮｍａｘからＮｍａｘ／ｅまで減少してもよい。
ドリフト層は、炭化ケイ素（ＳｉＣ）基板内に形成される（９０２）。ドリフト層の形成は、第１の導電型の低ドープ層を、単結晶炭化ケイ素材料（例えば、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣ）のベース基板のプロセス表面上にエピタキシャル成長させ、ＳｉＣ基板を形成することを含んでもよい。ＳｉＣ基板は、例えば、行および列に配置されるデバイス領域と、隣接したデバイス領域を分離するカーフ領域と、を含む。各デバイス領域は、半導体デバイスの機能を定義する能動素子を有する中央領域および中央領域とカーフ領域との間の終端領域を含む。
１つまたは複数の分離されたフィールドゾーンは、互いから横方向に間隔があけられ、ドリフト層とのｐｎ接合を形成する。フィールドゾーンは、ＳｉＣ基板の主要表面とドリフト層との間に形成され、イオンビームが用いられる。ビーム変調構造は、ＳｉＣ基板に入るドーパントの横方向分布を横方向に変調し、フィールドゾーンを形成し（９０４）、フィールドゾーンの正味のドーパント濃度は、最大値ＮｍａｘからＮｍａｘ／ｅまで、少なくとも２００ｎｍ当たり、例えば少なくとも５００ｎｍの横方向の距離当たり、フィールドゾーンのエッジに垂直な線に沿って絶え間なく減少し、ｅは、オイラー数である。
終端構造は、横方向の最大電界強度を十分に低く保ち、終端領域における早期のアバランシェ降伏を抑制し、終端構造より上に形成される誘電体層の電気応力を著しく減少する。
ドーパント原子のための高い拡散係数を有する半導体材料において、ドーパント濃度が比較的適度な速度で比較的広い横方向の距離にわたり変化する滑らかなｐｎ接合は、結果として、電位の滑らかな勾配および低いピーク電界強度を生ずる。炭化ケイ素内のドーパント原子、例えばアルミニウムおよび窒素のための低い拡散係数を有する半導体材料において、マスク注入によって形成される横方向のｐｎ接合は、比較的急であり、結果として、電位の急な変化および高いピーク電界強度を生ずる。
フィールドリングを含む終端構造において、横方向の電圧降下は、デバイスの中央領域の能動素子と横方向のデバイスエッジとの間に形成される複数のフローティング・フィールドリングにわたり分布する。ＳｉＣ基板に入るドーパントの分布を横方向に変調する、すなわち成形し、イオンビームのビーム軸に垂直な断面におけるドーパントの密度が無段階に、漸次の遷移を示すようにすることによって、終端構造のフィールドゾーンは、比較的滑らかな横方向の接合を有するように形成可能である。ビーム変調構造は、ドーパントの局所吸収および影にすることの組み合わせを用いてもよいし、ドーパントの局所吸収および散乱の組み合わせを用いてもよいし、または、リフローマスクを含んでもよい。
結果として生じる横方向の接合は、フィールドゾーンと同一の導電型の同種にドープした接合終端領域とのｐｎ接合でも、ｐ／ｐ＋接合でも、ｎ／ｎ＋接合でもよく、比較的広い横方向の距離にわたって延在し、その結果、電位は、より滑らかに減少し、ピーク電界強度は、急な側壁を有する注入マスクに基づく方法と比較して、少なくとも５０％著しく減少する。
ピーク電界強度の減少はまた、例えば、前側に形成される誘電体構造の信頼性の観点で、デバイスの耐久性の改善に寄与する。横方向の接合がより大きい横方向の距離にわたって延在するので、注入ドーズ量の偏差およびリソグラフィの不整合またはさらなるパターニングプロセスにおける変動によって生じる偏差は、デバイス特徴に与える影響がより少なく、結果として、有効な接合のわずかな横方向の変位のみを生ずる。製造の間または動作の間、ＳｉＣ基板の表面に沿って蓄積しうる外部電荷の影響は、低いままである。
図２Ａは、一実施形態に従う、滑らかなｐｎ接合を有するフィールドゾーンを含む終端構造の効果を示し、この実施形態は、炭化ケイ素デバイスに関し、６５０Ｖの阻止電圧および４つのフィールドゾーンを有し、４つの分離した等間隔の（互いの中心間距離は約５μｍである）フィールドリングを形成する。
線４０１は、比較デバイスの半導体部分の第１の表面に沿った前側での横方向の電位分布をプロットし、４つのフィールドゾーンは、急な横方向のｐｎ接合を示す。線４０２は、一実施形態に従う、半導体デバイスのための第１の表面に沿った横方向の電位分布を概略的に近似し、滑らかな横方向のｐｎ接合は、それぞれ、約１μｍにわたり横方向に延在する。滑らかなｐｎ接合は、横方向の電位の険しさを著しく減少する。
図２Ｂは、第１の表面に沿った横方向の電界強度に関し、線４０５は、比較デバイスを参照し、線４０６は、滑らかなｐｎ接合を有する実施形態に従う、半導体デバイス内の横方向の電界強度に概略的に近似する。最大電界強度は、比較例の最大電界強度の最大の多くても３０％である。
図３Ａは、イオン注入装置９００を示し、イオン注入装置９００は、イオン、例えば窒素イオンまたはアルミニウムイオンを放射するイオン源９１０を含む。加速ユニット９２０は、選択されたタイプのイオンを加速し、他を除去してもよい。コリメータユニット９３０は、イオンの運動方向をビーム軸９９２に平行な方向に整合し、コリメートされたイオンビーム９１２を所定の注入角度に、例えばほぼ垂直にターゲットアセンブリ９４０上に方向付けてもよい。ターゲットアセンブリ９４０は、一時的に固定されてもよく、例えば、基板キャリア９８０上に静電的に固定（チャック）されてもよい。ビーム軸９９２に垂直な面９９３において、コリメートされたイオンビーム９１２のイオン分布Ｎ１（ｒ）は、ｒ＝０のビーム中央に点対称であり、０＜ｒ＜ｒｍａｘでは非常に均一である。
コリメートされたイオンビーム９１２および基板キャリア９８０は、２つの垂直な水平方向に沿って互いに対して移動可能でもよい。例えば、ターゲットアセンブリ９４０を有する基板キャリア９８０は、コリメートされたイオンビーム９１２に対して第１の水平方向に沿って移動可能でもよく、コリメータユニット９３０は、コリメートされたイオンビーム９１２を、第１の水平方向に垂直な第２の水平軸に沿って案内してもよい。他の実施形態によれば、基板キャリア９８０およびコリメータユニット９３０によって、ターゲットアセンブリ９４０は、コリメートされたイオンビーム９１２に対して回転運動可能でもよい。
ターゲットアセンブリ９４０は、炭化ケイ素基板７００およびビーム変調構造９７０を含み、ＳｉＣ基板７００は、一時的に固定されてもよく、例えば、基板キャリア９８０の表面上に静電的に固定（チャック）されてもよい。ビーム変調構造９７０は、コリメータユニット９３０とＳｉＣ基板７００の主要表面７０１との間に配置または形成され、コリメートされたイオンビーム９１２を横方向に変調し、その結果、主要表面７０１の面９９４において、横方向に変調されたドーパント分布Ｎ２（ｘ，ｙ）は、少なくとも２００ｎｍ当たり、例えば少なくとも５００ｎｍ当たり、最大値Ｎ２ｍａｘからＮ２ｍａｘ／ｅまで漸減し、ｅは、オイラー数を意味し、ほぼ２．７２である。
ビーム変調構造９７０は、ＳｉＣ基板７００の前側で主要表面７０１上に直接形成される注入マスクを含んでもよいし、または、イオンビーム経路内に主要表面７０１から離れて配置される分離されたビーム変更デバイスでもよい。
ＳｉＣ基板７００に入るドーパントの結果として生じる横方向分布は、フィールドゾーン１７５を、ＳｉＣ基板７００内のデバイス領域６１０の終端領域６１９内の主要表面７０１とドリフト層７３０との間に形成し、各終端領域６１９は、デバイス領域６１０の中央領域を囲み、カーフ領域６９０は、行および列に配置される隣接したデバイス領域６１０を分離する。
ビーム変調構造９７０は、吸収の局所変化を用いる、または、吸収の局所変化と、イオン散乱およびビーム遮蔽の少なくとも一方と、を組み合わせて、フィールドゾーン１７５が、少なくとも２００ｎｍ当たり、例えば少なくとも５００ｎｍ当たり、最大ドーパント濃度ＮｍａｘからＮｍａｘ／ｅまで漸減する正味のドーパント分布を有するようにしてもよい。
図３Ｂは、図３Ａのフィールドゾーン１７５内の水平方向のドーパント分布を示し、ｎ型ドリフトゾーン１３５およびｐ型フィールドゾーン１７５を有する実施形態に関し、線７６１は、水平方向のドネータ分布ＮＤ（ｘ）を示し、線７６２は、水平方向のアクセプタ分布ＮＡ（ｘ）を示し、線７６３は、水平方向の正味のドーパント分布Ｎ（ｘ）を示す。
ドネータ分布ＮＤ（ｘ）は、エピタキシの間気相ドーピングから生じてもよく、ＮＤ（ｘ）は、ほぼ均一で、平均値ＮＤ０を有し、平均値ＮＤ０は、ドリフト層７３０内のドーパント濃度に等しくてもよい。水平方向のアクセプタ分布ＮＡ（ｘ）は、少なくとも２００ｎｍの距離内で、最大値ＮＡｍａｘからＮＡｍａｘ／ｅまで減少する。最大アクセプタ濃度ＮＡｍａｘは、５Ｅ１６ｃｍ−３から２Ｅ１８ｃｍ−３までの範囲にあってもよく、例えば、１Ｅ１７ｃｍ−３から１Ｅ１８ｃｍ−３までの範囲にあってもよい。
ＮＡｍａｘ＞＞ＮＤ０によって、線７６３によって与えられるフィールドゾーン１７５内の水平方向の正味のドーパント分布Ｎ（ｘ）は、線７６２によって与えられる水平方向のアクセプタ分布ＮＡ（ｘ）に非常に近似し、少なくとも２００ｎｍ、少なくとも５００ｎｍまたは少なくとも８００ｎｍの距離Δｘ内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少し、その結果、ＮＡｍａｘからＮＤ０までのＮ（ｘ）の遷移は、なだらかである、すなわち、比較的広い水平距離にわたって分布する。
図４Ａおよび図４Ｂは、一実施形態に従って形成されるフィールドゾーン１７５の詳細に関する。
図４Ａは、主要表面７０１から炭化ケイ素基板７００内に延在するフィールドゾーン１７５の部分を示す。ＳｉＣ基板７００は、炭化ケイ素基板でもよく、例えば４Ｈ−ＳｉＣ（４Ｈ−ポリタイプのＳｉＣ）または６Ｈ−ＳｉＣでもよく、ベース基板を含んでもよく、ベース基板は、例えば、炭化ケイ素インゴットから切断によって得られる炭化ケイ素スライスでもよい。ベース基板は、高ドープされてもよく、例えば、高濃度にｎドープされてもよい。エピタキシプロセスは、エピタキシャル層をベース基板のプロセス表面上に形成してもよい。ＳｉＣ基板７００は、さらなるドープ領域、例えば、半導体ダイオードのアノード領域またはトランジスタセルのボディ領域を形成するアノード／ボディ領域を含んでもよい。主要表面７０１に対する法線は、垂直方向を定義し、主要表面７０１に平行な方向は、以下、横方向とも呼ばれる水平方向である。
フィールドゾーン１７５は、主要表面７０１に隣接するエピタキシャル層の部分内に形成されてもよく、ドリフト層７３０を形成するエピタキシャル層の一部との第１のｐｎ接合ｐｎ１を形成する。ドリフト層７３０の分離部分７３１は、フィールドゾーン１７５を同一の導電型の他の領域から横方向に分離してもよい。フィールドゾーン１７５は、第１のフィールドゾーン・セクション１７５１を含んでもよい。第１のフィールドゾーン・セクション１７５１（例えば、第１のフィールドゾーン・セクション１７５１の各々）において、フィールドゾーン１７５の導電型を決定する導電型のドーパントの濃度は、最大値から漸減する。フィールドゾーン１７５は、均一のドーパント濃度を有する第２のフィールドゾーン・セクション１７５２を２つの第１のフィールドゾーン・セクション１７５１間にさらに含んでもよい。
垂直方向に沿って、フィールドゾーン１７５のドーパントプロファイルは、２つ以上の局所最大および１つまたは複数の局所最小を有する波状でもよい。代替的には、フィールドゾーン１７５を形成する注入は、エネルギーフィルタを通過してもよく、その結果、フィールドゾーン１７５内の垂直ドーパントプロファイルは、ほぼ箱形である、すなわち、ほぼ均一である。
図４Ｂに示すように、フィールドゾーン１７５は、ドリフト層７３０の導電型の均一の背景ドーピングを含んでもよく、例えば、ドリフト層７３０内の背景ドーパント濃度ＮＤ０の値を有するｎ型ドーパント分布７７１を含んでもよい。フィールドゾーン１７５は、注入されたｐ型ドーパントのｐ型ドーパント分布７７２によって定義されてもよく、第１のフィールドゾーン・セクション１７５１内のｐ型ドーパント分布ＮＡ（ｘ）は、少なくとも２００ｎｍ、例えば少なくとも５００ｎｍ当たりの横方向の距離Δｘにわたり、最大値ＮＡｍａｘからＮＡｍａｘ／ｅまで漸減する。Δｘ内のＮＡ（ｘ）がＮＤ０より著しく大きいので、結果として生じる正味のドーパント分布Ｎ（ｘ）（線７７３）は、関心領域のＮＡ（ｘ）に密接に追従する。
フィールドゾーン１７５のｐ型ドーパントのドーパント濃度が減少を開始する位置を定義するｘ＝０によって、式（１）は、ｐ型ドーパント勾配ＮＡ（ｘ）に近似し、ｐ型ドーパント勾配ＮＡ（ｘ）は、誤差関数ｅｒｆ（ｘ）によって式（１）で与えられるように近似されてもよい。
（１）ＮＡ（ｘ）≒ＮＡｍａｘ×０．５×（１−ｅｒｆ（（ｘ−ｘ０）／（σ×√２）））
式（１）において、ｘ０は、ＮＡ（ｘ）が減少を開始する横方向の位置を示す。Δｘは、ＮＡ（ｘ）が１／ｅに低下するｘの値であり、σによって与えられる。一実施形態によれば、σは、少なくとも２００ｎｍであり、例えば、５００ｎｍ以上である。一実施形態によれば、σは、少なくとも８００ｎｍである。
後述する方法の少なくとも１つを用いて、ＳｉＣ基板７００に入るドーパントの分布を横方向に成形することに起因して、フィールドゾーン１７５内の正味のドーパント分布の最大値Ｎｍａｘと、ドーパント型が等しい濃度を有する点と、の間の横方向の最小距離は、ほぼ垂直なマスクエッジを用いる注入の場合より著しく大きい。
図５Ａ〜図５Ｃは、デバイス領域６１０の終端領域６１９の部分を示し、終端領域６１９は、カーフ領域６９０をデバイス領域６１０の中央領域６１１から分離し、各中央領域６１１は、フィールドゾーン１７５の導電型のアノード／ボディ領域１２０を含んでもよい。
図５Ａにおいて、フィールドゾーン１７５は、互いからすべての横方向において、ドリフト層７３０の格子状の分離部分７３１によって横方向に分離されてもよい。ドリフト層７３０のエッジセクション７３７は、終端領域６１９内の最外部のフィールドゾーン１７５とカーフ領域６９０との間に形成される。フィールドゾーン１７５は、互いに直接隣接してもよく、その結果、Ｎｍａｘの２５％以下、２０％以下または１０％以下の正味のドーパント濃度を有するフィールドゾーン１７５の部分は、低ドープ接合終端領域を形成する。
フィールドゾーン１７５は、行に配置されてもよく、中央領域６１１の４辺上の４行のフィールドゾーン１７５は、互いを、分離されたフィールドゾーン１７５のフレームに完成してもよく、分離されたフィールドゾーン１７５のフレームは、中央領域６１１を囲み、終端領域６１９は、複数の横方向に分離されたフィールドゾーン１７５を含んでもよい。
図５Ｂにおいて、各フィールドゾーン１７５は、中央領域６１１を完全に囲む連続したフィールドリング１７６を形成する。各終端領域６１９は、少なくとも２つ、例えば、４つの等間隔のフィールドリング１７６を含んでもよく、フィールドリング１７６は、ドリフト層７３０のフレーム状の分離部分７３１によって分離される。フィールドリング１７６の横方向の延在長は、１から１５μｍまたは２μｍから１０μｍまたは３μｍから５μｍまでの範囲にあってもよい。隣接したフィールドリング１７６間の距離は、０．５から１０μｍまたは１．５μｍから５μｍまでの範囲にあってもよい。
図５Ｃにおいて、低ドープ接合終端領域１７３のセクションは、隣接したフィールドリング１７６の間隔を互いから横方向にあける。低ドープ接合終端領域１７３のセクションは、隣接したフィールドリング１７６間に形成され、隣接したフィールドリング１７６を互いから分離する。低ドープ接合終端領域１７３内のドーパント濃度は、均一であり、Ｎｍａｘの多くても２５％、多くても２０％または多くても１０％でもよい。
図６Ａ〜図６Ｃにおいて、図３Ａのビーム変調構造９７０は、ビーム変更デバイス８００を含み、ビーム変更デバイス８００は、イオン吸収およびイオン反射の少なくとも一方とイオン散乱とを組み合わせることによって、コリメートされたイオンビーム９１２を横方向に変調する。
ビーム変更デバイス８００は、十分に安定な構造を形成する１つまたは複数の材料から、ドーパントとして用いられるイオンが材料を十分に透過できる厚さで形成され、ドーパントは、炭化ケイ素基板内で低い拡散係数を有し、ドーパントは、例えば、炭化ケイ素基板にドーピングするためのアルミニウムおよび窒素イオンである。
例えば、ビーム変更デバイス８００は、膜または箔のような安定かつ薄い基板を形成する材料から形成され、例えば、正方形の箔は、約７５ｍｍ以上、例えば約２００ｍｍまたは３００ｍｍのエッジ長を有し、または、丸い箔は、少なくとも１００ｍｍ、例えば約２００ｍｍまたは３００ｍｍの直径を有する。一実施形態によれば、ビーム変更デバイス８００は、アルミニウム（Ａｌ）またはシリコン（Ｓｉ）を主に含む、または、アルミニウム（Ａｌ）またはシリコン（Ｓｉ）から構成される。
ビーム変更デバイス８００の前側面８０１は、完全に平らでもよいし、または、平らであるが、主に平らな部分から突出する特徴を有してもよい。前側面８０１と反対の後側面８０２は、溝および突起を含む３Ｄパターンを含んでもよく、溝および突起の平均面は、前側面８０１に平行である。後側面８０２は、エッチングプロセスによって、または、鋳型または鋳造を用いたプロセスによって、例えば、プレス成形によって、または、スタンピングによってパターン化されてもよい。
ビーム変更デバイス８００は、遮蔽セクション８９０および遮蔽セクション８９０間の発散セクション８１０を含む。遮蔽セクション８９０内では、コリメートされたイオンビーム９１２のイオンのための透過性は、発散セクション８１０内より低い。一実施形態によれば、遮蔽セクション８９０は、前側面８０１上に入射するイオンの大部分を吸収および／または反射する。例えば、遮蔽セクション８９０は、前側面８０１上に入射するイオンを完全に吸収する。
発散セクション８１０内では、前側面８０１に入射するイオンは、ビーム変更デバイス８００を通過し、ビーム変更デバイス８００内のイオンの散乱の結果として、発散セクション８１０を通過するイオンは、発散イオンビーム円錐９１４１を形成する。複数のこの種のイオンビーム円錐９１４１は、主要表面７０１の面におけるドーパントの横方向分布を定義する。
ＳｉＣ基板７００の主要表面７０１と、ビーム変更デバイス８００の後側面８０２と、の間の距離ｄ１は、隣接した発散イオンビーム円錐９１４１が横方向にオーバラップしない、または、オーバラップ領域内で、ドリフト層７３０の補完の背景ドーピングが過度に補償されない程度でしかオーバラップしないように選択されてもよい。例えば、隣接した発散セクション８１０間の距離を定義するｄ２および円錐角度を意味するΨを用いて、距離ｄ１は、式（２）に従って設定されてもよい。
（２） ｄ１≦ｄ２／（２×ｔａｎ（Ψ））
他の実施形態によれば、ＳｉＣ基板７００の主要表面７０１と、ビーム変更デバイス８００の後側面８０２と、の間の距離ｄ１は、隣接した発散イオンビーム円錐９１４１が、オーバラップ領域内で、ドリフト層７３０の補完の背景ドーピングが過度に補償される程度でオーバラップするように選択されてもよい。
各発散イオンビーム円錐９１４１内で、主要表面７０１に平行な水平断面におけるイオンの密度は、発散イオンビーム円錐９１４１の少なくとも外側部分において、イオンビーム円錐９１４１の中央までの距離が増加するのに伴って、漸減する。
発散セクション８１０は、へこみ８１１および隣接したへこみ８１１間の突起８１２を含んでもよく、へこみ８１１は、後側からビーム変更デバイス８００内に延在する。同一の発散セクション８１０のへこみ８１１は、同一の垂直および水平の延在長を有してもよいし、または、異なる垂直および水平の延在長を有してもよい。一実施形態によれば、へこみ８１１は、１００ｎｍから１０μｍまでの範囲、例えば０．２μｍから８μｍまでの範囲の垂直延在長を有してもよい。へこみ８１１および突起８１２の垂直断面は、丸めたまたは面取りしたエッジの有無にかかわらない長方形、平たい上部の有無にかかわらない三角形または円形もしくは半円形の上部を有する柱状でもよい。図示の実施形態では、へこみ８１１および突起８１２の両方の垂直断面は、同一の垂直延在長の三角形である。
発散セクション８１０は、発散イオンビーム円錐９１４１のイオンを減衰させ、減衰は、ビーム変更デバイス８００内の経路長に伴って増加する。発散セクション８１０内の経路長が、へこみ８１１の底部の射影におけるビーム変更デバイス８００を通る短い経路と、突起８１２の上部の射影におけるビーム変更デバイス８００を通る長い経路と、の間の範囲にわたり分布するので、発散イオンビーム円錐９１４１内に含まれるイオンの運動エネルギーは、ほぼ均一に変化し、イオンは、フィールドゾーン１７５の垂直延在部に沿って、ほぼ均一に分布する。
図６Ｂおよび図６Ｃは、隣接したイオンビーム円錐９１４１間のオーバラップがない、または、わずかなオーバラップしかない場合の図６Ａのフィールドゾーン１７５内の水平方向のドーパント分布を示す。線７６１は、水平方向のドネータ分布ＮＤ（ｘ）を示し、線７６２は、水平方向の正味のドーパント分布Ｎ（ｘ）を示す。フィールドゾーン１７５は、線７６３によって与えられる、注入されたｐ型ドーパントの水平方向のアクセプタ・ドーパント分布ＮＡ（ｘ）によって定義され、少なくとも第１のフィールドゾーン・セクション１７５１内の正味のドーパント濃度Ｎ（ｘ）は、少なくとも２００ｎｍ、例えば少なくとも５００ｎｍの横方向の距離Δｘ内で、最大値ＮｍａｘからＮｍａｘ／ｅまで漸減する。フィールドゾーン１７５の中央の第２のフィールドゾーン・セクション１７５２内の正味のドーパント濃度Ｎ（ｘ）は、ほぼ均一でもよい。
図６Ｂは、隣接したイオンビーム円錐９１４１間のオーバラップがない、または、わずかなオーバラップしかない場合を参照する。補完の導電型の分離領域１３１は、隣接したフィールドゾーン１７５を横方向に分離する。
図６Ｃでは、オーバラップするイオンビーム円錐９１４１は、フィールドゾーン１７５を横方向に埋め込む低ドープ接合終端領域を形成する。フィールドゾーン１７５の導電型を有する低ドープ接合終端領域内の正味の最小ドーパント濃度Ｎｍｉｎは、Ｎｍａｘの多くても２５％、多くても２０％または多くても１０％である。
図７Ａ〜図１１は、テーパー付き側壁を有するマスクがコリメートされたイオンビームを横方向に変調するプロセスに関する。図７Ａ〜図７Ｃは、バイナリマスク構造の傾斜を再形成する（ｒｅ−ｃｏｎｔｏｕｒ）リフロープロセスのための熱処理を用いたプロセスを示す。
マスク層は、基板表面７０１上に堆積され、フォトリソグラフィによってパターン化され、バイナリマスク構造４１１を形成し、バイナリマスク構造４１１は、デバイス領域６１０の終端領域６１９の第１の部分をほぼ均一の厚さでカバーし、終端領域６１９の第２の部分を露出させる急なマスク開口４１５を含む。バイナリマスク構造４１１は、デバイス領域６１０の中央領域６１１を露出させてもよいし、中央領域６１１をカバーしてもよい。
図７Ａは、終端領域６１９内のほぼ垂直な側壁を有する１つまたは複数の急なマスク開口４１５を含むバイナリマスク構造４１１を示す。一実施形態によれば、１つの格子形状の急なマスク開口４１５は、デバイス領域６１０当たりに形成されてもよく、急なマスク開口４１５は、終端領域６１９内のバイナリマスク構造４１１の柱部分を横方向に分離する。他の実施形態によれば、１、２またはそれ以上の分離された急なマスク開口４１５は、中央領域６１１を囲んでもよく、その結果、バイナリマスク構造４１１の分離された部分は、閉じたフレームを中央領域６１１の周りで形成する。
バイナリマスク構造４１１は、比較的低い温度（例えば８００℃未満）で定義済みのリフロー特性を有する材料、例えばドープしたケイ酸塩ガラス、例えば、ＰＳＧ（リンケイ酸塩ガラス）、ＢＳＧ（ホウ素ケイ酸塩ガラス）、ＢＰＳＧ（ホウ素リンケイ酸塩ガラス）またはＦＳＧ（フッ素ケイ酸塩ガラス）を含んでもよい。
バイナリマスク構造４１１は、バイナリマスク構造４１１がリフローを開始する温度かつ急なマスク開口４１５の側壁が低下を開始する温度で、熱処理を受ける。熱処理は、マスク材料のセクションがターゲット幅に達した後終了し、マスク材料の厚さは、均一ではない。マスクリフローの後、結果として生じるリフローマスク４２１を介したイオンビーム注入は、ドーパントを、主要表面７０１を介してＳｉＣ基板７００内に導入し、分離されたフィールドゾーン１７５は、主要表面７０１とドリフト層７３０との間に互いから間隔をあけて横方向に形成され、リフローマスク４２１は、主要表面７０１の面において横方向のドーパント分布を変調する。
図７Ｂに示すように、図７Ａのバイナリマスク構造４１１のリフローは、結果として、テーパー付きマスク溝４２５を含むリフローマスク４２１を生ずる。図示の実施形態では、マスク溝４２５は、主要表面７０１のセクションを露出させるマスク開口である。他の実施形態によれば、マスク材料の薄い層は、主要表面７０１をマスク溝４２５の底でカバーしてもよい。リフローマスク４２１のテーパー付きセクションにおいて、リフローマスク４２１の厚さは、少なくとも２００ｎｍ、例えば少なくとも５００ｎｍの横方向の距離にわたり、最大垂直延在長ｖ３からｖ３／ｅまで減少する。
図７Ｃは、図７Ｂのフィールドゾーン１７５内の水平方向のドーパント分布を示す。フィールドゾーン１７５は、線７６２によって与えられる、注入されたｐ型ドーパントの水平方向のアクセプタ分布によって定義されてもよく、第１のフィールドゾーン・セクション１７５１の少なくとも部分内の横方向の正味のドーパント濃度Ｎ（ｘ）は、線７６３によって示され、少なくとも２００ｎｍ当たり、例えば少なくとも５００ｎｍ当たり、最大値ＮｍａｘからＮｍａｘ／ｅまで漸減する。
図８〜図１１は、サブ解像度パターンをレチクル上で用いて、ＳｉＣ基板の主要表面上に堆積される感光層を露光するためのプロセスに関する。
図８は、半導体デバイスの製造方法に関する。少なくとも２つの第１の領域および２つの第１の領域間の第２の領域を含んでもよいレチクルが提供される（９５２）。第１の領域の各々は、第１の透明なエリアおよび第１の不透明なエリアを含む。２つの第１の領域間の横方向の距離は、第１の不透明なエリアの幅より大きく、特に、複数の第１の不透明なエリアの各々のそれぞれの幅より大きい。
２つの第１の領域の横方向の距離は、エッジからエッジまでの距離でもよく、すなわち、２つの第１の領域のそれぞれの外側エッジ間の最短距離でもよい。一例では、第２の領域のみが、２つの第１の領域間に位置決めされてもよい。この場合、２つの第１の領域の横方向の距離は、第２の領域の幅に対応してもよい。第１の不透明なエリアの各々の幅は、第２の領域の幅より小さくてもよい。
ＳｉＣ基板およびＳｉＣ基板の主要表面上の感光層が提供されてもよい（９５４）。感光層は、レチクルを通過する露光放射を受ける。隣接した第１の透明なエリアを通過する露光放射の部分は、感光層のオーバラップするエリアを露光してもよい（９５６）。
感光層は、フォトレジストでもよい。フォトレジストは、いわゆるポジ感光層（例えばポジフォトレジスト）でもよいし、いわゆるネガ感光層（例えばネガフォトレジスト）でもよい。感光層は、感光層を例えば現像液内で現像することによって構造化可能でもよい。ポジ感光層の場合、露光放射を受ける感光層の部分は、感光層の非露光部分と比較して、選択的に除去可能でもよい。逆もまた同じであり、ネガ感光層の場合、露光放射を受けなかった感光層の部分（すなわち、感光層の非露光部分）は、感光層の露光部分と比較して、選択的に除去可能でもよい。
本願明細書では、いくつかの概念がポジ感光層に関連して記載されているが、概念がネガ感光層にも適用できることを認識されたい。このために、レチクルのすべての不透明なエリアを透明なエリアに変えることを要求してもよいし、逆もまた同じであり、レチクルのすべての透明なエリアを不透明なエリアに変えることを要求してもよい。ポジ感光層と比較して、ネガ感光層の異なる感度に起因して、不透明および／または透明なエリアの横方向寸法に関するさらなる調整を要求してもよい。
露光後、感光層が現像されてもよい（９５８）。現像によって、感光層の露光部分は、感光層の非露光部分と比較して、選択的に除去されてもよく、または、逆もまた同じである。次に、感光層は、注入マスクを形成し、例えば、ドーパント（例えばｎ型またはｐ型ドーパント）をＳｉＣ基板に注入してもよい。ＳｉＣ基板内のドーパントは、ＳｉＣ基板内の少なくとも１つのドーパント領域またはドープ領域の部分でもよいし、当該領域を形成してもよい。
透明なエリアは、不透明なエリアより実質的に高い露光放射のための透過率を示す。不透明なエリアは、露光放射をほとんど完全に吸収および／または反射してもよい。例えば、透明なエリアは、露光放射のために、少なくとも７０％、例えば少なくとも８０％の透過率を有してもよい。不透明なエリアは、露光放射のために、多くても７０％、例えば多くても５０％の透過率を有してもよい。
第１の不透明なエリアの幅は、隣接した透明なエリア間で、第１の領域と直接隣接する第２の領域との間の遷移に垂直な線に沿って測定される。
例えば、レチクルは、レチクルの主要延在面に沿って延在し、レチクルの主要延在面は、レチクルの横方向にわたる。レチクルの横方向に垂直に延びる、レチクルの垂直方向におけるレチクルの厚さは、レチクルの主要延在面に沿ったレチクルの延在長と比較して小さくてもよい。同じことは、必要な変更を加えて、ＳｉＣ基板にも適用され、ＳｉＣ基板の主要表面は、ＳｉＣ基板の垂直方向に垂直な、ＳｉＣ基板の横方向に沿って延在する。幅または距離は、典型的には、横方向の少なくとも１つに沿って測定される。厚さまたは高さは、典型的には、垂直方向に沿って測定される。
レチクルは、ＳｉＣ基板より上に提供されてもよい。例えば、レチクルおよび／またはＳｉＣ基板は、レチクルの主要延在面およびＳｉＣ基板の主要延在面が、互いに実質的に平行に延び、例えば、多くても１０°または多くても４°の角度内に含まれるように提供されてもよい。
露光放射は、照明ビームの形で提供されてもよい。隣接した第１の透明なエリアを通過する露光放射の部分の各々は、照明ビームの部分的なビームでもよい。感光層においてオーバラップする照明ビームの部分的なビームによって、第１の領域内の第１の透明なエリアおよび第１の不透明なエリアは、サブ解像度パターンを形成する。
感光層が所定の波長の露光放射を受ける場合、サブ解像度パターンは、サブ解像度パターンのジオメトリ情報が失われる程度に、露光放射を光学的に回析する。サブ解像度パターンについてのジオメトリ情報が失われると、露光した感光層内における潜像は、サブ解像度パターンを再構築するのに十分な情報を含まない。その代わりに、透過された露光放射の強度は、透明および不透明なエリアの寸法および比率によって変調され、その結果、潜像は、サブ解像度パターンの透明および不透明なエリアの比率についての情報を主に含む。
サブ解像度パターンにおいて、サブ解像度パターンの透明なエリアおよび／または不透明なエリアの少なくとも１つの横方向寸法は、解像度限界より下にある、および／または、少なくとも１つの横方向に沿った透明なエリアの横方向寸法と不透明なエリアの横方向寸法との合計は、解像度限界より下にある。解像度限界は、照明ビームの露光波長に依存するとともに、感光層の露光に用いられる露光システムの光学特性に依存してもよい。解像度限界は、感光層の特性、例えば、照明ビームに対する感光層の感度にさらに依存してもよい。例えば、３６５ｎｍの露光波長のために解像度限界は、３５０ｎｍでもよい。
透明なエリアを通過する部分的なビームのエネルギーは、透明なエリアの水平方向のエリアより大きい感光層の水平方向のエリアにわたり分布してもよい。現像の間、第１の領域内の透明なエリアを通過する部分的なビームによって露光される感光層のエリアでは、感光層の上部のみが除去され、感光層の下部が半導体基板上に残るように、露光が実行されてもよい。
例えば、薄い感光層の現像率は、露光ドーズ量の関数でもよい。薄いフォトレジストでは、露光の浸透深さは、サブ解像度パターンを介して露光されるエリアにおいてさえ、レジスト膜厚より大きい。
他の実施形態によれば、厚いフォトレジスト層内の浸透深さは、露光ドーズ量の関数でもよい。サブ解像度パターンを介して露光される厚い感光層のエリアでは、浸透深さは、感光層の厚さより小さくてもよく、その結果、感光層の上部のみが、現像の間除去可能である。典型的には、ポジ感光層が、厚い感光層として用いられる。
感光層が所定の波長の露光放射を受けるとき、サブ解像度パターンは、サブ解像度パターンのジオメトリ情報が失われる程度に、露光放射を光学的に回析する。その代わりに、透明および不透明なエリアの寸法および比率は、透過された露光放射の強度を変調する。例えば、サブ解像度パターンを介した照明によって、結果として、感光層の関連部分の水平方向に構造化されていない露光を生じてもよい。サブ解像度パターンの像は、遅くとも感光層の現像の後、感光層は、レチクルのサブ解像度パターンのサイズおよび位置についての情報を含まないような程度にぼやける。
一実施形態によれば、第２の領域内の平均透過率が第１の領域内の平均透過率より高い場合、透明なエリアのサイズは、第２の領域までの距離が増加するのに伴って、減少してもよい。第２の領域内の平均透過率が第１の領域内の平均透過率より低い場合、透明なエリアのサイズは、第２の領域までの距離が増加するのに伴って、増加してもよい。この実施形態は、典型的には、ポジ感光層によって実施されてもよい。
代替実施形態によれば、第２の領域内の平均透過率が第１の領域内の平均透過率より低い場合、透明なエリアのサイズは、第２の領域までの距離が増加するのに伴って、減少してもよい。第２の領域内の平均透過率が第１の領域内の平均透過率より高い場合、透明なエリアのサイズは、第２の領域までの距離が増加するのに伴って、増加してもよい。この実施形態は、典型的には、ネガ感光層によって実施されてもよい。
上述した２つの代替実施形態では、透明なエリアのそれぞれのサイズは、第２の領域までの距離が増加するのに伴って、変化してもよい。サイズの変化は、第２の領域内の平均透過率と第１の領域内の平均透過率との比率に（直接的または間接的に）依存してもよい。この文脈において、透明なエリアのサイズは、透明なエリアの横方向の延在長でもよく、例えば透明なエリアの横方向断面でもよい。結果として生じるレジストマスクでは、異なる高さのリング間の遷移は、漸次的でもよい。
注入マスクが形成される。注入マスクを用いて、イオン、例えばドーパントは、ＳｉＣ基板に注入される（９６０）。注入マスクを形成することは、感光層を現像することを含む。例えば、感光層から形成されるマルチレベルのレジストマスクを用いて、注入をマスクし、異なるドーズ量のドーパント領域および垂直延在部を単一の注入ステップで形成してもよい。他の例によれば、マルチレベルのレジストマスクを用いて、マルチステップのハードマスクを形成してもよく、マルチステップのハードマスクは、注入をマスクし、異なるドーズ量のドーパント領域および異なる垂直延在部を単一の注入ステップで形成してもよい。換言すれば、レジストマスクをエッチマスクとして用いて、ハードマスクをＳｉＣ基板のハードマスク層から形成してもよく、エッチングプロセスは、レジストマスクのパターンおよび輪郭をハードマスク層に現像してもよく、ハードマスク層は、ＳｉＣ基板とレジストマスクとの間に形成されてもよく、ハードマスクは、注入マスクとして用いられてもよい。
例えば、図３Ｂ、図４Ａ〜図４Ｂ、図５Ａ〜図５Ｃ、図６Ｂ〜図６Ｃまたは図７Ｂ〜図７Ｃに関して記載されているように、レジストマスクまたはハードマスクを用いて、フィールドゾーンを形成してもよい。特に、フィールドゾーンの少なくとも１つ内の横方向の正味のドーパント濃度Ｎ（ｘ）は、少なくとも２００ｎｍ、例えば少なくとも５００ｎｍ当たりの横方向の距離Δｘ内で、最大値ＮｍａｘからＮｍａｘ／ｅまで漸減してもよい。
横方向の距離ΔｘにわたるＮｍａｘからＮｍａｘ／ｅまでの減少は、単調でもよく、Ｎ（ｘ）は、横方向の距離Δｘ内で完全に非増加である。例えば、横方向の距離Δｘ内で、Ｎ（ｘ）は、狭義単調減少してもよい、および／または、Ｎ（ｘ）は、横方向の距離Δｘ内で連続微分可能でもよい。例えば、Ｎ（ｘ）は、横方向の距離Δｘ内で１つの変曲点を有してもよく、Ｎｍａｘから開始し、Ｎ（ｘ）は、Ｎｍａｘから変曲点まである増加率で減少し、Ｎ（ｘ）は、変曲点からある減少率で減少する。
一実施形態によれば、Ｎ（ｘ）は、関数Ｎｍａｘ×０．５×（１−ｅｒｆ（（ｘ−ｘ０）／（σ×ｓｑｒｔ（２））））によって近似されてもよく、σは、２００ｎｍより大きくてもよく、ｘ０は、いわゆる変曲点を示し、変曲点は、Ｎ（ｘ）が０．５×Ｎｍａｘに低下した横方向の位置である。
この文脈および以下において、関数によって「近似された」とは、任意の点でのＮ（ｘ）の値が同一の点での関数の値から多くても±１０％、典型的には多くても±５％で異なってもよいことを意味してもよい。
図９Ａおよび図９Ｂは、レチクル４００の部分を示す。レチクル４００は、露光波長で透明なベース基板４８０と、ベース基板４８０のパターン表面４８１上のパターン層４９０と、を含んでもよい。パターン層４９０は、開口４９５を有する高反射層および／または吸収層でもよく、開口４９５は、ベース基板４８０を露出させる。パターン層４９０がベース基板４８０をカバーするレチクル４００の領域は、不透明なエリアを形成する。開口４９５がベース基板４８０を露出させる領域は、透明なエリアである。
パターン表面４８１の面は、水平方向および横方向を定義する。パターン表面４８１に対する面法線４０４は、垂直方向を定義する。
レチクル４００は、少なくとも２つの第１の領域４６１および２つの第１の領域４６１間の第２の領域４６２を含んでもよい。第１の領域４６１の各々は、第１の透明なエリア４４１および第１の不透明なエリア４３１を含む。第１の透明なエリア４４１は、面取りされた角および／または丸い角の有無にかかわらない多角形でもよく、例えば、正方形のような矩形または円形、卵形および／または楕円形でもよい。第１の不透明なエリア４３１は、接続されてもよく、隣接した第１の透明なエリア４４１を互いから分離する格子を形成してもよい。代替的には、第１の透明なエリア４４１は、接続されてもよく、隣接した第１の不透明なエリア４３１を互いから分離する格子を形成してもよく、第１の不透明なエリア４３１は、面取りされた角および／または丸い角の有無にかかわらない多角形でもよく、例えば、正方形のような矩形または円形、卵形および／または楕円形でもよい。
２つの第１の領域４６１間の横方向の距離ｄ０は、第１の不透明なエリア４３１の幅ｗ２より大きく、第１の不透明なエリア４３１の幅ｗ２は、第１の領域４６１と第２の領域４６２との間の境界に垂直に測定される２つの隣接した透明なエリア４４１間の距離である。
第１の透明なエリア４４１および第１の不透明なエリア４３１は、第１のサブ解像度パターン４５１を形成する。所定の露光波長の露光放射を受ける場合、第１のサブ解像度パターン４５１は、サブ解像度パターンのジオメトリ情報が失われる程度に、露光放射を回析する。
例えば、第１の透明なエリア４４１の２つの垂直な横方向延在長の少なくとも小さい方および／または第１の不透明なエリア４３１の２つの垂直な横方向延在長の小さい方の合計は、多くても露光放射の波長程度でもよい。例えば、３６５ｎｍの露光波長のために、第１の透明なエリア４４１の２つの垂直な横方向延在長の少なくとも小さい方は、多くても３５０ｎｍである。
図示の実施形態によれば、第２の領域４６２は透明でもよい。他の実施形態によれば、第２の領域４６２は、第２のサブ解像度パターンを含んでもよいし、または、第２の領域４６２は不透明でもよい。
レチクル４００は、少なくとも１つの第３の領域４６３を含んでもよく、第３の領域４６３内の平均透明度は、第１の領域４６１内の平均透明度と異なり、かつ、第２の領域４６２内の平均透明度と異なる。
少なくとも１つの第１の領域４６１において、透明なエリア４４１と不透明なエリア４３１との間のエリア比率は、変化してもよい。例えば、透明なエリア４４１と不透明なエリア４３１との間のエリア比率は、第１の領域４６１より高い平均透明度を有する第２の領域４６２までの距離が減少するのに伴って、例えば、透明な第２の領域４６２までの距離が減少するのに伴って、増加してもよい。第１の領域４６１において、透明なエリア４４１と不透明なエリア４３１との間のエリア比率は、第１の領域４６１より低い平均透明度を有する第２の領域４６２までの距離が減少するのに伴って、例えば、不透明な第２の領域４６２までの距離が減少するのに伴って、減少してもよい。
例えば、第１の領域４６１内の第１の透明なエリア４４１のサイズは、透明な第２の領域４６２までの距離が増加するのに伴って、減少してもよい。結果として、マスク部は、傾斜した側壁を有してもよく、側壁は、屈曲した、カーブした、凹状に曲げられた、凸状に曲げられた、および／または、まっすぐなセクションを含んでもよい。
図９Ｃは、他の実施形態に従うレチクル４００の平面図を示す。レチクル４００は、１つ、２つ、４つ以上の同一のユニットパターン４７０を含んでもよく、各ユニットパターン４７０は、１つの半導体デバイスの接合終端延在部を定義してもよい。各ユニットパターン４７０は、中央領域４６０、少なくとも２つの第１の領域４６１、２つの第１の領域４６１間の少なくとも１つの第２の領域４６２およびレチクルエッジ領域４６９を含んでもよい。中央領域４６０の水平断面エリアは、長方形でもよい。しかしながら、他の断面エリア、例えば楕円形状または多角形状が可能でもよい。第１の領域４６１、第２の領域４６２およびレチクルエッジ領域４６９は、フレーム、例えば異なるサイズの長方形フレームを中央領域４６０の周りで形成してもよい。各フレームの横方向の幅は均一でもよい。ユニットパターン４７０のレチクルエッジ領域４６９は、格子を形成してもよい。
第１の領域４６１は、第１の透明なエリア４４１および第１の不透明なエリア４３１を有する第１のサブ解像度パターン４５１を含んでもよい。例えば、第１の透明なエリア４４１は、図９Ａのパターン層４９０内の矩形開口でもよい。第１の不透明なエリア４３１は、接続されてもよく、隣接した第１の透明なエリア４４１を互いから分離する格子を形成してもよい。少なくとも他の実施形態によれば、第１の不透明なエリア４３１が角柱でもよく、第１の透明なエリア４４１は、接続されてもよく、隣接した第１の不透明なエリア４３１を互いから分離する格子を形成してもよい。
中央領域４６０内の平均透過率は、第１の領域４６１内の平均透過率と異なってもよく、かつ、第２の領域４６２内の平均透過率と異なってもよい。中央領域４６０は透明でもよい。レチクルエッジ領域４６９は不透明でもよい。
図示の実施形態によれば、第２の領域４６２は、第２の透明なエリア４４２および第２の不透明なエリア４３２を含んでもよい第２のサブ解像度パターン４５２を含んでもよい。例えば、第２のサブ解像度パターン４５２は、矩形の第２の透明なエリア４４２および第２の不透明なエリア４３２を含んでもよく、第２の不透明なエリア４３２は、隣接した第２の透明なエリア４４２を互いから分離する格子を形成する。
第２の領域４６２内の第２の透明なエリア４４２と第２の不透明なエリア４３２との間のエリア比率は、第１の領域４６１内の第１の透明なエリア４４１と第１の不透明なエリア４３１との間のエリア比率と異なってもよい。例えば、第１の透明なエリア４４１および第２の透明なエリア４４２は、大きさが異なってもよい。
一実施形態によれば、レチクル４００は、２つ以上の第１の領域４６１を含んでもよく、隣接した第１の領域４６１間の距離は、中央領域４６０までの距離が増加するのに伴って、減少してもよい、および／または、第１の領域４６１の幅は、中央領域４６０までの距離が増加するのに伴って、増加してもよい。
他の実施形態によれば、レチクル４００は、２つ以上の第１の領域４６１を含んでもよく、隣接した第１の領域４６１間の距離は、中央領域４６０までの距離が増加するのに伴って、増加してもよい、および／または、第１の領域４６１の幅は、中央領域４６０までの距離が増加するのに伴って、減少してもよい。
第１の透明なエリア４４１は、隣接する第１の領域４６１と第２の領域４６２との間の境界線に平行に延びる線に沿って形成されてもよい。第２の領域４６２内の平均透過率が第１の領域４６１内の平均透過率より高い場合、エリア比率、例えば、第１の透明なエリア４４１のサイズは、第２の領域４６２までの距離が増加するのに伴って、減少してもよい。第２の領域４６２内の平均透過率が第１の領域４６１内の平均透過率より低い場合、エリア比率、例えば、第１の透明なエリア４４１のサイズは、第２の領域４６２までの距離が増加するのに伴って、増加してもよい。
図１０および図１１は、サブ解像度パターンを含むレチクル４００の斜視図と、半導体デバイスのための接合終端延在部１９０を有するそれぞれのＳｉＣ基板７００の対応する断面図と、を組み合わせる。
平面図（図示せず）では、ＳｉＣ基板７００または半導体デバイスは、レチクルと同一または類似の形状を有してもよい。例えば、半導体デバイスは、矩形形状、楕円形状または多角形状を有してもよい。接合終端延在部１９０は、半導体デバイスの外周に沿って延びてもよい。
接合終端延在部１９０を形成することは、レジストマスク３３０を介してＳｉＣ基板７００にイオンを注入することを含んでもよい。レジストマスク３３０の形成は、レチクル４００を用いる露光プロセスを含んでもよい。
図１０において、レチクル４００は、第１の領域４６１および第２の領域４６２を含む。第２の領域４６２は、隣接した第１の領域４６１を互いから分離し、最外部の第１の領域４６１をレチクルエッジ領域４６９から分離する。第１の領域４６１、第２の領域４６２およびエッジ領域４６９は、中央領域４６０を囲む。中央領域４６０および第２の領域４６２は透明でもよい。エッジ領域４６９は不透明でもよい。第１の領域４６１は、第１の透明なエリア４４１および第１の不透明なエリア４３１を有する第１のサブ解像度パターン４５１を含んでもよく、第１の不透明なエリア４３１は、接続されてもよく、第１の透明なエリア４４１を互いから、および、隣接する領域から分離してもよい。第１の不透明なエリア４３１および／または第１の透明なエリア４４１は、露光放射８２０の解像度限界より小さい少なくとも１つの横方向の延在部を有してもよい。
レチクル４００を通過する露光放射８２０の部分を用いて、中央領域４６０および第２の領域４６２に対応するレジストマスク開口３３５を有するレジストマスク３３０を形成してもよく、レジストマスク３３０は、レチクル４００のエッジ領域４６９に対応する厚いレジストマスク部３３９と、レチクル４００の第１の領域４６１によって定義される薄いレジストマスク部３３１と、を有する。
レジストマスク３３０が注入マスクとして用いられるとき、厚いレジストマスク部３３９は、注入を完全に阻止してもよく、薄いレジストマスク部３３１は、注入を部分的に阻止してもよく、ＳｉＣ基板７００内に有効に注入されたイオンのドーズ量および範囲は減少する。注入は、異なる加速エネルギーでの複数の注入を含んでもよい。薄いレジストマスク部３３１は、少なくとも、最低加速エネルギーでの注入を完全に阻止するために十分に厚くてもよい。薄いレジストマスク部３３１は、少なくとも、最高加速エネルギーでの注入を通過させるために十分に薄くてもよい。
レチクル４００の各ユニットパターンは、ＳｉＣ基板７００の部分から形成される半導体デバイスに対応してもよい。半導体デバイスの炭化ケイ素ボディ１００は、ドリフト領域１３０を含む。中央部分６１０内の炭化ケイ素ボディ１００は、エミッタ領域、例えば、主要表面７０１とドリフト領域１３０との間に形成されるアノード／ボディ領域１２０を含んでもよい。アノード／ボディ領域１２０は、ＳｉＣダイオードのアノード領域またはＳｉＣパワートランジスタのボディ領域を含んでもよく、ＳｉＣパワートランジスタは、平行に電気的に接続される複数のトランジスタセルを含む。
エミッタ領域１２０およびドリフト領域１３０は、１つまたは複数の第１のｐｎ接合ｐｎ１を形成し、１つまたは複数の第１のｐｎ接合ｐｎ１は、ＳｉＣダイオードのダイオード接合またはＳｉＣパワートランジスタのトランジスタセルのボディ／ドレイン接合を含んでもよい。接合終端延在部１９０は、第１のドープ領域１９１および第２のドープ領域１９２を含んでもよい。
第１のドープ領域１９１は、レジストマスク開口３３５の垂直射影における主要表面７０１とドリフト領域１３０との間に形成されてもよい。第１のドープ領域１９１およびドリフト領域１３０は、第２のｐｎ接合ｐｎ２を形成してもよい。第２のドープ領域１９２は、主要表面７０１とドリフト領域１３０との間で薄いレジストマスク部３３１の下に形成されてもよい。第２のドープ領域１９２およびドリフト領域１３０は、第３のｐｎ接合ｐｎ３を形成してもよい。厚いレジストマスク部３３９の下の終端エッジ領域１９９は、イオン注入に影響を受けないままでもよい。
第２のドープ領域１９２の垂直延在長ｖ２は、第１のドープ領域１９１の垂直延在長ｖ１より小さくてもよい。第２のドープ領域１９２内のドーパント濃度は、第１のドープ領域１９１内より低くてもよい。第１のドープ領域１９１の垂直延在長ｖ１は、ボディ／アノード領域１２０の垂直延在長ｖ０より小さくてもよいし、等しくてもよい。ボディ／アノード領域１２０内の最大ドーパント濃度は、第１のドープ領域１９１内より高い。第１のドープ領域１９１および第２のドープ領域１９２は、主要表面７０１に接触してもよい。
一実施形態によれば、ドリフト領域１３０は、ｎドープであり、ボディ／アノード領域１２０、第１のドープ領域１９１および第２のドープ領域１９２は、ｐドープである。他の実施形態によれば、ドリフト領域１３０は、ｐドープでもよく、ボディ／アノード領域１２０、第１のドープ領域１９１および第２のドープ領域１９２は、ｎドープでもよい。
図示の実施形態では、第１のドープ領域１９１は、フィールドゾーン、例えば、閉じたｐドープのフレーム状のフィールドリングをボディ／アノード領域１２０の周りで形成してもよく、主要表面７０１に沿った電界強度の緩和に寄与する。第１のドープ領域１９１は、表面電荷に対する感度を減少してもよく、表面電荷は、炭化ケイ素ボディ１００より上に堆積される誘電体構造内に蓄積してもよく、接合終端延在部１９０内の電界分布に影響を与えてもよい。
低ドープの第２のドープ領域１９２は、リソグラフィ整合変動に対する感度を減少してもよく、電界強度を局所的に減少してもよく、および／または、表面電荷に対する感度を減少してもよい。
第１のドープ領域１９１および第２のドープ領域１９２が単一のマスクによって定義されるので、電界強度への影響は、２つのリソグラフィプロセス間の不整合の程度に依存しない。
第１の領域４６１において、第１の透明なエリア４４１と第１の不透明なエリア４３１との間のエリア比率は、透明な第２の領域４６２までの距離が増加するのに伴って、減少してもよい。
図１０において、第１の領域４６１内の第１の透明なエリア４４１のサイズは、透明な第２の領域４６２までの距離が増加するのに伴って、減少する。
他の実施形態によれば、第１の不透明なエリア４３１の幅は、透明な第２の領域４６２までの距離が増加するのに伴って、増加してもよい。さらなる実施形態によれば、透明な第２の領域４６２までの距離が増加するのに伴って、第１の透明なエリア４４１のサイズは減少し、かつ、第１の不透明なエリア４３１の幅は増加する。
例えば、第１の透明なエリア４４１は、第１の領域４６１と第２の領域４６２との間の遷移に平行な行に配置されてもよく、同一行に割り当てられる透明なエリア４４１は、同一サイズを有する。第２の領域４６２に最も近い第１の行の透明なエリア４４１は、第１のサイズを有してもよい。ｎ番目の行の透明なエリア４４１は、第１のサイズより小さい第２のサイズを有してもよい。第１の行とｎ番目の行との間の行の透明なエリア４４１は、第１のサイズ、第２のサイズまたは第１のサイズと第２のサイズとの間のサイズを有してもよい。例えば、最初の２つまたは３つの行は、第１のサイズの第１の透明なエリア４４１を含んでもよく、３行目からまたは４行目から開始する第１の透明なエリア４４１は、第２のサイズを有してもよい。
代替的にまたは追加的に、第１の不透明なエリア４３１の幅は、第１の行の透明なエリア４４１と第２の領域４６２との間の第１の幅から、第１の透明なエリア４４１のｎ番目の行と（ｎ−１）番目の行との間の第１の不透明なエリア４３１の第２の幅まで変化してもよい。第１の行と（ｎ−１）番目の行との間の第１の不透明なエリア４３１の幅は、第１の幅、第２の幅または第１の幅と第２の幅との間の幅を有してもよい。
結果として、薄いレジストマスク部３３１は、穏やかに傾いた、例えば、傾斜した側壁を有してもよい。第１の領域４６１は、フィールドゾーンを形成してもよく、特に上述したように、フィールドリングを形成してもよく、フィールドゾーン内の水平方向の正味のドーパント濃度Ｎ（ｘ）は、少なくとも２００ｎｍ当たり、例えば少なくとも５００ｎｍ当たり、最大値ＮｍａｘからＮｍａｘ／ｅまで漸減してもよい。
さらなる実施形態によれば、サブ解像度パターンは、エッジ領域４６９内で、境界線に沿って、エッジ領域４６９と最外部の第２の領域４６２との間に形成されてもよい。エッジ領域４６９内のサブ解像度パターンは、結果として、隣接するレジストマスク開口３３５の方に傾いた側壁を有する厚いレジストマスク部３３９を生じてもよい。
図１１は、接合終端延在部１９０を形成するための２つの注入に基づく実施形態を参照し、第１の注入は、グレイスケールのレジストマスク３３０を用い、第２の注入は、バイナリのレジストマスクを用いる。第２の注入は、第１の注入前または第１の注入後に実行されてもよい。
グレイスケールのレジストマスク３３０は、上述したように、サブリソグラフィ特徴を含むレチクル４００を有する感光層の露光によって形成されてもよい。例えば、レチクル４００は、第１の領域４６１間の透明な第２の領域４６２を含んでもよく、第１の領域４６１は、第１の領域４６１と第２の領域４６２との間の境界線のみに沿う第１のサブ解像度パターン４５１を含み、結果として、第１のサブ解像度パターンは、第２の領域４６２への遷移のみに沿って有効である。残りにおいて、各第１の領域４６１は、第１の不透明なエリア４３１を含んでもよく、第１の不透明なエリア４３１は、第１の透明なエリア４４１の幅より大きく、解像度幅より大きい幅を有する。結果として生じるレジストマスク３３０は、テーパー付き側壁を有する厚いレジストマスク部３３９を含んでもよい。
バイナリのレジストマスクは、バイナリのレチクル３５０を用いた露光から生じてもよい。バイナリのレチクル３５０は、中央開口３５１を含んでもよく、中央開口３５１は、レチクル４００の中央領域４６０、第１の領域４６１および第２の領域４６２を含む。低ドーズ量の注入は、第２のドープ領域１９２のドーパントドーズ量を定義してもよく、アノード／ボディ領域１２０内および第１のドープ領域１９１内のドーピングドーズ量を増加してもよい。
バイナリのレジストマスクは、第１のドープ領域１９１の垂直延在長ｖ１および第２のドープ領域１９２の垂直延在長ｖ２の変数定義を容易にしてもよい。例えば、ｖ１は、ｖ２より小さくてもよいし、ｖ２に等しくてもよいし、または、ｖ２より大きくてもよい。第２のドープ領域１９２のドーピングは、第１のドープ領域１９１のドーピングから切り離されてもよい。
厚いレジストマスク部３３９のテーパー付き側壁は、第１のドープ領域１９１と第２のドープ領域１９２との間の滑らかな横方向の遷移を容易にする。第１のドープ領域１９１のエッジに沿った局所的な電界ピークは減少してもよい。第１のドープ領域１９１の垂直延在長ｖ１は、第２のドープ領域１９２の垂直延在長ｖ２から独立して選択されてもよい。
図１２Ａおよび図１２Ｂは、急な側壁を有するバイナリマスク構造４１１を用いて、コリメートされたイオンビーム９１２に対して主要表面７０１を部分的に影にする方法に関し、コリメートされたイオンビーム９１２のビーム軸９９２は、主要表面７０１上の法線７０４に対して傾斜角φで傾斜する。バイナリマスク構造４１１は、コリメートされたイオンビーム９１２とＳｉＣ基板７００との間の相対的な運動と組み合わせて、コリメートされたイオンビームに対して異なる領域を、異なる期間の間に影にし、このようにして、主要表面７０１を介してＳｉＣ基板７００に入る横方向の密度分布を変調する。
図７Ａに関して記載されているように、急なマスク開口４１５を有するバイナリマスク構造４１１は、ＳｉＣ基板７００の主要表面７０１の上に形成される。
バイナリマスク構造４１１を含むＳｉＣ基板７００は、ＳｉＣ基板７００の法線７０４が、コリメートされたイオンビーム９１２のビーム軸９９２に対して傾斜角φで傾斜するように、図３Ａに示す注入装置９００内に位置決めされ、傾斜角φは、１０°より大きくてもよく、例えば、約２０°より大きくてもよい。注入の間、ＳｉＣ基板７００は、垂直中央軸の周りで少なくとも１回転し、垂直中央軸は、主要表面７０１上の法線に対して一定の傾斜角φで傾斜する。１回転の間、コリメートされたイオンビーム９１２のビーム軸９９２およびＳｉＣ基板７００の垂直中央軸がわたる面は、垂直中央軸の周りで１回転する。
半回転の間、コリメートされたイオンビーム９１２から背けられたバイナリマスク構造４１１の垂直方向の側壁と、有効なビーム軸９９２と、の間の角度θは、０°から傾斜角φまで連続的に変化し、０°に戻る。したがって、背けられた側の主要表面７０１の上のバイナリマスク構造４１１の影の長さは、０から最大値ｄ３まで漸増し、最大値ｄ３は、式（３）に従って、バイナリマスク構造４１１の垂直延在長ｖ２および傾斜角φによって定義される。
（３） ｄ３＝ｖ２×ｔａｎ（φ）
半回転の間、主要表面７０１上のイオンビームの跡と影になる側壁との間の距離ｄ４は、時刻ｔおよび回転周波数ωの関数として、式（４）によって表される。
（４） ｄ４（ｔ）＝ｄ３×ｓｉｎ（ωｔ）
注入は、１つまたは複数の全回転によって同一の傾斜角φでまたは異なる傾斜角で実行されてもよい。
図１２Ｂにおいて、線７６５は、図１２Ａのフィールドゾーン１７５内の水平方向の正味のドーパント分布Ｎ（ｘ）に近似する。正味のドーパント濃度Ｎ（ｘ）は、少なくとも２００ｎｍ当たり、例えば少なくとも５００ｎｍ当たり、最大値ＮｍａｘからＮｍａｘ／ｅまで漸減する。
図１２Ａおよび図１２Ｂに関して記載されている方法は、主要表面７０１の各部分セクションのために、コリメートされたイオンビーム９１２をＳｉＣ基板７００に対して案内し、ビーム軸９９２に対する傾斜角φを各全回転のために一定にすることを含んでもよい。
図１３Ａから図１３Ｂは、イオン注入装置に関する実施形態に関し、イオン注入装置では、イオンビームのビーム軸は、固定される、または、単一の水平方向にわたり移動可能である。
図１３Ａは、ＳｉＣ基板７００を保持する基板キャリア９８０を示し、ＳｉＣ基板７００は、注入プロセスの開始時に、コリメートされたイオンビーム９９２のビーム軸９９２に垂直な面７０６に対して傾斜角φで傾斜する。注入の間、傾斜したＳｉＣ基板７００を有する基板キャリア９８０は、ビーム軸９９２に平行な回転軸７０５の周りで回転する。
図１３Ｂは、図１３Ａの位置に対して半回転後の基板キャリア９８０およびＳｉＣ基板７００を示す。図１２Ａから図１２Ｃに関して議論したように、主要表面７０１上に形成される急なマスク開口を有するバイナリマスク構造は、結果として、横方向に変調されたドーパント分布を生じてもよい。
図１４Ａは、半導体デバイス５００の部分を示し、半導体デバイス５００は、例えば、パワー半導体ダイオード、ＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）、例えば、通常の意味で金属ゲートを有するＦＥＴを含むＭＯＳＦＥＴ（金属酸化膜半導体ＦＥＴ）および半導体材料からのゲートを有するＦＥＴ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）またはＭＣＤ（ＭＯＳ制御ダイオード）でもよいし、または、これらを含んでもよい。
半導体デバイス５００は、半導体部分１００を含み、半導体部分１００は、前側の第１の表面１０１および第１の表面１０１と反対の後側の第２の表面１０２を有する。半導体部分１００は、炭化ケイ素（ＳｉＣ）からなる。第１の表面１０１と第２の表面１０２との間の半導体部分１００の垂直延在長は、数１００ｎｍから数１００μｍまでの範囲にあってもよい。
第１の表面１０１に対する法線は、垂直方向を定義し、第１の表面１０１に平行な方向は、以下、横方向とも呼ばれる水平方向である。
半導体部分１００内のドリフト構造１３０は、ドリフトゾーン１３５を含む。半導体デバイス５００の阻止状態において、前側の第１の負荷電極と後側の第２の負荷電極との間に印加される阻止電圧の主要部分は、ドリフトゾーン１３５にわたり降下する。ドリフトゾーン１３５は、第１の導電型を有し、半導体部分１００の全体的な水平断面にわたり延在してもよい。ドリフトゾーン１３５内の平均ドーパント濃度は、垂直方向に沿って均一でもよい。例えば、ドリフトゾーン１３５内の平均ドーパント濃度は、１Ｅ１４ｃｍ−３から５Ｅ１６ｃｍ−３までの範囲にあってもよく、例えば、１Ｅ１５ｃｍ−３から３Ｅ１６ｃｍ−３までの範囲にあってもよい。
ドリフト構造１３０は、高ドープベース部分１３９をドリフトゾーン１３５と第２の表面１０２との間にさらに含む。ベース部分１３９の導電型は、ドリフトゾーン１３５の導電型と同一でもよいし、または、補完の導電型でもよいし、または、ベース部分１３９は、ドリフトゾーン１３５から第２の表面１０２まで延在する両方の導電型のドープしたゾーンを含んでもよい。第２の表面１０２に沿ったベース部分１３９のドーパント濃度は、金属構造との低抵抗接触、例えばオーミック接触を形成するのに十分に高くてもよい。金属構造は、第２の表面１０２に隣接し、第２の負荷電極を形成する。
半導体部分１００の中央領域６１１は、半導体デバイス５００の活性領域を含み、活性領域は、アノード／ボディ領域１２０を含んでもよく、アノード／ボディ領域１２０は、ドリフト構造１３０との主要なｐｎ接合ｐｎｘを形成する。アノード／ボディ領域１２０は、パワー半導体ダイオードのアノード領域でもよいし、パワー半導体スイッチ、例えば、ＩＧＦＥＴまたはＩＧＢＴのトランジスタセルのボディ領域を含んでもよい。終端領域６１９は、中央領域６１１を囲み、中央領域６１１を半導体部分１００の側面１０３から分離する。
前側で、終端領域６１９は、終端構造１７０を含み、終端構造１７０にわたり、阻止電圧は、横方向に降下する。終端構造１７０は、フィールドゾーン１７５を、第１の表面１０１とドリフト構造１３０との間に、例えば第１の表面１０１とドリフトゾーン１３５との間に含む。フィールドゾーン１７５は、第２の導電型を有し、ドリフトゾーン１３５との第１のｐｎ接合ｐｎ１を形成する。フィールドゾーン１７５の最大垂直延在長ｖ１は、２００ｎｍから２μｍまでの範囲にあってもよいし、例えば４００ｎｍから１０００ｎｍまでの範囲にあってもよい。フィールドゾーン１７５内の平均ドーパント濃度は、垂直方向に沿ってほぼ均一でもよい。
第１のｐｎ接合ｐｎ１は、第１の表面１０１に平行な水平断面ｐｎ１１を含み、第１の表面１０１に垂直な垂直断面ｐｎ１２を含んでもよい。水平断面ｐｎ１１は、完全に平らでもよく、第１の表面１０１に平行な、単一の幾何学的な面内に延在してもよい。
フィールドゾーン１７５は、同一の導電型の接合終端ゾーン内に埋め込まれてもよい。図示の実施形態によれば、ドリフト構造１３０は、ドリフトゾーン１３５の導電型の分離領域１３１を含み、分離領域１３１は、第１の表面１０１からドリフトゾーン１３５まで延在し、フィールドゾーン１７５を互いから横方向に分離する、および／または、同一の導電型の他のドープ領域から、例えば、中央領域６１１のアノード／ボディ領域１２０から横方向に分離する。
側面１０３に沿って、ドリフト構造１３０は、ドリフトゾーン１３５の導電型のエッジ部分１３７を含んでもよく、エッジ部分１３７は、第１の表面１０１からドリフトゾーン１３５まで延在する。エッジ部分１３７は、電位を半導体部分１００の後側から前側まで伝達する。
図１４Ｂは、水平方向のドーパント分布を示し、ｎ型ドリフトゾーン１３５およびｐ型フィールドゾーン１７５を有する実施形態に関する。線７８１は、水平方向のドネータ分布ＮＤ（ｘ）を示し、線７８２は、水平方向のアクセプタ分布ＮＡ（ｘ）を示し、線７８３は、水平方向の正味のドーパント分布Ｎ（ｘ）を示す。
ドネータ分布ＮＤ（ｘ）は、エピタキシの間、気相ドーピングから生じてもよく、ＮＤ（ｘ）は、ほぼ均一で、平均値ＮＤ０を有し、平均値ＮＤ０は、ドリフトゾーン１３５内のドーパント濃度に等しくてもよい。フィールドゾーン１７５は、上述したように、横方向に変調されたドーパント分布を用いてイオン注入から生じてもよく、その結果、フィールドゾーン１７５内の、第１の表面１０１に平行な水平方向のアクセプタ分布ＮＡ（ｘ）は、少なくとも１００ｎｍの距離内で、最大値ＮＡｍａｘからＮＡｍａｘ／ｅまで減少し、ｅは、オイラー数を表す。最大アクセプタ濃度ＮＡｍａｘは、５Ｅ１６ｃｍ−３から２Ｅ１８ｃｍ−３までの範囲にあってもよく、例えば、１Ｅ１７ｃｍ−３から１Ｅ１８ｃｍ−３までの範囲にあってもよい。
ＮＡｍａｘ＞＞ＮＤ０によって、線７８３によって与えられる、フィールドゾーン１７５内の水平方向の正味のドーパント分布Ｎ（ｘ）は、線７８２によって与えられる水平方向のアクセプタ分布ＮＡ（ｘ）に非常に近似し、少なくとも２００ｎｍ、少なくとも５００ｎｍ、または、例えば少なくとも８００ｎｍの距離Δｘ内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少し、その結果、ＮＡｍａｘからＮＤ０までのＮ（ｘ）の遷移は、なだらかである、すなわち、比較的広い水平距離にわたって分布する。
水平方向のドーパント分布Ｎ（ｘ）のなだらかな遷移によって終端構造１７０は、アノード／ボディ領域１２０とエッジ部分１３７との間の電位を、急な水平方向分布より広い距離にわたり低減する。第１の表面１０１に沿った、半導体部分１００内のピーク電界強度は、著しく減少する。前側の誘電体構造の信頼性が改善される。
図１５Ａにおいて、フィールドゾーン１７５は、均一の横方向幅ｗ１を有する閉じたフィールドリング１７６を、アノード／ボディ領域１２０を含んでもよい中央領域６１１の周りで形成する。３つ以上のフィールドリング１７６を含む終端構造１７０において、フィールドリング１７６は、等間隔でもよく、または、隣接したフィールドリング１７６間の距離は、中央領域６１１までの距離が増加するのに伴って、減少してもよいし、増加してもよい。
図１５Ｂの半導体デバイス５００は、フィールドゾーン１７５を含み、フィールドゾーン１７５は、不連続なフレームを中央領域６１１の周りで形成する線に沿って配置される。隣接したフィールドゾーン１７５間の距離は、均一でもよい。代替的には、側面１０３により近い外側フレームに割り当てられる隣接したフィールドゾーン１７５間の距離は、中央領域６１１により近い内側フレームに割り当てられる隣接したフィールドゾーン１７５間の距離より大きくてもよい。
図１６Ａは、低ドープ接合終端領域１７３内に形成されるフィールドゾーン１７５を有する半導体デバイス５００を示し、低ドープ接合終端領域１７３の垂直延在長は、フィールドゾーン１７５の垂直延在長に等しくてもよいし、大きくてもよいし、小さくてもよい。
接合終端領域１７３内の正味のドーパント分布ＮＪＴ（ｘ）は、ドリフトゾーン１３５内のｎ型背景ドーピングを過度に補償する第１のｐ型注入から生じてもよく、横方向に均一の正味のドーパント濃度ＮＪＴ０を生成してもよい。上述したように、フィールドゾーン１７５は、第２のイオン注入から、第１の表面１０１の面内の横方向に変調されたドーパント分布を用いて生じる。
図１６Ｂにおいて、線７８５は、接合終端領域１７３の水平方向の正味のドーパント分布ＮＪＴ（ｘ）を示し、線７８６は、第２のイオン注入から生じる水平方向の注入プロファイルＮＩ（ｘ）を示し、線７８７は、全体的な水平方向の正味のドーパント分布Ｎ（ｘ）を示す。
線７８７によって与えられる、フィールドゾーン１７５内の水平方向の正味のドーパント分布Ｎ（ｘ）は、線７８６によって与えられる水平方向の注入プロファイルＮＩ（ｘ）に非常に近似し、少なくとも２００ｎｍ、少なくとも５００ｎｍ、または、例えば少なくとも８００ｎｍの距離Δｘ内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少する。
図１７Ａの半導体デバイス５００の終端構造１７０は、滑らかな水平方向のドーパント分布を有するフィールドゾーン１７５と、中央領域６１１内のアノード／ボディ領域１２０に直接隣接する接合終端延在部１７２と、を組み合わせる。隣接したフィールドゾーン１７５の方向において、接合終端延在部１７２内の水平方向のドーパント分布７８３は、少なくとも２００ｎｍ、少なくとも５００ｎｍ、または、例えば少なくとも８００ｎｍの距離Δｘ内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少してもよい。
図１８および図１９は半導体デバイス５００の垂直断面図を参照し、図示の断面に垂直な垂直断面図は、図示の断面に非常に対応してもよいし、図示の断面に質的に等しくてもよい。
図１８において、半導体デバイス５００は、炭化ケイ素からなる半導体部分１００を有するパワー半導体ダイオードである。例えば、半導体部分１００は、４Ｈ−ＳｉＣ（４Ｈ−ポリタイプのＳｉＣ）、２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣまたは１５Ｒ−ＳｉＣを主成分としてもよい。前側の半導体部分１００の第１の表面１０１は、後側の反対の第２の表面１０２に平行である。
ドリフト構造１３０は、第２の表面１０２に直接隣接する。ドリフト構造１３０は、低ドープ・ドリフトゾーン１３５およびドリフトゾーン１３５と第２の表面１０２との間の高ドープベース部分１３９を含んでもよく、ベース部分１３９は、ドリフトゾーン１３５と同一の導電型を有する。
ドリフト構造１３０は、低抵抗接触を介して第２の負荷電極３２０に電気的に接続または結合されてもよい。例えば、第２の表面１０２に沿ったベース部分１３９内のドーパント濃度は、第２の表面１０２に直接隣接する第２の負荷電極３２０と低抵抗接触を形成するのに十分に高い。第２の負荷電極３２０は、半導体ダイオードのカソード端子Ｋを形成する、または、カソード端子Ｋに電気的に接続または結合される。
半導体部分１００が炭化ケイ素を主成分とする場合、ドリフトゾーン１３５の正味のドーパント濃度は、１Ｅ１４ｃｍ−３から３Ｅ１６ｃｍ−３までの範囲にあってもよい。ドリフト構造１３０は、さらなるドープ領域を、ドリフトゾーン１３５と第１の表面１０１との間に、および、ドリフトゾーン１３５と第２の表面１０２との間に含んでもよい。
中央領域において、アノード領域１２２は、ドリフト構造１３０との、例えばドリフトゾーン１３５との主要なｐｎ接合ｐｎｘを形成する。主要なｐｎ接合ｐｎｘは、第１の表面１０１に平行でもよい。第１の負荷電極３１０は、アノード領域１２２に直接隣接し、アノード端子Ａを形成してもよいし、アノード端子Ａに電気的に接続または結合されてもよい。
誘電体層２１０は、第１の負荷電極３１０の側壁をカバーしてもよい。一実施形態によれば、誘電体層２１０の部分は、フィールドゾーン１７５と第１の負荷電極３１０の外側部分との間に形成されてもよい。終端構造１７０は、上述した構成のいずれかを有してもよい。
図１９は、トランジスタセルＴＣを含む半導体デバイス５００を示す。半導体デバイス５００は、例えば、ＩＧＦＥＴ、ＩＧＢＴまたはＭＣＤでもよい。半導体部分１００、ドリフト構造１３０および接合終端構造１７０の詳細に関して、図１８の半導体ダイオードの説明が参照される。
図１９の半導体デバイス５００は、アノード領域の代わりに、トランジスタセルＴＣを含み、各トランジスタセルＴＣ内で、ボディ領域１２５は、ソース領域をドリフト構造１３０から分離する。ボディ領域１２５は、ドリフト構造１３０との、例えばドリフトゾーン１３５との第１のトランジスタｐｎ接合を形成し、第１のトランジスタｐｎ接合は、図１８の主要なｐｎ接合ｐｎｘに対応する。ボディ領域１２５は、ソースゾーンとの第２のトランジスタｐｎ接合を形成する。
トランジスタセルＴＣのボディ領域１２５およびソース領域に電気的に接続される第１の負荷電極３１０は、第１の負荷端子Ｌ１を形成してもよいし、第１の負荷端子Ｌ１に電気的に接続または結合されてもよい。第１の負荷端子Ｌ１は、ＭＣＤのアノード端子、ＩＧＦＥＴのソース端子またはＩＧＢＴのエミッタ端子でもよい。
ベース部分１３９に電気的に接続される第２の負荷電極３２０は、第２の負荷端子Ｌ２を形成してもよいし、第２の負荷端子Ｌ２に電気的に接続または結合されてもよい。第２の負荷端子Ｌ２は、ＭＣＤのカソード端子、ＩＧＦＥＴのドレイン端子またはＩＧＢＴのコレクタ端子でもよい。
トランジスタセルＴＣは、平面ゲート電極またはトレンチゲート電極を有するトランジスタセルでもよく、トレンチゲート電極は、横方向のチャネルまたは垂直方向のチャネルを制御してもよい。一実施形態によれば、トランジスタセルＴＣは、ｎチャネルＦＥＴセルであり、ｐドープ・ボディ領域１２５、ｎドープ・ソースゾーンおよびｎドープ・ドリフトゾーン１３５を有する。
特定の実施形態が、本願明細書において図示および記載されてきたが、当業者によって、さまざまな代替および／または等価な実施態様が、本発明の要旨を逸脱することなく、図示および記載される特定の実施形態と置換されてもよいことを認識されたい。この出願は、本願明細書において議論される特定の実施形態のあらゆる適合または変更をカバーすることを意図する。それゆえ、本発明は、請求項およびその均等物のみによって限定されることを意図する。

Claims (28)

  1. 半導体デバイスを製造する方法であって、前記方法は、
    イオン注入によって、第２の導電型の複数のフィールドゾーンを形成するステップを含み、前記複数のフィールドゾーンは、ドリフト層との第１のｐｎ接合を第１の導電型の炭化ケイ素基板の終端領域内で形成し、
    前記イオン注入によって、前記炭化ケイ素基板に入るドーパントの分布を横方向に変調することによって、前記複数のフィールドゾーンの少なくとも１つ内の水平方向の正味のドーパント分布は、少なくとも２００ｎｍ以内で、正味の最大ドーパント濃度ＮｍａｘからＮｍａｘ／ｅまで減少するように設定され、ｅは、オイラー数を表す、
    方法。
  2. 前記複数のフィールドゾーンの隣接したフィールドゾーンは、前記第１の導電型の分離領域によって、互いから横方向に分離される、
    請求項１に記載の方法。
  3. 前記複数のフィールドゾーンの隣接したフィールドゾーンは、互いに横方向に隣接し、
    前記複数のフィールドゾーンの隣接したフィールドゾーン間の正味の最小ドーパント濃度Ｎｍｉｎは、前記正味の最大ドーパント濃度Ｎｍａｘの多くても２５％である、
    請求項１に記載の方法。
  4. 前記複数のフィールドゾーン内の前記水平方向の正味のドーパント分布は、少なくとも５００ｎｍ以内で、前記正味の最大ドーパント濃度ＮｍａｘからＮｍａｘ／ｅまで減少するように設定される、
    請求項１から３のいずれかに記載の方法。
  5. 前記複数のフィールドゾーン内の前記水平方向の正味のドーパント分布Ｎ（ｘ）は、水平距離ｘの関数として、
    Ｎｍａｘ×０．５×（１−ｅｒｆ（（ｘ−ｘ０）／（σ×ｓｑｒｔ（２））））
    に近似し、
    σは、１００ｎｍより大きく、
    ｘ０は、Ｎ（ｘ）が０．５×Ｎｍａｘに低下した横方向位置を示す、
    請求項１から４のいずれかに記載の方法。
  6. 前記複数のフィールドゾーンは、閉じたフィールドリングを中央領域の周りで形成する、
    請求項１から５のいずれかに記載の方法。
  7. 前記複数のフィールドゾーンは、フレームを中央領域の周りで形成する線に沿って形成される、
    請求項１から５のいずれかに記載の方法。
  8. 前記複数のフィールドゾーン内の前記水平方向の正味のドーパント分布は、前記最大値ＮｍａｘからＮｍａｘ／ｅまで単調に減少する、
    請求項１から７のいずれかに記載の方法。
  9. ドーパントの前記分布を横方向に変調することは、コリメートされたイオンビームをビーム変更デバイスを介して方向付けることを含み、前記ビーム変更デバイスは、遮蔽セクションおよび前記遮蔽セクション間の発散セクションを備え、
    前記遮蔽セクション内で、前記コリメートされたイオンビームのイオンのための透過性は、前記発散セクション内より低く、
    前記発散セクションを通過する発散イオンビーム円錐は、前記炭化ケイ素基板の主要表面上の前記複数のフィールドゾーンの横方向の延在部を定義する、
    請求項１から８のいずれかに記載の方法。
  10. 前記発散セクションは、へこみおよび突起を備え、前記へこみおよび前記突起内で、前記ビーム変更デバイスの垂直延在長は、第１の厚さとより大きい第２の厚さとの間で漸次に変化し、
    前記遮蔽セクションの垂直延在長は、前記第２の厚さ以上である、
    請求項９に記載の方法。
  11. 前記発散イオンビーム円錐は、前記主要表面の面内で互いから間隔があけられる、
    請求項９または１０に記載の方法。
  12. 前記遮蔽セクションの幅は、カーフ領域までの距離が減少するのに伴って、増加する、
    請求項９から１１のいずれかに記載の方法。
  13. 前記遮蔽セクションは、５以上の分子量を有するイオンが多くても２ＭｅＶの運動エネルギーで透過できない、
    請求項９から１２のいずれかに記載の方法。
  14. 急なマスク開口を有するバイナリマスク構造を前記炭化ケイ素基板の主要表面上に形成するステップと、
    前記バイナリマスク構造の少なくとも部分を、リフロー温度より高い温度で熱処理し、前記バイナリマスク構造から、テーパー付きマスク溝を有するリフローマスクを形成するステップと、
    をさらに含み、
    前記リフローマスクは、ドーパントの前記水平分布を横方向に変調する、
    請求項１から８のいずれかに記載の方法。
  15. 急なマスク開口を有するバイナリマスク構造を前記炭化ケイ素基板の主要表面上に形成するステップと、
    コリメートされたイオンビームとマスク側壁との間の傾斜角（φ）での傾斜を用いて、かつ、前記炭化ケイ素基板と前記コリメートされたイオンビームとの間の回転運動を用いて、前記コリメートされたイオンビームを部分的に影にするステップと、
    をさらに含み
    前記影にするステップは、ドーパントの前記水平分布を横方向に変調する、
    請求項１から８のいずれかに記載の方法。
  16. 前記注入の間、前記炭化ケイ素基板の主要表面に対する法線と前記コリメートされたイオンビームのビーム軸との間の前記傾斜角（φ）は、少なくとも２０°である、
    請求項１５に記載の方法。
  17. 前記炭化ケイ素基板は、前記ビーム軸に垂直な面に対して前記傾斜角（φ）で傾斜した基板キャリア上に載置される、
    請求項１５または１６に記載の方法。
  18. 前記注入の間、前記炭化ケイ素基板は、前記ビーム軸に平行な垂直軸の周りで回転する、
    請求項１７に記載の方法。
  19. 前記傾斜角（φ）は、前記注入の間、一定である、
    請求項１５から１８のいずれかに記載の方法。
  20. 前記傾斜角（φ）は、前記注入の間、最小傾斜角と最大傾斜角との間で漸次に変化する、
    請求項１５から１８のいずれかに記載の方法。
  21. 半導体デバイスであって、
    前記半導体デバイスは、炭化ケイ素の半導体部分内に形成されるドリフトゾーンを備え、前記半導体部分は、中央領域および前記中央領域を囲む終端領域を備え、前記ドリフトゾーンは、前記半導体部分の第１の表面から離れており、
    前記半導体デバイスは、前記終端領域内の複数のフィールドゾーンを備え、前記複数のフィールドゾーンは、前記ドリフトゾーンとの第１のｐｎ接合を形成し、前記複数のフィールドゾーンの少なくとも１つ内の、前記第１の表面に平行な水平方向の正味のドーパント分布Ｎ（ｘ）は、少なくとも２００ｎｍの距離内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少し、ｅは、オイラー数を表す、
    半導体デバイス。
  22. 前記半導体デバイスは、前記ドリフトゾーンの導電型の分離領域をさらに備え、前記分離領域は、前記複数のフィールドゾーンの隣接したフィールドゾーンを横方向に分離する、
    請求項２１に記載の半導体デバイス。
  23. 前記複数のフィールドゾーンの隣接したフィールドゾーンは、互いに横方向に隣接し、前記複数のフィールドゾーンの隣接したフィールドゾーン間の正味の最小ドーパント濃度Ｎｍｉｎは、前記正味の最大ドーパント濃度Ｎｍａｘの多くても２５％である、
    請求項２１に記載の半導体デバイス。
  24. 前記半導体デバイスは、前記複数のフィールドゾーンの導電型の接合終端領域をさらに備え、
    前記接合終端領域の部分は、前記複数のフィールドゾーンの隣接したフィールドゾーンを横方向に分離する、
    請求項２１に記載の半導体デバイス。
  25. 前記複数のフィールドゾーンの少なくともいくつかは、閉じたフィールドリングを前記中央領域の周りで形成する、
    請求項２１から２４のいずれかに記載の半導体デバイス。
  26. 前記複数のフィールドゾーンの少なくともいくつかは、フレームを前記中央領域の周りで形成する線に沿って配置される、
    請求項２１から２５のいずれかに記載の半導体デバイス。
  27. 前記半導体デバイスは、前記複数のフィールドゾーンの導電型の接合終端延在部をさらに備え、前記接合終端延在部は、前記中央領域内に形成されるアノード／ボディ領域に直接隣接し、
    前記接合終端延在部内の、前記第１の表面に平行な水平方向の正味のドーパント分布Ｎ（ｘ）は、少なくとも２００ｎｍの距離内で、最大値ＮｍａｘからＮｍａｘ／ｅまで減少する、
    請求項２１から２６のいずれかに記載の半導体デバイス。
  28. 前記複数のフィールドゾーンは、フローティングに構成される、
    請求項２１から２７のいずれかに記載の半導体デバイス。
JP2018201793A 2017-10-27 2018-10-26 フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法 Active JP7271133B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017125242.8 2017-10-27
DE102017125242 2017-10-27

Publications (2)

Publication Number Publication Date
JP2019083317A true JP2019083317A (ja) 2019-05-30
JP7271133B2 JP7271133B2 (ja) 2023-05-11

Family

ID=66138383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018201793A Active JP7271133B2 (ja) 2017-10-27 2018-10-26 フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法

Country Status (4)

Country Link
US (1) US10541325B2 (ja)
JP (1) JP7271133B2 (ja)
CN (1) CN109727872B (ja)
DE (1) DE102018123596A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122791B3 (de) 2016-11-25 2018-05-30 mi2-factory GmbH Ionenimplantationsanlage, Filterkammer und Implantationsverfahren unter Einsatz eines Energiefilterelements
DE102017125244B3 (de) * 2017-10-27 2019-02-28 Infineon Technologies Ag HALBLEITERVORRICHTUNG MIT JUNCTION-ABSCHLUSSZONE und Verfahren zu deren Herstellung
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths
US11750357B1 (en) * 2020-04-07 2023-09-05 Cable Television Laboratories, Inc. Optical frequency comb based coherent phase recovery simplification
US20220157951A1 (en) 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2006222444A (ja) * 2006-03-27 2006-08-24 Toshiba Corp 半導体装置の製造方法
US20110195563A1 (en) * 2010-02-09 2011-08-11 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
WO2014049806A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
CN104303314A (zh) * 2012-05-17 2015-01-21 通用电气公司 具有结终端扩展的半导体器件
JP2016192541A (ja) * 2015-02-06 2016-11-10 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ＳｉＣベースの超接合半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US9536942B2 (en) 2012-03-15 2017-01-03 Mitsubishi Electric Corporation Semiconductor device having a plurality of electric field relaxation layers and method for manufacturing same
CN204130542U (zh) * 2014-06-09 2015-01-28 英飞凌科技股份有限公司 功率半导体器件
WO2016103814A1 (ja) 2014-12-25 2016-06-30 富士電機株式会社 半導体装置
DE102015114429B4 (de) * 2015-08-28 2017-05-11 Infineon Technologies Ag Partikelbestrahlungsgerät, Strahlmodifikatorvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Junctionabschlussextensionszone
CN106024859B (zh) * 2016-05-25 2019-06-04 电子科技大学 一种超结半导体器件终端结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2006222444A (ja) * 2006-03-27 2006-08-24 Toshiba Corp 半導体装置の製造方法
US20110195563A1 (en) * 2010-02-09 2011-08-11 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP2011165856A (ja) * 2010-02-09 2011-08-25 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
CN104303314A (zh) * 2012-05-17 2015-01-21 通用电气公司 具有结终端扩展的半导体器件
US20150115284A1 (en) * 2012-05-17 2015-04-30 General Electric Company Semiconductor device with junction termination extension
JP2015520512A (ja) * 2012-05-17 2015-07-16 ゼネラル・エレクトリック・カンパニイ 接合終端拡張を有する半導体デバイス
WO2014049806A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
JP2016192541A (ja) * 2015-02-06 2016-11-10 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ＳｉＣベースの超接合半導体装置

Also Published As

Publication number Publication date
JP7271133B2 (ja) 2023-05-11
US20190131447A1 (en) 2019-05-02
DE102018123596A1 (de) 2019-05-02
CN109727872B (zh) 2021-12-10
US10541325B2 (en) 2020-01-21
CN109727872A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
JP7271133B2 (ja) フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法
US6346464B1 (en) Manufacturing method of semiconductor device
US8148749B2 (en) Trench-shielded semiconductor device
US7759186B2 (en) Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
US10915029B2 (en) Particle irradiation apparatus, beam modifier device, and semiconductor device including a junction termination extension zone
US9887190B2 (en) Semiconductor device and method for manufacturing the same
TW201503369A (zh) 超接合半導體裝置之製造方法
US10516020B2 (en) Semiconductor device including crystal defect region and method for manufacturing the same
JP7197304B2 (ja) イオン注入装置及び半導体デバイスの製造方法
US20170263698A1 (en) Power metal-oxide-semiconductor device
JP7486483B2 (ja) パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法
RU160937U1 (ru) ИНТЕГРИРОВАННЫЙ ШОТТКИ p-n ДИОД
US5416030A (en) Method of reducing leakage current in an integrated circuit
JP2012231092A (ja) 半導体装置の製造方法
KR101301583B1 (ko) 전력용 반도체소자의 제조방법
KR20160060795A (ko) 개선된 포토 레지스트에 의한 실리콘 광증배 소자의 제조 방법
JP5906767B2 (ja) 半導体装置とその製造方法
JPH02219279A (ja) 超階段型接合ダイオードの製造方法
CN118588540A (zh) 在碳化硅功率电子器件中制造局部离子注入的方法
KR19990075632A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R150 Certificate of patent or registration of utility model

Ref document number: 7271133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150