JP5906767B2 - 半導体装置とその製造方法 - Google Patents

Description

本明細書では、リサーフ構造（Reduced Surface Filed）を利用して耐圧能力を向上させた半導体装置とその製造方法を開示する。

半導体装置の耐圧能力を向上させるために、半導体基板の周辺領域にリサーフ層を形成する技術が知られている。リサーフ層を有効に活用するためには、リサーフ層の表面を厚い絶縁膜で覆うことが有効である。リサーフ層は、半導体基板に不純物を注入してから拡散させて形成する。厚い絶縁膜で覆われた位置にリサーフ層を形成するために、特許文献１の技術が開発されている。

特許文献１に開示されている技術を、図１０以降を参照して説明する。特許文献１の技術では、第１導電型半導体基板４６のリサーフ層の形成領域に、第２導電型不純物を注入してから拡散して第２導電型不純物拡散領域４８を形成する。このとき、厚い絶縁膜で覆われた深さにリサーフ層が形成されるように、不純物を深く注入する。
次に図１１に示すように、第２導電型不純物拡散領域４８に囲まれた領域（動作構造を形成する領域）に、第２導電型不純物を注入してから拡散して第２導電型半導体領域５２を形成する。
特許文献１の技術では、リサーフ層の表面を厚い絶縁膜で覆うために、図１２に示すように、第２導電型不純物拡散領域４８の表面をエッチングしてリセス５４を形成する。このとき、リセス５４の底面の下に、リサーフ層として機能するのに必要な厚みの第２導電型不純物拡散領域４８が残るようにエッチングする。
次に図１３に示すように、リセス５４に絶縁膜５０を形成する。以上の工程を経て、厚い絶縁膜５０で覆われた深さにリサーフ層４８を形成する。リサーフ層４８に囲まれた動作構造の形成領域に、第１導電型半導体基板４６と第２導電型半導体領域５２の積層構造が形成され、そのｐｎ接合界面を利用してダイオード、ＭＯＳ、あるいはＩＧＢＴ等の動作構造を形成することができる。

特開２０１１−８６６４８号公報

図１０に示すように、不純物の注入領域を制御するためには半導体基板４６の表面にマスク５４を形成する。マスク５４に開口Ｐを形成しておけば、リサーフ層４８の形成領域に限定して不純物を注入することができる。特許文献１の技術では、不純物を深く注入する。不純物の注入領域を限定しながら不純物を深く注入するためには、厚いマスクを必要とする。
厚いマスク５４を半導体基板４６の表面に形成する場合、フォトレジストの露光装置の焦点深度が浅いことから、細かな分解能でパターニングすることができない。たとえば開口Ｐが連続開口であるような粗いパターニングはできても、内部に細かな開口が分布しているような開口Ｍを形成することはできない。開口Ｍは図示されているものの、実際には製造することができない。

細かな開口が分布しているマスク、いわゆるメッシュパターンのマスクを利用することができれば、位置によって開口率を変えることができ、不純物の注入密度に濃淡の分布を形成することができる。一度の注入工程で、不純物の注入密度が濃い領域と、不純物の注入密度が薄い領域を作り分けることができる。

しかしながら、メッシュパターンのマスクを形成するためには、細かな分解能でパターニングする必要がある。前記したように、フォトレジストの露光装置の焦点深度が浅い。薄いマスクならメッシュパターンを形成することができるけれども、厚いマスクにメッシュパターンを形成することはできない。

特許文献１の技術では、不純物濃度が場所によって変化しているリサーフ層４８を形成することはできない。リサーフ層に不純物濃度の分布を持たせることによって、リサーフ層による耐圧向上効果を増大させられることが知られている。特許文献１の技術では、リサーフ層に不純物濃度の分布を持たせることによって耐圧向上効果を増大させることができない。

本明細書では、薄いマスクで半導体装置の深い位置に不純物拡散領域を形成する方法を提案する。その方法は、第１導電型半導体基板の表面を覆うとともに周辺領域に不純物通過領域が形成されているマスク越しに第２導電型不純物を注入して拡散する工程と、第１導電型半導体基板の周辺領域における表面上に絶縁膜を形成する工程と、絶縁膜に囲まれている領域における第１導電型半導体基板の表面上に第２導電型半導体層を結晶成長させる工程と、絶縁膜に囲まれている第２導電型半導体層と第１導電型半導体基板の積層構造を利用して動作構造を形成する工程を備えている。ここでいう不純物通過領域は、マスクを貫通する開口部であってもよいし、局所的に薄くされている領域であってもよい。厚い領域では不純物の通過を遮断し、薄い領域では不純物の通過を許容するマスクを用いてもよい。

上記の製造方法によると、第２導電型不純物拡散領域をエッチングしないでも、その上部が絶縁膜で覆われている構造を実現することができる。第２導電型不純物の注入深さは浅くてよく、第２導電型不純物の注入領域を規定するマスクは薄くてよい。細かな分解能でパターニングされたマスクが利用可能となる。

周辺領域に形成されている不純物通過領域の通過率に分布を持たせることができる。例えば第１導電型半導体基板の中心側で不純物通過率を高くし、第１導電型半導体基板の外側で不純物通過率を低くすることができる。例えばメッシュパターンで不純物通過領域を形成し、第１導電型半導体基板の中心側でメッシュパターンの開口率を高くし、第１導電型半導体基板の外側でメッシュパターンの開口率を低くすることができる。

本明細書では、従来では実現できなかった半導体装置も提供する。その半導体装置は、第１導電型半導体層と、第１導電型半導体層の周辺領域における表面に臨む位置に形成されている第２導電型不純物拡散領域と、第２導電型不純物拡散領域の表面を覆っている絶縁膜と、絶縁膜に囲まれているとともに第１導電型半導体層の表面に接している第２導電型半導体層を備えている。第２導電型不純物拡散領域の不純物濃度は、第１導電型半導体層の中心側で濃く、第１導電型半導体層の外側で薄い。

上記半導体装置は、第２導電型不純物拡散領域がリサーフ層として機能する。リサーフ層が絶縁膜で覆われているために、外来電荷の影響を受けにくく、安定した耐圧性能を発揮する。また、半導体基板の中心側の濃度が濃く、周辺側で濃度が薄いことから、半導体装置のアクティブ領域（動作構造が形成されている領域）の周辺部で生じやすい電界集中が緩和され、空乏層が半導体基板の周辺領域まで広く広がる。半導体装置の耐圧性能が向上する。

本明細書で提案する製造方法によると、不純物拡散領域をエッチングする必要がなくなり、不純物拡散領域を規制するマスクが薄くてすみ、マスクのパターニング条件が緩和される。多彩なマスク設計が可能となる。
また、本明細書で提案する半導体装置によると、半導体装置の動作構造の形成領域の周辺部で生じやすい電界集中を緩和し、半導体基板の周辺領域にまで広く広がる空乏層をもたらすリサーフ層が得られる。耐圧性能が一層に改善される。

実施例１の半導体装置の断面図。 実施例１の半導体装置の製造工程の１段階を示す断面図。 実施例１の半導体装置の製造工程の図２に続く段階を示す断面図。 実施例１の半導体装置の製造工程の図３に続く段階を示す断面図。 実施例１の半導体装置の製造工程の図４に続く段階を示す断面図。 実施例１の半導体装置の製造工程の図５に続く段階を示す断面図。 実施例１の半導体装置の製造工程の図６に続く段階を示す断面図。 実施例２の半導体装置の断面図。 実施例３の半導体装置の断面図。 特許文献１の製造方法によるときの製造工程の１段階を示す断面図。 図１０に続く製造工程の段階を示す断面図。 図１１に続く製造工程の段階を示す断面図。 図１２に続く製造工程の段階を示す断面図。

下記に説明する実施例の主要な特徴を列記する。下記の特徴は、それぞれが技術的有用性を備えており、他の特徴と組み合わせなくても有用な技術である。
特徴１：第１導電型はｎ型であり、第２導電型はｐ型である。
特徴２：第１導電型半導体層と第２導電型半導体層のｐｎ接合を利用して、ダイオード、トレンチゲート型ＭＯＳまたはトレンチゲート型ＩＧＢＴが構成されている。
特徴３：第２導電型不純物拡散領域がリサーフ層として機能する。
特徴４：第２導電型不純物拡散領域が、ダイオード、ＭＯＳまたはＩＧＢＴの形成範囲を一巡している。
特徴５：ダイオード、ＭＯＳまたはＩＧＢＴの形成範囲を一巡している第２導電型不純物拡散領域の不純物濃度が、内側で濃く、外側で薄い。第２導電型不純物拡散領域の濃度が一様である場合に比して、第２導電型半導体層の不純物濃度と、第２導電型半導体層に接する範囲における第２導電型不純物拡散領域の不純物濃度の差が小さい。
特徴６：第１導電型半導体層と第２導電型半導体層のｐｎ接合面が、第２導電型不純物拡散領域の上面よりも深い位置にある。
特徴７：第１導電型半導体層と第２導電型半導体層のｐｎ接合面が、第２導電型不純物拡散領域の下面よりも浅い位置にある。ｐｎ接合面の外周部が第２導電型不純物拡散領域によって囲まれており、ｐｎ接合面の外周部近傍に生じやすい電界集中が、第２導電型不純物拡散領域によって緩和されている。
特徴８：特徴６と特徴７によって、ｐｎ接合面から伸びる空乏層が第２導電型不純物拡散領域の下方の領域まで、連続的（なめらか）に広がっている。
特徴９：第２導電型半導体層の表面から第１導電型半導体層に達しているトレンチゲート電極を備えている。トレンチゲート電極の下面は、第２導電型不純物拡散領域の下面よりも浅い位置にある。このため、トレンチゲート電極の下方にある等電位線は、トレンチゲート電極の下方から第２導電型不純物拡散領域の下方の領域まで、連続的（なめらか）につながっている。

（実施例１）
実施例１では、濃度勾配を備えたリサーフ層を利用して耐圧性能を高めたＩＧＢＴ(Insulated Gate Bipolar Transistor)を説明する。
図２は、ｎ型（実施例１では第１導電型がｎ型である）のシリコン基板５の表面に臨む位置にｐ型（実施例１の第２導電型）の不純物拡散領域を形成するための準備段階を示している。不純物拡散領域の形成範囲を規制するために、シリコン基板５の表面にマスク２８を形成する。このとき、不純物を浅く注入すればよいことから、薄いマスク（実施例では２μｍ以下）で足りる。このために、マスクを細かな分解能でパターニングすることができる。例えば、不純物拡散領域を形成するための開口２９をメッシュパターンで形成することができる。
開口２９は、半導体基板５の周端Ｐの内側を、周端Ｐに沿って伸びている。開口２９は、半導体基板５のうちの後記するＩＧＢＴ構造を形成する領域５Ａの周囲を囲んでいる。

本実施例では、開口２９を形成するために、多数の微細穴が等密度に配置されているメッシュパターンを利用する。このとき、半導体基板５の表面上の位置によって、微細穴の径を変化させる。半導体基板５の中央Ｃ側では、大きな直径ａの微細穴が分布している。半導体基板５の端部Ｐ側では、小さな直径ｅの微細穴が分布している。本実施例では、その間では、微細穴の直径が徐々に変化している。すなわち、ａ＞ｂ＞ｃ＞ｄ＞ｅの関係に調整されている。開口２９内で開口率が変化しており、半導体基板５の中央Ｃ側では大きな開口率であり、半導体基板５の端部Ｐ側では小さな開口率となる関係に設定されている。マスク２８越しに半導体基板５の表面に一様に不純物を注入すれば、開口率の大きな中央Ｃ側では多量の不純物が注入され、開口率の小さな端部Ｐ側では少量の不純物が注入される。
開口２９に代えて、開口２９の形成範囲のマスク２８の厚みを薄くしてもよい。マスク２８を薄くすれば不純物がマスク２８を通過することが可能となる。必ずしも貫通穴を設けなくても、マスク２８に不純物通過領域を形成することができる。
マスク２８を薄くして不純物通過領域を形成する場合、マスク２８の厚みによって不純物通過率を調整することができる。マスク２８に厚さの分布を持たせることによって不純物通過率の分布を持たせることができる。開孔２９の形成範囲内において、半導体基板５の中央Ｃ側ではマスクを薄くし、半導体基板５の端部Ｐ側でマスクを厚くする（不純物が通過する範囲内で厚くする）と、中央Ｃ側では不純物通過率を高くし、端部Ｐ側では不純物通過率を低くすることができる。マスクが薄い中央Ｃ側では多量の不純物が注入され、マスクが厚い端部Ｐ側では少量の不純物が注入される。
なおマスク２８の厚さ分布は、階段状に変化するものであってよいし、一様に変化するものであってもよい。

図３は、開口２９付きのマスク２８越しに半導体基板５の表面にｐ型不純物を注入し、マスク２８を除去し、拡散処理をした状態を示している。半導体基板５の表面に臨む位置であって開口２９が形成されていた位置に、ｐ型（第２導電型）不純物拡散領域８が形成されている。
不純物拡散領域８内で、不純物濃度は変化している。半導体基板５の中央Ｃ側では、不純物濃度が濃く、半導体基板５の端部Ｐ側では、不純物濃度が薄い。なお、上記のように開口率または厚みが徐々に変化するマスクを用いることで、中央Ｃ側から端部Ｐ側に向かってなだらかに不純物濃度が薄くなっているｐ型不純物拡散領域８を形成することができる。

図４は、半導体基板５の表面であって、不純物拡散領域８よりも端部Ｐ側の表面上に、厚い（実施例では５μｍ程度）絶縁膜１０を形成した段階を示している。後記するように、不純物拡散領域８はリサーフ層として機能する。不純物拡散領域８をエッチングすることなく、厚い絶縁膜１０で覆われたリサーフ層を形成することができる。

図５は、半導体基板５の表面であって、不純物拡散領域８によって囲まれている領域５Ａ内の表面上に、第２導電型（ｐ型）半導体層２０をエピタキシャル成長した段階を示している。
ｐ型半導体層２０の不純物濃度はｎ型の半導体基板６の不純物濃度よりも濃く、エピタキシャル成長する過程でｐ型半導体層２０のｐ型不純物がｎ型の半導体基板６に拡散する。ｎ型の半導体基板６の表面近傍はｐ型化し、ｐ型半導体層２０の一部となる。ｐ型の半導体層２０とｎ型の半導体基板６の積層構造を利用して、各種の半導体構造を構成することができる。ｐ型の半導体層２０とｎ型の半導体基板６の間に形成されるｐｎ接合面２０Ｂの深さは、不純物拡散領域８の上面８Ａよりも深い位置にある。後記するように、不純物拡散領域８はリサーフ層として機能する。ｐｎ接合面２０Ｂがリサーフ層８の上面８Ａよりも深いために、動作構造形成領域５Ａに生じる電界分布を連続的に（滑らかに）リサーフ層形成領域につなぐことができ、耐圧性能を向上することができる。
ｐｎ接合面２０Ｂの深さは、不純物拡散領域８の下面８Ｂよりも浅い位置にある。ｐｎ接合面２０Ｂがリサーフ層８の下面８Ｂよりも浅いために、ｐｎ接合面２０Ｂの外周端がリサーフ層８で覆われる。ｐｎ接合面２０Ｂの外周端近傍に生じやすい電界集中が、リサーフ層８によって緩和される。
絶縁膜１０の厚みにほぼ等しい厚みのｐ型半導体層２０が成長した段階で、エピタキシャル成長工程を終える。その場合、絶縁膜１０とｐ型半導体層２０の表面を平坦化する処理を省略することができる。
図５の段階では、ｎ型半導体基板５の裏面にｐ型不純物を注入してから活性化処理して、ｎ型半導体基板５の裏面にｐ型のコレクタ領域４を形成している。半導体基板５にコレクタ領域４とドリフト領域６が形成される。

図６は、ｐ型半導体層２０の表面の局所的範囲に、ｎ型不純物を注入してエミッタ領域１８を作成し、そのエミッタ領域１８を分断する位置にトレンチを形成し、トレンチの壁面に酸化膜を形成し、壁面が酸化膜で覆われたトレンチ内に導電体を充填した段階を示している。酸化膜はトレンチゲート絶縁膜２６として機能し、導電体はトレンチゲート電極２４として機能する。この段階で、動作構造の形成領域５Ａに、ｎ型エミッタ領域１８、ｐ型ボディ領域２０（第２導電型半導体層２０がボディ領域となる）、ｎ型ドリフト領域６（半導体基板５の一部がドリフト領域となる）、コレクタ領域４、トレンチゲート絶縁膜２６、トレンチゲート電極２４を備えているＩＧＢＴが完成する。
なおエミッタ領域１８と、トレンチゲート電極２４は、紙面垂直方向に長く伸びており、平面視するとストライプ形状となっている。

図１は、トレンチゲート電極２４の上方に絶縁膜２２を形成し、その上にエミッタ電極１４を形成し、その外周部近傍に絶縁膜１６を形成し、コレクタ領域４の裏面にコレクタ電極２を形成した段階を示している。
図１の場合、リサーフ層８は、半導体基板５の側面には達していない。リサーフ層８の外側にドリフト領域６が広がっている。この結果、リサーフ層８とドリフト領域６の界面に生じる空乏層は半導体基板５の側面に向けて広がり、更なる耐圧向上効果が得られる。なお、リサーフ層８の外側のドリフト領域６の表面も絶縁膜１０で覆われている。なお、リサーフ層８の外側にドリフト領域６を設ける技術を、実施例２のＭＯＳに採用してもよいし、実施例３のダイオードに採用してもよい。

前記したように、動作構造形成領域５Ａには、ＩＧＢＴとして機能する半導体構造が形成されている。周辺耐圧領域には、厚い絶縁膜１０で覆われたリサーフ層８が形成されている。
リサーフ層８は、下記の特徴を備えている。
（１）動作構造の形成領域５Ａに接している部分の不純物濃度が高い。それによって、動作構造の形成領域５Ａ内に形成されている第２導電型半導体層２０の不純物濃度と、それに接するリサーフ層８の不純物濃度が急激に変化することを防止している。第２導電型半導体層２０とリサーフ層８の不純物濃度が急激に変化すると、両者の接触部近傍に電界集中が生じやすい。本実施例では、第２導電型半導体層２０とそれに接するリサーフ層８の不純物濃度の差を抑制することで、電界集中の発生を抑制している。リサーフ層８は、動作構造形成領域５Ａに形成されているｐｎ接合面２０Ｂの深さよりも深い位置にまで伸びており、動作構造形成領域５Ａの周辺部で生じやすい電界集中を緩和する。
（２）リサーフ層８の動作構造の形成領域５Ａに近い側の不純物濃度が濃く、周辺Ｐに近い側の不純物濃度が薄い。このために、リサーフ層８によって形成される空乏層が周辺に向けて広く広がり、耐圧性能を向上させる。
（３）ＩＧＢＴのｐｎ接合面２０Ｂが、リサーフ層８の上面８Ａよりも深い。このために、ＩＧＢＴの形成領域５Ａに生じる電界分布を連続的に（滑らかに）リサーフ層８の形成領域につなぐことができ、耐圧性能を向上することができる。
（４）ＩＧＢＴのｐｎ接合面２０Ｂが、リサーフ層８の下面８Ｂよりも浅い。このために、ｐｎ接合面の外周近傍が、リサーフ層８によって囲まれる。ｐｎ接合面２０Ｂの外周近傍の電界分布を連続的に（滑らかに）リサーフ層８の形成領域につなぐことができ、電界集中の発生を抑制する。耐圧性能を向上することができる。
（５）リサーフ層８は厚い絶縁膜１０で覆われている。そのために、リサーフ層８は素子表面に付着した可動イオン等の外来電荷の影響を受けにくい。安定的な耐圧向上性能を得ることができる。
（６）トレンチゲート電極２４の下面２４Ｂは、リサーフ層８の下面８Ｂよりも浅い。このため、トレンチゲート電極２６の下方の等電位線は、トレンチゲート電極２６の下方からリサーフ層８の下方の領域まで、連続的（なめらか）につながる。電界集中の発生を抑制する。

特許文献１には、下記の製造技術も開示されている。
（１）周辺耐圧領域の半導体基板の表面をエッチングしてリセスを作る。
（２）リセスの底面に不純物を注入してから拡散して不純物拡散領域を作る。
（３）リセスに絶縁物を充填する。
（４）不純物拡散領域と絶縁膜で囲まれた領域内に、半導体素子として動作するのに必要な半導体構造を製造する。
上記の製造技術によると、不純物を浅く注入することで、厚い絶縁膜の下方に不純物拡散領域を作成することができる。しかしながら、この場合、リセスの底面に不純物を注入する。すなわち、周辺耐圧領域と動作構造形成領域の間に、段差（リセスを構成する段差）がある状態で不純物を注入する。この場合、段差に接する領域では、フォトレジストを露光する光のパターンが乱れ、細かな分解能でパターニングすることが難しい。段差に接する領域の不純物濃度を制御することができない。特許文献１の技術では、動作構造形成領域５Ａに接している部分の不純物濃度が高く調整されているリサーフ層を形成することができない。本実施例の技術によると、前段落の（１）に記載したように、動作構造形成領域５Ａ内に形成されている第２導電型半導体層２０に接している部分の不純物濃度が高いリサーフ層を形成することができる。

（実施例２）
図８は、実施例２を示している。実施例２では、ＭＯＳを形成している。図中、２ａはドレイン電極、３２はｎ^＋型ドレイン領域、６ａはｎ^―型ドリフト領域、８ａはｐ型不純物拡散領域で形成されているリサーフ層、１０ａは絶縁膜、１２ａは層間絶縁膜、１４ａはソース電極、１６ａは絶縁膜、１８ａはソース領域、２０ａはボディ領域、２２ａは層間絶縁膜、２４ａはトレンチゲート電極、２６ａはトレンチゲート絶縁膜である。
図中３４は、ｎ型不純物拡散領域で形成されているｎ^＋型のリング領域を示している。これによって、空乏層の横方向への広がりを緩和でき、耐圧をさらに向上させる。なお、ｎ^＋型のリング領域を、実施例１のＩＧＢＴに採用してもよいし、実施例３のダイオードに採用してもよい。
この場合も、
（１）ボディ領域２０ａに接している領域におけるリサーフ層８ａの不純物濃度が高い。この部分が、ボディ領域２０ａの底面のｐｎ接合面２０Ｂよりも深い位置にまで伸びており、ボディ領域２０ａの周辺部で生じやすい電界集中を緩和する。
（２）動作構造形成領域５Ａに近い側ではリサーフ層８ａの不純物濃度が濃く、周辺に近い側ではリサーフ層８ａの不純物濃度が薄い。このために、リサーフ層８ａによって形成される空乏層が周辺に向けて広く広がり、耐圧性能を向上させる。
（３）ＭＯＳのｐｎ接合面２０Ｂが、リサーフ層８ａの上面８Ａよりも深く、下面８Ｂよりも浅い。このために、ＭＯＳの形成領域に生じる電界分布を連続的に（滑らかに）リサーフ層８ａの形成領域につなぐことができ、耐圧性能を向上することができる。
（４）リサーフ層８ａは厚い絶縁膜１０ａで覆われている。そのために、リサーフ層８ａは素子表面に付着した可動イオン等の外来電荷の影響を受けにくい。安定的な耐圧向上性能を得ることができる。
（５）トレンチゲート電極２４の下面２４Ｂは、リサーフ層８ａの下面８Ｂよりも浅い。このため、トレンチゲート電極２４の下方の等電位線は、トレンチゲート電極２４の下方からリサーフ層８ａの下方の領域まで、連続的（なめらか）につながる。電界集中の発生を抑制する。

（実施例３）
図９は、実施例３を示している。実施例３では、ダイオードを形成している。図中、２ｂはカソード電極、３６はｎ^＋型コンタクト領域、６ｂはｎ^―型カソード領域、８ｂはｐ型不純物拡散領域で形成されているリサーフ層、１０ｂは絶縁膜、１２ｂは層間絶縁膜、２０ｂはアノード領域、１４ｂはアノード電極、１６ｂは絶縁膜である。
この場合も、
（１）アノード領域２０ｂに接している領域におけるリサーフ層８ａの不純物濃度が高く、アノード領域２０ｂの底面のｐｎ接合面２０Ｂよりも深い位置にまで伸びており、アノード領域２０ｂの周辺部で生じやすい電界集中を緩和する。
（２）動作構造形成領域に近い側ではリサーフ層８ｂの不純物濃度が濃く、周辺に近い側ではリサーフ層８ｂの不純物濃度が薄い。このために、リサーフ層８ｂによって形成される空乏層が周辺に向けて広く広がり、耐圧性能を向上させる。
（３）ダイオードのｐｎ接合面２０Ｂが、リサーフ層８ｂの上面８Ａより深く、下面８Ｂより浅い。このために、ダイオードの形成領域に生じる電界分布を連続的に（滑らかに）リサーフ層８ｂの形成領域につなぐことができ、耐圧性能を向上することができる。
（４）リサーフ層８ｂは厚い絶縁膜１０ｂで覆われている。そのために、リサーフ層８ｂは素子表面に付着した可動イオン等の外来電荷の影響を受けにくい。安定的な耐圧向上性能を得ることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：コレクタ電極
４：コレクタ領域
６：ドリフト領域
８：ｐ型不純物拡散領域（リサーフ層）
１０：絶縁膜
１２：層間絶縁膜
１４：エミッタ電極
１６：絶縁膜
１８：エミッタ領域
２０：ボディ領域
２２：層間絶縁膜
２４：トレンチゲート電極
２６：トレンチゲート絶縁膜
８Ａ：リサーフ層上面
８Ｂ：リサーフ層下面
２０Ｂ：ｐｎ接合界面
２４Ｂ：トレンチゲート電極下面
５Ａ：動作構造形成領域
Ｃ：中心
Ｐ：周辺

Claims (3)

1. 第１導電型半導体基板の表面を覆うとともに周辺領域に不純物通過領域が形成されているマスク越しに第２導電型不純物を注入してマスクを除去する工程と、
   マスクを除去した第１導電型半導体基板の表面をエッチングすることなく、第１導電型半導体基板の周辺領域における表面上に絶縁膜を形成する工程と、
   絶縁膜に囲まれている領域における第１導電型半導体基板の表面上に第２導電型半導体層を結晶成長する工程と、
   絶縁膜に囲まれている第２導電型半導体層と第１導電型半導体基板の積層構造を利用して動作構造を形成する工程と、
   を備えており、
   周辺領域に形成されている不純物通過領域の通過率が、第１導電型半導体基板の中心側で高く、第１導電型半導体基板の外側で低いことを特徴とする半導体装置の製造方法。
2. 絶縁膜に囲まれている第２導電型半導体層と第１導電型半導体基板の積層構造に、ダイオード、ＭＯＳまたはＩＧＢＴを形成することを特徴とする請求項１に記載の製造方法。
3. 周辺領域に形成されている不純物通過領域が、メッシュパターンで形成されており、
   メッシュパターンの開口率が、第１導電型半導体基板の中心側で高く、第１導電型半導体基板の外側で低いことを特徴とする請求項１に記載の製造方法。
   

Images