JP2013138171A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013138171A JP2013138171A JP2012178674A JP2012178674A JP2013138171A JP 2013138171 A JP2013138171 A JP 2013138171A JP 2012178674 A JP2012178674 A JP 2012178674A JP 2012178674 A JP2012178674 A JP 2012178674A JP 2013138171 A JP2013138171 A JP 2013138171A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- column
- type column
- cell region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 230000002093 peripheral effect Effects 0.000 claims abstract description 147
- 239000012535 impurity Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 43
- 230000015556 catabolic process Effects 0.000 description 22
- 238000009826 distribution Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 208000035208 Ring chromosome 20 syndrome Diseases 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】セル領域1では、スーパージャンクション構造を構成するN型カラム領域4およびP型カラム領域5でのN型電荷量とP型電荷量が等しくされ、周辺領域2では、セル領域1の外周方向に向かうに連れて、スーパージャンクション構造でのN型電荷量が徐々にP型電荷量よりも多くされるチャージバランス変化領域27を備える。
【選択図】図4
Description
請求項3に記載の発明では、SJ構造は、セル領域(1)と周辺領域(2)の両方においてカラム繰り返し方向における第2導電型カラム領域(5)の寸法が等しく、第1導電型カラム領域(4)および第2導電型カラム領域(5)の繰り返し単位であるカラムピッチが、セル領域(1)では等しく、周辺領域(2)ではセル領域(1)の外周方向に向かうに連れてセル領域(1)よりも広くされていることを特徴としている。
このようにN2>N4となるようにすることで、周辺領域(2)においてセル領域(1)よりも耐圧が高くなるようにすることをさらに確実にすることが可能となる。
以下、本発明の第1実施形態について図を参照して説明する。図1は、本実施形態に係る半導体装置の平面図である。この図に示されるように、半導体装置は、半導体素子が形成されたセル領域1と、周辺領域2とを備えている。四角形状のセル領域1を囲うように、セル領域1の外周に周辺領域2が設けられている。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してカラム繰り返し方向におけるチャージバランスの変化のさせ方を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対してSJ構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して周辺領域2でのSJ構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。本実施形態は、第1実施形態に対してSJ構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第6実施形態について説明する。本実施形態では、第1〜第5実施形態と異なる部分について説明する。図12は、本発明の第6実施形態に係る半導体装置の断面図であり、図1のA−A断面に対応する図である。
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、半導体素子はMOSFETに限らず、ダイオード等でも良い。また、MOSFETはトレンチゲート型ではなく、プレーナ型でも良い。また、SJ構造についても、上記した構造に限るものではない。すなわち、セル領域1では隣り合うPNカラムの全体でのP型電荷量とN型電荷量が一致させられ、周辺領域2ではN型電荷量が支配的となるNリッチ領域としつつ、セル領域1から外周方向に向かって連続的にN型電荷量がP型電荷量よりも大きくなるように変化させた構造であれば良い。
_繰り返し方向における余剰濃度が同じ部分とその垂直方向における余剰濃度が同じ部分とを線で結び、余剰濃度が同じ場所を示す線を等余剰濃度線と定義する。
図4(a)に示した構造の場合、コーナー部における等余剰濃度線ついては図13(a)に示すようになる。コーナー部の等余剰濃度線は繰り返し方向と垂直方向と比較して密になっている。これは、コーナー部の耐圧が繰り返し方向と垂直方向との耐圧よりも低いことを示唆している。
2 周辺領域
3 ドレイン層
4 N型カラム領域
5 P型カラム領域
6 半導体基板
7 P型層
9 半導体素子
12 ソース電極
17 ゲート電極
27 チャージバランス変化領域
Claims (10)
- ドリフト領域としての第1導電型カラム領域(4)および第2導電型カラム領域(5)が第1導電型層(3)の上に形成され、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)によってスーパージャンクション構造が構成された半導体基板(6)を備え、
前記半導体基板(6)のうち半導体素子(9)が形成された領域がセル領域(1)とされ、当該セル領域(1)の外周に設けられた領域が周辺領域(2)とされている半導体装置であって、
前記セル領域(1)では、前記スーパージャンクション構造での第1導電型電荷量と第2導電型電荷量が等しくされ、
前記周辺領域(2)では、前記セル領域(1)の外周方向に向かうに連れて、前記スーパージャンクション構造での第1導電型電荷量が徐々に第2導電型電荷量よりも多くされるチャージバランス変化領域(27)が備えられていることを特徴とする半導体装置。 - 前記スーパージャンクション構造は、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)が、前記第1導電型層(3)の面方向と平行な一方向をカラム長手方向とし、該カラム長手方向に対する垂直方向をカラム繰り返し方向として繰り返し交互に形成されることで構成され、
前記第2導電型カラム領域(5)は、前記カラム長手方向の先端部において徐々に幅が狭くされた先細り形状とされることで前記第1導電型カラム領域(4)との境界面が前記カラム繰り返し方向に対して傾斜させられたテーパ面とされていることを特徴とする請求項1に記載の半導体装置。 - 前記スーパージャンクション構造は、前記セル領域(1)と前記周辺領域(2)の両方において前記カラム繰り返し方向における前記第2導電型カラム領域(5)の寸法が等しく、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)の繰り返し単位であるカラムピッチが、前記セル領域(1)では等しく、前記周辺領域(2)では前記セル領域(1)の外周方向に向かうに連れて前記セル領域(1)よりも広くされていることを特徴とする請求項2に記載の半導体装置。
- 前記スーパージャンクション構造は、前記周辺領域(2)において前記セル領域(1)から外周方向に向かうに連れて前記カラム繰り返し方向における前記第2導電型カラム領域(5)の寸法が小さくされ、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)の繰り返し単位であるカラムピッチが、前記セル領域(1)と前記周辺領域(2)とで一定とされていることを特徴とする請求項2に記載の半導体装置。
- 前記第2導電型カラム領域(5)は、前記セル領域(1)から外周に向かうに連れて深さが浅くなっていることを特徴とする請求項2ないし4のいずれか1つに記載の半導体装置。
- 前記第1導電型カラム領域(4)は、前記周辺領域(2)において、前記セル領域(1)から外周に向かうに連れて第1導電型不純物濃度が高くなっていることを特徴とする請求項1に記載の半導体装置。
- 前記スーパージャンクション構造は、前記セル領域(1)では、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)が、前記第1導電型層(3)の面方向と平行な一方向をカラム長手方向とし、該カラム長手方向に対する垂直方向をカラム繰り返し方向として繰り返し交互に形成されることで構成され、前記周辺領域(2)では、前記第2導電型カラム領域(5)が前記セル領域(1)の周囲を囲む多重枠状で構成され、
前記周辺領域(2)において、前記多重枠状で構成された前記第2導電型カラム領域(5)の間隔が前記セル領域(1)の外周方向に向かうに連れて大きくされていることを特徴とする請求項1に記載の半導体装置。 - 前記スーパージャンクション構造は、前記第1導電型カラム領域(4)に対して前記第2導電型カラム領域(5)がドット状に点在させられた構成とされ、
前記第1導電型カラム領域(4)の形成されている割合が前記セル領域(1)よりも前記周辺領域(2)の方が小さく、当該割合が前記セル領域(1)の外周方向に向かうに連れて小さくされていることを特徴とする請求項1に記載の半導体装置。 - 前記スーパージャンクション構造は、深さ方向においても、第1導電型電荷量と第2導電型電荷量との関係が徐々に変化するチャージバランス変化構造を備えており、
第1導電型カラム領域(4)および第2導電型カラム領域(5)の繰り返し単位をカラムピッチとし、
余剰濃度N(余剰濃度=(第2導電型電荷量−第1導電型電荷量)/カラムピッチ)としたとき、
前記チャージバランス変化領域(27)のうちの最内周位置での余剰濃度をN1、前記セル領域(1)から外周方向に向かった前記チャージバランス変化領域(27)のうちの最外周位置での余剰濃度をN2、前記チャージバランス変化領域(27)の最内周位置から最外周位置までの長さをxとしたときの前記チャージバランス変化領域(27)における余剰濃度の外周方向へ向かう濃度変化勾配dN/dx=(N1−N2)/xと、
前記セル領域(1)の表面位置での余剰濃度をN3、前記セル領域(1)の最深位置での余剰濃度をN4、前記セル領域(1)の表面位置から最深位置までの距離をzとしたときの前記チャージバランス変化構造における余剰濃度の深さ方向の濃度変化勾配をdN/dz=(N3−N4)/zとが、
dN/dx≦dN/dzの関係を満たしていることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。 - 前記周辺領域(2)の最外周での余剰濃度N2と前記セル領域(1)の最深位置での余剰濃度N4とが、
N2>N4の関係を満たしていることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012178674A JP5849894B2 (ja) | 2011-12-01 | 2012-08-10 | 半導体装置 |
CN201610320436.8A CN105789271B (zh) | 2011-09-27 | 2012-09-04 | 半导体器件 |
US14/238,915 US9478621B2 (en) | 2011-09-27 | 2012-09-04 | Semiconductor device |
PCT/JP2012/005577 WO2013046544A1 (ja) | 2011-09-27 | 2012-09-04 | 半導体装置 |
CN201280047129.7A CN103828054B (zh) | 2011-09-27 | 2012-09-04 | 半导体器件 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011263799 | 2011-12-01 | ||
JP2011263799 | 2011-12-01 | ||
JP2012178674A JP5849894B2 (ja) | 2011-12-01 | 2012-08-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013138171A true JP2013138171A (ja) | 2013-07-11 |
JP5849894B2 JP5849894B2 (ja) | 2016-02-03 |
Family
ID=48913637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012178674A Active JP5849894B2 (ja) | 2011-09-27 | 2012-08-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5849894B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018019069A (ja) * | 2016-07-19 | 2018-02-01 | 国立研究開発法人産業技術総合研究所 | 半導体装置およびその製造方法 |
JP2022110144A (ja) * | 2017-12-19 | 2022-07-28 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363263A (ja) * | 2003-06-04 | 2004-12-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006024770A (ja) * | 2004-07-08 | 2006-01-26 | Toshiba Corp | 半導体装置 |
JP2006073615A (ja) * | 2004-08-31 | 2006-03-16 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
JP2006073740A (ja) * | 2004-09-01 | 2006-03-16 | Toshiba Corp | 半導体装置及びその製造方法 |
US20090159969A1 (en) * | 2006-04-11 | 2009-06-25 | Stmicroelectronics S.R.L. | Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device |
JP2010177373A (ja) * | 2009-01-28 | 2010-08-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011165856A (ja) * | 2010-02-09 | 2011-08-25 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2013084912A (ja) * | 2011-09-27 | 2013-05-09 | Denso Corp | 半導体装置 |
-
2012
- 2012-08-10 JP JP2012178674A patent/JP5849894B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363263A (ja) * | 2003-06-04 | 2004-12-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006024770A (ja) * | 2004-07-08 | 2006-01-26 | Toshiba Corp | 半導体装置 |
JP2006073615A (ja) * | 2004-08-31 | 2006-03-16 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
JP2006073740A (ja) * | 2004-09-01 | 2006-03-16 | Toshiba Corp | 半導体装置及びその製造方法 |
US20090159969A1 (en) * | 2006-04-11 | 2009-06-25 | Stmicroelectronics S.R.L. | Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device |
JP2010177373A (ja) * | 2009-01-28 | 2010-08-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011165856A (ja) * | 2010-02-09 | 2011-08-25 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2013084912A (ja) * | 2011-09-27 | 2013-05-09 | Denso Corp | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018019069A (ja) * | 2016-07-19 | 2018-02-01 | 国立研究開発法人産業技術総合研究所 | 半導体装置およびその製造方法 |
DE112017003089T5 (de) | 2016-07-19 | 2019-04-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und deren herstellungsverfahren |
US10741648B2 (en) | 2016-07-19 | 2020-08-11 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and manufacturing method thereof |
JP2022110144A (ja) * | 2017-12-19 | 2022-07-28 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP7297976B2 (ja) | 2017-12-19 | 2023-06-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5849894B2 (ja) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635067B2 (ja) | 半導体装置及びその製造方法 | |
JP4945594B2 (ja) | 電力用半導体装置 | |
JP5396756B2 (ja) | 半導体装置 | |
JP5537996B2 (ja) | 半導体装置 | |
JP6534813B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6324805B2 (ja) | 半導体装置およびその製造方法 | |
JP6231396B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9478621B2 (en) | Semiconductor device | |
JP2009088345A (ja) | 半導体装置 | |
JP2014027182A (ja) | 半導体装置 | |
WO2016158015A1 (ja) | 半導体装置 | |
JP7165778B2 (ja) | 半導体装置 | |
TW201533901A (zh) | 半導體裝置 | |
US20110291181A1 (en) | Semiconductor device and method for manufacturing same | |
JP5754425B2 (ja) | 半導体装置 | |
JP6488204B2 (ja) | 半導体装置の製造方法 | |
JP5691550B2 (ja) | 半導体装置 | |
WO2013046544A1 (ja) | 半導体装置 | |
JP2007012801A (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5849894B2 (ja) | 半導体装置 | |
JP6065555B2 (ja) | 半導体装置 | |
JP2024001369A (ja) | 半導体装置 | |
JP2015070185A (ja) | 半導体装置及びその製造方法 | |
WO2017090183A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5849894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |