DE112017003089T5 - Halbleitervorrichtung und deren herstellungsverfahren - Google Patents

Halbleitervorrichtung und deren herstellungsverfahren Download PDF

Info

Publication number
DE112017003089T5
DE112017003089T5 DE112017003089.7T DE112017003089T DE112017003089T5 DE 112017003089 T5 DE112017003089 T5 DE 112017003089T5 DE 112017003089 T DE112017003089 T DE 112017003089T DE 112017003089 T5 DE112017003089 T5 DE 112017003089T5
Authority
DE
Germany
Prior art keywords
substrate
trench
crystal
semiconductor device
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017003089.7T
Other languages
English (en)
Inventor
Ryoji Kosugi
Shiyang Jl
Kazuhiro Mochizuki
Yasuyuki Kawada
Hidenori Kouketsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Hitachi Ltd
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
Hitachi Ltd
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Hitachi Ltd, Mitsubishi Electric Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Publication of DE112017003089T5 publication Critical patent/DE112017003089T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Eine Produktionsausbeute und Zuverlässigkeit einer Halbleitervorrichtung, die ein Leistungs-Halbleiterelement enthält, werden verbessert. Eine Vielzahl von Gräben DT, die in einer x-Richtung verlaufen und in einer y-Richtung orthogonal zu der x-Richtung voneinander beabstandet sind, ist in einem Substrat mit einer Hauptkristalloberfläche ausgebildet, die bezüglich einer <11-20>-Richtung geneigt ist. Auch ist eine Superjunction-Struktur aus einem Säulengebiet PC vom p-Typ, das aus einer im Graben DT eingebetteten Halbleiterschicht besteht, und einem Säulengebiet NC vom n-Typ aufgebaut, die aus einem Teil des Substrats zwischen den in der y-Richtung benachbarten Gräben DT besteht, und ein Winkelfehler zwischen der Verlaufsrichtung des Grabens DT (x-Richtung) und der <11-20>-Richtung liegt innerhalb von ± θ. Der θ wird bestimmt durch θ = {arctan {k × (w/h)}}/13 für den Graben mit einer Höhe h und einer Breite w. Der k ist hierin zumindest kleiner als 2, vorzugsweise 0,9 oder kleiner, eher vorzugsweise 0,5 oder kleiner und noch bevorzugter 0,3 oder kleiner.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Herstellungsverfahren dafür und ist entsprechend auf eine Halbleitervorrichtung, die ein Leistungs-Halbleiterelement enthält, das von beispielsweise einem Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) verkörpert wird, und ein Herstellungsverfahren dafür anwendbar.
  • STAND DER TECHNIK
  • Als Stand der Technik auf diesem technischen Gebiet gibt es beispielsweise die offengelegte japanische Patentanmeldung Veröffentlichungs-Nr. 2013-138171 (Patentdokument 1) und Ryoji Kosugi et. al., Development of SiC super-junction (SJ) device by deep trench-filling epitaxial growth, Materials Science Forum Bd. 740-742 (2013) S. 785-788 (Nicht-Patentdokument 1).
  • Patentdokument 1 beschreibt eine Halbleitervorrichtung, in der eine Ladungsmenge von n-Typ und eine Ladungsmenge vom p-Typ in einem Säulengebiet vom n-Typ und einem Säulengebiet vom p-Typ, die eine Superjunction-Struktur bilden, in einem Zellengebiet ausgeglichen sind und in einem peripheren Gebiet ein Ladungsgleichgewichts-Änderungsgebiet vorgesehen ist, in welchem die Ladungsmenge von n-Typ in der Superjunction-Struktur allmählich größer gemacht wird als die Ladungsmenge vom p-Typ, während man in Richtung einer äußeren Umfangsrichtung des Zellengebiets geht.
  • Außerdem gibt das Nicht-Patentdokument 1 ein Beispiel wieder, in welchem ein Graben mit einer Breite von 2,7 µm und einer Tiefe von 7 µm, der in einem 4H-SiC-Substrat ausgebildet ist, ohne Erzeugen eines Hohlraums unter der Prämisse der Herstellung der Superjunction-Struktur mit einer SiC-Schicht verfüllt wird.
  • DOKUMENTE DER VERWANDTEN TECHNIK
  • PATENTDOKUMENTE
  • Patentdokument 1: offengelegte japanische Patentanmeldung Veröffentlichungs-Nr. 2013-138171
  • Nicht-Patentdokument 1: Ryoji Kosugi et. al., Development of SiC super-junction (SJ) device by deep trench-filling epitaxial growth, Materials Science Forum Bd. 740-742 (2013) S. 785-788
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Das Leistungs-Halbleiterelement mit der Superjunction-Struktur weist einen Vorteil auf, dass es den Ein-Widerstand reduzieren kann, während eine hohe Stehspannung gewährleistet wird.
  • Das Verfahren einer Grabenverfüllung (worauf im Folgenden auch als Grabenfüllverfahren verwiesen wird) ist bekannt als eines der Verfahren zur Ausbildung der Superjunction-Struktur. Das Grabenverfüllverfahren wird als effektiv für die Reduzierung des Ein-Widerstands in einem weiten Bereich einer Stehspannung betrachtet, da es möglich ist, die Superjunction-Struktur mit einem tiefen Graben herzustellen. Obgleich ein Graben mit einem hohen Aspektverhältnis erforderlich ist, um ein Leistungs-Halbleiterelement mit einer hohen Stehspannung zu verwirklichen, ist es im Grabenverfüllverfahren jedoch nicht einfach, den Graben mit dem hohen Aspektverhältnis mit einer zufriedenstellenden Ausbeute mittels des Verfahrens zum Füllen mittels epitaktischen Wachstums zu verfüllen, und es besteht ein Problem einer geringen Produktionsausbeute der Herstellungsvorrichtung, die das Leistungs-Halbleiterelement enthält.
  • Man beachte, dass auch in dem Nicht-Patentdokument 1 die Reproduzierbarkeit der erfolgreichen Verfüllung gering ist und der Grund hierfür unbekannt ist.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Ein Beispiel einer Halbleitervorrichtung als typisches Mittel zum Lösen des oben beschriebenen Problems lautet wie folgt. Das heißt, eine Halbleitervorrichtung ist so ausgestaltet, dass sie umfasst: ein Einkristallsubstrat mit einer Hauptkristalloberfläche, die bezüglich einer Referenz-Kristallrichtung geneigt ist, welche eine vorbestimmte Kristallrichtung ist; eine Vielzahl von Gräben, die in dem Substrat so vorgesehen sind, dass sie in einer ersten Richtung entlang der Hauptkristalloberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptkristalloberfläche des Substrats voneinander beabstandet sind; ein erstes Säulengebiet, das innerhalb des Grabens vorgesehen ist und aus einer Kristallschicht mit der gleichen Kristallstruktur wie diejenige des Substrats besteht; und ein zweites Säulengebiet, das aus einem Teil des Substrats zwischen den in der zweiten Richtung einander benachbarten Gräben besteht, wobei ein Winkelfehler zwischen der Referenz-Kristallrichtung und der ersten Richtung innerhalb von ± θ liegt und der θ definiert ist durch θ = {arctan {k × (w/h)}}/13, wenn eine Tiefe des Grabens h ist, eine Breite des Grabens w ist und k ein Koeffizient kleiner 2 ist.
  • Ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung als ein weiteres typisches Mittel lautet wie folgt. Das heißt, ein Herstellungsverfahren einer Halbleitervorrichtung umfasst die Schritte: Präparieren eines Einkristallsubstrats mit einer Hauptkristalloberfläche, die bezüglich einer Referenz-Kristallrichtung geneigt ist, die eine vorbestimmte Kristallrichtung ist, und einer Referenzmarkierung, die mit einem ersten Winkelfehler bezüglich der Referenz-Kristallrichtung vorgesehen ist; Präparieren einer Fotomaske zum Ausbilden einer Maskenstruktur bzw. eines Maskenmusters zum Ätzen auf dem Substrat, um eine Vielzahl von Gräben zu bilden, die in einer ersten Richtung entlang der Hauptkristalloberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptkristalloberfläche des Substrats voneinander beabstandet sind; Ausbilden des Ätzmusters auf dem Substrat unter Verwendung der Fotomaske; Ausbilden der Vielzahl von Gräben im Substrat, indem das Ätzmuster genutzt wird; und Füllen des Inneren der Vielzahl von Gräben mit einer Kristallschicht mit der gleichen Kristallstruktur wie das Substrat mittels eines Verfahrens zur Kristallzüchtung bzw. zum Kristallwachstum, wobei ein Winkelfehler zwischen der Referenz-Kristallrichtung und der ersten Richtung innerhalb von ± θ liegt und der θ definiert ist durch θ = {arctan {k × (w/h)}}/13, wenn eine Tiefe des Grabens h ist, eine Breite des Grabens w ist und k ein Koeffizient kleiner 2 ist.
  • EFFEKTE DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung ist es möglich, die Produktionsausbeute und die Zuverlässigkeit bzw. Betriebssicherheit der Halbleitervorrichtung, die das Leistungs-Halbleiterelement enthält, zu verbessern.
  • Die Aspekte, Ausgestaltungen und Effekte, die von jenen, die oben beschrieben wurden verschieden sind, werden durch die folgenden Beschreibungen der Ausführungsformen verdeutlicht.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein erstes Beispiel eines Layouts einer Vielzahl von Halbleiterchips, die auf einem SiC-Einkristallwafer ausgebildet sind, gemäß einer ersten Ausführungsform zeigt;
    • 2 ist eine Draufsicht, die ein zweites Beispiel des Layouts der Vielzahl von Halbleiterchips, die auf dem SiC-Einkristallwafer ausgebildet sind, gemäß der ersten Ausführungsform zeigt;
    • 3 ist ein schematisches Diagramm, um ein Beispiel einer Verfüllung einer Vielzahl von Gräben zu beschreiben, die in der Halbleitervorrichtung gemäß der ersten Ausführungsform ausgebildet sind;
    • 4 ist eine Draufsicht, die eine Ausgestaltung der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt;
    • 5 ist eine Querschnittsansicht (Querschnittsansicht, genommen entlang einer Linie A-A' in 4), die die Ausgestaltung der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt;
    • 6 ist eine Querschnittsansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt;
    • 7 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 6 aus fortgesetzt zeigt;
    • 8 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 7 aus fortgesetzt zeigt;
    • 9 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 8 aus fortgesetzt zeigt;
    • 10 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 9 aus fortgesetzt zeigt;
    • 11 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 10 aus fortgesetzt zeigt;
    • 12 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 11 aus fortgesetzt zeigt;
    • 13 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 12 aus fortgesetzt zeigt;
    • 14 ist eine Querschnittsansicht, die den Herstellungsprozess der Halbleitervorrichtung von 13 aus fortgesetzt zeigt;
    • 15 ist eine Draufsicht, die eine Vielzahl von Gräben zeigt, die in einem Substrat gemäß einer zweiten Ausführungsform ausgebildet sind;
    • 16 ist eine vergrößerte Querschnittsansicht, die ein Ende des Grabens zeigt, der in dem Substrat gemäß der zweiten Ausführungsform ausgebildet ist;
    • 17 ist eine Draufsicht, die eine Vielzahl von Gräben zeigt, die in einem Substrat gemäß einer Modifikation der zweiten Ausführungsform ausgebildet sind;
    • 18 ist eine Draufsicht, die ein erstes Vergleichsbeispiel eines Layouts einer Vielzahl von Halbleiterchips zeigt, die auf einem SiC-Einkristallwafer ausgebildet sind, der im Vorfeld der vorliegenden Erfindung von den Erfindern der vorliegenden Erfindung untersucht wurde;
    • 19 ist eine Draufsicht, die ein zweites Vergleichsbeispiel eines Layouts einer Vielzahl von Halbleiterchips zeigt, die auf einem SiC-Einkristallwafer ausgebildet sind, der im Vorfeld der vorliegenden Erfindung von den Erfindern der vorliegenden Erfindung untersucht wurde;
    • 20 ist ein schematisches Diagramm, um ein Beispiel einer Verfüllung einer Vielzahl von Gräben zu beschreiben, die in einer Halbleitervorrichtung ausgebildet sind, die im Vorfeld der vorliegenden Erfindung von den Erfindern der vorliegenden Erfindung untersucht wurde;
    • 21 ist ein Diagramm, das ein Beispiel einer Verfüllung in den Fällen zeigt, in denen ein HCl/SiH4-Strömungsverhältnis in dem Verfahren zum Füllen mittels epitaktischen Wachstums 33,3, 50 und 66,7 beträgt;
    • 22 ist ein Diagramm, das ein Beispiel einer Verfüllung in dem Fall zeigt, in dem ein Druck in einem Wachstums- bzw. Züchtungsofen während eines epitaktischen Wachstums im Verfahren zum Füllen mittels epitaktischen Wachstums 10 kPa beträgt;
    • 23(a) bis 23(i) sind Querschnitts-REM-Bilder einer Vielzahl von Gräben, die in einem Substrat mit verschiedenen Neigungswinkeln einer Verlaufsrichtung bezüglich einer <11-20>-Richtung ausgebildet sind und dann mit einer Kristallschicht verfüllt werden;
    • 24 ist eine grafische Darstellung, die eine Beziehung zwischen einem Neigungswinkel θGraben eines Musters auf einer Fotomaske bezüglich der <11-20>-Richtung und einem Neigungswinkel θMesa der mittels epitaktischen Wachstums auf einer seitlichen Oberfläche eines oberen Bereichs des Grabens gebildeten SiC-Schicht darstellt, die aus 23 erhalten wird;
    • 25(a), 25(b) und 25(c) sind schematische Diagramme, die jeweils ein Modell zum Betrachten einer Beziehung zwischen Grabenabmessungen und einem Zustand zeigen, in welchem die Kristallschicht den Graben schließt, falls die Kristallschicht von der seitlichen Oberfläche des oberen Bereichs des Grabens aus schräg geneigt wächst;
    • 26 ist eine grafische Darstellung, die einen zulässigen Winkelfehler zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung darstellt, der aus den in 25 gezeigten Modellen und Erkenntnis C berechnet wird;
    • 27 ist eine grafische Darstellung, die eine Beziehung zwischen einem Neigungswinkel θGraben einer Struktur bzw. eines Musters auf einer Fotomaske bezüglich der <11-20>-Richtung und jeder einer Kristallwachstumsrate am Grabenboden (obere Auftragungen in der grafischen Darstellung) und einer Kristallwachstumsrate an einer Mesa-Oberseite (untere Auftragungen in der grafischen Darstellung) zeigt;
    • 28 ist eine Tabelle, in der ein Winkelfehler θ zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung, der aus einer Fitting-Kurve der Kristallwachstumsrate am Grabenboden, dargestellt in 27, erhalten wird, und ein Justierungsspanne-Koeffizient k, der aus dem Winkelfehler θ berechnet wird, zusammengefasst sind; und
    • 29(a), 29(b) und 29(c) sind Draufsichten, die Modifikationen der Spitzenform des Grabens in der zweiten Ausführungsform und die Modifikation der zweiten Ausführungsform zeigen.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • In den im Folgenden beschriebenen Ausführungsformen wird die Erfindung in einer Vielzahl von Abschnitten oder Ausführungsformen beschrieben, wenn dies aus Gründen der Zweckdienlichkeit erforderlich ist. Diese Abschnitte oder Ausführungsformen sind jedoch füreinander ohne Bedeutung, solange nicht etwas anderes festgestellt wird, und die eine bezieht sich auf die Gesamtheit oder einen Teil der anderen als Modifikation, Details oder deren ergänzende Erläuterung.
  • In den im Folgenden beschriebenen Ausführungsformen ist auch, wenn die Zahl von Elementen (einschließlich einer Anzahl von Stücken, Werten, eines Betrags, eines Bereichs und dergleichen) erwähnt wird, die Zahl der Elemente nicht auf eine spezifische Zahl beschränkt, sofern nicht etwas anderes festgestellt wird, oder mit Ausnahme des Falls, in dem die Zahl im Prinzip offensichtlich auf eine spezifische Zahl beschränkt ist, und ist die Zahl, die größer oder kleiner als die spezifizierte Zahl ist, ebenfalls anwendbar.
  • In den im Folgenden beschriebenen Ausführungsformen ist es ferner selbstverständlich, dass die Komponenten (einschließlich Elementschritte) nicht immer unverzichtbar sind, sofern nicht etwas anderes festgestellt wird, oder mit Ausnahme des Falls, in dem die Komponenten im Prinzip offensichtlich unverzichtbar sind.
  • Selbst wenn „bestehend aus A“, „aufgebaut aus A“, „mit A“ und „A enthaltend“ erwähnt werden, sind natürlich auch andere Elemente als A nicht ausgeschlossen, ausgenommen der Fall, in dem besonders spezifiziert ist, dass A das einzige Element davon ist. Ähnlich sind in den im Folgenden beschriebenen Ausführungsformen, wenn die Form der Komponenten, deren Lagebeziehung und dergleichen erwähnt werden, die im Wesentlichen ungefähren und ähnlichen Formen und dergleichen darin einbezogen, sofern nicht etwas anderes festgestellt wird, oder ausgenommen der Fall, in dem begreiflich ist, dass sie im Prinzip offensichtlich ausgeschlossen sind. Das Gleiche gilt für den numerischen Wert und den Bereich, der oben beschrieben wurde.
  • Komponenten mit der gleichen Funktion sind ebenfalls die Zeichnungen zum Beschreiben der Ausführungsformen hindurch grundsätzlich durch die gleichen Bezugszeichen bezeichnet, und deren wiederholte Beschreibung wird weggelassen. Ferner entspricht in Querschnittsansichten und Draufsichten die Größe jeweiliger Bereiche nicht jener einer tatsächlichen Vorrichtung, und ein spezifischer Bereich ist in einigen Fällen in einer verhältnismäßig vergrößerten Art und Weise dargestellt, um die Betrachtung der Zeichnungen zu erleichtern. Außerdem ist, selbst wenn eine Draufsicht und eine Querschnittsansicht einander entsprechen, ein spezifischer Bereich in einigen Fällen in einer verhältnismäßig vergrößerten Art und Weise dargestellt, um die Betrachtung der Zeichnungen zu erleichtern. Eine Schraffur ist sogar in einer Querschnittsansicht weggelassen, um die Betrachtung der Zeichnungen zu erleichtern, und eine Schraffur wird sogar in einer Draufsicht verwendet, um die Betrachtung der Zeichnungen zu erleichtern.
  • Wenn einfach „Substrat“ erwähnt wird, umfasst, sofern nicht etwas anderes spezifiziert ist, das „Substrat“ nicht nur ein Substrat, das aus einem einkristallinen Siliziumcarbid (SiC) besteht, und ein Substrat, das aus einkristallinem Silizium (Si) besteht, sondern auch ein Substrat mit einer epitaktischen Schicht, die auf einer Hauptoberfläche eines Substrats, das aus einem einkristallinen Siliziumcarbid (SiC) besteht, oder eines Substrats, das aus einkristallinem Silizium (Si) besteht, ausgebildet ist.
  • Außerdem gibt, sofern nicht anders spezifiziert, eine numerische Sequenz (Orientierungsindex), die durch Klammern <> eingeschlossen ist, eine Kristallorientierung an und wird durch zum Beispiel vier Orientierungsindizes wie <11-20>-Richtung in einem hexagonalen Einkristall beschrieben. Hierin gibt ein Minuszeichen an, dass der Orientierungsindex unmittelbar nach dem Vorzeichen eine Orientierung mit einer Minuskomponente ist, und <11-20> bedeutet, dass der Orientierungsindex 2 in der Minusrichtung liegt. Ferner gibt eine numerische Sequenz (Oberflächenindex), die durch runde Klammern () eingeschlossen ist, eine Kristalloberfläche an und wird durch zum Beispiel vier Oberflächenindizes wie (0001)-Oberfläche in einem hexagonalen Einkristall beschrieben.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen im Detail beschrieben.
  • (Vorteile einer Superjunction-Struktur)
  • Der Leistungs-MOSFET gemäß der vorliegenden Ausführungsform weist die Superjunction-Struktur auf. Der Leistungs-MOSFET mit der Superjunction-Struktur wie diese kann die im Folgenden beschriebenen Vorteile erreichen.
  • Im Leistungs-MOSFET wird die Stehspannung gewährleistet, indem die Verunreinigungs- bzw. Störstellenkonzentration des Substrats verringert und die im Substrat im Aus-Zustand ausgebildete Verarmungsschicht ausgedehnt wird. Um eine hohe Stehspannung zu realisieren, ist es daher notwendig, die Dicke des Substrats mit einer niedrigen Störstellenkonzentration zu erhöhen. Falls die Dicke des Substrats mit einer niedrigen Störstellenkonzentration erhöht wird, wird auf der anderen Seite der Ein-Widerstand des Leistungs-MOSFET hoch. In dem Leistungs-MOSFET besteht nämlich eine Kompromiss- bzw. Zielkonfliktbeziehung zwischen der Verbesserung der Stehspannung und der Reduzierung des Ein-Widerstands.
  • In dem Leistungs-MOSFET der vorliegenden Ausführungsform ist in einem Substrat eine Superjunction-Struktur ausgebildet, die ein Säulengebiet vom p-Typ und ein Säulengebiet vom n-Typ enthält, die zyklisch bzw. periodisch angeordnet sind. Die Superjunction-Struktur ist im Allgemeinen aus einer Vielzahl von Säulengebieten vom p-Typ, die in regelmäßigen Intervallen in einem Substrat vom n-Typ angeordnet sind, und einer Vielzahl von Säulengebieten vom n-Typ aufgebaut, die jeweils aus dem Substrat vom n-Typ zwischen benachbarten Säulengebieten vom p-Typ bestehen.
  • In diesem Leistungs-MOSFET mit der Superjunction-Struktur erstreckt sich in einem Aus-Zustand die Verarmungsschicht auch in einer lateralen Richtung von einem pn-Übergang, der in einem Grenzgebiet zwischen dem Säulengebiet vom p-Typ und dem Säulengebiet vom n-Typ ausgebildet wird. Selbst wenn die Störstellenkonzentration des Säulengebiets vom n-Typ, das als Strompfad dient, erhöht wird, werden daher die Verarmungsschichten, die sich in einer internen Richtung des zwischen den beiden Grenzgebieten sandwichartig angeordneten Säulengebiets vom n-Typ erstrecken, verbunden, so dass das gesamte Säulengebiet vom n-Typ voraussichtlich verarmt wird. Dementsprechend ist das gesamte Säulengebiet vom n-Typ in einem AUS-Zustand verarmt, und somit kann die Stehspannung gewährleistet werden. Mit anderen Worten kann in dem Leistungs-MOSFET mit der Superjunction-Struktur die Störstellenkonzentration des als der Strompfad dienenden Säulengebiets vom n-Typ erhöht werden, und das gesamte Säulengebiet vom n-Typ kann verarmt werden. Als Folge kann in dem Leistungs-MOSFET mit der Superjunction-Struktur der Ein-Widerstand reduziert werden, während die hohe Stehspannung gewährleistet wird.
  • (Vorteil eines Grabenverfüllverfahrens)
  • In der Superjunction-Struktur ist es vom Standpunkt einer Reduzierung des Ein-Widerstands des Leistungs-MOSFET aus beispielsweise effektiv, dass ein Intervall zwischen den benachbarten Säulengebieten vom p-Typ verringert wird, um die Breite des Säulengebiets vom n-Typ zu reduzieren. Dies gilt, da es vom Standpunkt einer Reduzierung des Ein-Widerstands aus wünschenswert ist, die Störstellenkonzentration vom n-Typ des als der Strompfad dienenden Säulengebiets vom n-Typ zu erhöhen. Wenn nämlich die Störstellenkonzentration von n-Typ des Säulengebiets vom n-Typ erhöht wird, um den Ein-Widerstand zu reduzieren, wird die Ausdehnung der Verarmungsschicht zum Säulengebiet vom n-Typ reduziert, und es ist somit notwendig, die Breite des Säulengebiets vom n-Typ für die Verarmung des gesamten Säulengebiets vom n-Typ zu reduzieren.
  • In Anbetracht einer Gewährleistung der Stehspannung, während die Störstellenkonzentration vom n-Typ des Säulengebiets vom n-Typ erhöht wird, um den Ein-Widerstand zu reduzieren, ist es daher notwendig, dass das Intervall zwischen den benachbarten Säulengebieten vom p-Typ verringert wird, um die Breite des Säulengebiets vom n-Typ zu reduzieren.
  • Als ein typisches Verfahren zum Ausbilden der Superjunction-Struktur ist das „Grabenverfüllverfahren“ bekannt. Im Grabenverfüllverfahren wird das Säulengebiet vom p-Typ mittels des Verfahrens zum Füllen mittels epitaktischen Wachstums in dem im Substrat ausgebildeten Graben geschaffen. Daher wird die Ausbildungsgenauigkeit des Säulengebiets vom p-Typ durch die Ausbildungsgenauigkeit des Grabens bestimmt. Da der Graben im Allgemeinen mittels der Fotolithografietechnik und der Trockenätztechnik gebildet wird, können die Säulengebiete vom p-Typ mit hoher Genauigkeit geschaffen werden, und das Intervall zwischen den benachbarten Säulengebieten vom p-Typ kann im Grabenverfüllverfahren verringert werden.
  • Als ein anderes Verfahren zum Ausbilden der Superjunction-Struktur ist das „Multi-Epitaxieverfahren“ bekannt. In dem Multi-Epitaxieverfahren wird jedoch das Säulengebiet vom p-Typ mittels des Ionenimplantationsverfahrens gebildet. Daher ist die mehrstufige Ionenimplantation erforderlich, um das tiefe Säulengebiet vom p-Typ im Substrat auszubilden, und es besteht ein Problem der Zunahme der Anzahl von Ionenimplantationen.
  • Deshalb wird in der vorliegenden Ausführungsform das Grabenverfüllverfahren übernommen. Im Folgenden wird der Leistungs-MOSFET mit der durch das Grabenverfüllverfahren gebildeten Superjunction-Struktur beschrieben.
  • (Detaillierte Beschreibung von Defekten, die ein Verfahren zum Füllen mittels epitaktischen Wachstums begleiten)
  • Die Halbleitervorrichtung, die den Leistungs-MOSFET mit der Superjunction-Struktur enthält, gemäß der vorliegenden Ausführungsform wird auf einem Substrat, das aus einkristallinem Siliziumcarbid (SiC) besteht, in Waferform hergestellt (worauf im Folgenden als SiC-Einkristallsubstrat verwiesen wird). Konkret sind das Säulengebiet vom p-Typ und das Säulengebiet vom n-Typ, die die Superjunction-Struktur bilden, in einer epitaktischen Schicht abwechselnd angeordnet, die auf einer Hauptoberfläche eines SiC-Einkristallsubstrats ausgebildet ist. Das SiC-Einkristallsubstrat hat im Allgemeinen eine Hauptoberfläche, in der eine (0001)-Oberfläche um 4° in einer <11-20>-Richtung geneigt ist, und das SiC-Einkristallsubstrat wird so hergestellt, dass das Orientierungs-Flat und die <11-20>-Richtung annähernd parallel zueinander sind. Daher weist die epitaktische Schicht, die auf der Hauptoberfläche des SiC-Einkristallsubstrats mittels des Verfahrens eines epitaktischen Wachstums ausgebildet wird, die gleiche Kristallstruktur wie das SiC-Einkristallsubstrat auf.
  • Wie zum Beispiel in 18 gezeigt ist, ist jedoch die Richtung eines Orientierungs-Flat OF aufgrund von Variationen in Prozessbedingungen bei der Herstellung eines SiC-Einkristallsubstrats SW nicht parallel zu der <11-20>-Richtung, und ein Winkelfehler zwischen der Richtung des Orientierungs-Flat OF und der <11-20>-Richtung wird in einigen Fällen größer als ± 1°. In solchen Fällen wird, falls eine Vielzahl von Gräben (worauf auch als Vertiefung verwiesen wird) DT, die die Superjunction-Struktur in jedem der Halbleiterchips SC bilden, so ausgebildet wird, dass sie annähernd parallel zur Richtung des Orientierungs-Flat OF ist, ein Winkelfehler zwischen der Verlaufsrichtung (worauf auch als longitudinale Richtung verwiesen wird) des Grabens DT und der <11-20>-Richtung größer als ± 1°.
  • Wie zum Beispiel in 19 gezeigt ist, weicht, selbst wenn ein Winkelfehler zwischen der Richtung des Orientierungs-Flat OF und der <11-20>-Richtung kleiner als ± 1° ist, die Verlaufsrichtung der Vielzahl von Gräben DT, die in jedem der Halbleiterchips SC ausgebildet sind, von der Richtung des Orientierungs-Flat OF aufgrund von Variationen in Prozessbedingungen bei deren Herstellung in einigen Fällen ebenfalls ab. In solch einem Fall wird ein Winkelfehler zwischen der Verlaufsrichtung des Grabens DT und der <11-20>-Richtung in einigen Fällen größer als ± 1°.
  • Die Untersuchung durch die Erfinder der vorliegenden Erfindung hat aufgezeigt, dass, wenn der Winkelfehler zwischen der Verlaufsrichtung des Grabens DT und der <11-20>-Richtung größer als ± 1° wird, es schwierig wird, das Innere des Grabens DT mittels des Verfahrens zum Füllen mittels epitaktischen Wachstums mit einer Halbleiterschicht zu verfüllen.
  • 20 ist ein schematisches Diagramm, um ein Beispiel eines Verfüllens mit Hilfe des Verfahrens zum Füllen mittels epitaktischen Wachstums in dem Fall zu beschreiben, in dem der Winkelfehler zwischen der Verlaufsrichtung des Grabens DT und der <11-20>-Richtung größer als ± 1° ist. Die epitaktische Schicht EP ist auf der Hauptoberfläche des SiC-Einkristallsubstrats SW ausgebildet, und die Vielzahl von Gräben DT ist in der epitaktischen Schicht EP so ausgebildet, dass sie in einer Richtung verlaufen. Der Winkelfehler zwischen der Verlaufsrichtung des Grabens DT und der <11-20>-Richtung beträgt zum Beispiel etwa ± 5°.
  • In einem Anfangsstadium des epitaktischen Wachstums wächst eine Halbleiterschicht SM, zum Beispiel eine SiC-Schicht, von einem Boden des Grabens DT und einer oberen Oberfläche eines konvexen Bereichs der epitaktischen Schicht EP aus, und das Innere des Grabens DT wird allmählich verfüllt. Da die Wachstumsrichtung der Halbleiterschicht SM sukzessive geneigt wird, während das epitaktische Wachstum fortschreitet, werden jedoch der obere Bereich des Grabens DT und beide Endbereiche in der Verlaufsrichtung geschlossen, und die Vakanzen (worauf auch als Hohlräume verwiesen wird) VO werden im Graben DT ausgebildet. Wenn die Tiefe des Grabens DT 5 µm oder mehr, insbesondere 10 µm oder mehr, beträgt, tritt der Defekt wie dieser, der das Verfahren zum Füllen mittels epitaktischen Wachstums begleitet, in auffälliger Wesie auf.
  • (Erkenntnisse, die zur vorliegenden Erfindung führten)
  • Die Erkenntnisse, die zur vorliegenden Erfindung führten, werden im Folgenden im Detail beschrieben.
  • Experimentelle Ergebnisse über ein Kristallwachstum einer SiC-Schicht, die das Innere eines Grabens verfüllt
  • 23(a) bis 23(i) sind Querschnitts-REM-Bilder einer Vielzahl von Gräben, die in einem Substrat mit verschiedenen Neigungswinkeln einer Verlaufsrichtung bezüglich der <11-20>-Richtung ausgebildet sind und dann mit einer Kristallschicht verfüllt werden. Die Vielzahl von Gräben wird im Substrat so ausgebildet, dass sie gewollt Neigungsabweichungen bezüglich der <11-20>-Richtung aufweisen, indem eine Fotomaske verwendet wird, in der eine Vielzahl von Mustern mit verschiedenen Neigungswinkeln bezüglich der <11-20>-Richtung ausgebildet ist. 23(a) bis 23(i) zeigen jeweils den Zustand einer Grabenfüllung in dem Fall, in dem der Neigungswinkel des Musters bezüglich der <11-20>-Richtung in Inkrementen von 0,5° im Bereich von -2,0° bis +2,0° auf der Fotomaske geändert wird.
  • 23(a) bis 23(i) zeigen jeweils einen Neigungswinkel θGraben der Struktur bzw. des Musters auf der Fotomaske bezüglich der <11-20>-Richtung, und 23(a) zeigt zum Beispiel „-2,0°“. Man beachte, dass ein Winkel „(-1,5°)“, in 23(a) in Klammern geschrieben, ein später beschriebener „geschätzter tatsächlicher Winkel“ ist. Auf das Muster, das in Richtung der <-1100>-Richtung orthogonal zu der <11-20>-Richtung geneigt ist, wird auch als das zu einer Plusseite geneigte Muster verwiesen, und auf das Muster, das in Richtung der zu der <-1100>-Richtung entgegengesetzten Richtung (das heißt <1-100>) geneigt ist, wird als das zu einer Minusseite geneigte Muster verwiesen.
  • Als experimentelle Bedingungen wird, nachdem die Vielzahl von Gräben in dem 4H-SiC-Substrat mit einem Off-Winkel von 4 Grad bezüglich der <11-20>-Richtung ausgebildet ist, das Innere der Gräben mittels des Kristallwachstums einer SiC-Schicht verfüllt. Die Fotomaske zum Ausbilden des Grabens wird durch ein Belichtungsgerät ausgerichtet bzw. justiert, so dass das Orientierungs-Flat des Substrats, das für das Experiment genutzt wird, und das Muster mit θGraben = 0° parallel zueinander liegen.
  • Das in dem Experiment verwendete Substrat wird so hergestellt, dass das Orientierungs-Flat der <11-20>-Richtung entspricht, aber ein Winkelfehler zwischen dem Orientierungs-Flat des Substrats in Spezifikationen und der <11-20>-Richtung innerhalb von ± 5° liegt. Der Graben wird durch das ICP-(induktiv gekoppeltes Plasma-)Ätzverfahren gebildet, die Tiefe des Grabens beträgt 22 µm bis 25 µm und dessen Breite beträgt 2,25 µm bis 2,5 µm. Die Größe des konvexen Bereichs des Substrats, der dem Raum entspricht, der die benachbarten Gräben trennt, beträgt ebenfalls 2,25 µm bis 2,5 µm. Außerdem sind die anderen experimentellen Bedingungen, die hier nicht erwähnt sind, wie etwa Kristallwachstum zum Verfüllen der SiC-Schicht ähnlich jenen, die später in «Herstellungsverfahren einer Halbleitervorrichtung » der ersten Ausführungsform beschrieben werden.
  • In den experimentellen Ergebnissen wird das beste Ergebnis in dem Muster mit θGraben = -0,5° erhalten, das in 23(d) dargestellt ist, und die SiC-Schicht ist in dem Graben in einem bevorzugten Zustand eingebettet, während der Graben die Vertikalität beibehält. Auf der anderen Seite wächst in den Fällen der 23(c), 23(b) und 23(a), das heißt in den Fällen, in denen θGraben zur Minusseite geneigt ist, die zur linken Seite geneigte SiC-Schicht von der seitlichen Oberfläche des Grabens aus und bedeckt den oberen Bereich des Grabens, während der Winkel größer wird. In den Fällen der 23(e), 23(f), 23(g), 23(h) und 23(i), das heißt in den Fällen, in denen θGraben zur Plusseite geneigt ist, wächst die zur rechten Seite geneigte SiC-Schicht ebenfalls von der seitlichen Oberfläche des Grabens aus und bedeckt den oberen Bereich des Grabens, während der Winkel größer wird. Gemäß den oben beschriebenen Ergebnissen können die folgenden Erkenntnisse erhalten werden.
  • (Erkenntnis A)
  • Wenn θGraben zunimmt und der obere Bereich des Grabens mit der mittels Kristallwachstums gebildeten SiC-Schicht bedeckt wird, kann das Sourcegas dem Inneren des Grabens kaum zugeführt werden, so dass das Kristallwachstum zur Verfüllung der SiC-Schicht im Innern des Grabens gehemmt wird.
  • (Erkenntnis B)
  • Das annähernd vertikale Kristallwachstum der SiC-Schicht kann in dem Muster von θGraben = -0,5° erhalten werden, und das Orientierungs-Flat des Substrats, das in dem Experiment genutzt wird, ist so ausgebildet, dass es von der genauen <11-20>-Richtung um etwa 0,5° abweicht. Daher ist es möglich, den „geschätzten tatsächlichen Winkel zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung, die für den Kristall spezifisch ist“ zuzuweisen, der in den Klammern in 23(a) bis 23(i) angegeben ist. In diesem Experiment entspricht 23(d) nahezu dem geschätzten tatsächlichen Winkel von 0°.
  • Beziehung zwischen Neigungswinkel θGraben eines Musters auf einer Fotomaske bezüglich einer <11-20>-Richtung und Neigungswinkel θMesa einer SiC-Schicht, die auf einer seitlichen Oberfläche eines oberen Bereichs eines Grabens aufgewachsen ist
  • 24 ist eine grafische Darstellung, die eine Beziehung zwischen einem Neigungswinkel θGraben des Musters auf der Fotomaske bezüglich der <11-20>-Richtung und einem Neigungswinkel θMesa der auf der seitlichen Oberfläche des oberen Bereichs des Grabens aufgewachsenen SiC-Schicht darstellt, die aus 23 erhalten wird. Man kann sehen, dass θGraben und θMesa eine proportionale Beziehung aufweisen, die durch eine gerade Linie approximiert wird. Aus diesem Diagramm wird die folgende Erkenntnis erhalten.
  • (Erkenntnis C)
  • θGraben und θMesa weisen eine durch eine gerade Linie approximierte proportionale Beziehung auf, und deren Steigung beträgt 13.
  • Modell zum Untersuchen einer Beziehung zwischen Grabenform und Wachstumshemmung einer Kristallschicht im Graben
  • 25(a), 25(b) und 25(c) sind schematische Diagramme, die jeweils ein Modell zeigen, um eine Beziehung zwischen Grabenabmessungen und einem Zustand zu betrachten, in dem die Kristallschicht den Graben schließt, falls die Kristallschicht in einer schräg geneigten Art und Weise von der seitlichen Oberfläche des oberen Bereichs des Grabens aus wächst.
  • 25(a) zeigt ein erstes Modell, in welchem ein Kristallwachstum mit einem Neigungswinkel Q1 vom oberen Bereich h/2 der seitlichen Oberfläche des Grabens mit der Höhe h und der Breite w aus beginnt und der Graben geschlossen wird. Dies entspricht dem Fall, in dem die SiC-Schicht in einer geneigten Art und Weise von der oberen Hälfte der seitlichen Oberfläche des Grabens aus wächst, in dem in 23 gezeigten experimentellen Ergebnis. Daher ist das in 25(a) dargestellte Modell die minimale Bedingung, die erforderlich ist, um die Wachstumshemmung der Kristallschicht im Innern des Grabens zu vermeiden. Der maximale Neigungswinkel Q1, der in dem in 25(a) gezeigten Modell zulässig ist, wird durch den folgenden (Ausdruck 1) repräsentiert. Q1 = arctan ( 2 w / h )
    Figure DE112017003089T5_0001
  • 25(b) zeigt ein zweites Modell, um die Wachstumshemmung der Kristallschicht im Innern des Grabens effektiv zu reduzieren. Die Kristallschicht mit einem Neigungswinkel Q2 wächst nämlich als ein Standard in diesem Modell vom oberen Bereich h/2 der seitlichen Oberfläche des Grabens aus, und das Kristallwachstum wird auf die Hälfte w/2 der Breite des Grabens unterbunden, so dass der Eingang des Grabens nicht geschlossen wird. Der maximale Neigungswinkel Q2, der in dem in 25(b) dargestellten Modell zulässig ist, wird durch den folgenden (Ausdruck 2) repräsentiert. Q2 = arctan ( w / h )
    Figure DE112017003089T5_0002
  • 25(c) zeigt ein wünschenswerteres drittes Modell. Als ein Standard in diesem Modell wächst nämlich die Kristallschicht mit einem Neigungswinkel Q3 vom oberen Bereich h/2 der seitlichen Oberfläche des Grabens aus, und das Kristallwachstum wird auf das Viertel w/4 der Breite des Grabens mit einer weiteren Spanne unterbunden, so dass es den Eingang des Grabens nicht schließt. Der maximale Neigungswinkel Q3, der in dem in 25(c) dargestellten Modell zulässig ist, wird durch den folgenden (Ausdruck 3) repräsentiert. Q3 = arctan ( w / 2 h )
    Figure DE112017003089T5_0003
  • Um die Wachstumshemmung der Kristallschicht im Innern des Grabens zu vermeiden, muss nämlich der Wachstumswinkel der Kristallschicht zumindest kleiner als der Winkel Q1 von (Ausdruck 1) sein, ist er vorzugsweise geringer als der Winkel Q2 von (Ausdruck 2) und ist eher vorzugsweise geringer als der Winkel Q3 von (Ausdruck 3).
  • Zulässiger Winkelfehler θ einer Verlaufsrichtung eines Grabens bezüglich einer <11-20>-Richtung, berechnet aus in FIG. 25 gezeigten Modellen
  • 26 ist eine grafische Darstellung, die einen zulässigen Winkelfehler zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung zeigt, der aus den in 25 dargestellten Modellen und der obigen (Erkenntnis C) berechnet wird. Da Q1 von (Ausdruck 1), Q2 von (Ausdruck 2) und Q3 von (Ausdruck 3) einem θMesa von (Erkenntnis C) entsprechen, kann nämlich der zulässige Winkelfehler θ der Verlaufsrichtung des Grabens bezüglich der <11-20>-Richtung als der Wert erhalten werden, der dem θGraben entspricht, falls die aus dem experimentellen Ergebnis von 24 erhaltene Steigung 13 verwendet wird. Somit kann die folgende Erkenntnis erhalten werden.
  • (Erkenntnis D)
  • Um die Wachstumshemmung der Kristallschicht im Innern des Grabens zu vermeiden, muss der Winkelfehler θ zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung zumindest geringer als der Winkel des folgenden (Ausdruck 4) sein. θ = Q1 / 13 = { arctan ( 2w / h ) } / 13
    Figure DE112017003089T5_0004
  • Der Winkelfehler θ zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung ist vorzugsweise geringer als der Winkel des folgenden (Ausdruck 5). θ = Q2 / 13 = { arctan ( w / h ) } / 13
    Figure DE112017003089T5_0005
  • Der Winkelfehler θ zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung ist eher vorzugsweise geringer als der Winkel des folgenden (Ausdruck 6). θ = Q3 / 13 = { arctan ( w / 2 h ) } / 13
    Figure DE112017003089T5_0006
  • Da der Winkelfehler θ zwischen der Verlaufsrichtung des Grabens und der <11-20>-Richtung Werte auf sowohl der Plusseite als auch der Minusseite als den zulässigen Winkelfehler aufweist, ist der Winkelfehler innerhalb ± θ, dargestellt durch (Ausdruck 4), (Ausdruck 5) und (Ausdruck 6) oben, die Erkenntnis, um die Wachstumshemmung der Kristallschicht im Innern des Grabens effektiv zu reduzieren.
  • 26 zeigt die Berechnungsergebnisse von (Ausdruck 4), (Ausdruck 5) und (Ausdruck 6) oben. Die vertikale Achse von 26 repräsentiert den Winkelfehler θ der Verlaufsrichtung des Grabens bezüglich der <11-20>-Richtung, der für die in 25(a), 25(b) und 25(c) dargestellten drei Modelle zulässig ist. Die erste horizontale Achse repräsentiert die Höhe h, wenn die Breite w des Grabens auf 2 µm festgelegt ist, und zeigt den Bereich von 0 µm bis 40 µm. Die zweite horizontale Achse repräsentiert das Aspektverhältnis (Verhältnis = h/w), das ein dimensionsloser Wert ist, und zeigt den Bereich von 0 bis 20.
  • In 26 nimmt, wenn das Aspektverhältnis kleiner als 5 ist, der zulässige Wert des Winkelfehlers θ der Verlaufsrichtung bezüglich der <11-20>-Richtung aufgrund der Charakteristiken der Funktion stark zu. In dem Gebiet mit dem verhältnismäßig kleinen Aspektverhältnis (0 bis 5) ist daher die Spanne des Winkelfehlers θ verhältnismäßig groß.
  • Wenn auf der anderen Seite das Aspektverhältnis größer oder gleich 5 ist, ändert sich der zulässige Wert des Winkelfehlers θ nicht stark und nimmt allmählich ab, während das Aspektverhältnis zunimmt. Daher ist das Management des Winkelfehlers θ im Bereich des Aspektverhältnisses von 5 oder mehr wichtig. Wenn das Aspektverhältnis größer oder gleich 10 wird, wird ferner, da die Charakteristiken, die allmählich abnehmen und durch eine gekrümmte Linie und eine nahezu gerade Linie approximiert werden, ebenfalls auftreten und der Wert des Winkelfehlers θ selbst klein wird, das Management des Winkelfehlers θ wichtiger. Mit anderen Worten kann als der anwendbare Bereich der vorliegenden Erfindung der bemerkenswerte Effekt im Bereich des Aspektverhältnisses von 5 oder mehr erwartet werden. Der bemerkenswertere Effekt kann ferner im Bereich des Aspektverhältnisses von 10 oder mehr erwartet werden.
  • Beziehung zwischen Neigungswinkel θGraben eines Musters auf der Fotomaske bezüglich der <11-20>-Richtung und Kristallwachstumsrate am Grabenboden
  • 27 fasst die in 23 dargestellten experimentellen Ergebnisse zusammen und ist eine grafische Darstellung, die eine Beziehung zwischen dem Neigungswinkel θGraben des Musters auf der Fotomaske bezüglich der <11-20>-Richtung und einer Kristallwachstumsrate an einem Grabenboden (obere Auftragungen in der grafischen Darstellung) zeigt. Außerdem zeigt 27 eine Kristallwachstumsrate an einer Mesa-Oberseite (obere Oberfläche eines konvexen Bereichs eines Substrats) (untere Auftragungen in der grafischen Darstellung). Die Mesastruktur meint hierin einen konvexen Bereich. Wenn eine Vielzahl von Gräben im Substrat ausgebildet wird, werden konvexe Bereiche des Substrats, die jeweils als Abstandshalter dienen, um benachbarte Gräben zu trennen, gebildet, und auf den konvexen Bereich wird als Mesastruktur verwiesen. Die gekrümmte Linie, die die Punkte der experimentellen Ergebnisse, die in 27 dargestellt sind, verbindet, ist eine Gaußsche Fitting- bzw. Ausgleichskurve.
  • Aus 27 kann man ersehen, dass die Kristallwachstumsrate am Grabenboden durch den θGraben empfindlich beeinflusst wird. Es wird nämlich angenommen, dass der Mechanismus wirkt, in welchem der Eingang am obersten Bereich des Grabens aufgrund der in einer geneigten Art und Weise gewachsenen Kristallschicht verengt wird, so dass das Sourcegas des Kristallwachstums dem Grabenboden kaum zugeführt wird.
  • Man beachte, dass, da das Kristallwachstum an der Mesa-Oberseite in der Umgebung der oberen Oberfläche des Substrats auftritt und durch die Beschränkung der Zufuhr des Sourcegases weniger wahrscheinlich beeinflusst wird, sich die Kristallwachstumsrate an der Mesa-Oberseite bezüglich des θGrabens verhältnismäßig sanft ändert. Sogar in diesem Fall nimmt jedoch die Kristallwachstumsrate an der Mesa-Oberseite in dem Muster von θGraben = -0,5° ab, und dies unterstützt den Umstand, dass das Sourcegas dem Grabenboden effizient zugeführt wird, aus dem entgegengesetzten Blickwinkel.
  • Im Übrigen wird, wenn (Ausdruck 4), (Ausdruck 5) und (Ausdruck 6) mehr verallgemeinert und ausgearbeitet werden, der folgende (Ausdruck 7) erhalten. θ = { arctan { k × ( w / h ) } } / 13
    Figure DE112017003089T5_0007
  • k ist hierin als „Justierungsspanne-Koeffizient“ der Zweckdienlichkeit halber definiert, und k ist ein Koeffizient, der kleiner als 2 ist. (Ausdruck 4), (Ausdruck 5) und (Ausdruck 6) sind spezifische Fälle, die k = 2, k = 1 bzw. k = 1/2 entsprechen. Wenn k kleiner als 2 wird, wird das geneigte Wachstum der Kristallschicht, dargestellt in 23, unterdrückt, und der Grad eines Abschlusses der Verfüllung der Kristallschicht im Innern des Grabens wird verbessert. Man beachte, dass der theoretische minimale Wert von k 0 ist, zu dieser Zeit aber θ = 0 ist. Da es schwierig ist, k = 0 in einem tatsächlichen Produktionsprozess zu realisieren, können die Kosten der Halbleitervorrichtung optimiert werden, indem k in Anbetracht der Ausgewogenheit zwischen der Produktionsausbeute und den Produktionskosten (Produktionsspanne) ausgewählt wird.
  • Wenn (Ausdruck 7) nach k umgekehrt aufgelöst wird, wird der folgende (Ausdruck 8) erhalten. k = ( h/w ) × tan ( 13 × θ )
    Figure DE112017003089T5_0008
  • Berechnungsergebnis eines Justierungsspanne-Koeffizienten k
  • 28 zeigt den Justierungsspanne-Koeffizienten k, der berechnet wird, indem der Winkelfehler θ von der Breite von θGraben an einer vorbestimmten Höhe in der Ausgleichskurve der Kristallwachstumsrate am Grabenboden, dargestellt in 27, abgelesen und der Winkelfehler θ in (Ausdruck 8) substituiert wird. Auf die Höhe, die der Änderung der Kristallwachstumsrate am Grabenboden äquivalent ist, wird als „Höhenposition (Niveau)“ verwiesen, und sie ist definiert als ein Wert von 0 % bis 100 %, während der Schwanz (θGraben = -2,0° oder +1,0°) der Gaußschen Kurve auf 0 % festgelegt ist (Kristallwachstumsrate: GR = 2,38 µm/h) und die Spitze (θGraben = -0,46°) der Gaußschen Kurve auf 100 % festgelegt ist.
  • In 28 wird der Winkelfehler θ erhalten, indem die Breite (L-Breite) von θGraben der Gaußschen Kurve an der Höhenposition (Niveau) von 50 %, 80 % und 90 % abgelesen und die Breite (L-Breite) halbiert wird. Unter den in 23 dargestellten experimentellen Bedingungen werden, da die Tiefe h des Grabens 22 µm bis 25 µm beträgt und die Breite w 2,25 µm bis 2,5 µm beträgt, die Mittelwerte von h = 23,5 µm und w = 2,385 µm verwendet, wenn k unter Verwendung von (Ausdruck 8) berechnet wird.
  • Im Folgenden wird die Bedeutung von „Höhenposition (Niveau)“ in Kristallwachstum der Grabenverfüllung, bevor der Grabeneingang ganz geschlossen ist, betrachtet. In einem vereinfachten Modell wird in Betracht gezogen, dass das für die Grabenverfüllung zugeführte Sourcegas in die folgenden drei Anteile unterteilt wird.
    1. (a) Anteil, der zu einem Kristallwachstum beiträgt, das am Grabenboden auftritt: A1 + A2(θ)
    2. (b) Anteil, der zu einem Kristallwachstum beiträgt, das an der Mesa-Oberseite auftritt: B1 + B2(θ)
    3. (c) Anteil, der zu einem Kristallwachstum beiträgt, das auf der seitlichen Oberfläche des Grabens auftritt: C1 + C2(θ)
  • Dies gilt, da die in 23 und 27 dargestellten experimentellen Ergebnisse das Vorhandensein des konstanten Teils, der von θGraben von A1, B1 und C1 unabhängig ist, und das Vorhandensein des variablen Teils, der von θGraben von A2(θ), B2(θ) und C2(θ) abhängt, nahelegen.
  • Der obige (a) ist ein Anteil, der das Ziel der vorliegenden Erfindung sein soll, und es ist wünschenswert, den Anteil des Sourcegases zu diesem Anteil zu maximieren. Da der obige (b) ein Kristallwachstum ist, das von der Mesa-Oberseite aus vertikal aufwärts auftritt, ist er für die Verfüllung des Grabenbodens nicht direkt schädlich; es ist aber wünschenswert, ihn so weit wie möglich zu reduzieren. Der obige (c) ist ein Anteil, der das Ziel der vorliegenden Erfindung erschwert, und es ist wünschenswert, den Beitrag des Sourcegases zu diesem Anteil zu minimieren.
  • Nimmt man an, dass die Zufuhr des Sourcegases konstant ist und die Gesamtsumme der obigen (a), (b) und (c) immer konstant ist, wird der folgende Ausdruck erhalten: A1 + A 2 ( θ ) + B1 + B2 ( θ ) + C1 + C2 ( θ ) = Konst
    Figure DE112017003089T5_0009
  • Da A1, B1 und C1 Konstanten sind, werden sie hier auf die rechte Seite übertragen und als eine neue Konstante Konst‘ zusammengefasst, so dass der folgende Ausdruck erhalten wird. A2 ( θ ) + B2 ( θ ) + C2 ( θ ) = Konst'
    Figure DE112017003089T5_0010
  • Wenn der Beitrag des Sourcegases zu A2(θ) in (Ausdruck 10) 100 % ist, wird der verbleibende B2(θ) und C2(θ) 0 %. Dies entspricht annähernd θGraben = 0,5°, dargestellt in 27, und entspricht 100 % als die Höhenposition (Niveau). Außerdem ist dies ein Zustand, in welchem der obige (a) maximiert werden kann und die obigen (b) und (c) minimiert werden können.
  • Im Gegensatz dazu wird, wenn der Beitrag zu A2(θ) in (Ausdruck 10) 0 % ist, der verbleibende B2(θ) + C2(θ) 100 %. Dies entspricht annähernd θGraben = -2,0° oder θGraben = + 1,0°, dargestellt in 27, und entspricht 0 % als die Höhenposition (Niveau). Auch dies ist ein Zustand, in welchem der obige (a) minimiert ist und die obigen (b) und (c) maximiert sind. Aus dem Vorhergehenden kann man die Höhenposition (Niveau) als einen Parameter verstehen, der die Effizienz eines Kristallwachstums zum Grabenboden annähernd ausdrückt. Aus den obigen Ergebnissen wird die folgende Erkenntnis erhalten.
  • (Erkenntnis E)
  • Der Winkelfehler θ zwischen der Verlaufsrichtung des Grabens und der Kristallorientierung (zum Beispiel <11-20>-Richtung), um die Wachstumshemmung der Kristallschicht im Innern des Grabens mit der Höhe h und der Breite w zu reduzieren, wird im Allgemeinen durch zumindest den folgenden Ausdruck ((Ausdruck 7), wieder dargestellt) repräsentiert. θ = { arctan { k × ( w / h ) } } / 13
    Figure DE112017003089T5_0011
  • k ist hierin als der Justierungsspanne-Koeffizient definiert und muss ein Wert kleiner 2 sein. Im Vergleich mit dem Fall, in dem die Kristallwachstumsrate am Grabenboden gesättigt ist (0 %), ist die Kristallwachstumsrate, welche um 50 % oder mehr effizienter ist, gewährleistet, wenn k = 0,9 oder weniger beträgt. Ferner ist die Kristallwachstumsrate, welche um 80 % oder mehr effizienter ist, gewährleistet, wenn k = 0,5 oder weniger beträgt. Bevorzugter ist die Kristallwachstumsrate, welche um 90 % oder mehr effizienter ist, gewährleistet, wenn k 0,3 oder weniger beträgt.
  • Die vorliegende Ausführungsform liefert einen neuen technischen Gedanken, der eine Produktionsausbeute und Zuverlässigkeit einer Halbleitervorrichtung zu verbessern kann, indem ein Inneres eines Grabens mit der Kristallschicht mittels des Verfahrens zum Füllen mittels epitaktischen Wachstums sicher verfüllt wird, in einer Halbleitervorrichtung, die einen Leistungs-MOSFET mit der Superjunction-Struktur enthält, basierend auf den oben beschriebenen Erkenntnissen, die zu der vorliegenden Erfindung führen.
  • (Erste Ausführungsform)
  • «Merkmale und Effekte einer Halbleitervorrichtung)
  • Merkmale und Effekte der Halbleitervorrichtung gemäß der ersten Ausführungsform werden unter Bezugnahme auf 1, 2 und 3 beschrieben. 1 ist eine Draufsicht, die ein erstes Beispiel eines Layouts einer Vielzahl von Halbleiterchips, die auf einem SiC-Einkristallwafer ausgebildet sind, gemäß der ersten Ausführungsform zeigt. 2 ist eine Draufsicht, die ein zweites Beispiel des Layouts der Vielzahl von Halbleiterchips, die auf dem SiC-Einkristallwafer ausgebildet sind, gemäß der ersten Ausführungsform zeigt. 3 ist ein schematisches Diagramm, um ein Beispiel des Verfüllens einer Vielzahl von Gräben zu beschreiben, die in der Halbleitervorrichtung gemäß der ersten Ausführungsform ausgebildet sind.
  • Zuerst wird unter Bezugnahme auf 1 das erste Beispiel der Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Wie in 1 gezeigt ist, ist die Halbleitervorrichtung, die den Leistungs-MOSFET mit der Superjunction-Struktur enthält, gemäß der ersten Ausführungsform auf einem SiC-Einkristallsubstrat SW in Waferform für jeden Halbleiterchip SC hergestellt. Konkret ist eine epitaktische Schicht mit der gleichen Kristallstruktur wie das SiC-Einkristallsubstrat SW auf einer Hauptoberfläche des SiC-Einkristallsubstrats SW ausgebildet, und die Superjunction-Struktur, in der Säulengebiete PC vom p-Typ und Säulengebiete NC vom n-Typ, die in einer x-Richtung (erste Richtung) verlaufen, sind in einer y-Richtung (zweite Richtung) orthogonal zur x-Richtung entlang der Hauptoberfläche des SiC-Einkristallsubstrats SW abwechselnd angeordnet, ist in der epitaktischen Schicht vorgesehen. Das SiC-Einkristallsubstrat SW besteht aus zum Beispiel einem hexagonalen SiC-Einkristall vom 4H-Polytyp (abgekürzt als „4H-SiC“).
  • Die Säulengebiete PC vom p-Typ bestehen aus einer Halbleiterschicht (SiC-Schicht), die durch das Verfahren zum Füllen mittels epitaktischen Wachstums in einer Vielzahl von Gräben DT eingebettet ist, die in der epitaktischen Schicht so ausgebildet sind, dass sie in der x-Richtung verlaufen und in der y-Richtung voneinander beabstandet sind, und jedes der Säulengebiete NC vom n-Typ, die aus der epitaktischen Schicht bestehen, ist zwischen den Säulengebieten PC vom p-Typ, die in der y-Richtung einander benachbart sind, ausgebildet. Die Halbleiterschicht ist eine Kristallschicht mit der gleichen Kristallstruktur wie diejenige der epitaktischen Schicht, das heißt des SiC-Einkristallsubstrats SW.
  • Beispielsweise weist der Graben DT eine Tiefe von 5 µm oder mehr auf, und der Graben DT mit einem Aspektverhältnis von etwa 10 und einer Tiefe von etwa 20 µm kann beispielhaft angeführt werden. Ferner hat der Graben DT eine verjüngte Form, die schmaler wird, während man tiefer geht, und der Verjüngungswinkel, der durch die untere Oberfläche und die seitliche Oberfläche des Grabens DT gebildet wird, beträgt zum Beispiel etwa 88° bis 90°. Der Verjüngungswinkel kann 80° bis 90° (80° oder mehr bis 90° oder weniger), eher vorzugsweise 85° bis 90° und am meisten bevorzugt 88° bis 90° betragen.
  • In dem ersten Beispiel der Halbleitervorrichtung weist das SiC-Einkristallsubstrat SW die Hauptoberfläche auf, deren (0001)-Oberfläche um 4° in der <11-20>-Richtung geneigt ist, und der Winkelfehler zwischen dem Orientierungs-Flat OF und der <11-20>-Richtung liegt innerhalb von ± θ. Wie oben in (Erkenntnis E) beschrieben wurde, ist hierin θ durch {arctan {k × (w/h)}}/13 für den Graben bestimmt, der die Höhe h und die Breite w aufweist. k ist hierin zumindest kleiner als 2, vorzugsweise 0,9 oder kleiner, eher vorzugsweise 0,5 oder kleiner und noch bevorzugter 0,3 oder kleiner. Als ein Beispiel des Werts innerhalb von ± θ kann als ein typischer Wert ein Wert innerhalb von ± 1° (-1° oder mehr und 1° oder weniger) angeführt werden.
  • Ferner ist die Vielzahl von Gräben DT so ausgebildet, dass die Verlaufsrichtung (x-Richtung) der Vielzahl von Gräben DT, die in der epitaktischen Schicht ausgebildet sind, und die Richtung des Orientierungs-Flat OF des SiC-Einkristallsubstrats SW die gleichen sind. Daher liegt der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) des Grabens DT und der <11-20>-Richtung innerhalb von ± θ. Man beachte, dass die hier erwähnte gleiche Richtung nicht ganz die gleiche Richtung meint, sondern im Wesentlichen die gleiche Richtung oder annähernd die gleiche Richtung meint und einen bestimmten Bereich einschließt, der Variationen bzw. Schwankungen berücksichtigt.
  • Als Nächstes wird unter Bezugnahme auf 2 das zweite Beispiel der Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Wie in 2 gezeigt ist, weist in dem zweiten Beispiel der Halbleitervorrichtung das SiC-Einkristallsubstrat SW eine Hauptoberfläche auf, deren (0001)-Oberfläche um 4° in der <11-20>-Richtung geneigt ist, und der Winkelfehler zwischen dem Orientierungs-Flat OF und der <11-20>-Richtung ist größer als der oben erwähnte ± θ. Ferner ist die Vielzahl von Gräben DT so ausgebildet, dass die Verlaufsrichtung (x-Richtung) der Vielzahl von Gräben DT, die in der epitaktischen Schicht ausgebildet sind, und die <11-20>-Richtung die gleichen sind. Daher liegt der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) des Grabens DT und der <11-20>-Richtung innerhalb von ± θ.
  • 3 ist ein schematisches Diagramm, um ein Beispiel eines Verfüllens durch das Verfahren zum Füllen mittels epitaktischen Wachstums in dem ersten Beispiel und dem zweiten Beispiel der Halbleitervorrichtung gemäß der ersten Ausführungsform zu beschreiben, das heißt in dem Fall, in dem der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) des Grabens DT und der <11-20>-Richtung innerhalb von ± θ liegt.
  • In einem Anfangsstadium des epitaktischen Wachstums wächst die Halbleiterschicht SM vom Boden des Grabens DT und der oberen Oberfläche des konvexen Bereichs der epitaktischen Schicht EP aus, und das Innere des Grabens DT wird allmählich verfüllt. Da der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) des Grabens DT und der <11-20>-Richtung innerhalb von ± θ liegt, ist ferner die Neigung der Wachstumsrichtung der Halbleiterschicht SM klein, selbst wenn das epitaktische Wachstum fortschreitet, und das Innere des Grabens DT kann mit der Halbleiterschicht SM verfüllt werden, bevor der obere Bereich und beide Endbereiche in der Verlaufsrichtung des Grabens DT geschlossen werden.
  • Da Hohlräume im Graben DT weniger wahrscheinlich gebildet werden, kann dementsprechend die Reduzierung der Produktionsausbeute aufgrund des Versagens beim Verfüllen verhindert werden. Die Zuverlässigkeit der Halbleitervorrichtung kann ebenfalls verbessert werden.
  • «Ausgestaltung einer Halbleitervorrichtung»
  • Die Halbleitervorrichtung gemäß der ersten Ausführungsform wird unter Bezugnahme auf 4 und 5 beschrieben. 4 ist eine Draufsicht, die die Ausgestaltung der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. 5 ist eine entlang einer Linie A-A' in 4 genommene Querschnittsansicht.
  • Wie in 4 gezeigt ist, hat der Halbleiterchip SC gemäß der ersten Ausführungsform eine rechtwinklige Form und enthält ein Zellengebiet (worauf auch als aktiver Bereich verwiesen wird) CR, ein Übergangsgebiet TR und ein peripheres Gebiet (worauf auch als peripherer Bereich verwiesen wird) PER. Das Übergangsgebiet TR ist so angeordnet, dass es das Äußere des Zellengebiets CR umgibt, und das periphere Gebiet PER ist so angeordnet, dass es das Übergangsgebiet TR umgibt. Mit anderen Worten ist das Zellengebiet CR in einem inneren Gebiet angeordnet, das über das Übergangsgebiet TR vom peripheren Gebiet PER umgeben ist.
  • Im Zellengebiet CR ist beispielsweise eine Vielzahl von Leistungs-MOSFETs mit der Superjunction-Struktur ausgebildet, die als beispielsweise Schaltelemente dienen. Auf der anderen Seite ist in dem peripheren Gebiet PER zum Beispiel eine periphere Struktur, die durch eine Fase-Struktur, eine Diffusionsring-Struktur, eine Feldring-Struktur oder eine Feldplatten-Struktur verkörpert wird, die die Peripherie diagonal ätzt, ausgebildet. Diese peripheren Strukturen werden grundsätzlich auf der Basis eines Entwurfskonzepts gebildet, das ein Phänomen eines Lawinendurchbruchs aufgrund einer Konzentration eines elektrischen Feldes weniger wahrscheinlich auftreten lässt.
  • Wie oben beschrieben wurde, ist in dem Halbleiterchip SC gemäß der ersten Ausführungsform die Vielzahl von Leistungs-MOSFETs mit der Superjunction-Struktur in dem inneren Gebiet ausgebildet, das das zentrale Gebiet enthält, und die periphere Struktur, welche die Struktur zur Entspannung elektrischer Felder ist, ist in dem äußeren Gebiet ausgebildet, das das innere Gebiet umgibt.
  • Im Folgenden wird die Struktur von jedem des Zellengebiets CR, des Übergangsgebiets TR und des peripheren Gebiets PER beschrieben.
  • Struktur des Zellengebiets CR
  • Wie in 5 dargestellt ist, weist das Zellengebiet CR die Superjunction-Struktur auf, in der die Säulengebiete PC vom p-Typ und die Säulengebiete NC vom n-Typ, die in der x-Richtung verlaufen, in der y-Richtung orthogonal zur x-Richtung entlang der Hauptoberfläche des Substrats SUB in der epitaktischen Schicht auf der Hauptoberfläche des Substrats SUB abwechselnd angeordnet sind. Ferner liegt, wie oben beschrieben wurde, der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) der Vielzahl von Gräben DT, in denen die Vielzahl von Säulengebieten PC vom p-Typ ausgebildet ist, und der <11-20>-Richtung innerhalb von ± θ. θ ist hierin wie oben in (Erkenntnis E) beschrieben bestimmt.
  • In der ersten Ausführungsform ist das Zellengebiet CR beispielhaft dargestellt, in welchem das Verhältnis zwischen der Breite des Säulengebiets PC vom p-Typ in der y-Richtung und der Breite des Säulengebiets NC vom n-Typ in der y-Richtung 1:1 ist; aber das Zellengebiet CR ist nicht auf dieses beschränkt, und die Breite des Säulengebiets PC vom p-Typ in der y-Richtung und die Breite des Säulengebiets NC vom n-Typ in der y-Richtung können voneinander verschieden sein.
  • Im Folgenden wird die konkrete Beschreibung gegeben. Die epitaktische Schicht EP ist auf der Hauptoberfläche des Substrats SUB ausgebildet, das aus Siliziumcarbid (SiC) besteht, enthaltend eine Verunreinigung bzw. eine Störstelle vom n-Typ wie etwa Stickstoff (N), Phosphor (P) oder Arsen (As). Die epitaktische Schicht EP besteht aus einer Halbleiterschicht (S-Schicht), die Siliziumcarbid (SiC), worin eine Störstelle vom n-Typ wie etwa Stickstoff (N), Phosphor (P) oder Arsen (As) eingeführt ist, als eine Hauptkomponente enthält, und hat die gleiche Kristallstruktur wie diejenige des Substrats SUB. Die Störstellenkonzentration vom n-Typ der epitaktischen Schicht EP ist geringer als die Störstellenkonzentration des Substrats SUB und beträgt zum Beispiel 3,0 × 1016/cm3.
  • Außerdem ist die Vielzahl von Säulengebieten PC vom p-Typ in der epitaktischen Schicht EP so ausgebildet, dass sie in der y-Richtung voneinander beabstandet sind. Jedes der Säulengebiete PC vom p-Typ besteht aus einer Halbleiterschicht (SiC-Schicht), in die eine Störstelle vom p-Typ wie etwa Aluminium (Al) oder Bor (B) eingeführt ist. Die Halbleiterschicht ist eine Kristallschicht mit der gleichen Kristallstruktur wie die epitaktische Schicht EP, und die Störstellenkonzentration vom p-Typ des Säulengebiets PC vom p-Typ beträgt zum Beispiel 3,0 × 1016/cm3. Ein Teil der epitaktischen Schicht EP, der zwischen den benachbarten Säulengebieten PC vom p-Typ angeordnet ist, dient als das Säulengebiet NC vom n-Typ. Ein Draingebiet des Leistungs-MOSFET besteht aus der epitaktischen Schicht EP, die die Vielzahl von Säulengebieten NC vom n-Typ enthält, und dem Substrat SUB.
  • Ein Elementbereich ist ferner auf der oberen Oberfläche der epitaktischen Schicht EP ausgebildet, worin die Superjunction-Struktur ausgebildet ist.
  • Im Elementbereich ist ein Kanalgebiet CH in Kontakt mit dem Säulengebiet PC vom p-Typ auf der oberen Oberfläche der epitaktischen Schicht EP ausgebildet, und ein Sourcegebiet SR ist so ausgebildet, dass es im Kanalgebiet CH eingeschlossen ist. Zu dieser Zeit ist das Kanalgebiet CH aus einem Halbleitergebiet aufgebaut, in das eine Störstelle vom p-Typ wie etwa Aluminium (Al) oder Bor (B) eingeführt ist, und das Sourcegebiet SR ist aus einem Halbleitergebiet aufgebaut, in das eine Störstelle vom n-Typ wie etwa Stickstoff (N), Phosphor (P) oder Arsen (As) eingeführt ist. Außerdem ist ein Body-Kontaktgebiet BC, das das Kanalgebiet CH von der oberen Oberfläche der epitaktischen Schicht EP aus erreicht, im zentralen Teil des Sourcegebiets SR ausgebildet. Das Body-Kontaktgebiet BC ist aus einem Halbleitergebiet aufgebaut, in das eine Störstelle vom p-Typ wie etwa Aluminium (Al) oder Bor (B) eingeführt ist, und die Störstellenkonzentration des Body-Kontaktgebiets BC ist höher als die Störstellenkonzentration des Kanalgebiets CH.
  • Außerdem ist ein Gate-Isolierfilm GI auf dem zwischen den benachbarten Kanalgebieten CH sandwichartig angeordneten Gebiet ausgebildet, und eine Gateelektrode GE ist auf dem Gate-Isolierfilm GI ausgebildet. Der Gate-Isolierfilm GI ist aus zum Beispiel einem Siliziumoxidfilm gebildet; aber der Gate-Isolierfilm GI ist nicht auf diesen beschränkt und kann aus beispielsweise einem Film mit hoher Dielektrizitätskonstante mit einer höheren Dielektrizitätskonstante als ein Siliziumoxidfilm gebildet sein. Ferner ist die Gateelektrode GE aus beispielsweise einem polykristallinen Siliziumfilm gebildet. Diese Gateelektrode GE ist so ausgebildet, dass sie mit dem Sourcegebiet SR ausgerichtet ist. Ein Zwischenschicht-Isolierfilm IL, der aus beispielsweise Siliziumoxid besteht, ist so ausgebildet, dass er eine obere Oberfläche und eine Seitenwand der Gateelektrode GE bedeckt.
  • Eine Sourceelektrode SE ist über dem Zwischenschicht-Isolierfilm IL ausgebildet, der die Vielzahl von Gateelektroden GE bedeckt. Die Sourceelektrode SE ist aus einem gestapelten Film eines Sperr- bzw. Barriere-Leiterfilms gebildet, der aus zum Beispiel Titanwolfram (TiW) und einem Film aus Aluminium (Al) besteht. Dementsprechend ist die Sourceelektrode SE mit dem Sourcegebiet SR elektrisch verbunden und ist auch mit dem Kanalgebiet CH über das Body-Kontaktgebiet BC elektrisch verbunden.
  • Zu dieser Zeit hat das Body-Kontaktgebiet BC eine Funktion, den ohmschen Kontakt mit der Sourceelektrode SE zu gewährleisten, und das Sourcegebiet SR und das Kanalgebiet CH sind aufgrund des Vorhandenseins des Body-Kontaktgebiets BC beim gleichen Potential elektrisch verbunden.
  • Daher ist es möglich, die EIN-Operation des parasitären npn-Bipolartransistors zu unterdrücken, der das Sourcegebiet SR als Emittergebiet, das Kanalgebiet CH als Basisgebiet und das Säulengebiet NC vom n-Typ als Kollektorgebiet aufweist. Die elektrische Verbindung zwischen dem Sourcegebiet SR und dem Kanalgebiet CH beim gleichen Potential bedeutet nämlich, dass zwischen dem Emittergebiet und dem Basisgebiet des parasitären npn-Bipolartransistors keine Potentialdifferenz erzeugt wird, und es somit möglich ist, die EIN-Operation des parasitären npn-Bipolartransistors zu unterdrücken.
  • Ein Oberflächenschutzfilm PAS, der aus beispielsweise Siliziumoxid besteht, ist so ausgebildet, dass er die Sourceelektrode SE teilweise bedeckt, und ein Teilgebiet der Sourceelektrode SE ist vom Oberflächenschutzfilm PAS freigelegt. Eine aus Metall bestehende Drainelektrode DE ist ebenfalls auf einer rückwärtigen Oberfläche (der Oberfläche, die der Hauptoberfläche gegenüberliegt, auf der die epitaktische Schicht EP ausgebildet ist) des Halbleitersubstrats SUB ausgebildet.
  • In der oben beschriebenen Art und Weise ist in dem Zellengebiet CR die Vielzahl von Leistungs-MOSFETs mit der Superjunction-Struktur ausgebildet.
  • Struktur des Übergangsgebiets TR
  • Wie in 5 gezeigt ist, weist das Übergangsgebiet TR ebenfalls die Superjunction-Struktur auf, in der die Vielzahl von Säulengebieten PC vom p-Typ und die Vielzahl von Säulengebieten NC vom n-Typ, die aus der epitaktischen Schicht EP bestehen, in der y-Richtung abwechselnd angeordnet sind. Wie oben beschrieben wurde, liegt ferner der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) der Vielzahl von Gräben DT, in denen die Vielzahl von Säulengebieten PC vom p-Typ ausgebildet ist, und der <11-20>-Richtung innerhalb von ± θ. θ wird hierin wie oben in (Erkenntnis E) beschrieben bestimmt.
  • Im Folgenden wird die konkrete Beschreibung gegeben. Wie bei dem Zellengebiet CR sind die Vielzahl von Säulengebieten PC vom p-Typ und die Vielzahl von Säulengebieten NC vom n-Typ ebenfalls im Übergangsgebiet TR ähnlich ausgebildet. Ferner ist auf dem Kanalgebiet CH über den Gate-Isolierfilm GI ein Gate-Lead-Out-Bereich GPU, der aus dem polykristallinen Siliziumfilm besteht, in der gleichen Schicht wie die Gateelektrode GE des Zellengebiets CR ausgebildet. Ferner ist der Zwischenschicht-Isolierfilm IL so ausgebildet, dass er eine obere Oberfläche und eine Seitenwand des Gate-Lead-Out-Bereichs GPU bedeckt, und eine Öffnung, die einen Teil der oberen Oberfläche des Gate-Lead-Out-Bereichs GPU freilegt, ist in einem Teil des Zwischenschicht-Isolierfilms IL ausgebildet.
  • Eine Gate-Lead-Out-Elektrode GPE, die aus dem gestapelten Film besteht, in der gleichen Schicht wie die Sourceelektrode SE des Zellengebiets CR ist ebenfalls auf dem Zwischenschicht-Isolierfilm IL, der das Innere der Öffnung einschließt, ausgebildet. Hierin ist der Gate-Lead-Out-Bereich GPU mit der Vielzahl von Gateelektroden GE elektrisch verbunden, und die an die Gate-Lead-Out-Elektrode GPE angelegte Gatespannung wird an jede der Vielzahl von Gateelektroden GE durch den Gate-Lead-Out-Bereich GPU angelegt.
  • Auf der oberen Oberfläche der epitaktischen Schicht EP ist ferner das Kanalgebiet CH, das sich vom Zellengebiet CR aus erstreckt, ausgebildet, und ein Source-Lead-Out-Gebiet SPR ist so ausgebildet, dass es im Kanalgebiet CH umschlossen ist. Außerdem ist auf der oberen Oberfläche der epitaktischen Schicht EP der Zwischenschicht-Isolierfilm IL so ausgebildet, dass er das Kanalgebiet CH bedeckt, und eine Öffnung ist im Zwischenschicht-Isolierfilm IL so ausgebildet, dass sie das Source-Lead-Out-Gebiet SPR freilegt. Eine Source-Lead-Out-Elektrode SPE, die aus dem gestapelten Film besteht, in der gleichen Schicht wie die Gate-Lead-Out-Elektrode GPE ist auf dem Zwischenschicht-Isolierfilm IL, der das Innere der Öffnung einschließt, ausgebildet.
  • Auch im Übergangsgebiet TR ist der Oberflächenschutzfilm PAS, der aus beispielsweise Siliziumoxid besteht, so ausgebildet, dass er die Gate-Lead-Out-Elektrode GPE und die Source-Lead-Out-Elektrode SPE teilweise bedeckt, und ein Teilgebiet der Gate-Lead-Out-Elektrode GPE und ein Teilgebiet der Source-Lead-Out-Elektrode SPE sind vom Oberflächenschutzfilm PAS freigelegt.
  • In der oben beschriebenen Art und Weise ist im Übergangsgebiet TR die Übergangsstruktur ausgebildet.
  • Struktur des peripheren Gebiets PER
  • Wie in 5 gezeigt ist, weist das periphere Gebiet PER ebenfalls die Superjunction-Struktur auf, in der die Vielzahl von Säulengebieten PC vom p-Typ und die Vielzahl von Säulengebieten NC vom n-Typ, die aus der epitaktischen Schicht EP bestehen, in der y-Richtung abwechselnd angeordnet sind. Wie oben beschrieben wurde, liegt ferner der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) der Vielzahl von Gräben DT, in denen die Vielzahl von Säulengebieten PC vom p-Typ ausgebildet ist, und der <11-20>-Richtung innerhalb von ± θ. θ ist hier wie oben in (Erkenntnis E) beschrieben bestimmt.
  • Im Folgenden wird die konkrete Beschreibung gegeben. Wie bei dem Zellengebiet CR sind die Vielzahl von Säulengebieten PC vom p-Typ und die Vielzahl von Säulengebieten NC vom n-Typ auch im peripheren Gebiet PER ähnlich ausgebildet. Ferner ist eine Vielzahl von Blind- bzw. Dummy-Elektroden FE, die aus dem polykristallinen Siliziumfilm gebildet sind, in der gleichen Schicht wie die Gateelektrode GE des Zellengebiets CR auf der oberen Oberfläche der epitaktischen Schicht EP über den Siliziumoxidfilm in der gleichen Ebene wie der Gate-Isolierfilm GI des Zellengebiets CR ausgebildet. Außerdem ist der Zwischenschicht-Isolierfilm IL auf der oberen Oberfläche der epitaktischen Schicht EP so ausgebildet, dass er eine obere Oberfläche und eine Seitenwand der Vielzahl von Dummy-Elektroden FE bedeckt.
  • Auch im peripheren Gebiet PER ist der Oberflächenschutzfilm PAS, der aus beispielsweise Siliziumoxid besteht, ausgebildet.
  • In der oben beschriebenen Art und Weise ist die periphere Struktur im peripheren Gebiet PER ausgebildet.
  • «Herstellungsverfahren einer Halbleitervorrichtung»
  • Ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß der ersten Ausführungsform wird unter Bezugnahme auf 6 bis 14 beschrieben. 6 bis 14 sind Querschnittsansichten, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellen.
  • Zuerst wird, wie in 6 dargestellt ist, das Substrat (dünne Platte mit einer annähernd kreisförmigen Form in Draufsicht, worauf als Wafer verwiesen wird) SUB mit einer Hauptoberfläche (vordere Oberfläche, obere Oberfläche) präpariert, auf der eine epitaktische Schicht EP mit niedriger Konzentration, die aus einer Halbleiterschicht vom n-Typ besteht, ausgebildet wird. Das Substrat SUB besteht aus beispielweise einem hexagonalen SiC-Einkristall vom 4H-Polytyp oder 6H-Polytyp und weist die Hauptoberfläche auf, deren (0001)-Oberfläche in der <11-20>-Richtung um 4° geneigt ist. Daher besteht die epitaktische Schicht EP ebenfalls aus einem SiC-Einkristall und hat die gleiche Kristallstruktur wie das Substrat SUB.
  • In der epitaktischen Schicht EP wird eine Verunreinigung bzw. Störstelle vom n-Typ wie etwa Stickstoff (N), Phosphor (P) oder Arsen (As) eingeführt. Die Störstellenkonzentration vom n-Typ der epitaktischen Schicht EP beträgt beispielsweise etwa 3,0 × 1016/cm3, und die Dicke der epitaktischen Schicht EP beträgt beispielsweise etwa 20 µm bis 30 µm.
  • Wie in 7 dargestellt ist, wird als Nächstes die Vielzahl von Gräben DT, die in der x-Richtung verlaufen und in der y-Richtung voneinander beabstandet sind, in der epitaktischen Schicht EP in dem Zellengebiet CR, dem Übergangsgebiet TR und dem peripheren Gebiet PER durch zum Beispiel das selektive Ätzverfahren unter Verwendung eines aus einem isolierenden Material bestehenden Musters als Hartmaske gebildet.
  • Die Tiefe des Grabens DT von der oberen Oberfläche der epitaktischen Schicht EP beträgt zum Beispiel 5 µm oder mehr, und der Graben DT mit einem Aspektverhältnis von etwa 10 und einer Tiefe von etwa 20 µm von der oberen Oberfläche der epitaktischen Schicht EP kann beispielhaft angeführt werden. Indem der Verjüngungswinkel des Grabens DT auf zum Beispiel etwa 88° bis 90° festgelegt wird, kann ferner die Konzentrationsverteilung der Halbleiterschicht im Verfüllgebiet verbessert werden.
  • Die Verlaufsrichtung (x-Richtung) des Grabens DT weist auch einen Winkelfehler innerhalb von ± θ bezüglich der <11-20>-Richtung auf. θ wird hierin wie oben in (Erkenntnis E) beschrieben bestimmt.
  • Das Verfahren zum Ausbilden des Grabens DT unterscheidet sich je nach der Spezifikation des vorher präparierten Substrats SUB, und das folgende erste Verfahren (das erste Beispiel, das mit Verweis auf 1 beschrieben wird) und zweite Verfahren (das zweite Beispiel, das mit Verweis auf 2 beschrieben wird), können beispielhaft angeführt werden.
  • Erstes Verfahren: Wenn das Substrat SUB präpariert wird, wird das Substrat SUB, in welchem der Winkelfehler zwischen der Richtung des Orientierungs-Flat und der <11-20>-Richtung innerhalb vom ± θ1 (θ1: erster Winkelfehler) liegt, präpariert. Die Standardspezifikation des Winkelfehlers des SiC-Substrats, das gegenwärtig normalerweise verfügbar ist, ist bis zu ± 5° groß. Auf der anderen Seite muss, wenn der tiefe Graben DT mit der Tiefe, die beispielsweise größer als 10 µm ist, verfüllt wird, ein speziell entworfenes Substrat SUB, in welchem der Winkelfehler innerhalb von ± 0,5° liegt, im ersten Verfahren präpariert werden.
  • In dem Belichtungsgerät wird als Nächstes eine Belichtung zum Ausbilden eines Ätzmusters des Grabens DT unter Verwendung einer Fotomaske (Retikel) durchgeführt. Hierin wird angenommen, dass der Winkelfehler (θ2: zweiter Winkelfehler) aufgrund des Versatzes bzw. Offset zwischen der Fotomaske und dem Substrat SUB, der durch das Belichtungsgerät verursacht wird, bezüglich des ersten Winkelfehlers ausreichend klein ist oder durch eine vorbereitende Messung und Justierung des Belichtungsgeräts korrigiert wird. Im Belichtungsprozess wird nämlich angenommen, dass der zweite Winkelfehler ausreichend kleiner als der erste Winkelfehler ist (θ2 << θ1).
  • Wie oben beschrieben wurde, wird im ersten Verfahren der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) des Grabens DT und der <11-20>-Richtung innerhalb von ± θ festgelegt, indem das Substrat SUB präpariert wird, in dem der erste Winkelfehler innerhalb von ± θ liegt, wie oben in (Erkenntnis E) beschrieben wurde.
  • Zweites Verfahren: In diesem Fall wird, wenn das Substrat SUB präpariert wird, das Substrat SUB mit einer Standardspezifikation im Winkelfehler zwischen der Richtung des Orientierungs-Flat und der <11-20>-Richtung präpariert. Beispielsweise liegt der Winkelfehler des SiC-Substrats mit der Standardspezifikation, die gegenwärtig verfügbar ist, innerhalb von ± 5°.
  • Als Nächstes werden Fehlerdaten erhalten, indem der Winkelfehler (erster Winkelfehler) zwischen der Richtung des Orientierungs-Flat und der <11-20>-Richtung mittels Röntgenbeugung oder dergleichen gemessen wird. Die Messung des Winkelfehlers kann mittels einer Batch-Prozessierung für jeden Kristall-Ingot durchgeführt werden, von dem das Substrat SUB ausgeschnitten wird, oder kann für jedes einzelne Stück des Substrats SUB durchgeführt werden. Die Erstgenannte ist im Hinblick auf die geringere Anzahl von Messungen vorteilhafter; aber ein Batch-Management des Substrats SUB ist erforderlich. Da die Letztgenannte die Messungen für einzelne Stücke durchführt, ist ein In-Line-Messgerät oder dergleichen notwendig; aber ein strenges Management ist möglich, weil die Messung für jedes einzelne Stück durchgeführt wird. Die Messung des Winkelfehlers, die oben beschrieben wurde, kann von einem Hersteller einer Halbleitervorrichtung durchgeführt werden. Alternativ dazu kann das Substrat SUB auf solch eine Weise präpariert werden, dass ein Dritter wie etwa ein Substrathersteller den Winkelfehler misst und das Substrat SUB, dessen Fehlerdaten spezifiziert wurden, an den Hersteller geliefert wird.
  • Im Belichtungsprozess wird ferner durch das Belichtungsgerät unter Verwendung der oben beschriebenen Fehlerdaten, die vorher erhalten werden, eine Winkelkorrektur bezüglich des Orientierungs-Flat durchgeführt. Wie im ersten Verfahren beschrieben ist, ist als eine Voraussetzung in dem zu verwendenden Belichtungsgerät θ2 << θ1 erfüllt. Auf diese Weise wird der Winkelfehler zwischen der Verlaufsrichtung (x-Richtung) des Grabens DT und der <11-20>-Richtung innerhalb von ± θ festgelegt. Es wird jedoch angenommen, dass der Winkelfehler zwischen der Richtung des Orientierungs-Flat des Substrats SUB, das vorher präpariert wurde, und der <11-20>-Richtung in einem Bereich liegt, der in dem Belichtungsgerät korrigiert werden kann.
  • Kombinierte Nutzung der ersten und zweiten Verfahren: Die kombinierte Nutzung der ersten und zweiten Verfahren, die oben beschrieben wurden, ist je nach dem geforderten θ effektiv. In diesem Fall wird nämlich das Substrat SUB, das den ersten Winkelfehler aufweist, der kleiner als die Standardspezifikation ist, präpariert, werden Fehlerdaten des ersten Winkelfehlers gemessen, und eine Winkelkorrektur wird unter Verwendung der Fehlerdaten in dem Belichtungsgerät durchgeführt. Gemäß diesem Verfahren ist es, da θ klein gemacht werden kann, möglich, das Verfüllen des Grabens DT mit einem extrem großen Aspektverhältnis (beispielsweise einem Aspektverhältnis von 10 oder mehr) zu bewältigen, und es ist möglich, einen Effekt zu erhalten, dass die Verteilung der Störstellenkonzentration in dem Verfüll-Kristallgebiet im Innern des Grabens DT ungeachtet des Aspektverhältnisses gleichmäßig ausgebildet wird.
  • Um den Graben DT zu bilden, wird beispielsweise die ICP-Ätzanlage genutzt. Außerdem ist es wünschenswert, dass die Temperatur der unteren Elektrode, auf der das Substrat SUB während der Ätzung montiert ist, auf 50°C oder mehr gesteuert wird, und es somit möglich ist, die Gräben DT mit einer gewünschten Form mit zufriedenstellender Reproduzierbarkeit und Gleichmäßigkeit zu bilden.
  • Als Nächstes wird, wie in 8 gezeigt ist, eine Halbleiterschicht vom p-Typ, welche eine Kristallschicht mit der gleichen Kristallstruktur wie die epitaktische Schicht EP ist, innerhalb der Vielzahl von Gräben DT, die in der epitaktischen Schicht EP in dem Zellengebiet CR, dem Übergangsgebiet TR und dem peripheren Gebiet PER ausgebildet sind, durch beispielsweise das Verfahren zum Füllen mittels epitaktischen Wachstums gebildet. Anschließend wird die Halbleiterschicht vom p-Typ, die auf der oberen Oberfläche der epitaktischen Schicht EP (Säulengebiet NC vom n-Typ), die die benachbarten Gräben DT trennt, aufgewachsen ist, geschliffen und mittels beispielsweise des CMP-(chemisch-mechanisches Polier-)Verfahren weiter poliert, wodurch die Säulengebiete PC vom p-Typ, die aus der Halbleiterschicht vom p-Typ bestehen, nur in der Vielzahl von Gräben DT ausgebildet werden. Der Teil zwischen den Gräben DT, die in der y-Richtung voneinander beabstandet sind, dient als das Säulengebiet NC vom n-Typ, das aus der epitaktischen Schicht EP besteht.
  • Da der Winkelfehler zwischen der Verlaufsrichtung der Vielzahl von Gräben DT und der <11-20>-Richtung innerhalb von ± θ liegt, sind sogar in dem Fall, dass der Graben DT das Aspektverhältnis von etwa 10 aufweist, der obere Bereich und die beiden Endbereiche des Grabens DT nicht geschlossen, und das Innere der Vielzahl von Gräben DT kann mit der Halbleiterschicht vom p-Typ ohne Ausbilden von Hohlräumen verfüllt werden.
  • In dem Verfahren zum Füllen mittels epitaktischen Wachstums ist es ferner möglich, das Innere der Vielzahl von Gräben DT mit der Halbleiterschicht vom p-Typ mit zufriedenstellender Reproduzierbarkeit durch Steuern der Gassorten, der Gasstromrate, der Temperatur, des Drucks und dergleichen zu verfüllen. Als die Gassorten werden beispielsweise ein Silizium-(Si-)Sourcegas, Kohlenstoff-(C-)Sourcegas, Wasserstoff-(H2-)Gas, Chlorwasserstoff-(HCI-)Gas und ein Dotierungsgas verwendet. Als das Silizium-(Si-)Sourcegas wird beispielsweise Monosilan- (SiH4-)Gas oder dergleichen verwenden. Als das Kohlenstoff-(C-)Sourcegas wird beispielsweise Ethylen (C2H4), Methylacetylen (C3H4), Propan (C3H8) oder dergleichen verwendet. Wenn Aluminium (Al) als Dotierstoff vom p-Typ ausgewählt wird, wird außerdem als das Dotiergas Trimethylaluminium (TMA), Triethylaluminium (TEA) oder dergleichen verwendet.
  • Als die Bedingungen des Verfahrens zum Füllen mittels epitaktischen Wachstums beträgt das HCl/SiH4-Strömungverhältnis beispielsweise 30 oder mehr und 65 oder weniger, und das H2/SiH4-Strömungsverhältnis beträgt beispielsweise 500 oder mehr und 7.000 oder weniger.
  • 21 ist ein Diagramm, das ein Beispiel des Verfüllens in den Fällen zeigt, in denen das HCl/SiH4-Strömungsverhältnis im Verfahren zum Füllen mittels epitaktischen Wachstums 33,3, 50 und 66,7 beträgt. Das H2/SiH4-Strömungsverhältnis beträgt 5.000.
  • Wie in 21 gezeigt ist, wird, wenn das HCl/SiH4-Strömungsverhältnis 33,3 beträgt, das Innere des Grabens DT mit der Halbleiterschicht vom p-Typ zufriedenstellend verfüllt. Wenn das HCl/SiH4-Strömungsverhältnis kleiner als 30 wird, wird jedoch der obere Bereich des Grabens DT eher geschlossen und Hohlräume werden erzeugt. Auf der anderen Seite wird, wenn das HCl/SiH4-Strömungsverhältnis größer als 65 wird, die Ätzung übermäßig stark, und die Form das anfänglichen Grabens DT kollabiert. Wenn das H2/SiH4-Strömungsverhältnis kleiner als 500 wird, wird auch das Oberflächen-Bunching beachtlich. Wenn auf der anderen Seite das H2/SiH4-Strömungsverhältnis größer als 7.000 wird, tritt ein übermäßiges Ätzen auf oder werden Hohlräume erzeugt.
  • Ferner wird der Druck in dem Wachstums- bzw. Züchtungsofen während des epitaktischen Wachstums auf zum Beispiel 30 kPa oder mehr und 100 kPa oder weniger eingestellt.
  • 22 ist ein Diagramm, das ein Beispiel einer Verfüllung in dem Fall zeigt, in dem in dem Verfahren zum Füllen mittels epitaktischen Wachstums der Druck im Züchtungsofen während des epitaktischen Wachstums 10 kPa beträgt.
  • Wie in 22 gezeigt ist, wird bei dem Druck, der niedriger als 30 kPa ist, was der untere Grenzdruck ist, die Ätzung insbesondere an der seitlichen Oberfläche des Grabens DT übermäßig stark, und die Form des ursprünglichen Grabens DT kollabiert. Obgleich es wünschenswert ist, dass der obere Grenzdruck hoch ist, ist auf der anderen Seite der Atmosphärendruck der obere Grenzdruck, um ein sicheres epitaktisches Wachstum in einem Quarzofen durchzuführen.
  • Man beachte, dass die Bedingungen des Verfahrens zum Füllen mittels epitaktischen Wachstums während des epitaktischen Wachstums geändert werden können, und die Dotierungsgas-Strömungsrate, die SiH4-Strömungsrate und das Kohlenstoff/Silizium-(C/Si-)Verhältnis können während des epitaktischen Wachstums gegebenenfalls geändert werden. Dies ermöglicht es, die Konzentrationsverteilung der Halbleiterschicht vom p-Typ in dem Verfüllgebiet gleichmäßig zu machen.
  • Die Störstellenkonzentration vom p-Typ, die Breite und der Pitch bzw. Abstand vom Mitte zu Mitte des Säulengebiets PC vom p-Typ in jedem des Zellengebiets CR, des Übergangsgebiets TR und des peripheren Gebiets PER werden auch eingestellt, um das Ladungsgleichgewicht zu erreichen. Die Halbleitervorrichtung gemäß der ersten Ausführungsform stellt beispielhaft einen Fall dar, in welchem das Verhältnis der Breite des Säulengebiets PC vom p-Typ in der y-Richtung zur Breite des Säulengebiets NC vom n-Typ in der y-Richtung 1:1 beträgt. In diesem Fall ist die Störstellenkonzentration vom p-Typ des Säulengebiets PC vom p-Typ so eingestellt, dass der Gesamtladungsbetrag des Säulengebiets PC vom p-Typ und der Gesamtladungsbetrag des Säulengebiets NC vom n-Typ die gleichen sind. Daher ist die Störstellenkonzentration vom p-Typ des Säulengebiets PC vom p-Typ die gleiche wie die Störstellenkonzentration vom n-Typ der epitaktischen Schicht EP, die das Säulengebiet NC vom n-Typ bildet, und beträgt zum Beispiel etwa 3,0 × 1016/cm3.
  • In der oben beschriebenen Art und Weise wird gemäß der ersten Ausführungsform die Superjunction-Struktur, in der das Säulengebiet PC vom p-Typ und das Säulengebiet NC vom n-Typ abwechselnd ausgebildet sind, in der epitaktischen Schicht EP mittels des „Grabenverfüllverfahrens“ gebildet.
  • Als Nächstes wird ein Prozess zum Ausbilden des Elementbereichs auf der oberen Oberfläche der epitaktischen Schicht EP beschrieben, worin die Superjunction-Struktur ausgebildet worden ist.
  • Wie in 9 gezeigt ist, wird, nachdem die obere Oberfläche der epitaktischen Schicht EP planarisiert ist, das Kanalgebiet CH in dem Zellengebiet CR und dem Übergangsgebiet TR durch beispielsweise das selektive lonenimplantationsverfahren unter Verwendung eines aus einem isolierenden Material bestehenden Musters als Hartmaske gebildet. Das Kanalgebiet CH ist ein Halbleitergebiet vom p-Typ, das gebildet wird, indem beispielsweise eine Störstelle vom p-Typ wie etwa Aluminium (Al) oder Bor (B) in die epitaktische Schicht EP eingeführt wird.
  • Als Nächstes wird die Vielzahl von Sourcegebieten SR im Zellengebiet CR durch beispielsweise das selektive Ionenimplantationsverfahren unter Verwendung eines aus einem isolierenden Material bestehenden Musters als Hartmaske gebildet, und das Source-Lead-Out-Gebiet SPR wird im Übergangsgebiet TR gebildet. Das Sourcegebiet SR und das Source-Lead-Out-Gebiet SPR sind Halbleitergebiete vom n-Typ, die gebildet werden, indem eine Störstelle vom n-Typ wie etwa Stickstoff (N), Phosphor (P) oder Arsen (As) in die epitaktische Schicht EP eingeführt wird. Die Vielzahl von im Zellengebiet CR ausgebildeten Sourcegebieten SR wird mit dem Source-Lead-Out-Gebiet SPR elektrisch verbunden, das im Übergangsgebiet TR ausgebildet ist.
  • Als Nächstes wird das Body-Kontaktgebiet BC, dessen Boden das Kanalgebiet CH erreicht, im zentralen Teil von jedem der Vielzahl von Sourcegebieten SR in dem Zellengebiet CR durch beispielsweise das selektive Ionenimplantationsverfahren gebildet, das ein aus einem isolierenden Material bestehendes Muster als Hartmaske nutzt. Das Body-Kontaktgebiet BC ist ein Halbleitergebiet vom p-Typ, das gebildet wird, indem zum Beispiel eine Störstelle vom p-Typ wie etwa Aluminium (Al) oder Bor (B) in die epitaktische Schicht EP eingeführt wird, und wird so ausgebildet, dass die Störstellenkonzentration des Body-Kontaktgebiets BC höher als die Störstellenkonzentration des Kanalgebiets CH ist.
  • Man beachte, dass in einer Abfolge der oben beschriebenen Ionenimplantationsprozesse die Ionenimplantation durchgeführt werden kann, während die Temperatur des Substrat SUB auf 300°C oder höher eingestellt ist, um die durch die Ionenimplantation hervorgerufenen Defekte zu unterdrücken. Außerdem kann, obgleich hier nicht beschrieben, eine Abschlussstruktur gebildet werden, indem die Ionenimplantation durchgeführt wird, um eine hohe Stehspannung zu gewährleisten.
  • Nach einer Abfolge von Ionenimplantationsprozessen wird als Nächstes mittels des Sputterverfahrens oder dergleichen eine Deckschicht, um Oberflächenrauhigkeit zu verhindern, zum Beispiel ein Kohlenstofffilm mit einer Dicke von 1 µm oder mehr, auf der oberen Oberfläche der epitaktischen Schicht EP abgeschieden, und eine Wärmebehandlung wird bei einer Temperatur von etwa 1600°C bis 1800°C zum Aktivieren der Störstelle durchgeführt. Danach wird die Deckschicht entfernt.
  • Als Nächstes wird, wie in 10 dargestellt ist, der Gate-Isolierfilm GI auf der oberen Oberfläche der epitaktischen Schicht EP gebildet, und auf dem Gate-Isolierfilm GI wird ein Leiterfilm PF ausgebildet. Der Gate-Isolierfilm GI besteht aus zum Beispiel Siliziumoxid und wird mittels beispielsweise des thermischen Oxidationsverfahrens gebildet. Der Gate-Isolierfilm GI ist jedoch nicht auf einen Siliziumoxidfilm beschränkt und kann ein Film mit hoher Dielektrizitätskonstante sein, der eine höhere Dielektrizitätskonstante als ein Siliziumoxidfilm aufweist, typischerweise verkörpert durch einen Hafniumoxidfilm. Auf der anderen Seite besteht der auf dem Gate-Isolierfilm GI gebildete Leiterfilm PF aus beispielsweise polykristallinem Silizium und wird mittels beispielsweise des CVD-(chemisches Gasphasenabscheidungs-)Verfahrens gebildet.
  • Als Nächstes wird, wie in 11 dargestellt ist, der leitfähige Film PF durch zum Beispiel das selektive Ätzverfahren unter Verwendung eines Resistmusters als Maske strukturiert. Als Folge wird die Vielzahl von Gateelektroden GE in dem Zellengebiet CR gebildet, wird der Gate-Lead-Out-Bereich GPU in dem Übergangsgebiet TR gebildet, und die Vielzahl von Dummy-Elektroden FE wird im peripheren Gebiet PR gebildet. Der Gate-Lead-Out-Bereich GPU wird so ausgebildet, dass er mit der Vielzahl von Gateelektroden GE elektrisch verbunden ist.
  • Als Nächstes wird der Zwischenschicht-Isolierfilm IL, der die Vielzahl von Gateelektroden GE, den Gate-Lead-Out-Bereich GPU und die Vielzahl von Dummy-Elektroden FE bedeckt, auf der oberen Oberfläche der epitaktischen Schicht EP gebildet. Der Zwischenschicht-Isolierfilm IL besteht aus beispielsweise Siliziumoxid und wird mittels beispielsweise des CVD-Verfahrens gebildet.
  • Als Nächstes werden beispielsweise durch das selektive Ätzverfahren unter Verwendung einer Resiststruktur bzw. eines Resistmusters als Maske Öffnungen, deren Böden das Sourcegebiet SR und das Body-Kontaktgebiet BC erreichen, zwischen den benachbarten Gateelektroden GE in dem Zellengebiet CR im Zwischenschicht-Isolierfilm IL ausgebildet, und eine Öffnung, die einen Teil des Gate-Lead-Out-Bereichs GPU in dem Übergangsgebiet TR freilegt, wird gebildet. Außerdem wird in dem Übergangsgebiet TR das Source-Lead-Out-Gebiet SPR freigelegt, indem eine Öffnung im Zwischenschicht-Isolierfilm IL gebildet wird.
  • Wie in 12 dargestellt ist, wird auf dem Zwischenschicht-Isolierfilm IL einschließlich der Öffnungen, die das Sourcegebiet SR und das Body-Kontaktgebiet BC freilegen, der Öffnung, die den Gate-Lead-Out-Bereich GPU freilegt, und der Öffnung, die das Source-Lead-Out-Gebiet SPR freilegt, ein Metallfilm gebildet. Der Metallfilm wird aus einem gestapelten Film aus zum Beispiel einem Titanwolfram-(TiW-)Film und einem Aluminium-(AI-)Film gebildet und mittels beispielsweise des Sputterverfahrens ausgebildet.
  • Der Metallfilm wird dann durch z.B. das selektive Ätzverfahren unter Verwendung eines Resistmusters als Maske strukturiert. Als Ergebnis wird die Sourceelektrode SE, die mit dem Sourcegebiet SR und dem Body-Kontaktgebiet BC elektrisch verbunden ist, im Zellengebiet CR gebildet, und die Gate-Lead-Out-Elektrode GPE, die mit dem Gate-Lead-Out-Bereich GPU elektrisch verbunden ist, und die Source-Lead-Out-Elektrode SPE, die mit dem Source-Lead-Out-Gebiet SPR elektrisch verbunden ist, werden im Übergangsgebiet TR gebildet.
  • Wie in 13 dargestellt ist, wird als Nächstes ein Oberflächenschutzfilm PAS so ausgebildet, dass er die Sourceelektrode SE, die Gate-Lead-Out-Elektrode GPE und die Source-Lead-Out-Elektrode SPE bedeckt. Der Oberflächenschutzfilm PAS wird dann durch beispielsweise das selektive Ätzverfahren unter Verwendung eines Resistmusters als Maske strukturiert, wodurch ein Teilgebiet der Sourceelektrode SE, ein Teilgebiet der Gate-Lead-Out-Elektrode GPE und ein Teilgebiet der Source-Lead-Out-Elektrode SPE freigelegt werden. Auf diese Weise können die vom Oberflächenschutzfilm PAS freigelegten Gebiete als externe Verbindungsgebiete dienen.
  • Wie in 14 dargestellt ist, wird als Nächstes das Substrat SUB abgedünnt, indem das Substrat SUB von der rückwärtigen Oberfläche auf einer der Hauptoberfläche des Substrats SUB gegenüberliegenden Seite aus geschliffen wird. Ein Metallfilm, der die Drainelektrode DE bilden soll, wird dann auf der rückwärtigen Oberfläche des Substrats SUB mittels des Sputterverfahrens oder des Abscheidungsverfahrens gebildet. Danach wird beispielsweise das Laserausheilen entsprechend der Wärmebehandlung bei etwa 1000°C durchgeführt, um den Kontakt mit geringem Widerstand zu erhalten.
  • In der oben beschriebenen Art und Weise kann die Halbleitervorrichtung, die den Leistungs-MOSFET mit der Superjunction-Struktur enthält, gemäß der ersten Ausführungsform hergestellt werden.
  • In der ersten Ausführungsform ist das SiC-Einkristallsubstrat mit der Hauptoberfläche (Off-Winkel), deren (0001)-Oberfläche in der <11-20>-Richtung um 4° geneigt ist, beispielhaft dargestellt; aber das SiC-Substrat ist nicht auf dieses beschränkt. Beispielsweise kann ein SiC-Einkristallsubstrat mit der Hauptoberfläche, deren (0001)-Oberfläche um 1° oder mehr und 5° oder weniger in der <11-20>-Richtung geneigt ist, verwendet werden. Alternativ dazu kann ein SiC-Einkristallsubstrat mit einem Off-Winkel in einer Hauptkristalloberfläche einer (000-1)-Oberfläche anstelle der (0001)-Oberfläche verwendet werden.
  • Ferner ist ein hexagonales SiC-Einkristallsubstrat mit einer Hauptoberfläche, deren Hauptkristalloberfläche in der <11-20>-Richtung geneigt ist, beispielhaft dargestellt; das SiC-Substrat ist aber nicht auf dieses beschränkt. Beispielsweise kann ein hexagonales SiC-Einkristallsubstrat mit einer Hauptoberfläche, deren Hauptkristalloberfläche in der <1-100>-Richtung orthogonal zur <11-20>-Richtung geneigt ist, verwendet werden. Nötigenfalls kann die Kristallrichtung, in der Off-Winkel vorgesehen ist, in jeder beliebigen anderen Richtung als jene, die oben beschrieben wurden, vorliegen. Daher wird auf eine vorbestimmte Kristallrichtung, in der der Off-Winkel vorgesehen ist, wie etwa die <11-20>-Richtung, im Allgemeinen als Referenz-Kristallrichtung verwiesen.
  • Als ein hexagonales SiC-Einkristallsubstrat wird ferner ein SiC-Substrat vom 4H-Polytyp (4H-SiC), das gegenwärtig etabliert bzw. populär ist, beispielhaft angeführt; aber die vorliegende Erfindung kann angewendet werden, selbst wenn ein SiC-Substrat vom 6H-Polytyp (6H-SiC) mit einem Off-Winkel verwendet wird.
  • Es besteht auch eine Möglichkeit, dass die vorliegende Erfindung ähnlich auf andere Verbundhalbleiter mit breiter Bandlücke wie etwa Stickstoffgallium bzw. Galliumnitrid (GaN) als hexagonales Substrat angewendet wird. Ferner besteht eine Möglichkeit, dass die vorliegende Erfindung für das ähnliche Problem Anwendung finden kann, selbst wenn sich eine Kristallstruktur wie in 3C-SiC, Galliumoxid (Ga2O3) oder dergleichen unterscheidet.
  • Außerdem wird in dem oben beschriebenen «Herstellungsverfahren einer Halbleitervorrichtung» das Orientierungs-Flat OF als eine Referenzmarkierung bezüglich der <11-20>-Richtung genutzt. Im Übrigen ist in einem SiC-Substrat von 4 Zoll, das gegenwärtig im Handel verfügbar ist, eine Referenzmarkierung vorgesehen, auf die als ein primäres Flat oder ein sekundäres Flat verwiesen wird. Dementsprechend ist das Orientierungs-Flat ein Oberbegriff, der das primäre Flat und des sekundäre Flat einschließt. In einem Si-Substrat mit großer Abmessung wird in einigen Fällen auch eine Kerbe bzw. ein Notch als die ähnliche Referenzmarkierung genutzt. Daher meint das in der ersten Ausführungsform beschriebene Orientierungs-Flat OF allgemeiner eine Referenzmarkierung, um eine spezifische Kristallorientierung anzuzeigen, die im Substrat vorgesehen ist.
  • Wie oben beschrieben wurde, ist der Winkelfehler zwischen der Verlaufsrichtung des Grabens DT und der <11-20>-Richtung innerhalb von ± θ eingestellt. θ wird hierin wie oben in (Erkenntnis E) beschrieben bestimmt. Dementsprechend kann, wenn der Leistungs-MOSFET mit der Superjunction-Struktur, in der das Sourcegebiet PC vom p-Typ und das Säulengebiet NC vom n-Typ abwechselnd angeordnet sind, durch das Grabenfüllverfahren gebildet wird, das Innere der Vielzahl von Gräben DT ohne Ausbilden von Hohlräumen vorteilhaft verfüllt werden. Als Folge können die Produktionsausbeute und die Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • Zusätzlich zu den in den Ansprüchen beschriebenen Erfindungen können die Erfindungen, wie im Folgenden in [Appendix A] und [Appendix B] beschrieben, aus der obigen ersten Ausführungsform nachvollzogen werden. Außerdem können Erfindungen entsprechend Kombinationen dieser Erfindungen und die in den Ansprüchen beschriebenen Erfindungen ebenfalls nachvollzogen werden.
  • [Appendix A]
  • Eine Halbleitervorrichtung, umfassend: ein Substrat mit einer Hauptoberfläche, auf der ein Off-Winkel vorgesehen ist, der in einer vorbestimmten Referenz-Kristallrichtung (zum Beispiel <11-20>-Richtung oder <1-100>-Richtung) bezüglich einer vorbestimmten Hauptkristalloberfläche (zum Beispiel (0001)-Oberfläche oder (000-1)-Oberfläche) geneigt ist; eine Vielzahl von Gräben, die in dem Substrat so vorgesehen sind, dass sie in einer ersten Richtung entlang der Hauptoberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptoberfläche des Substrats voneinander beabstandet sind; ein erstes Säulengebiet, das innerhalb jedes der Gräben vorgesehen ist und aus einer Kristallschicht besteht, die die gleiche Kristallstruktur wie das Substrat aufweist; und ein zweites Säulengebiet, das aus einem Teil des Substrats zwischen den in der zweiten Richtung einander benachbarten Gräben besteht, wobei ein Winkelfehler zwischen der Referenz-Kristallrichtung und der ersten Richtung innerhalb von ± θ liegt und, wenn eine Tiefe des Grabens h ist, eine Breite des Grabens w ist und k ein Koeffizient größer 0 und kleiner als 2 ist, der θ bestimmt ist durch θ = {arctan {k × (w/h)}}/13.
  • [Appendix B]
  • Die Halbleitervorrichtung gemäß [Appendix A], wobei der Graben eine verjüngte Form aufweist, die schmaler wird, während man tiefer geht, und ein Verjüngungswinkel, der durch eine untere Oberfläche und eine seitliche Oberfläche des Grabens gebildet wird, 88° bis 90° beträgt.
  • (Zweite Ausführungsform)
  • Eine Halbleitervorrichtung gemäß der zweiten Ausführungsform wird unter Bezugnahme auf 15 und 16 beschrieben. 15 ist eine Draufsicht, die eine Vielzahl von Gräben zeigt, die in einem Substrat gemäß der zweiten Ausführungsform ausgebildet sind. 16 ist eine vergrößerte Querschnittsansicht, die einen Endbereich des Grabens zeigt, der in dem Substrat gemäß der zweiten Ausführungsform ausgebildet ist.
  • Erstes Merkmal und dessen Effekt
  • Wie in 15 gezeigt ist, ist die Vielzahl von Gräben DT, die die Superjunction-Struktur bilden, in der epitaktischen Schicht EP ausgebildet. Die Vielzahl von Gräben DT verläuft in der x-Richtung und ist in der y-Richtung voneinander beabstandet, und die Vielzahl von Gräben DT wird durch das Verfahren zum Füllen mittels epitaktischen Wachstums mit einer Halbleiterschicht verfüllt.
  • In dem zentralen Bereich A1 des Grabens DT in der x-Richtung weist der Graben DT in Draufsicht ferner eine konstante Breite in der y-Richtung auf; aber in einem ersten Spitzenbereich B1 und einem zweiten Spitzenbereich B2 an beiden Endbereichen des Grabens DT in der x-Richtung sind die seitlichen Oberflächen des Grabens DT bezüglich der x-Richtung in Draufsicht geneigt und die Breite in der y-Richtung nimmt allmählich ab, während man sich der äußeren Peripherie der Halbleitervorrichtung nähert. Auf die Form, in der die seitlichen Oberflächen des Grabens DT bezüglich der x-Richtung in Draufsicht geneigt sind, wird als „verjüngte Form“ verwiesen.
  • Wie bei der oben beschriebenen ersten Ausführungsform liegt der Winkelfehler zwischen der Verlaufsrichtung des Grabens DT (x-Richtung) und der <11-20>-Richtung innerhalb von ± θ. θ wird hierin wie oben in (Erkenntnis E) beschrieben bestimmt.
  • Wie in 16 gezeigt ist, ist an dem ersten Spitzenbereich B1 und dem zweiten Spitzenbereich B2 des Grabens DT die untere Oberfläche des Grabens DT auch bezüglich der oberen Oberfläche der epitaktischen Schicht EP (horizontale Oberfläche, die durch die x-Richtung und die y-Richtung gebildet wird) geneigt, und die Breite in der z-Richtung nimmt allmählich ab, während man sich der äußeren Peripherie der Halbleitervorrichtung nähert.
  • Wenn der Graben DT unter Verwendung des Verfahrens zum Füllen mittels epitaktischen Wachstums mit der Halbleiterschicht SM verfüllt wird, wird Silizium (Si) oder Kohlenstoff (C), die in dem Sourcegas enthalten sind, an dem ersten Spitzenbereich B1 und dem zweiten Spitzenbereich B2 des Grabens mehr verbraucht, und der Graben DT wird verglichen mit dem zentralen Bereich A1 des Grabens DT an den Spitzenbereichen B1 und B2 eher nicht erfolgreich mit der Halbleiterschicht SM gefüllt. In der zweiten Ausführungsform nimmt jedoch, da die seitlichen Oberflächen und die untere Oberfläche des Grabens DT bei dem ersten Spitzenbereich B1 und dem zweiten Spitzenbereich B2 des Grabens DT geneigt sind, das Volumen des Grabens DT allmählich ab, während man sich der äußeren Peripherie der Halbleitervorrichtung nähert, so dass das Innere des Grabens DT mit der Halbleiterschicht SM verfüllt werden kann, selbst wenn die Halbleiterschicht SM zum Verfüllen des Grabens DT mittels des Verfahrens zum Füllen mittels epitaktischen Wachstums reduziert ist.
  • Zweites Merkmal und dessen Effekt
  • Wie in 15 gezeigt ist, sind eine Länge L1 des ersten Spitzenbereichs B1 des Grabens DT in der x-Richtung und eine Länge L2 des zweiten Spitzenbereichs B2 des Grabens DT in der x-Richtung voneinander verschieden, und die Länge L1 des ersten Spitzenbereichs B1, der in der <11-20>-Richtung gelegen ist, ist kürzer als die Länge L2 des zweiten Spitzenbereichs B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist. Mit anderen Worten ist ein Winkel θ11, der zwischen der seitlichen Oberfläche des ersten Spitzenbereichs B1, der in der <11-20>-Richtung gelegen ist, und der x-Richtung gebildet wird, größer als ein Winkel θ12, der zwischen der seitlichen Oberfläche des zweiten Spitzenbereichs B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist, und der x-Richtung gebildet wird.
  • Wenn der Graben DT unter Verwendung des Verfahrens zum Füllen mittels epitaktischen Wachstums mit der Halbleiterschicht verfüllt wird, wird der zweite Spitzenbereich B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist, verglichen mit dem ersten Spitzenbereich B1, der in der <11-20>-Richtung gelegen ist, eher nicht erfolgreich mit der Halbleiterschicht erfolgreich gefüllt. Dementsprechend gibt es Bedenken, dass der in der <11-20>-Richtung gelegene erste Spitzenbereich B1 und der zweite Spitzenbereich B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist, mit der Halbleiterschicht nicht in annähernd der gleichen Zeit gefüllt werden können.
  • In der zweiten Ausführungsform sind jedoch der in der <11-20>-Richtung gelegene erste Spitzenbereich B1 und der zweite Spitzenbereich B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist, so ausgebildet, dass sie verschiedene Formen aufweisen. Außerdem ist der zweite Spitzenbereich B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist, so ausgebildet, dass er eine Form aufweist, die mit der Halbleiterschicht einfacher als der in der <11-20>-Richtung gelegene erste Spitzenbereich B1 gefüllt werden kann, so dass der erste Spitzenbereich B1, der in der <11-20>-Richtung gelegen ist, und der zweite Spitzenbereich B2, der in der zur <11-20>-Richtung entgegengesetzten Richtung gelegen ist, zu annähernd der gleichen Zeit mit der Halbleiterschicht gefüllt werden können.
  • Drittes Merkmal und dessen Effekt
  • Wie in 15 dargestellt ist, ist zwischen den ersten Spitzenbereichen B1 der Gräben DT, die in der y-Richtung einander benachbart sind, eine erste Dummy-Struktur bzw. ein erstes Dummy-Muster DTR1 eines Grabens ausgebildet, und ein zweites Dummy-Muster DTR2 eines Grabens ist zwischen den zweiten Spitzenbereichen B2 der Gräben DT, die in der y-Richtung einander benachbart sind, ausgebildet. Ferner wird jedes der ersten Dummy-Muster DTR1 und der zweiten Dummy-Muster DTR2 mittels des Verfahrens zum Füllen mittels epitaktischen Wachstums mit der Halbleiterschicht erfüllt.
  • Das erste Dummy-Muster DTR1 ist so angeordnet, dass es von den ersten Spitzenbereichen B1 der Gräben DT, die in der y-Richtung einander benachbart sind, beabstandet ist, und das zweite Dummy-Muster DTR2 ist so angeordnet, dass es von den zweiten Spitzenbereichen B2 der Gräben DT, die in der y-Richtung einander benachbart sind, beabstandet ist.
  • Die Formen des ersten Dummy-Musters DTR1 und des zweiten Dummy-Musters DTR2 sind in Draufsicht dreieckig. Eine seitliche Oberfläche des ersten Dummy-Musters DTR1, die der seitlichen Oberfläche des ersten Spitzenbereichs B1 des Grabens DT gegenüberliegt, ist so ausgebildet, dass sie zu der seitlichen Oberfläche des ersten Spitzenbereichs B1 parallel ist, und eine seitliche Oberfläche des zweiten Dummy-Musters DTR2, die der seitlichen Oberfläche des zweiten Spitzenbereichs B2 des Grabens DT gegenüberliegt, ist so ausgebildet, dass sie zur seitlichen Oberfläche des zweiten Spitzenbereichs B2 parallel ist.
  • Die Erfinder untersuchten als ein Vergleichsbeispiel die Technologie zum Ausbilden einer Vielzahl von Gräben in einem Substrat, das aus einem Si-(Silizium-) Einkristall besteht (worauf im Folgenden als Si-Einkristallsubstrat verwiesen wird) und Verfüllen des Inneren der Vielzahl von Gräben mit einer Halbleiterschicht durch das Verfahren zum Füllen mittels epitaktischen Wachstums. In diesem Fall trat im Hinblick auf die in die Gräben DT gefüllte Halbleiterschicht der Einfluss aufgrund des Vorhandenseins oder Fehlens des Dummy-Musters nicht merklich zu Tage. Im Fall des SiC-Einkristallsubstrats trat jedoch der Einfluss aufgrund des Vorhandenseins oder Fehlens des Dummy-Musters im Hinblick auf die in die Gräben DT gefüllte Halbleiterschicht merklich zu Tage, und das bevorzugtere Verfüllen der Halbleiterschicht wurde erreicht, wenn das erste Dummy-Muster DTR1 und das zweite Dummy-Muster DTR2 vorgesehen wurden.
  • Modifikation
  • Eine Halbleitervorrichtung gemäß einer Modifikation der zweiten Ausführungsform wird unter Bezugnahme auf 17 beschrieben. 17 ist eine Draufsicht, die eine Vielzahl von Gräben zeigt, die in einem Substrat gemäß der Modifikation der zweiten Ausführungsform ausgebildet sind.
  • Wie in 17 dargestellt ist, können die Formen des ersten Dummy-Musters DTR1 und des zweiten Dummy-Musters DTR2 in Draufsicht trapezförmig sein. Auch in diesem Fall ist die seitliche Oberfläche des ersten Dummy-Musters DTR1, die der seitlichen Oberfläche des ersten Spitzenbereichs B1 des Grabens DT gegenüberliegt, so ausgebildet, dass sie zur seitlichen Oberfläche des ersten Spitzenbereichs B1 parallel ist, und die seitliche Oberfläche des zweiten Dummy-Musters DTR2, die der seitlichen Oberfläche des zweiten Spitzenbereichs B2 des Grabens DT gegenüberliegt, ist ähnlich so ausgebildet, dass sie zur seitlichen Oberfläche des zweiten Spitzenbereichs B2 parallel ist.
  • 29(a), 29(b) und 29(c) sind Draufsichten, die Modifikationen der Spitzenform des Grabens in der zweiten Ausführungsform und die Modifikation der zweiten Ausführungsform zeigen. 29(a), 29(b) und 29(c) zeigen nämlich die Modifikationen der Spitzenform des Grabens DT in 15 und 17. Es wird angenommen, dass der in 15 dargestellte Graben DT eine Form hat, in der die Spitzenenden an den ersten und zweiten Spitzenbereichen abgeschnitten sind (eine Form mit einer endlichen Breite an dem Spitzenende).
  • Indessen weist der Graben DT in 29(a) eine zugespitzte Spitzenform auf (idealerweise eine Form mit einer Breite Null am Spitzende) und ist ansonsten der gleiche wie derjenige in 15. Man beachte, dass in dem Fall, in dem der Graben durch ein gewöhnliches Verfahren unter Verwendung einer Fotomaske mit einem Muster mit der zugespitzten Spitzenform wie in 29(a) gezeigt gebildet wird, der resultierende Graben DT aufgrund der „Trägheit“ (engl. dullness) des Musters, die in dem Fotomaskenprozess auftritt, und der „Trägheit“ im Ätzprozess eine stumpfe Form mit einer endlichen Breite am Spitzenende, wie in 15 dargestellt, aufweist.
  • Aus diesem Grund wird die Form der Spitze, die so scharf wie möglich zugespitzt ist, in 29(a) unter Verwendung einer Technik wie etwa der optischen Nahbereichskorrektur OPC (optische Nachbereichskorrektur bzw. Optical Proximity Correction) realisiert. Bezüglich des ersten Spitzenbereichs B1 des Grabens DT und des zweiten Spitzenbereichs B2 des Grabens DT, die in 29(a) dargestellt sind, wird angenommen, dass die Winkel, die zwischen deren seitlichen Oberflächen und der x-Richtung ausgebildet sind (hier Winkel von der Mittellinie aus) θ11 bzw. θ12 sind. Indem man die in 29(a) dargestellte zugespitzte Spitzenform übernimmt, wird das Neigungswachstum an der Mesa-Oberseite gemäß dem Winkel θ11 und dem Winkel θ12 gefördert, und es ist möglich, die Vertiefung (Aussparung) am Endbereich des Grabens auf der Waferoberfläche nach einer Planarisierung zu unterdrücken 29(b) zeigt ein Beispiel, in welchem ein Spitzenbereich eine Aussparung mit einer zugespitzten Spitze aufweist. Dies ist ein Fall, in welchem die Aussparung mit einer zugespitzten Spitze in einer Richtung ausgebildet wird, die derjenigen in 29(a) entgegengesetzt ist. Bezüglich des in 29(a) dargestellten Zustands wird hier die Spitzenform des Grabens so definiert, dass sie eine „positive Krümmung“ aufweist, wenn man sie von der Mittellinie des Grabens aus betrachtet, und bezüglich des Zustands, der in 29(b) dargestellt ist, wird die Spitzenform des Grabens so definiert, dass sie eine „negative Krümmung“ aufweist, wenn man sie von der Mittellinie des Grabens aus betrachtet.
  • Bezüglich des ersten Spitzenbereichs B1 des Grabens DT und des zweiten Spitzenbereichs B2 des Grabens DT, die in 29(b) dargestellt sind, wird angenommen, dass die Winkel, die zwischen deren seitlichen Oberflächen und der Mittellinie ausgebildet sind, θ11 bzw. θ12 sind. Indem man die Form übernimmt, in der der Spitzenbereich eine Aussparung mit einer in 29(b) dargestellten zugespitzten Spitze aufweist, wird die Diffusion des Sourcegases vom Spitzenbereich des Grabens zur Mitte des Grabens gefördert, und es ist möglich, die Vertiefung (Aussparung) am Endbereich des Grabens auf der Waferoberfläche nach einer Planarisierung zu unterdrücken.
  • 29(c) zeigt ein Beispiel, in welchem jeder Spitzenbereich eine asymmetrische Form bezüglich der Mittellinie des Grabens aufweist. Diese Form kann auch dahingehend betrachtet werden, dass sie ein rechtwinkliges Dreieck am Spitzenbereich aufweist. Bezüglich des ersten Spitzenbereichs B1 des Grabens DT und des zweiten Spitzenbereichs B2 des Grabens DT, die in 29(c) dargestellt sind, wird angenommen, dass die Winkel der Spitzenbereiche (Winkel der rechtwinkligen Dreiecke, die mit dem zentralen Bereich A1 nicht in Kontakt sind) θ21 bzw. θ22 sind. Obgleich die Form des Grabens in 29(c) im Wesentlichen eine Raute ist, kann sie auch trapezförmig sein. Indem man die in 29(c) gezeigte Form übernimmt, kann der gleiche Effekt wie in dem oben beschriebenen Fall von 29(a) erhalten werden.
  • Der zweckmäßige Bereich für θ11 , θ12 , θ21 und θ22 in 29(a) bis 29(c) ist größer als θ, der durch Ausdruck (7) bestimmt ist, und kleiner als 90 Grad. Er beträgt vorzugsweise 45° oder weniger und beträgt eher bevorzugt 30° oder weniger. Wie in dem Abschnitt „(2) Zweites Merkmal und dessen Effekt“ in der obigen (zweiten Ausführungsform) beschrieben ist, wird eher bevorzugt, dass die Beziehungen θ11 > θ12 und θ21 > θ22 erfüllt sind.
  • Appendix
  • Die zweite Ausführungsform umfasst zumindest die folgenden Ausführungsformen, und Erfindungen ohne Konditionen des Winkelfehlers θ sind ebenfalls eingeschlossen. Man beachte, dass die Erfindung der Kombination dieser Erfindungen und der Erfindung, die durch die oben beschriebene erste Ausführungsformen eingeschlossen sind, nicht ausgeschlossen ist.
  • [Appendix 1]
  • Eine Halbleitervorrichtung, umfassend:
    • ein Einkristallsubstrat mit einer Hauptoberfläche, die mit einem Off-Winkel versehen ist, der in einer vorbestimmten Referenz-Kristallrichtung (zum Beispiel <11-20>-Richtung oder <1-100>-Richtung) bezüglich einer vorbestimmten Hauptkristalloberfläche (zum Beispiel (0001)-Oberfläche oder (000-1)-Oberfläche) geneigt ist;
    • eine Vielzahl von Gräben, die im Substrat so vorgesehen sind, dass sie in einer ersten Richtung entlang der Hauptoberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptoberfläche des Substrats voneinander beabstandet sind;
    • ein erstes Säulengebiet, das in dem Graben vorgesehen ist und aus einer Kristallschicht mit der gleichen Kristallstruktur wie das Substrat besteht; und ein zweites Säulengebiet, das aus einem Teil des Substrats zwischen den in der zweiten Richtung einander benachbarten Gräben besteht;
    • wobei ein erster Spitzenbereich und einer zweiter Spitzenbereich, die an beiden Endbereichen des Grabens in der ersten Richtung gelegen sind, eine erste Breite bzw. eine zweite Breite in der zweiten Richtung aufweisen,
    • ein zentraler Bereich des Grabens zwischen dem ersten Spitzenbereich und dem zweiten Spitzenbereich eine dritte Breite in der zweiten Richtung aufweist, und die erste Breite und die zweite Breite schmaler als die dritte Breite sind.
  • [Appendix 2]
  • Die Halbleitervorrichtung gemäß Appendix 1,
    wobei die erste Breite und die zweite Breite allmählich abnehmen, während man in Richtung einer äußeren Umfangsrichtung des Substrats geht.
  • [Appendix 3]
  • Die Halbleitervorrichtung gemäß Appendix 1,
    wobei eine Länge des ersten Spitzenbereichs in der ersten Richtung und eine Länge des zweiten Spitzenbereichs in der ersten Richtung voneinander verschieden sind.
  • [Appendix 4]
  • Die Halbleitervorrichtung gemäß Appendix 1,
    wobei ein erstes Dummy-Muster zwischen den ersten Spitzenbereichen der Gräben, die in der zweiten Richtung einander benachbart sind, so angeordnet ist, dass es von den Gräben beabstandet ist, und ein zweites Dummy-Muster zwischen den zweiten Spitzenbereichen der in der zweiten Richtung einander benachbarten Gräben so angeordnet ist, dass es von den Gräben beabstandet ist.
  • [Appendix 5]
  • Die Halbleitervorrichtung gemäß Appendix 4,
    wobei das erste Dummy-Muster und das zweite Dummy-Muster in Draufsicht dreieckig oder trapezförmig sind.
  • [Appendix 6]
  • Die Halbleitervorrichtung gemäß Appendix 1,
    wobei der erste Spitzenbereich und der zweite Spitzenbereich, die an den beiden Endbereichen des Grabens in der ersten Richtung gelegen sind, eine erste Tiefe bzw. eine zweite Tiefe aufweisen,
    der zentrale Bereich des Grabens zwischen dem ersten Spitzenbereich und dem zweiten Spitzenbereich eine dritte Tiefe aufweist, und
    die erste Tiefe und die zweite Tiefe flacher als die dritte Tiefe sind.
  • [Appendix 7]
  • Die Halbleitervorrichtung nach Appendix 6,
    wobei die erste Tiefe und die zweite Tiefe allmählich abnehmen, während man in Richtung in einer äußeren Umfangsrichtung des Substrats geht.
  • Wie oben beschrieben wurde, sind gemäß der zweiten Ausführungsform zusätzlich zur Berücksichtigung des Winkelfehlers zwischen der Verlaufsrichtung des Grabens DT und der <11-20>-Richtung der zentrale Bereich A1 des Grabens DT und die ersten und zweiten Spitzenbereiche B1 und B2 so geschaffen, dass sie verschiedene Formen aufweisen, und das erste Dummy-Muster DTR1 und das zweite Dummy-Muster DTR2 sind so angeordnet, dass die Vielzahl von Gräben DT mit der Halbleiterschicht vorteilhaft verfüllt werden kann. Als Folge können die Produktionsausbeute und die Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • Im Vorhergehenden wurde die von den Erfindern der vorliegenden Erfindung gemachte Erfindung basierend auf den Ausführungsformen konkret beschrieben. Es ist jedoch selbstverständlich, dass die vorliegende Erfindung nicht auf die vorhergehenden Ausführungsformen beschränkt ist und verschiedene Modifikationen innerhalb des Umfangs der vorliegenden Erfindung vorgenommen werden können.
  • Beispielsweise wurde in den oben beschriebenen Ausführungsformen die Vielzahl von Säulengebieten vom p-Typ bilden, indem man die Vielzahl von Gräben in der epitaktischen Schicht vom n-Typ auf dem Substrat vom n-Typ bildet und die Vielzahl von Gräben dann mit der Halbleiterschicht vom p-Typ verfüllt. Auf diese Weise wurde die Superjunction-Struktur gebildet, die aus der Vielzahl von Säulengebieten vom p-Typ und der Vielzahl von Säulengebieten vom n-Typ aufgebaut ist, die jeweils aus der epitaktischen Schicht vom n-Typ zwischen den benachbarten Säulengebieten vom p-Typ bestehen. Die vorliegende Erfindung ist jedoch nicht auf diese beschränkt. Beispielsweise kann eine Vielzahl von Säulengebieten vom n-Typ gebildet werden, indem eine Vielzahl von Gräben in einer epitaktischen Schicht vom p-Typ auf einem Substrat vom n-Typ gebildet und dann die Vielzahl von Gräben mit einer Halbleiterschicht vom n-Typ verfüllt wird. Auf diese Weise wird die Superjunction-Struktur gebildet, die aus der Vielzahl von Säulengebieten vom n-Typ und der Vielzahl von Säulengebieten vom p-Typ besteht, die jeweils aus der epitaktischen Schicht vom p-Typ zwischen den Säulengebieten vom n-Typ bestehen.
  • Außerdem sind die oben beschriebenen Ausführungsformen nicht auf die Herstellung der Superjunction-Struktur beschränkt und sind eine grundlegende Technologie zum Verfüllen des Inneren eines verhältnismäßig tiefen Grabens mittels des Kristallwachstums. Daher kann die vorliegende Erfindung angewendet werden, solange das Substrat und die Kristallschicht, die das Innere des Grabens füllt, die gleiche Kristallstruktur aufweisen, selbst wenn das Substrat und die füllende Kristallschicht den gleichen Leitfähigkeitstyp aufweisen. Als eine derartige Anwendung kann zum Beispiel eine MEMS-Vorrichtung (mikro-elektromechanisches System) angenommen werden.
  • Bezugszeichenliste
    • A1
    zentraler Bereich
    B1
    erster Spitzenbereich
    B2
    zweiter Spitzenbereich
    BC
    Body-Kontaktgebiet
    CH
    Kanalgebiet
    CR
    Zellengebiet
    DE
    Draingebiet
    DT
    Graben
    DTR1
    erstes Dummy-Muster
    DTR2
    zweites Dummy-Muster
    EP
    epitaktische Schicht
    FE
    Dummy-Elektrode
    GE
    Gateelektrode
    GI
    Gate-Isolierfilm
    GPE
    Gate-Lead-Out-Elektrode
    GPU
    Gate-Lead-Out-Bereich
    IL
    Zwischenschicht-Isolierfilm
    NC
    Säulengebiet vom n-Typ
    OF
    Orientierungs-Flat
    PAS
    Oberflächenschutzfilm
    PC
    Säulengebiet vom p-Typ
    PER
    peripheres Gebiet
    PF
    Leiterfilm
    SC
    Halbleiterchip
    SE
    Sourceelektrode
    SM
    Halbleiterschicht
    SPE
    Source-Lead-Out-Elektrode
    SPR
    Source-Lead-Out-Gebiet
    SR
    Sourcegebiet
    SUB
    Substrat
    SW
    SiC-Einkristallsubstrat
    TR
    Übergangsgebiet
    VO
    Hohlraum
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013138171 [0002, 0005]
  • Zitierte Nicht-Patentliteratur
    • Ryoji Kosugi et. al., Development of SiC super-junction (SJ) device by deep trench-filling epitaxial growth, Materials Science Forum Bd. 740-742 (2013) S. 785-788 [0002, 0006]

Claims (19)

  1. Halbleitervorrichtung, umfassend: ein Substrat mit einer Hauptoberfläche, die mit einem Off-Winkel versehen ist, der in einer Referenz-Kristallrichtung einer <11-20>-Richtung oder einer <1-100>-Richtung bezüglich einer Hauptkristalloberfläche einer (0001)-Oberfläche oder einer (000-1) geneigt ist; eine Vielzahl von Gräben, die in dem Substrat so vorgesehen sind, dass sie in einer ersten Richtung entlang der Hauptoberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptoberfläche des Substrats voneinander beabstandet sind; ein erstes Säulengebiet, das in dem Graben vorgesehen ist und aus einer Kristallschicht mit der gleichen Kristallstruktur wie das Substrat besteht; und ein zweites Säulengebiet, das aus einem Teil des Substrats zwischen den in der zweiten Richtung einander benachbarten Gräben besteht, wobei ein Winkelfehler zwischen der Referenz-Kristallrichtung und der ersten Richtung innerhalb von ± θ liegt, wenn eine Tiefe des Grabens h ist, eine Breite des Grabens w ist und k ein Koeffizient größer als 0 und kleiner 2 ist, der θ bestimmt ist durch θ = { arctan { k × ( w / h ) } } / 13
    Figure DE112017003089T5_0012
     ein erster Spitzenbereich an einem Ende des Grabens in der ersten Richtung eine erste verjüngte Form aufweist, deren Breite in Richtung auf dessen Spitzenende in Draufsicht schmaler wird, ein zweiter Spitzenbereich an dem anderen Ende des Grabens in der ersten Richtung eine zweite verjüngte Form aufweist, deren Breite in Richtung auf dessen Spitzenende in Draufsicht schmaler wird, und ein Neigungswinkel der ersten verjüngten Form bezüglich der ersten Richtung kleiner als ein Neigungswinkel der zweiten verjüngten Form bezüglich der ersten Richtung ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der k irgendeiner von 0,9 oder kleiner, 0,5 oder kleiner und 0,3 oder kleiner ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Tiefe h des Grabens 5 µm oder mehr oder 10 µm oder mehr beträgt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Aspektverhältnis (h/w) des Grabens 5 oder mehr oder 10 oder mehr beträgt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Substrat ein hexagonales Siliziumcarbid-Einkristallsubstrat umfasst, die Referenz-Kristallrichtung die <11-20>-Richtung ist, die Hauptkristalloberfläche die (0001)-Oberfläche ist, und die Kristallschicht eine Siliziumcarbid-Kristallschicht ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei das Substrat ein Siliziumcarbid-Einkristallsubstrat vom 4H-Polytyp oder 6H-Polytyp mit einem ersten Leitfähigkeitstyp und eine epitaktische Schicht mit dem ersten Leitfähigkeitstyp umfasst, die auf dem Siliziumcarbid-Einkristallsubstrat ausgebildet ist, der Off-Winkel 1° oder größer und 5° oder kleiner ist, die Siliziumcarbid-Kristallschicht einen zweiten Leitfähigkeitstyp aufweist, der vom ersten Leitfähigkeitstyp verschieden ist, und die Halbleitervorrichtung ein MOSFET mit einer Superjunction-Struktur ist, die aus dem ersten Säulengebiet und dem zweiten Säulengebiet gebildet ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Graben eine verjüngte Form aufweist, die schmaler wird, während man tiefer geht, und ein Verjüngungswinkel, der durch eine untere Oberfläche und eine seitliche Oberfläche des Grabens gebildet wird, 88° bis 90° beträgt.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei ein erstes Dummy-Muster, das von den Gräben beabstandet ist, jeweils zwischen den ersten Spitzenbereichen der Vielzahl von Gräben, die in der zweiten Richtung einander benachbart sind, ausgebildet ist, und ein zweites Dummy-Muster, das von den Gräben beabstandet ist, jeweils zwischen den zweiten Spitzenbereichen der Vielzahl von Gräben, die in der zweiten Richtung einander benachbart sind, ausgebildet ist.
  9. Herstellungsverfahren einer Halbleitervorrichtung, umfassend die Schritte: Präparieren eines Substrats, das eine Hauptoberfläche aufweist, die mit einem Off-Winkel versehen ist, der in einer Referenz-Kristallrichtung einer <11-20>-Richtung oder einer <1-100>-Richtung bezüglich einer Hauptkristalloberfläche einer (0001)-Oberfläche oder einer (000-1)-Oberfläche geneigt ist, und eine Referenzmarkierung aufweist, die so vorgesehen ist, dass sie einen ersten Winkelfehler bezüglich der Referenz-Kristallrichtung aufweist; Präparieren einer Fotomaske zum Ausbilden eines Ätzmusters auf dem Substrat, um in dem Substrat eine Vielzahl von Gräben zu bilden, die in einer ersten Richtung entlang der Hauptoberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptoberfläche des Substrats voneinander beabstandet sind; Ausbilden des Ätzmusters auf dem Substrat unter Verwendung der Fotomaske; Ausbilden der Vielzahl von Gräben in dem Substrat unter Verwendung des Ätzmusters; und Füllen des Inneren der Vielzahl von Gräben mit einer Kristallschicht mit der gleichen Kristallstruktur wie das Substrat mittels eines Kristallwachstumsverfahrens, wobei, wenn das Substrat präpariert wird, das Substrat, in welchem der erste Winkelfehler innerhalb von ± θ liegt, ausgewählt und präpariert wird, und wenn eine Tiefe des Grabens h ist, eine Breite des Grabens w ist und k ein Koeffizient größer als 0 und kleiner 2 ist, der θ bestimmt ist durch θ = { arctan { k × ( w / h ) } } / 13.
    Figure DE112017003089T5_0013
  10. Herstellungsverfahren einer Halbleitervorrichtung, umfassend die Schritte: Präparieren eines Substrats, das eine Hauptoberfläche aufweist, die mit einem Off-Winkel versehen ist, der in einer Referenz-Kristallrichtung einer <11-20>-Richtung oder einer <1-100>-Richtung bezüglich einer Hauptkristalloberfläche einer (0001)-Oberfläche oder einer (000-1)-Oberfläche geneigt ist, und eine Referenzmarkierung aufweist, die so vorgesehen ist, dass sie einen ersten Winkelfehler bezüglich der Referenz-Kristallrichtung aufweist; Präparieren einer Fotomaske zum Ausbilden eines Ätzmusters auf dem Substrat, um in dem Substrat eine Vielzahl von Gräben zu bilden, die in einer ersten Richtung entlang der Hauptoberfläche des Substrats verlaufen und in einer zweiten Richtung orthogonal zur ersten Richtung entlang der Hauptoberfläche des Substrats voneinander beabstandet sind; Ausbilden des Ätzmusters auf dem Substrat unter Verwendung der Fotomaske; Ausbilden der Vielzahl von Gräben in dem Substrat unter Verwendung des Ätzmusters; und Füllen des Inneren der Vielzahl von Gräben mit einer Kristallschicht mit der gleichen Kristallstruktur wie das Substrat mittels eines Kristallwachstumsverfahrens, wobei, wenn das Substrat präpariert wird, Fehlerdaten des ersten Winkelfehlers in dem Substrat gemessen werden oder das Substrat, dessen Fehlerdaten des ersten Winkelfehlers spezifiziert sind, präpariert wird, wenn das Ätzmuster unter Verwendung der Fotomaske gebildet wird, eine Winkelkorrektur bezüglich der Referenzmarkierung durch das Belichtungsgerät unter Verwendung der Fehlerdaten durchgeführt wird, ein Winkelfehler zwischen der Referenz-Kristallrichtung und der ersten Richtung innerhalb von ± θ liegt, und wenn eine Tiefe des Grabens h ist, eine Breite des Grabens w ist und k ein Koeffizient größer als 0 und kleiner 2 ist, der θ bestimmt ist durch θ = { arctan { k × ( w / h ) } } / 13.
    Figure DE112017003089T5_0014
  11. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 10, wobei, wenn das Substrat präpariert wird, das Substrat, in dem der erste Winkelfehler innerhalb von ± θ liegt, ausgewählt und präpariert wird.
  12. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 10 oder 11, wobei die Messung des ersten Winkelfehlers mittels einer Batch-Prozessierung für jeden Kristall-Ingot durchgeführt wird, von welchem das Substrat ausgeschnitten wird, oder für jedes einzelne Stück des Substrats durchgeführt wird.
  13. Herstellungsverfahren der Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei der k irgendeiner von 0,9 oder kleiner, 0,5 oder kleiner und 0,3 oder kleiner ist.
  14. Herstellungsverfahren der Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, wobei die Tiefe h des Grabens 5 µm oder mehr oder 10 µm oder mehr beträgt.
  15. Herstellungsverfahren der Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, wobei ein Aspektverhältnis (h/w) des Grabens 5 oder mehr oder 10 oder mehr beträgt.
  16. Herstellungsverfahren der Halbleitervorrichtung nach einem der Ansprüche 9 bis 15, wobei das Substrat ein hexagonales Siliziumcarbid-Einkristallsubstrat umfasst, die Referenz-Kristallrichtung die <11-20>-Richtung ist, die Hauptkristalloberfläche die (0001)-Oberfläche ist, und die Kristallschicht eine Siliziumcarbid-Kristallschicht ist.
  17. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 16, wobei das Substrat ein Siliziumcarbid-Einkristallsubstrat vom 4H-Polytyp oder 6H-Polytyp mit einem ersten Leitfähigkeitstyp und eine epitaktische Schicht mit dem ersten Leitfähigkeitstyp umfasst, die auf dem Siliziumcarbid-Einkristallsubstrat ausgebildet ist, der Off-Winkel 1° oder größer und 5° oder kleiner ist, die Siliziumcarbid-Kristallschicht einen zweiten Leitfähigkeitstyp aufweist, der vom ersten Leitfähigkeitstyp verschieden ist, die Referenzmarkierung ein Orientierungs-Flat oder ein Notch des Substrats ist, und die Halbleitervorrichtung ein MOSFET mit einer Superjunction-Struktur ist, die aus den mit der Siliziumcarbid-Kristallschicht gefüllten Gräben aufgebaut ist.
  18. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 16, wobei ein Gas, das verwendet wird, um die Siliziumcarbid-Kristallschicht wachsen zu lassen, um die Vielzahl von Gräben zu füllen, H2-Gas, HCl-Gas und SiH4-Gas umfasst und ein HCl/SiH4-Strömungsverhältnis 30 oder mehr und 65 oder weniger beträgt und ein H2/SiH4-Strömungsverhältnis 500 oder mehr und 7.000 oder weniger beträgt.
  19. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 16, wobei ein Gas, das verwendet wird, um die Siliziumcarbid-Kristallschicht wachsen zu lassen, um die Vielzahl von Gräben zu füllen, H2-Gas, HCl-Gas und SiH4-Gas umfasst und ein Druck in einem Züchtungsofen während des epitaktischen Wachstums 30 kPa oder mehr und 100 kPa oder weniger beträgt.
DE112017003089.7T 2016-07-19 2017-06-02 Halbleitervorrichtung und deren herstellungsverfahren Pending DE112017003089T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-141048 2016-07-19
JP2016141048 2016-07-19
JP2016184043A JP6164672B1 (ja) 2016-07-19 2016-09-21 半導体装置およびその製造方法
JP2016-184043 2016-09-21
PCT/JP2017/020610 WO2018016201A1 (ja) 2016-07-19 2017-06-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112017003089T5 true DE112017003089T5 (de) 2019-04-04

Family

ID=59351351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003089.7T Pending DE112017003089T5 (de) 2016-07-19 2017-06-02 Halbleitervorrichtung und deren herstellungsverfahren

Country Status (6)

Country Link
US (1) US10741648B2 (de)
JP (2) JP6164672B1 (de)
CN (1) CN109417096B (de)
DE (1) DE112017003089T5 (de)
TW (1) TWI645561B (de)
WO (1) WO2018016201A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636675B2 (en) * 2017-09-27 2020-04-28 Applied Materials, Inc. Methods of etching metal-containing layers
JP7297976B2 (ja) * 2017-12-19 2023-06-26 ラピスセミコンダクタ株式会社 半導体装置
JP7081876B2 (ja) * 2017-12-19 2022-06-07 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7073767B2 (ja) * 2018-02-09 2022-05-24 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
DE112019000863T5 (de) 2018-02-19 2020-11-05 Fuji Electric Co., Ltd. Halbleitervorrichtung
US10580868B2 (en) * 2018-03-27 2020-03-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
DE112019003790T5 (de) * 2018-11-29 2021-04-22 Fuji Electric Co., Ltd. Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
CN113050365A (zh) * 2019-12-27 2021-06-29 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及系统、掩模版、设备与介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138171A (ja) 2011-12-01 2013-07-11 Denso Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000001389A (ja) 1998-03-31 2000-01-07 Ngk Insulators Ltd 単結晶の製造方法および単結晶の育成装置
JP3915252B2 (ja) * 1998-06-09 2007-05-16 富士電機デバイステクノロジー株式会社 炭化けい素半導体基板の製造方法
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2005072045A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置およびその製造方法
US7825007B2 (en) 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
JP2008311261A (ja) * 2007-06-12 2008-12-25 Panasonic Corp 半導体装置およびその製造方法
CN105789271B (zh) * 2011-09-27 2019-01-01 株式会社电装 半导体器件
JP6090763B2 (ja) * 2011-10-17 2017-03-08 ローム株式会社 半導体装置
JP5848142B2 (ja) * 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 縦型プレーナパワーｍｏｓｆｅｔの製造方法
JP5649152B1 (ja) * 2013-04-30 2015-01-07 パナソニック株式会社 半導体装置及びその製造方法
JP2015032611A (ja) 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016066669A (ja) * 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138171A (ja) 2011-12-01 2013-07-11 Denso Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ryoji Kosugi et. al., Development of SiC super-junction (SJ) device by deep trench-filling epitaxial growth, Materials Science Forum Bd. 740-742 (2013) S. 785-788

Also Published As

Publication number Publication date
WO2018016201A1 (ja) 2018-01-25
US10741648B2 (en) 2020-08-11
TW201813086A (zh) 2018-04-01
JP6760604B2 (ja) 2020-09-23
JP2018019069A (ja) 2018-02-01
CN109417096B (zh) 2022-02-18
JP6164672B1 (ja) 2017-07-19
US20190157399A1 (en) 2019-05-23
TWI645561B (zh) 2018-12-21
CN109417096A (zh) 2019-03-01
JP2018019053A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
DE112017003089T5 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102012211221B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE112010000455T5 (de) Strukturen und Verfahren zum Verbessern von Grabenabschirmungshalbleitervorrichtungen und Schottky-Barrierengleichrichtervorrichtungen
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE102015207214A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102011083441A1 (de) Halbleitervorrichtung mit Sperrschichtfeldeffekttransistor und Verfahren zum Herstellen derselben
DE112017007040T5 (de) Halbleitereinheit
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112019000863T5 (de) Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015122828A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE112014000565T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication