TW201813086A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201813086A
TW201813086A TW106119589A TW106119589A TW201813086A TW 201813086 A TW201813086 A TW 201813086A TW 106119589 A TW106119589 A TW 106119589A TW 106119589 A TW106119589 A TW 106119589A TW 201813086 A TW201813086 A TW 201813086A
Authority
TW
Taiwan
Prior art keywords
substrate
trench
crystal
semiconductor device
silicon carbide
Prior art date
Application number
TW106119589A
Other languages
English (en)
Other versions
TWI645561B (zh
Inventor
小杉亮治
紀世陽
望月和浩
河田泰之
纐纈英典
Original Assignee
國立研究開發法人產業技術總合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立研究開發法人產業技術總合研究所 filed Critical 國立研究開發法人產業技術總合研究所
Publication of TW201813086A publication Critical patent/TW201813086A/zh
Application granted granted Critical
Publication of TWI645561B publication Critical patent/TWI645561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明係提高包含功率半導體元件之半導體裝置的製造良率與可靠性。本發明在具有相對於＜11-20＞方向傾斜之結晶主面的基板形成有多個溝槽DT，該些溝槽在x方向延伸並在垂直於x方向的y方向相互地間隔。藉由p型行區域PC與n型行區域NC構成超接面構造，p型行區域由埋填在溝槽DT內部的半導體層形成，n型行區域由在y方向相互地鄰貼之溝槽DT間的基板部分形成。溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內。θ相對於高度（深度）h、寬度w的溝槽，定為｛arctan｛k×(w/h)｝｝/13。而k至少比2小，較佳為0.9以下，更佳為0.5以下，最佳為0.3以下。

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及其製造方法，例如是關於可合適地利用在包含代表功率MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體）之功率半導體元件的半導體製造裝置及其製造方法者。
作為本發明技術領域的先前技術，例如有日本專利公開2013-138171號公報（專利文獻1）與Ryoji Kosugi et.al., Development of SiC super-junction (SJ) device by deep trench-filling epitaxial growth, Materials Science Forum Vols. 740-742 (2013) pp 785-788（非專利文献1）。
專利文獻1記載一種半導體裝置，其在單元區域中構成超接面（Super Junction）構造的n型行區域與p型行區域的n型電荷量與p型電荷量係相等，而在周圍區域中則具有電荷平衡變化區域，電荷平衡變化區域將電荷量往單元區域的外圍方向攜帶，使超接面構造的n型電荷量逐漸地比p型電荷量多。
又，非專利文獻1則有後述例子的報告：以超接面構造的製造作為前提下，將形成為4H-SiC基板之寬2.7μm、深7μm的溝槽，以沒有出現孔洞的碳化矽層回填。
[先前技術文獻] 專利文獻1：日本專利公開2013-138171號公報。
非專利文獻1：Ryoji Kosugi et.al., Development of SiC super-junction (SJ) device by deep trench-filling epitaxial growth, Materials Science Forum Vols. 740-742 (2013) pp 785-788。
[發明所欲解決之問題] 超接面構造的功率半導體元件具有確保高耐壓性的同時降低導通阻抗的優點。
超接面構造的形成方法其中一種是溝槽回填法（也稱溝槽填充法），溝槽回填法因為可製作具有深溝槽的超接面構造，所以在廣耐壓範圍下被認為可有效地降低導通阻抗。然而，要實現高耐壓性的功率半導體元件，高深寬比的溝槽係為必要，惟以溝槽回填法來說，埋填高深寬比的溝槽並藉由磊晶生長法是無法輕易以高良率作回填，是具有包含功率半導體元件之半導體裝置其製造良率低下的問題。
此外，在非專利文獻1中也有成功重現回填的重現性低下的問題，惟其原因仍不明。
[解決問題之技術手段] 作為用以解決上述問題之代表性手段的半導體裝置其中之一，係舉例如以下所述。亦即，半導體裝置的構成為：包含單晶的基板、多個溝槽、第一行區域以及第二行區域；單晶的基板具有結晶主面，其相對於預定的結晶方向（即基準結晶方向）傾斜；多個溝槽延伸在沿著該基板之該結晶主面的第一方向，並在沿著該基板的該結晶主面且垂直於該第一方向的第二方向相互地間隔，且設置在該基板；第一行區域設置在該溝槽的內部，並由具有與該基板相同結晶構造的結晶層形成，第二行區域由在該第二方向相互地鄰貼之該溝槽間的該基板部分形成；其中，該基準結晶方向與該第一方向的角度誤差為±θ以內，該θ在令該溝槽的深度為h、該溝槽的寬度為w、k為比0大比2小的係數時，定為θ＝｛arctan｛k×(w/h)｝｝/13。
作為其他代表性手段之半導體裝置的製造方法其中之一，係舉例如以下所述。亦即，半導體裝置的製造方法包含下列步驟：準備具有結晶主面與基準標示之單晶的基板，結晶主面相對於預定的結晶方向（即基準結晶方向）傾斜，基準標示相對於該基準結晶方向具有第一角度誤差而設置；在該基板上準備用以形成蝕刻用圖案的光罩，用以使多個溝槽形成在該基板，多個溝槽延伸在沿著該基板之該結晶主面的第一方向，並在沿著該基板的該結晶主面且垂直於該第一方向的第二方向相互地間隔；使用該光罩在該基板上形成該蝕刻用圖案；使用該蝕刻用圖案在該基板形成該些溝槽；藉由結晶生長法以具有與該基板相同結晶構造的結晶層埋填該些溝槽的內部；其中，該基準結晶方向與該第一方向的角度誤差為±θ以內；該θ在令該溝槽的深度為h、該溝槽的寬度為w、k為比0大比2小的係數時，定為θ＝｛arctan｛k×(w/h)｝｝/13。
[對照先前技術之功效] 若依據本發明，可提高包含功率半導體元件之半導體裝置的製造良率與可靠性。
除上述以外的解決問題、構成以及功效則藉由以下的實施形態說明來明示。
在以下的實施形態中，方便上在必要時雖分割為多個小節或實施形態作說明，惟除特別明示的情況外，該些內容彼此間非毫無關係者，而是有關於另一者的部分或者是全部的變化例、詳細內容、補充說明等。
又，在以下的實施形態中，提及要素的數量等（包含個數、數值、量、範圍等）情況下，除特別明示的情況與原理上明確地限定為特定數目的情況等外，本發明非限定為該些特定數目者，可為特定數目以上或以下。
又，在以下的實施形態中，該構成要素（包含要素步驟等）除特別明示的情況與原理上明確地被認為是必需者的情況外，無庸贅言地非完全為必要者。
又，提到「由A而成」、「藉由A而成」、「具有A」、「包含A」時，除特別明示只有該要素之意的情況外，無庸贅言地非排除該要素以外的要素者。同樣地，在以下的實施形態中，提及構成要素等的形狀、位置關係等時，除特別明示的情況與原理上明確地被認為非如此的情況外，還包含實質上近似或類似該些形狀等者，此前提對於上述的數值與範圍亦同。
又，在用以說明以下實施形態的全部圖式中，具有相同功能者原則上賦予相同的符號，並省略其重複的說明。又，在剖面圖與俯視圖中，各部位的大小非對應實際裝置者，而是為了容易理解圖式，有將特定的部位相對地放大表示的情況。又，即使是剖面圖與俯視圖有對應的情況下，為了容易理解圖式，仍有將特定的部位相對地放大表示的情況。又，即使是剖面圖，為了容易觀看圖式有將陰影線省略的情況，而即使是俯視圖，為了容易觀看圖式仍有賦予陰影線的情況。
又，單純提到「基板」時，沒有特別明示下，「基板」非僅為由碳化矽（SiC）單晶而成的基板或由矽（Si）單晶而成的基板，而是還包含在由碳化矽（SiC）單晶而成的基板或由矽（Si）單晶而成的基板其主面上形成有磊晶層者。
又，沒有特別明示下，以夾注號「＜＞」所包夾的數列（方位指數）係表示結晶方位，例如在六方晶單晶中係以＜11-20＞方向的方式用4個方位指數來記載。於此，負號表示隨後的方位指數為負成分的方位，例如在＜11-20＞中方位指數2意指負方向。又，以括號「( )」包夾的數列（面指數）係表示結晶面，例如在六方晶單晶中係以(0001)面的方式用4個面指數來記載。
以下，根據本發明實施形態的圖式詳細地說明。
[超接面構造的優點] 本發明實施形態下的功率MOSFET具有超接面構造，若依據此超接面構造的MOSFET，能得到以下說明的優點。
在功率MOSFET中，藉由降低基板的雜質濃度並在截止狀態時延伸形成在基板的空乏層，來確保耐壓性。是以，為了實現高耐壓性，有必要使低雜質濃度的基板變厚。另一方面，若使低雜質濃度的基板變厚，功率MOSFET的導通阻抗則變高。亦即，在功率MOSFET中，提升耐壓性與降低導通阻抗係為權衡關係。
在本發明實施形態的MOSFET中，在基板形成有由周期性地配置的p型行區域與n型行區域而成的超接面構造。超接面構造通常是藉由多個p型行區域與多個n型行區域所構成，p型行區域係在n型基板置有一定的間隔而形成，n型行區域係由相互地鄰貼的p型行區域間的n型基板形成。
在此超接面構造的功率MOSFET中，截止狀態下，空乏層也會從形成在p型行區域與n型行區域之邊界區域的pn接面往橫方向延伸。因此，即使提高電流通路（即n型行區域）的雜質濃度，延伸在夾於兩個邊界區域的n型行區域其內側方向的空乏層會連接，使n型行區域整體變的容易空乏化。藉此，因為以截止狀態使n型行區域整體空乏化，所以可確保耐壓性。亦即，在超接面構造的功率MOSFET中，可提高電流通路（即n型行區域）的雜質濃度，且能使n型行區域整體空乏化。其結果，在超接面構造的功率MOSFET中能確保高耐壓性的同時降低導通阻抗。
[溝槽回填的優點] 在超接面構造中，從謀求降低功率MOSFET其導通阻抗的觀點來看，例如使相互地鄰貼的p型行區域間隔變窄、且讓n型行區域的寬度變窄係為有效者。原因是，從謀求降低導通阻抗的觀點來看，較佳為提高電流通路（即n型行區域）的n型雜質濃度。亦即，為了降低導通阻抗，若提高n型行區域的n型雜質濃度，往n型行區域的空乏層延伸會變小，故為了使n型行區域整體空乏化，有必要使n型行區域的寬度變窄。
是以，若考慮提高n型行區域的n型雜質濃度並降低導通阻抗、另一方面也確保耐壓性，則有必要使相互地鄰貼的p型行區域間隔變窄、且讓n型行區域的寬度變窄。
作為形成超接面構造的代表性方法，係有「溝槽回填法」。在此溝槽回填法中，p型行區域埋填至形成在基板的溝槽並以磊晶生長法形成。因此，藉由溝槽的形成精確度，可決定p型行區域的形成精確度。溝槽一般來說是藉由光蝕刻或乾蝕刻形成，故以溝槽回填法能用高精確度形成p型行區域，並使相互地鄰貼的p型行區域間隔變窄。
此外，作為形成超接面構造的其他方法，係有「多層磊晶法」。然而，在此多層磊晶法中，係以離子注入法形成p型行區域。因此，要深入地將p型行區域形成在基板，必須多段的離子注入，而有離子注入的次數增加的問題。
於此，在本發明實施形態中選用溝槽埋填法。以下，針對藉由溝槽埋填法所形成之超接面構造的功率MOSFET作說明。
[伴隨埋填磊晶生長法而致之缺陷的詳細說明] 包含本發明實施形態下超接面構造之功率MOSFET的半導體裝置係由晶圓狀的碳化矽（SiC）單晶而成的基板（以下稱碳化矽單晶基板）所製造。具體來說，構成超接面構造的p型行區域與n型行區域係交互地配置在形成於碳化矽單晶基板其主面上的磊晶層。此碳化矽單晶基板一般來說，具有(0001)面在＜11-20＞方向上4°傾側的主面，並以定向平面與＜11-20＞方向幾乎呈平行的方式來製造碳化矽單晶基板。是以，在碳化矽單晶基板上藉由磊晶生長法形成的磊晶層也具有與碳化矽單晶基板相同的結晶構造。
然而，例如圖18所示，因為碳化矽單晶基板其製造時程序條件的差距等，會有定向平面OF的方向無法與＜11-20＞方向平行、定向平面OF的方向與＜11-20＞方向的角度誤差比±1°大的情況。在此情況下，在各半導體晶片SC上分別構成超接面構造的多個溝槽DT（也稱凹溝）若以幾乎平行於定向平面OF的方向延伸的方式形成，則溝槽DT的延伸方向（也稱長軸方向）與＜11-20＞方向的角度誤差會比±1°大。
又，例如圖19所示，即使是定向平面OF的方向與＜11-20＞方向的角度誤差比±1°小的情況，在各半導體晶片SC上分別形成的多個溝槽DT其延伸方向會因為其製造時程序條件的差距等，而與定向平面OF的方向錯開。在此情況下，溝槽DT的延伸方向與＜11-20＞方向的角度誤差會有比±1°大的情況。
經發明人的研討後，得知若溝槽DT的延伸方向與＜11-20＞方向的角度誤差變得比±1°大，埋填磊晶生長法下往溝槽DT內部的半導體層會變得難以作回填。
圖20為說明在溝槽DT的延伸方向與＜11-20＞方向的角度誤差比±1°大的情況中埋填生長法下回填態樣一例的概略圖。在碳化矽單晶基板SW的主面上形成有磊晶層EP，多個溝槽DT以一側的方向延伸的方式形成在該磊晶層EP，溝槽DT的延伸方向與＜11-20＞方向的角度係例如為±5°的大小。
磊晶生長的初期，半導體層SM、例如碳化矽層會從溝槽DT的底部與磊晶層EP的凸部上面等生長，而回填至溝槽DT的內部。然而，因為半導體層SM的生長方向逐漸地傾側，所以若磊晶生長推進，溝槽DT的上部與延伸方向的兩端部會封閉，而在溝槽DT的內部形成空洞（也稱孔洞）VO。特別是，若溝槽DT的深度變為5μm以上、尤其是變為10μm以上時，伴隨埋填磊晶生長法而致的這種缺陷會顯著地出現。
[本發明所獲得的見解] 關於本發明所獲得的見解，係於以下段落詳細地說明。
（1）關於回填溝槽內部之碳化矽層其結晶生長的實驗結果。 圖23的(a)～(i) 為多個溝槽改變相對於＜11-20＞方向其延伸方向的傾側角度並形成在基板後被結晶層回填的剖面SEM照片。多個溝槽在光罩上形成改變相對於＜11-20＞方向之傾側角度的多個圖案，並使用該光罩有企圖地使＜11-20＞方向具有定向平面而形成在基板上。圖23的(a)～(i)表示在光罩上相對於＜11-20＞方向的圖案其傾側角度在-2.0°～+2.0°範圍以0.5°刻度作變化的情況中各自埋填溝槽的樣子。
在圖23的(a)～(i)，表示相對於光罩上圖案其＜11-20＞方向的傾側角度以θtrench 表示，例如在圖23的(a)表示為「-2.0°」。此外，在圖23的(a)以括弧合併記載的角度「(-1.5°)」係為後述之「推測的實際角度」。又，往垂直於＜11-20＞方向的＜-1100＞方向傾斜的圖案稱為傾側正向端圖案，往＜-1100＞方向的相反方向（也就是＜1-100＞）傾斜的圖案稱為傾側負向端圖案。
作為實驗條件，在＜11-20＞方向將多個溝槽形成在4°偏角的4H-碳化矽基板後，藉由碳化矽層的結晶生長回填多個溝槽的內部。用以形成溝槽的光罩藉由曝光裝置，以在實驗使用之基板的定向平面與θtrench ＝0°的圖案為平行的方式作校正。
在實驗使用之基板雖以定向平面成為＜11-20＞方向的方式製造，惟該基板其規格上的定向平面與＜11-20＞方向的角度誤差係為±5°以內。溝槽以ICP（Inductively Coupled Plasma，感應耦合式電漿）蝕刻法形成，且溝槽的深度為22μm～25μm、寬度為2.25μm～2.5μm。又，隔開鄰貼之溝槽的空間（即基板凸部）的尺寸為2.25μm～2.5μm。除此之外，關於碳化矽層的回填結晶生長等、未明確記載的實驗條件，則與在後述實施形態1之《半導體的製造方法》所說明的內容相同。
在實驗結果中，於圖23的(d)所示之θtrench ＝-0.5°圖案下得到最佳的結果，溝槽在保持垂直性下碳化矽層以良好的狀態埋填溝槽的內部。相反地，在圖23的(c)、(b)、(a)方向，亦即在負向端θtrench 傾側者，具有從溝槽側面往左側之傾斜度的碳化矽層會結晶生長，並在角度變大之下跟著覆蓋在溝槽上部。又，在圖23的(e)、(f)、(g)、(h)、(i)所示方向，亦即在正向端θtrench 傾側者，具有從溝槽側面往右側之傾斜度的碳化矽層會結晶生長，並在角度變大之下跟著覆蓋在溝槽上部。從以上的結果，可得到以下的見解。
（見解A）若θtrench 變大、溝槽上部被結晶生長的碳化矽層覆蓋，原料氣體會變得不易供給至溝槽的內部，阻礙溝槽內部中碳化矽層的回填結晶生長。
（見解B）以θtrench ＝-0.5°的圖案，碳化矽層可實現幾乎垂直的結晶生長，在實驗使用之基板的定向平面係嚴密地從＜11-20＞方向形成0.5°的偏移。因此，可分派以圖23的(a)～(i)括弧合併記載的「溝槽的延伸方向與結晶自有的＜11-20＞方向間推測的實際角度」。在本實驗中，幾乎對應圖23(d)所推測的實際角度0°。
（2）相對於在光罩上圖案其＜11-20＞方向的傾側角度θtrench 與在溝槽上部側面生長之碳化矽層的傾側角度θmesa 關係。 圖24為表示相對於在光罩上圖案其＜11-20＞方向的傾側角度θtrench 與從圖23得到之在溝槽上部側面生長之碳化矽層其傾側角度θmesa 關係的圖表，可知θtrench 與θmesa 是具有直線近似的比例關係，而從本圖可得到以下的見解。
（見解C）θtrench 與θmesa 為直線近似的比例關係，其斜率為13。
（3）用以研討溝槽形狀與溝槽內部中結晶層生長阻礙關係的模組。 圖25的(a)、(b)及(c)為表示用以檢驗結晶層從溝槽上部側面斜向地傾側作結晶生長的情況中溝槽尺寸與結晶層塞住溝槽之狀態關係的模組的概念圖。
圖25的(a)表示的第一模組係為：相對於高度（深度）h、寬度w的溝槽，從溝槽側面的上部h/2開始具有傾斜角Q1的結晶生長，並塞住溝槽。該模組在圖23所示的實驗結果中，對應碳化矽層從溝槽側面的上部約一半處傾斜並生長者。是以，圖25的(a)所示模組係用以避免溝槽內部中結晶層生長阻礙的最低限度條件，圖25的(a)所示模組中可容許的最大傾斜角Q1用以下（式1）表示。
Q1＝arctan(2w/h) （式1） 圖25的(b)表示用以有效地減輕溝槽內部中結晶層其生長阻礙的第二模組，亦即在本模組中，以不塞住溝槽入口的方式，從溝槽側面的上部h/2開始具有傾斜角Q2的結晶生長，並將該結晶生長令為抑制溝槽寬度w/2大小的基準，圖25的(b)所示模組中可容許的最大傾斜角Q2用以下（式2）表示。
Q2＝arctan(w/h) （式2） 圖25的(c)表示更佳的第三模組，亦即在本模組中，以不塞住溝槽入口的方式，從溝槽側面的上部h/2開始具有傾斜角Q3的結晶生長，並將該結晶生長以更有裕度的方式令為抑制溝槽寬度w/4大小的基準，圖25的(c)所示模組中可容許的最大傾斜角Q3用以下（式3）表示。
Q3＝arctan(w/2h) （式3） 亦即，為了避免溝槽內部中結晶層生長阻礙，結晶層的生長角度最低限度必須為比（式1）Q1小的角度，較佳為比（式2）Q2小的角度，更佳為比（式3）Q3小的角度。
（4）從圖25所示模組計算出之相對於容許的溝槽延伸方向其＜11-20＞方向的角度誤差θ。 圖26為表示從圖25所示模組及上述（見解C）計算出之容許的溝槽延伸方向與＜11-20＞方向之角度誤差的圖表。亦即，因為（式1）Q1、（式2）Q2及（式3）Q3係對應（見解C）θmesa ，所以若使用從圖24的實驗結果得到的斜率13，相對於容許的溝槽延伸方向其＜11-20＞方向的角度誤差θ可作為對應θtrench 的值而得到。藉此，可得到以下的見解。
（見解D）為了避免溝槽內部中結晶層的生長阻礙，溝槽延伸方向與＜11-20＞方向的角度誤差θ至少必須為比以下（式4）小的角度。
θ＝Q1/13＝｛arctan(2w/h)｝/13 （式4） 溝槽延伸方向與＜11-20＞方向的角度誤差θ較佳為比以下（式5）小的角度。
θ＝Q2/13＝｛arctan(w/h)｝/13 （式5） 溝槽延伸方向與＜11-20＞方向的角度誤差θ更佳為比以下（式6）小的角度。
θ＝Q3/13＝｛arctan(w/2h)｝/13 （式6） 溝槽延伸方向與＜11-20＞方向的角度誤差θ由於作為容許的角度誤差是存在於正向端與負向端兩側，因此在以上述（式4）、（式5）及（式6）表示的±θ以內者，係用以有效地減輕溝槽內部中結晶層其生長阻礙者。
圖26為計算上述（式4）、（式5）及（式6）的結果，圖26的縱軸意指相對於圖25的(a)、(b)及(c)所示三個模組對於容許的溝槽延伸方向其＜11-20＞方向的角度誤差θ。第一橫軸係為將溝槽的寬度w令為2μm時的高度（深度）h，並表示0μm～40μm的範圍。第二橫軸代表深寬比（Ratio＝h/w）且為無維度的數值，並表示0～20的範圍。
在圖26中，若深寬比變得比5小，依據函數的性質相對於延伸方向其＜11-20＞方向的角度誤差θ的容許值會急遽地增加。是以，如此的深寬比在比較小的區域（0～5）中角度誤差θ的裕度相較地大。
相較於此，在深寬比為5以上時，角度誤差θ的容許值減少的同時變得不會急遽地變化，深寬比變大下跟著逐漸減少。是以，在深寬比為5以上時角度誤差θ的管理相當重要。更進一步在深寬比變為10以上時，會具有從曲線變為幾乎呈直線的方式近似的漸減特性，角度誤差θ的值本身也變小，故角度誤差θ的管理更為重要。換言之，作為本發明的適用範圍，在深寬比為5以上時可期待有顯著的功效。更進一步在深寬比為10以上時，能期待有更顯著的功效。
（5）相對於光罩上圖案其＜11-20＞方向的傾側角度θtrench 與溝槽底的結晶生長率關係。 圖27為表示統整圖23所示實驗結果者，亦即表示相對於在光罩上圖案其＜11-20＞方向的傾側角度θtrench 與溝槽底（Trench bottom）的結晶生長率關係的圖表（圖中上方的曲線）。圖27同樣地也同時表示平頂（Mesa top）（基板凸部的上面）的結晶生長率（圖中下方的曲線）。於此，平頂意指凸部，因為是藉由在基板形成多個溝槽，形成隔開相互地鄰貼之溝槽的空間（即基板凸部），所以將之稱為平頂，連結圖27所示實驗結果的點的曲線係為經高斯計算的配適曲線。
從圖27可知，溝槽底的結晶生長率是敏感地受到θtrench 影響。亦即，藉由結晶層傾側生長使溝槽最上部的入口變窄，可推測結晶生長的原料氣體變得不易供給至溝槽底的機制會起作用。
此外，平頂的結晶生長率因為該結晶生長在基板的上面附近，不易受到原料氣體供給的限制，所以相對於θtrench 在變化上相較地緩慢。然而即使是在此情況下，在θtrench ＝-0.5°的圖案下平頂的結晶生長率會降低，可認為是從相反的觀點證明原料氣體有效率地供給至溝槽底。
附帶一提的是，若將（式4）、（式5）及（式6）通式化為定式，則為以下的（式7）。
θ＝｛arctan｛k×(w/h)｝｝/13 （式7） 於此，k方便上定義為「校正裕度係數」，且k為比2小的係數。（式4）、（式5）及（式6）分別為對應k＝2、k＝1及k＝1/2的特定案例。k比2越小，則圖23所示結晶層的斜向生長會被抑制，溝槽內部中結晶層的回填完成度會提高。附帶一提的是，k理論上的最小值為0，惟此時θ＝0。在現實的製造程序上要實現k＝0是相當困難，故藉由從製造良率與製造成本（製造裕度）的平衡來選擇k，可最佳化半導體裝置的成本。
將（式7）反向地求解k，得到以下的（式8）。
k＝(h/w)×tan(13×θ) （式8） （6）校正裕度係數k的計算結果。 圖28表示從角度誤差θ與（式8）計算出的校正裕度係數k，此角度誤差θ係從圖27所示溝槽底之結晶生長率的配適曲線其預定高度中θtrench 的寬度讀取。將溝槽底之結晶生長率的變化量高度稱為「高度位置（Level）」，將高斯曲線的末端（θtrench ＝-2.0°或+1.0°）令為0%（結晶生長率：GR＝2.38μm /h），將高斯曲線的峰頂（θtrench ＝-0.46°）令為100%（結晶生長率：GR＝4.33μm /h），並定義作為0%～100%的數值。
在圖28中，高度位置（Level）的50%、80%及90%下取得高斯曲線其θtrench 的大小（L-width），將其1/2後得到角度誤差θ。在圖23所示實驗條件中，因為溝槽的深度h為22μm～25μm、寬度w為2.25μm～2.5μm，所以用（式8）計算時使用h＝23.5μm、w＝2.385μm作為其中間值。
以下係在溝槽入口完全封閉前溝槽回填的結晶生長下，檢驗高度位置（Level）的意義。在簡化後的模組中，用以回填溝槽所供給的原料氣體係分配給如下的三個部分。
（a）分配給在溝槽底產生之結晶生長的給予量：A1＋A2（θ）。 （b）分配給在平頂產生之結晶生長的給予量：B1＋B2（θ）。 （c）分配給在溝槽側面產生之結晶生長的給予量：C1＋C2（θ）。 圖23與圖27所示實驗結果係教示存在有：不相依於A1、B1及C1其θtrench 的常數部分與相依於A2（θ）、B2（θ）及C2（θ）其θtrench 的變數部分。
上述（a）係為本發明目的之部分，較佳為能最大化分配給此部分的原料氣體給予量。而上述（b）係為產生在從平頂至垂直上方的結晶生長，雖不會直接對溝槽底的回填帶來阻礙，較佳為儘可能越少越好。上述（c）係為阻礙本發明目的之部分，較佳為能最小化分配給此部分的原料氣體給予量。
原料氣體的供給為恆定量，令上述（a）、（b）及（c）的總和都為恆定量（const），可得到下式。
A1+ A2（θ）+B1+ B2（θ）+C1+ C2（θ）＝const （式9） 於此，A1、B1及C1為常數，故往右邊移項後作為新常數const’，再統整得到下式。
A2（θ）+ B2（θ）+ C2（θ）＝const’ （式10） 在（式10）中，分配給A2（θ）的原料氣體給予量為100%時，剩餘的B2（θ）+ C2（θ）則為0%。此結果對應圖27所示θtrench ＝0.5°的附近，作為高度位置（Level）時對應100%。又，此結果為將上述（a）最大化、將（b）與（c）最小化後的狀態。
相反地，在（式10）中，分配給A2（θ）的給予量為0%時，剩餘的B2（θ）+ C2（θ）則為100%。此結果對應圖27所示θtrench ＝-2.0°或θtrench ＝+1.0°的附近，作為高度位置（Level）時對應0%。又，此結果為將上述（a）最小化、將（b）與（c）最大化後的狀態。藉由以上內容，可理解到高度位置（Level）是近似地作為表示往溝槽底的結晶生長效率其好壞的參數。從以上的結果，可得到以下的見解。
（見解E）用以減輕高度（深度）h、寬度w之溝槽內部中結晶層生長阻礙之溝槽延伸方向與結晶方位（例如＜11-20＞方向）的角度誤差θ一般來說至少以下式表示（與（式7）重複）。
θ＝｛arctan｛k×(w/h)｝｝/13 於此，k定義為校正裕度係數，且必須為比2小的係數。相較於溝槽底的結晶生長率飽和（0%）的情況，若k＝0.9以下則可確保50%以上效率的結晶生長率。更進一步，若k＝0.5以下則可確保80%以上效率的結晶生長率。再更佳者，若k＝0.3以下則可確保90%以上效率的結晶生長率。
在本發明實施形態中，根據前述本發明所得到的見解，在包含超接面構造之功率MOSFET的半導體裝置中，藉由埋填磊晶法將結晶層確實地往溝槽的內部回填，由此提供一種新穎的技術思想，其能提升半導體裝置的製造良率與可靠性。
[實施形態1] 《半導體裝置的特徵與功效》 關於本發明實施形態1下半導體裝置的特徵與功效，係使用圖1、圖2及圖3作說明。圖1為表示本發明實施形態1下形成在碳化矽單晶晶圓的多個半導體晶片其布局第一例的俯視圖，圖2為表示本發明實施形態1下形成在碳化矽單晶晶圓的多個半導體晶片其布局第二例的俯視圖，圖3為說明本發明實施形態1下形成在半導體裝置的多個溝槽其回填態樣一例的概略圖。
首先，針對本發明實施形態1下半導體裝置的第一例使用圖1作說明。
如圖1所示，本發明實施形態1下包含超接面構造之功率MOSFET的半導體裝置係在各個半導體晶片SC製造晶圓狀的碳化矽單晶基板SW。具體來說，在碳化矽單晶基板SW的主面上形成具有與碳化矽單晶基板SW相同結晶構造的磊晶層，而在此磊晶層，延伸在x方向（第一方向）的p型行區域PC與n型行區域NC具有沿著碳化矽單晶基板SW的主面相互地配置在垂直於x方向之y方向（第二方向）的超接面構造，碳化矽單晶基板SW例如由4H多型體六方晶系碳化單晶（若略記則為「4H-SiC」）形成。
p型行區域PC延伸在x方向，於y方向相互地間隔並在形成於磊晶層的多個溝槽DT中，以藉由埋填磊晶生長法埋填的半導體層（碳化矽層）形成，而在y方向相互地鄰貼之p型行區域PC間形成有由磊晶層形成的n型行區域NC。半導體層係為磊晶層、亦即具有與碳化矽單晶基板SW相同結晶構造的結晶層。
溝槽DT例如具有5μm以上的深度，例如以深寬比為10大小來說，可舉例深度為20μm大小的溝槽DT。又，溝槽DT雖為深度越深則越窄的尖細形狀，成為溝槽DT的底面與側面的錐形角則例如為88°～90°大小。此外，作為此錐形角，可為80°～90°（80°以上90°以下），更佳為85°～90°，最佳為88°～90°。
在半導體裝置第一例中，碳化矽單晶基板SW具有(0001)面往＜11-20＞方向4°傾側的主面，定向平面OF與＜11-20＞方向的角度誤差為±θ以內。在此θ如前面（見解E）所述，相對於高度（深度）h、寬度w的溝槽，定為｛arctan｛k×(w/h)｝｝/13。在此k至少比2小，較佳為0.9以下，更佳為0.5以下，最佳為0.3以下。作為±θ以內的一例，可列舉±1°以內（-1°以上且為1°以下）作為代表性的值。
然後，以形成在磊晶層的多個溝槽DT其延伸方向（x方向）與碳化矽單晶基板SW其定向平面OF的方向相同的方式，形成多個溝槽DT。是以，溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差則為±θ以內。附帶一提的是，在此相同方向非意指完全一致的方向，是意指實質上一致的方向或幾乎一致的方向，也包含考量到差距的一定範圍。
接著，針對本發明實施形態1下半導體裝置的第二例使用圖2作說明。
如圖2所示，碳化矽單晶基板SW具有(0001)面往＜11-20＞方向4°傾側的主面，而定向平面OF與＜11-20＞方向的角度誤差是變得比上述±θ大。然後，以形成在磊晶層的多個溝槽DT其延伸方向（x方向）與＜11-20＞方向相同的方式，形成多個溝槽DT。是以，溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差則為±θ以內。
圖3為說明本發明實施形態1下半導體裝置第一例與第二例的概略圖，亦即圖3為說明溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內的情況中埋填磊晶生長法下回填態樣一例的概略圖。
磊晶生長的初期，半導體層SM從溝槽DT的底部與磊晶層EP的凸部上面等生長，而回填至溝槽DT的內部。更進一步，因為溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內，所以即使磊晶生長推進，半導體層SM的生長方向傾側會變小，能在溝槽DT的上部與延伸方向的兩端部封閉前，藉由半導體層SM回填溝槽DT的內部。
是以，在溝槽DT的內部不易形成孔洞，故能防止回填不良所致的製造良率低減。又，也能提高半導體裝置的可靠性。
《半導體裝置的構成》 關於本發明實施形態1下半導體裝置係使用圖4與圖5作說明，圖4為表示實施形態1下半導體裝置其構成的俯視圖，圖5為表示以圖4的A-A’線剖開的剖面圖。
如圖4所示，本發明實施形態1下半導體晶片SC例如呈矩形，並具有單元區域CR（也稱活性部）、遷移區域TR以及周圍區域PER（也稱周圍端部）。然後，以包圍單元區域CR外側的方式配置有遷移區域TR，更進一步，以包圍遷移區域TR外側的方式配置有周圍區域PER。換言之，在以周圍區域PER包圍的內側區域，隔著遷移區域TR配置有單元區域CR。
在單元區域CR形成有多個作為開關元件而發揮作用之超接面構造的功率MOSFET，另一方面，在周圍區域PER形成有例如是代表將周圍斜向地蝕刻的斜角構造、擴散環構造、電場環構造或電場板構造的周圍構造。該些周圍構造基本上，是根據不易因電場集中而致使突崩潰現象發生的設計思想來形成。
如以上所述，在本發明實施形態1下半導體晶片SC中，於包含中心區域的內側區域形成有多個超接面構造的功率MOSFET，且在包圍內側區域的外側區域形成有電場減輕構造（即周圍構造）。
以下，分別針對單元區域CR、遷移區域TR以及周圍區域PER的構造作說明。
（1）單元區域CR的構造。 如圖5所示，單元區域CR在基板SUB主面上的磊晶層EP，具有延伸在x方向的p型行區域PC與n型行區域NC沿著基板SUB的主面相互地配置在垂直於x方向之y方向的超接面構造。更進一步，如前述內容，多個p型行區域PC形成的多個溝槽DT其延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內，於此θ係以前述（見解E）的內容決定。
在本發明實施形態1下單元區域CR中，雖舉例p型行區域PC的y方向寬度與n型行區域NC的y方向寬度為1：1的情況，惟本發明非限定為此形態者，也可以是p型行區域PC的y方向寬度與n型行區域NC的y方向寬度相互地不同。
以下係具體地說明，例如由含有氮（N）、磷（P）或砷（As）等n型雜質的碳化矽（SiC）而形成的基板SUB其主面上形成有磊晶層EP。此磊晶層EP例如由碳化矽（SiC）作為主成分的半導體層（S層）所構成，並具有與基板SUB相同的結晶構造，碳化矽參雜有含有氮（N）、磷（P）或砷（As）等的n型雜質。磊晶層EP的n型雜質濃度比基板SUB的雜質濃度低，例如為3.0×1016 /cm3 。
然後，在磊晶層EP內，以在y方向相互地間隔的方式形成有多個p型行區域PC。此p型行區域PC分別由例如參雜鋁（Al）或硼（B）等p型雜質的半導體層（碳化矽層）而構成，此半導體層係為具有與磊晶層EP相同結晶構造的結晶層，p型行區域PC的p型雜質濃度例如為3.0×1016 /cm3 。然後，以相互地鄰貼的p型行區域PC夾住的磊晶層EP部分則成為n型行區域NC。藉由包含該些n型行區域NC的磊晶層EP與基板SUB，而構成功率MOSFET的汲極區域。
更進一步，在形成有超接面構造的磊晶層EP上面形成有元件部。
元件部在磊晶層EP的上面形成有接觸p型行區域PC的通道區域CH，源極區域SR以被內包在此通道區域CH的方式形成。此時，通道區域CH例如由參雜鋁（Al）或硼（B）等p型雜質的半導體區域構成，源極區域SR例如由參雜氮（N）、磷（P）或砷（As）等n型雜質的半導體區域構成。又，在源極區域SR的中央部分形成有從磊晶層EP的上面通達到通道區域CH的接體區域BC。此接體區域BC例如由參雜鋁（Al）或硼（B）等p型雜質的半導體區域構成，且接體區域BC的雜質濃度比通道區域CH的雜質濃度高。
更進一步，以相互地鄰貼的通道區域CH夾住的區域上形成有閘極絕緣膜GI，此閘極絕緣膜GI上形成有閘極電極GE。閘極絕緣膜GI例如由氧化矽膜形成，惟本發明不限於此，也可以例如是由比氧化矽膜還高介電率的高介電率膜形成。又，閘極電極GE例如由多晶矽膜形成，且此閘極電極GE以與源極區域SR整合的方式形成。又，以覆蓋閘極電極GE的上面與側壁的方式，還形成有例如由氧化矽而成的層間絕緣膜IL。
跨越覆蓋多個閘極電極GE的層間絕緣膜IL，則形成有源極電極SE。源極電極SE例如由屏蔽導體膜與鋁（Al）膜的層積膜所形成，屏蔽導體膜係由鈦化鎢（TiW）而成。藉此，源極電極SE與源極區域SR電性連接的同時，藉由接體區域BC也電性連接通道區域CH。
此時，接體區域BC具有確保與源極電極SE作電阻接觸的效能，藉由此接體區域BC的存在，使源極區域SR與通道區域CH能以相同電位作電性連接。
是以，可抑制寄生npn雙極性電晶體的導通動作，寄生npn雙極性電晶體係將源極區域SR令為射極區域，將通道區域CH令為基極，且將n型行區域NC令為集極。亦即，使源極區域SR與通道區域CH能以相同電位作電性連接，是意指寄生npn雙極性電晶體的射極區域與基極區域間不會發生電位差，藉此而能抑制寄生npn雙極性電晶體的導通動作。
以部分地覆蓋源極電極SE的方式，形成有例如由氧化矽而成的表面保護膜PAS，源極電極SE的一部分區域係從表面保護膜PAS露出。又，在基板SUB的內面（與形成有磊晶層EP的主面為相反對側的面）則形成有由金屬而成的汲極電極DE。
如以上內容所述，在單元區域CR形成多個超接面構造的功率MOSFET。
（2）遷移區域TR的構造。 如圖5所示，遷移區域TR也具有多個p型行區域PC與由磊晶層EP而成的多個n型行區域NC在y方向相互地配置的超接面構造。更進一步，如前述內容，多個p型行區域PC形成的多個溝槽DT其延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內，於此θ係以前述（見解E）的內容決定。
以下係具體地說明，與單元區域CR同樣地，在遷移區域TR中同樣地形成有多個p型行區域PC與多個n型行區域NC。更進一步，由單元區域CR的閘極電極GE與同層的多晶矽膜所形成的閘極拉出部GPU藉由閘極絕緣膜GI形成在通道區域CH上。然後，以覆蓋此閘極拉出部GPU的上面與側壁的方式形成有層間絕緣膜IL，在此層間絕緣膜IL的一部分形成有使閘極拉出部GPU的上面一部分露出的開口部。
然後，由單元區域CR的源極電極SE與同層的層積膜所形成的閘極拉出電極GPE則形成在包含於上述開口部內的層間絕緣膜IL上。於此，閘極拉出部GPU與多個閘極電極GE電性連接，施加在閘極拉出電極GPE的閘極電壓藉由閘極拉出部GPU而分別施加在多個閘極電極GE。
更進一步，在磊晶層EP的上面形成有從單元區域CR延伸的通道區域CH，源極拉出區域SPR以被內包在此通道區域CH的方式形成。又，以覆蓋通道區域CH上的方式，在磊晶層EP的上面形成有層間絕緣膜IL，此層間絕緣膜IL以露出源極拉出區域SPR的方式形成有開口部。然後，由閘極拉出電極GPE與同層的層積膜所形成的源極拉出電極SPE則形成在包含於上述開口部內的層間絕緣膜IL上。
在遷移區域TR中亦以部分地覆蓋閘極拉出電極GPE與源極拉出電極SPE的方式，形成有例如由氧化矽而成的表面保護膜PAS，閘極拉出電極GPE的一部分區域與源極拉出電極SPE的一部分區域係從表面保護膜PAS露出。
如以上內容所述，在遷移區域TR形成遷移構造。
（3）周圍區域PER。 如圖5所示，周圍區域PER也具有多個p型行區域PC與由磊晶層EP而成的多個n型行區域NC在y方向相互地配置的超接面構造。更進一步，如前述內容，多個p型行區域PC形成的多個溝槽DT其延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內，於此θ係以前述（見解E）的內容決定。
以下係具體地說明，與單元區域CR同樣地，在周圍區域PER中同樣地形成有多個p型行區域PC與多個n型行區域NC。更進一步，由單元區域CR的閘極電極GE與同層的多晶矽膜所形成的虛擬電極FE藉由單元區域CR的閘極絕緣膜GI與同層的多晶矽膜形成在磊晶層EP上面。又，以覆蓋多個虛擬電極FE的上面與側壁的方式，在磊晶層EP的上面形成有層間絕緣膜IL。
在周圍區域PER中，也形成有由例如氧化矽而成的表面保護膜PAS。
如以上內容所述，在周圍區域PER形成周圍構造。
《半導體裝置的製造方法》 針對本發明實施形態1下半導體裝置的製造方法一例使用圖6至圖14作說明，圖6至圖14為表示本發明實施形態1下半導體裝置其製造工序的剖面圖。
首先，如圖6所示，在主面（表面、上面）上準備形成有低濃度磊晶層EP的基板SUB（稱為晶圓的平面略圓形狀的薄板），低濃度磊晶層係由n型半導體層而成。基板SUB例如由4H多型體或6H多型體的六方晶系碳化矽單晶而成，並具有(0001)面往＜11-20＞方向4°傾側的主面。是以，磊晶層EP亦由碳化矽單晶而成，並具有與基板SUB相同的結晶構造。
磊晶層EP參雜有例如氮（N）、磷（P）或砷（As）等的n型雜質，而磊晶層EP的n型雜質濃度例如為3.0×1016 /cm3 大小，磊晶層EP的厚度例如為20μm～30μm大小。
接著，如圖7所示，將例如由絕緣材料而成的圖案藉由作為硬遮罩的選擇性蝕刻法，在單元區域CR、遷移區域TR及周圍區域PER的磊晶層EP形成延伸在x方向並在y方向相互地間隔的多個溝槽DT。
從溝槽DT的磊晶層EP上面的深度例如為5μm以上，作為一例，可舉例深寬比10大小、從磊晶層EP上面的深度為20μm大小的溝槽DT。又，溝槽DT的錐形角藉由令為例如88°～90°的大小，可改善回填區域之半導體層的濃度分布。
又，溝槽DT的延伸方向（x方向）與＜11-20＞方向具有±θ以內的角度誤差，於此θ係以前述（見解E）的內容決定。
作為形成溝槽DT的形成方法，依據事先準備的基板SUB規格不同，可舉例如以下的第一方法（使用圖1說明的第一例）與第二方法（使用圖2說明的第二例）。
第一方法：在準備基板SUB時，準備定向平面的方向與＜11-20＞方向的角度誤差為±θ1以內（θ1：第一角度誤差）的基板SUB。現在能取得的標準碳化矽基板其上述角度誤差的標準規格是比±5°大，相對於此，在回填例如深度超過10μm的深溝槽DT時，以第一方法來說，係準備例如上述角度誤差為±5°以內的特別規格基板SUB。
接著，在曝光裝置中，使用光罩（光網）進行曝光，曝光係用以形成溝槽DT蝕刻用的圖案。於此，起因於曝光裝置的光罩與基板SUB間的偏角致使的角度誤差（θ2：第二角度誤差）相對於第一角度誤差是非常小，或者可以事先測量後以調整曝光裝置等作修正。亦即，在曝光工序中，以第二角度誤差遠小於第一角度誤差（θ2＜＜θ1）作為前提。
如以上內容所述，在第一方法中，藉由準備第一角度誤差為（見解E）所述±θ以內的基板，使溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內。
第二方法：於此首先，在準備基板SUB時，準備定向平面的方向與＜11-20＞方向的角度誤差為標準規格的基板SUB，例如現在能取得的標準碳化矽基板的角度誤差為±5°以內。
接著，將定向平面的方向與＜11-20＞方向的角度誤差（第一角度誤差）以例如X光繞射等測量後得到誤差資料。上述角度誤差的測量可例如是對各個從基板SUB切出的結晶單晶塊以批次處理進行，或可為對各個基板SUB的個體進行。前者的方式，在測量次數較少的點上雖有優勢，惟必須作基板SUB的批次管理。後者因為是對各個個體作測量，雖然必須有聯機測量裝置等，但因為是對各個個體作測量所以可作嚴密的管理。以上角度誤差的測量可為半導體裝置的製造廠商進行，亦可為基板廠商等的第三者廠商進行角度誤差的測量、再由製造廠商提供上述誤差資料已被定出的基板SUB來準備基板SUB。
更進一步，在曝光工序中，使用事先得到的前述誤差資料，以曝光裝置進行對定向平面的角度修正。此外，如第一方法中說明的內容，使用的曝光裝置是滿足θ2＜＜θ1來作為前提。藉此，使溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內。但是，事先準備的基板SUB其定向平面的方向與＜11-20＞方向的角度誤差應為曝光裝置可修正的範圍。
第一方法與第二方法的併用：對應所要求的θ，前述第一方法與第二方法的併用也是有效的。亦即，在此情況下，準備第一角度誤差比標準規格小的基板SUB，測量該第一角度誤差的誤差資料，使用該誤差資料在曝光裝置進行角度修正。若依據此方法，因為可使θ變小，所以也能對應深寬比極大之溝槽DT（例如深寬比為10以上）的回填，又，在不相依深寬比下回填溝槽DT的內部時還能得到結晶區域的雜質濃度分布均一化的功效。
溝槽DT的形成係使用例如ICP蝕刻裝置，又，搭載基板SUB的下部電極其蝕刻時溫度較佳控制在50℃以上，藉此，所需形狀的溝槽DT能重現性良好地且均一地形成。
接著，如圖8所示，例如藉由埋填磊晶生長法，在形成於單元區域CR、遷移區域TR及周圍區域PER的各磊晶層EP之多個溝槽DT的內部，形成具有與磊晶層EP相同結晶構造的結晶層（即p型半導體層）。再來，在隔開鄰貼之溝槽DT間的磊晶層EP（n型行區域NC）上面研削p型半導體層，更進一步，藉由例如CMP法（Chemical Mechanical Polishing，化學機械研磨）作研磨，只在多個溝槽DT的內部形成由p型半導體層而成的p型行區域PC，而在y方向相互地間隔的溝槽DT間則為由磊晶層EP而成的n型行區域NC。
因為多個溝槽DT的延伸方向（x方向）與＜11-20＞方向的角度誤差為±θ以內，所以即使是深寬比為10大小的溝槽DT，也能不封閉溝槽DT的上部與兩端部且不形成孔洞地藉由p型半導體層回填多個溝槽DT的內部。
更進一步，在埋填磊晶生長法中，藉由控制氣體種類、氣體流量、溫度及壓力等，能在多個溝槽DT的內部重現性良好地回填p型半導體層。作為氣體種類，係例如使用矽（Si）源氣體、碳（C）源氣體、氫氣（H2 ）氣體、鹽酸（HCl）氣體及參雜氣體。作為矽（Si）源氣體，係例如使用甲矽烷（SiH4 ）氣體等。作為碳（C）源氣體，係例如使用乙烯（C2 H4 ）、丙炔（C3 H4 ）、丙烷（C3 H8 ）等。又，作為p型載體在選擇鋁（Al）的情況下，作為參雜氣體係例如使用三甲基鋁（Trimethyl aluminum，TMA）或三乙基鋁（Triethyl aluminum，TEA）等。
作為埋填磊晶生長法的條件，HCl/SiH4 的流量比係例如30以上且為65以下，H2 /SiH4 的流量比係例如500以上且為7000以下。
圖21為表示在埋填磊晶生長法中HCl/SiH4 流量比為33.3、50以及66.7情況下回填態樣一例的圖，其中H2 /SiH4 的流量比為5000。
如圖21所示，若HCl/SiH4 流量比為33.3，在溝槽DT的內部p型半導體層係良好地回填。然而，若HCl/SiH4 流量比變得較30小，溝槽DT的上部會呈現封閉傾向，而產生孔洞。相反地，若HCl/SiH4 流量比變得較65大，蝕刻會變得過於強烈，使初期的溝槽DT形狀崩壞。又，若H2 /SiH4 的流量比變得較500小，則表面群聚會變得顯著。相反地，若H2 /SiH4 的流量比變得較7000大，則引起過度蝕刻，同樣又產生孔洞。
更進一步，磊晶生長中生長爐內的壓力係例如30kPa以上且為100kPa以下。
圖22為表示在埋填磊晶生長法中磊晶生長時生長爐內的壓力為10kPa情況下回填態樣一例的圖。
如圖22所示，在比成為下限壓力30kPa低的壓力下，特別是對溝槽DT的側面蝕刻會變得過度強烈，使初期的溝槽DT形狀崩壞。另一方面，上限壓力雖然較佳為壓力高者，惟為了在石英爐進行安定的磊晶生長，係將大氣壓力設為上限壓力。
此外，埋填磊晶生長法的條件在磊晶生長中可作變更，也能在磊晶生長中適當地變更參雜氣體流量、SiH4 流量、碳/矽（C/Si）比例等。藉此，能使回填區域的p型半導體層濃度為一致。
又，單元區域CR、遷移區域TR以及周圍區域PER各自的p型行區域PC的p型雜質濃度、寬度及間距，係以能保持電荷平衡的方式設定。在本發明實施形態1下半導體裝置中，係舉例p型行區域PC的y方向寬度與n型行區域NC的y方向寬度為1：1的情況。在此情況下，以p型行區域PC的總電荷量與n型行區域NC的總電荷量相等的方式，設定p型行區域PC的p型雜質濃度。是以，p型行區域PC的p型雜質濃度相等於構成n型行區域NC之磊晶層EP的n型雜質濃度，例如為3.0×1016 /cm3 大小。
如以上內容所述，若依據本發明實施形態1，藉由「溝槽埋填法」，在磊晶層EP形成p型行區域PC與n型行區域NC交互地形成的超接面構造。
接著，針對在構成超接面構造的磊晶層EP上面形成元件部的工序作說明。
如圖9所示，將磊晶層EP的上面平坦化後，將例如由絕緣材料而成的圖案藉由作為硬遮罩的選擇性離子注入法，在單元區域CR與遷移區域TR形成通道區域CH，此通道區域CH係為在磊晶層EP的內部藉由參雜例如鋁（Al）或硼（B）等p型雜質所形成的p型半導體區域。
接著，將例如由絕緣材料而成的圖案藉由作為硬遮罩的選擇性離子注入法，在單元區域CR形成多個源極區域SR，並在遷移區域TR形成源極拉出區域SPR。源極區域SR與源極拉出區域SPR係為在磊晶層EP的內部藉由參雜例如氮（N）、磷（P）或砷（As）等n型雜質所形成的半導體區域。形成在單元區域CR的多個源極區域SR與形成在遷移區域TR的源極拉出區域SPR電性連接。
接著，將例如由絕緣材料而成的圖案藉由作為硬遮罩的選擇性離子注入法，在單元區域CR其多個源極區域SR各自的中央部，形成底部通達到通道區域CR的接體區域BC。此接體區域BC係例如為在磊晶層EP的內部藉由參雜例如鋁（Al）或硼（B）等p型雜質所形成的p型半導體區域，並以接體區域BC的雜質濃度比通道區域CH的雜質濃度還高的方式形成。
此外，在這些一連串的離子注入工序中，為了抑制由離子注入所發生的缺陷，可將基板SUB的溫度設定為300℃以上後再進行離子注入。又，於此雖然省略說明，也可以進行用以確保高耐壓性的離子注入並形成末端構造。
接著，在一連串的注入工序後，將用以防止表面粗糙的間隙層、例如是1μm以上厚的碳黑膜以濺鍍法等堆積在磊晶層EP的上面，而為了活性化雜質，係以例如1600℃～1800℃大小的溫度進行熱處理。之後，除去間隙層。
接著，如圖10所示，在磊晶層EP的上面形成閘極絕緣膜GI，並在此閘極絕緣膜GI上形成導體膜PF。閘極絕緣膜GI例如由氧化矽而成，並藉由例如是熱氧化法所形成。但是，閘極絕緣膜GI非限定為氧化矽膜，也可以是例如比代表氧化鉿膜的氧化矽膜還高介電率的高介電率膜。另一方面，形成在閘極絕緣膜GI上的導體膜PF則例如由多晶矽而成，並藉由例如是CVD（Chemical Vapor Deposition，化學氣相沉積）法所形成。
接著，如圖11所示，藉由例如將光阻圖案作為遮罩的選擇性蝕刻法對導體膜PF布局化。藉此，在單元區域CR形成多個閘極電極GE，在遷移區域TR形成閘極拉出部GPU，在周圍區域PER形成多個虛擬電極FE，而閘極拉出部GPU係以電性連接多個閘極電極GE的方式形成。
接著，將覆蓋多個閘極電極GE、閘極拉出部GPU及多個虛擬電極FE的層間絕緣膜IL形成在磊晶層EP的上面，此層間絕緣膜IL例如由氧化矽而成，並藉由CVD法所形成。
接著，藉由例如將光阻圖案作為遮罩的選擇性蝕刻法，在單元區域CR其相互地鄰貼的閘極電極GE間，將底部通達到源極區域SR與接體區域BC的開口部形成在層間絕緣膜IL，並同時形成露出遷移區域TR其閘極拉出部GPU一部分的開口部。又，在遷移區域TR中，藉由在層間絕緣膜IL形成開口部，使源極拉出區域SPR露出。
接著，如圖12所示，在包含露出源極區域SR與接體區域BC的開口部、露出閘極拉出部GPU的開口部、露出源極拉出區域SPR的開口部的層間絕緣膜IL上形成金屬膜。此金屬膜例如由鈦化鎢（TiW）膜與鋁（Al）膜的層積膜而形成，並藉由例如濺鍍法形成。
然後，藉由例如將光阻圖案作為遮罩的選擇性蝕刻法，對上述金屬膜布局化。藉此，在單元區域CR形成電性連接源極區域SR與接體區域BC的源極電極SE，而在遷移區域TR形成電性連接閘極拉出部GPU的閘極拉出電極GPE與電性連接源極拉出區域SPR的源極拉出電極SPE。
接著，如圖13所示，以覆蓋源極電極SE、閘極拉出電極GPE及源極拉出電極SPE的方式形成表面保護膜PAS。然後，藉由例如將光阻圖案作為遮罩的選擇性蝕刻法，對表面保護膜PAS布局化，使源極電極SE的一部分區域、閘極拉出電極GPE的一部分區域及源極拉出電極SPE的一部分區域從表面保護膜PAS露出。藉此，使從表面保護膜PAS露出的區域能作為外部連接區域發揮作用。
接著，如圖14所示，從與基板SUB的主面相反對側的內面研削基板SUB，使基板SUB變薄。然後，在基板SUB的內面，將成為汲極電極DE的金屬膜藉由濺鍍法或蒸附法來形成。之後，為了得到低阻抗的接點，係進行相當於例如1000℃大小熱處理的雷射退火處理。
如以上內容所述，可製造具有實施形態1下超接面構造之功率MOSFET的半導體裝置。
附帶一提的是，在本發明實施形態1中，雖舉例具有(0001)面往＜11-20＞方向4°傾側之主面（偏角）的碳化矽單晶基板，惟本發明非限定為此形態者。可以是使用具有例如(0001)面往＜11-20＞方向傾側1°以上、5°以下之主面的碳化矽單晶基板。又，也可以是取代(0001)面，使用在(000-1)面的結晶主面設置偏角的碳化矽單晶基板。
又，本發明雖舉例具有結晶主面往＜11-20＞方向傾側之主面的六方晶系碳化矽單晶基板，惟本發明非限定為此形態者。可以是使用具有結晶主面往垂直於＜11-20＞方向的＜1-100＞方向傾側之主面的六方晶系碳化矽單晶基板，若還有需要的話，設置偏角的結晶方向亦可為上述形態以外者。因此，可將設置＜11-20＞方向等偏角的預定結晶方向稱為一般所謂的基準結晶方向。
再更進一步，作為六方晶系碳化矽單晶基板，本發明雖舉例現在主流的4H多型體碳化矽基板（4H-SiC），惟應用具有偏角之6H多型體碳化矽基板（6H-SiC）的情況亦適用於本發明。
又，作為六方晶系基板，氮化鈣（GaN）等其他寬間隙化合物半導體也同樣地有可能適用於本發明。又，即使3C- SiC、氧化鈣（Ga2 O3 ）等結晶構造不同，對於同樣的解決問題也有可能適用於本發明。
又，在前述的《半導體裝置的製造方法》中，係將定向平面OF作為相對於＜11-20＞方向的基準標示。但是，在目前市售的4吋碳化矽基板中，則是設置有被稱為初級平面或次級平面的基準標示。是以，定向平面係為包含初級平面或次級平面的總稱。又，在大型矽基板中，有使用同樣作為基準標示之凹槽的情況。是以，在本發明實施形態1所記載的定向平面OF意指一般所謂用以表示設置在基板之特定結晶方位的基準標示。
如以上所述內容，在本發明實施形態1中，溝槽DT的延伸方向與＜11-20＞方向的角度誤差為±θ以內，於此θ係以前述（見解E）的內容決定。藉此，在形成藉由溝槽埋填法使p型行區域PC與n型行區域NC交互地配置之超接面構造的功率MOSFET時，能不形成孔洞下良好地回填多個溝槽DT的內部。其結果，可提升半導體裝置的製造良率與可靠性 。
附帶一提的是，從以上本發明實施形態1與申請專利範圍所記載的發明，包含了以下[附註A]～[附註B]所述的發明。又，還包含了該些發明與申請專利範圍所記載之發明的組合發明。 [附註A] 一種半導體裝置包含基板、多個溝槽、第一行區域以及第二行區域。基板相對於預定的結晶主面（例如(0001)面或(000-1)面）具有主面，主面設置有偏角，偏角傾斜在預定的基準結晶方向（例如＜11-20＞方向或＜1-100＞方向）。多個溝槽延伸在沿著該基板之該主面的第一方向，並在沿著該基板的該主面且垂直於該第一方向的第二方向相互地間隔，且設置在該基板。第一行區域設置在該溝槽的內部，並由具有與該基板相同結晶構造的結晶層形成。第二行區域由在該第二方向相互地鄰貼之該溝槽間的該基板部分形成。其中，該基準結晶方向與該第一方向的角度誤差為±θ以內，該θ在令該溝槽的深度為h、該溝槽的寬度為w、k為比0大比2小的係數時，定為θ＝｛arctan｛k×(w/h)｝｝/13。 [附註B] 在附註A的半導體裝置中，該溝槽係為深度越深則越窄的尖細形狀，由溝槽的底面與側面而成的錐形角係為80°～90°。
[實施形態2] 關於本發明實施形態2下半導體裝置係使用圖15與圖16作說明，圖15為表示本發明實施形態2下形成在基板之多個溝槽的俯視圖，圖16為將本發明實施形態2下形成在基板之多個溝槽的端部擴大後表示的剖面圖。
（1）第一特徵及其功效。 如圖15所示，構成超接面構造的多個溝槽DT形成在磊晶層EP。多個溝槽DT延伸在x方向並在y方向相互地間隔形成，半導體層埋填在多個溝槽DT的內部且藉由磊晶生長法回填。
更進一步，在溝槽DT其x方向的中央部分A1於俯視下在y方向具有一定的寬度，惟在溝槽DT其x方向兩端部的第一前端部分B1與第二前端部分B2，於俯視下溝槽DT的側面相對於x方向傾斜，隨著靠近半導體裝置的外圍，y方向的寬度逐漸地變小，在俯視下溝槽DT側面相對於x方向傾斜的形狀稱為「錐形形狀」。
與前述實施形態1同樣地，溝槽DT的延伸方向（x方向）與＜11-20＞方向具有±θ以內的角度誤差，於此θ係以前述（見解E）的內容決定。
又，如圖16所示，在溝槽DT的第一前端部分B1與第二前端部分B2，溝槽DT的底面係相對於磊晶層EP的上面（由x方向與y方向而成的水平面）傾斜，且隨著靠近半導體裝置的外圍z方向的深度逐漸地變淺。
使用埋填磊晶生長法將半導體層SM回填至溝槽DT的內部時，在溝槽DT的第一前端部分B1與第二前端部分B2，包含在原料氣體的矽（Si）與碳（C）會容易被消耗，相較於溝槽DT的中央部分A1半導體層SM有難以埋入的傾向。然而，於本發明實施形態2中，在溝槽DT的第一前端部分B1與第二前端部分B2，藉由附加傾斜度在溝槽DT的側面與底面，使隨著靠近半導體裝置其外圍的溝槽DT體積逐漸地減少，故即便藉由埋填磊晶生長法使回填的半導體層SM減少，也能藉由半導體層SM回填溝槽DT的內部。
（2）第二特徵及其功效。 如圖15所示，溝槽DT其第一前端部分B1的x方向長度L1與溝槽DT其第二前端部分B2的x方向長度L2相互地不同，位在＜11-20＞方向的第一前端部分B1其長度L1比位在相反於＜11-20＞方向的第二前端部分B2其長度L2短。換言之，位在由＜11-20＞方向的第一前端部分B1側面與x方向而成的角度θ11 是大於由位在相反於＜11-20＞方向的第二前端部分B2側面與x方向而成的角度θ12 。
使用埋填磊晶生長法將半導體層回填至溝槽DT的內部時，位在相反於＜11-20＞方向的第二前端部分B2相較於位在＜11-20＞方向的第一前端部分B1，係有半導體層難以埋入的傾向。因此，也幾乎同時存在無法以半導體層回填位在＜11-20＞方向的第一前端部分B1與位在相反於＜11-20＞方向的第二前端部分B2的疑慮。
然而，在本發明實施形態2中，位在＜11-20＞方向的第一前端部分B1與位在相反於＜11-20＞方向的第二前端部分B2係為相互地不同的形狀。而且，位在＜11-20＞方向的第一前端部分B1是作成為比位在相反於＜11-20＞方向的第二前端部分B2更容易使半導體層埋入的形狀，藉此幾乎同時地，能以半導體層回填位在＜11-20＞方向的第一前端部分B1與位在相反於＜11-20＞方向的第二前端部分B2。
（3）第三特徵及其功效。 如圖15所示，在y方向相互地鄰貼之溝槽DT的第一前端部分B1間形成有溝槽的第一虛擬圖案DTR1，在y方向相互地鄰貼之溝槽DT的第二前端部分B2間形成有溝槽的第二虛擬圖案DTR2。然後，在第一虛擬圖案DTR1與第二虛擬圖案DTR2各自的內部係使用埋填磊晶生長法使半導體層回填。
第一虛擬圖案DTR1係與在y方向相互地鄰貼之溝槽DT的第一前端部分B1間隔並配置，第二虛擬圖案DTR2係與在y方向相互地鄰貼之溝槽DT的第二前端部分B2間隔並配置。
在俯視下，第一虛擬圖案DTR1與第二虛擬圖案DTR2的形狀係為三角形。面對溝槽DT其第一前端部分B1側面的第一虛擬圖案DTR1側面係以平行於該第一前端部分B1側面的方式形成，同樣地，面對溝槽DT其第二前端部分B2側面的第二虛擬圖案DTR2側面係以平行於該第二前端部分B2側面的方式形成。
發明人考量到作為比較例，研討了後述的技術：在由Si（矽）單晶而成的基板（以下稱矽單晶基板）形成多個溝槽，並藉由埋填磊晶生長法將半導體層回填至多個溝槽的內部。在前述情況下，對於回填至溝槽DT的半導體態樣，因虛擬圖案的有無而致使的影響並未顯著地出現。然而，在碳化矽單晶基板的情況下，對於回填至溝槽DT的半導體態樣，因虛擬圖案的有無而致使的影響則顯著地出現，所以藉由設置第一虛擬圖案DTR1與第二虛擬圖案DTR2，係變得可良好地回填半導體層。
（4）變化例。 關於本發明實施形態2變化例下半導體裝置係使用圖17作說明，圖17為表示本發明實施形態2變化例下形成在基板之多個溝槽的俯視圖。
如圖17所示，在俯視下，第一虛擬圖案DTR1與第二虛擬圖案DTR2的形狀可為平台形。即使在此情況下，面對溝槽DT其第一前端部分B1側面的第一虛擬圖案DTR1側面係以平行於該第一前端部分B1側面的方式形成，同樣地，面對溝槽DT其第二前端部分B2側面的第二虛擬圖案DTR2側面係以平行於該第二前端部分B2側面的方式形成。
圖29的(a)、(b)及(c)為表示實施形態2與實施形態2變化例所示溝槽前端形狀之變化例的俯視圖。亦即，其係表示圖15與圖17中溝槽DT其前端形狀的變化例。圖15的溝槽DT在第一與第二前端部分係為前端被切除的形狀（在前端具有有限寬度的形狀）。
相對於此，圖29的(a)中溝槽DT則成為前端尖銳的形狀（理想上前端為寬度0的形狀），除此之外的點與圖15相同。只是，若使用如圖29的(a)中前端尖銳之圖案的光罩，在一般方法下形成溝槽時，會因為光罩工序引起圖案「鈍化」與蝕刻工序的「鈍化」，結果使形成的溝槽DT變成如圖15中具有有限寬度的鈍化形狀。
故為了使圖29的(a)中前端為僅可能尖銳的形狀，係使用光學鄰近校正（Optical Proximity Correction，OPC）等的技術來實現。對於圖29的(a)所示溝槽DT的第一前端部分B1、溝槽DT的第二前端部分B2，係將由側面與x方向而成的角度（於此為從中心線而成的角度）分別令為θ11 、θ12 。藉由選用圖29的(a)所示前端為尖銳的形狀，對應角度θ11 、θ12 促進平頂上的傾斜生長，能抑制平坦化後的晶圓表面中溝槽端部的窪溝（凹陷）。
圖29的(b)係為在前端部具有前方呈尖銳形狀之凹部的例子，而前方呈尖銳形狀的凹部是形成在相反於圖29的(a)的方向。於此，對於圖29的(a)所示狀態，溝槽的前端形狀從溝槽中心線來看係定義為具有「正曲率」，而對於圖29的(b)所示狀態，溝槽的前端形狀從溝槽中心線來看係定義為具有「負曲率」。
對於圖29的(b)所示溝槽DT的第一前端部分B1、溝槽DT的第二前端部分B2，係將由側面與中心線而成的角度分別令為θ11 、θ12 。藉由選用圖29的(b)所示具有前方呈尖銳形狀之凹部的形狀，促進原料氣體從溝槽的端部往溝槽的中心擴散，能抑制平坦化後的晶圓表面中溝槽端部的窪溝（凹陷）。
圖29的(c)係為將相對於溝槽的中心線前端形狀令為非對稱的例子，而此形狀亦可為將前端形狀令為直角三角形而成者。對於圖29的(c)所示溝槽DT的第一前端部分B1、溝槽DT的第二前端部分B2，係將前端部的角度（直角三角形中沒有接觸中央部分A1的角度）分別令為θ22 、θ21 。附帶一提的是，圖29的(c)中溝槽的形狀雖為略菱形狀，亦可為平台形。藉由選用圖29的(c)所示形狀，可得到與前述圖29的(a)例子相同的功效。
就圖29的(a)～(c)中θ11 、θ12 、θ21 、θ22 而言，其適當的範圍比式（7）所決定的θ大，且比90度小。較佳為45度以下，更佳為30度以下。又，如上述[實施形態2]的「（2）第二特徵及其功效」段落部分所述，更佳為還滿足θ11 ＞θ12 、θ21 ＞θ22 的關係
（5）附註。 本發明實施形態2至少包含以下的實施形態，亦包含不具角度誤差θ之條件的發明。此外，也非排除該些發明與前述實施形態1所包含之發明的組合發明者。
[附註1] 一種半導體裝置包含單晶基板、多個溝槽、第一行區域以及第二行區域。單晶基板相對於預定的結晶主面（例如(0001)面或(000-1)面）具有主面，主面設置有在預定的基準結晶方向（例如＜11-20＞方向或＜1-100＞方向）上傾斜的偏角。多個溝槽延伸在沿著該基板之該主面的第一方向，並在沿著該基板的該主面且垂直於該第一方向的第二方向相互地間隔，且設置在該基板。第一行區域設置在該溝槽的內部，並由具有與該基板相同結晶構造的結晶層形成。第二行區域由在該第二方向相互地鄰貼之該溝槽間的該基板部分形成。其中，位在該溝槽其該第一方向兩端部的第一前端部分與第二前端部分在該第二方向分別具有第一寬度與第二寬度，該第一前端部分與該第二前端部分間的該溝槽中央部分在該第二方向具有第三寬度，該第一寬度與該第二寬度比該第三寬度小。
[附註2] 在附註1的半導體裝置中，該第一寬度與該第二寬度隨著往該基板的外圍方向變小。
[附註3] 在附註1的半導體裝置中，該第一前端部分其該第一方向的長度與該第二前端部分其該第一方向的長度相互地不同。
[附註4] 在附註1的半導體裝置中，在該第二方向相互地鄰貼之該溝槽的該第一前端部分間與該第二前端部分間，與該溝槽間隔地分別配置有第一虛擬圖案與第二虛擬圖案。
[附註5] 在附註4的半導體裝置中，該第一虛擬圖案與該第二虛擬圖案在俯視下為三角形或平台形。
[附註6] 在附註1的半導體裝置中，位在該溝槽其該第一方向兩端部的第一前端部分與第二前端部分係分別具有第一深度與第二深度，該第一前端部分與該第二前端部分間的該溝槽中央部分具有第三深度，該第一深度與該第二深度比該第三深度淺。
[附註7] 在附註6的半導體裝置中，該第一深度與該第二深度隨著往該基板的外圍方向變淺。
如以上所述內容，若依據本發明實施形態2，考量到溝槽DT的延伸方向與＜11-20＞方向的角度誤差，並使溝槽DT的中央部分A1與第一前端部分B1、第二前端部分B2成為相互地不同的形狀，更進一步，藉由配置第一虛擬圖案DTR1與第二虛擬圖案DTR2，能將半導體層良好地埋填至多個溝槽DT。其結果，可提升半導體裝置的製造良率與可靠性。
以上，根據實施形態具體地說明了發明人所完成的發明，惟本發明非限定為前述實施形態者，無庸贅言地在不脫離其要旨的範圍內可作各種的變更。
例如在前述實施形態中，將多個溝槽形成在n型基板上的n型磊晶層後，藉由將p型半導體層回填至多個溝槽的內部形成多個p型行區域。由此，藉由多個p型行區域與由相互地鄰貼之p型行區域間的n型磊晶層而成的多個n型行區域，而構成超接面構造。然而，本發明非限定為此形態者。可以例如是將多個溝槽形成在n型基板上的p型磊晶層後，藉由將n型半導體層回填至多個溝槽的內部形成多個n型行區域。由此，藉由多個n型行區域與由相互地鄰貼之n型行區域間的p型磊晶層而成的多個p型行區域，而構成超接面構造。
又，前述實施形態非僅限定為超接面構造的製造，而是以結晶生長用以回填相對較深之溝槽內部的基盤技術。是以，埋填基板與溝槽內部的結晶層只要是具有相同結晶構造者，即使基板與埋填結晶層為相同導電型體也能適用。而作為這樣的應用形態，可預想例如是微機電（Micro Electro Mechanical Systems，MEMS）裝置。
A1‧‧‧中央部分
B1‧‧‧第一前端部分
B2‧‧‧第二前端部分
BC‧‧‧接體區域
CH‧‧‧通道區域
CR‧‧‧單元區域
DE‧‧‧汲極電極
DT‧‧‧溝槽
DTR1‧‧‧第一虛擬圖案
DTR2‧‧‧第二虛擬圖案
EP‧‧‧磊晶層
FE‧‧‧虛擬電極
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
GPE‧‧‧閘極拉出電極
GPU‧‧‧閘極拉出部
GR‧‧‧結晶生長率
h‧‧‧深度
IL‧‧‧層間絕緣膜
k‧‧‧校正裕度係數
L-width‧‧‧高斯曲線其θtrench的大小
L1‧‧‧長度
L2‧‧‧長度
NC‧‧‧n型行區域
OF‧‧‧定向平面
PAS‧‧‧表面保護膜
PC‧‧‧p型行區域
PER‧‧‧周圍區域
PF‧‧‧導體膜
Q1‧‧‧傾斜角
Q2‧‧‧傾斜角
Q3‧‧‧傾斜角
SC‧‧‧半導體晶片
SE‧‧‧源極電極
SM‧‧‧半導體層
SPE‧‧‧源極拉出電極
SPR‧‧‧源極拉出區域
SR‧‧‧源極區域
SUB‧‧‧基板
SW‧‧‧碳化矽單晶基板
TR‧‧‧遷移區域
VO‧‧‧空洞（孔洞）
w‧‧‧寬度
x‧‧‧方向
y‧‧‧方向
z‧‧‧方向
θ‧‧‧角度誤差
θ11‧‧‧角度
θ12‧‧‧角度
θ21‧‧‧角度
θ22‧‧‧角度
θtrench‧‧‧傾側角度
θmesa‧‧‧傾側角度
圖1為表示實施形態1下形成在碳化矽單晶晶圓的多個半導體晶片其布局第一例的俯視圖。 圖2為表示實施形態1下形成在碳化矽單晶晶圓的多個半導體晶片其布局第二例的俯視圖。 圖3為說明實施形態1下形成在半導體裝置的多個溝槽其回填態樣一例的概略圖。 圖4為表示實施形態1下半導體裝置其構成的俯視圖。 圖5為表示實施形態1下半導體裝置其構成的剖面圖（以圖4的A-A’線剖開的剖面圖）。 圖6為表示實施形態1下半導體裝置其製造工序的剖面圖。 圖7為表示延續圖6之半導體裝置其製造工序的剖面圖。 圖8為表示延續圖7之半導體裝置其製造工序的剖面圖。 圖9為表示延續圖8之半導體裝置其製造工序的剖面圖。 圖10為表示延續圖9之半導體裝置其製造工序的剖面圖。 圖11為表示延續圖10之半導體裝置其製造工序的剖面圖。 圖12為表示延續圖11之半導體裝置其製造工序的剖面圖。 圖13為表示延續圖12之半導體裝置其製造工序的剖面圖。 圖14為表示延續圖13之半導體裝置其製造工序的剖面圖。 圖15為表示實施形態2下形成在基板之多個溝槽的俯視圖。 圖16為將實施形態2下形成在基板之多個溝槽的端部擴大後表示的剖面圖。 圖17為表示實施形態2變化例下形成在基板之多個溝槽的俯視圖。 圖18為表示在本發明前發明人所研討之形成在碳化矽單晶晶圓的多個半導體晶片其布局第一比較例的俯視圖。 圖19為表示在本發明前發明人所研討之形成在碳化矽單晶晶圓的多個半導體晶片其布局第二比較例的俯視圖。 圖20為說明在本發明前發明人所研討之形成在半導體裝置的多個半導體晶片其回填態樣一例的概略圖。 圖21為表示在埋填磊晶生長法中HCl/SiH4 流量比為33.3、50以及66.7情況下回填態樣一例的圖。 圖22為表示在埋填磊晶生長法中磊晶生長時生長爐內的壓力為10kPa情況下回填態樣一例的圖。 圖23的(a)～(i)為多個溝槽改變相對於 ＜11-20＞方向其延伸方向的傾側角度並形成在基板後被結晶層回填的剖面SEM照片。 圖24為表示在相對於光罩上圖案其＜11-20＞方向的傾側角度θtrench 與從圖23得到之在溝槽上部側面結晶生長的碳化矽層其傾側角度θmesa 關係的圖表。 圖25的(a)、(b)及(c)為表示用以檢驗結晶層從溝槽上部側面斜向地傾側作生長的情況中溝槽尺寸與結晶層塞住溝槽之狀態關係的模組的概念圖。 圖26為表示從圖25所示模組及見解C計算出之容許的溝槽延伸方向與＜11-20＞方向之角度誤差的圖表。 圖27為表示相對於光罩上圖案其＜11-20＞方向的傾側角度θtrench 、以及溝槽底的結晶生長率（圖中上方的曲線）與平頂的結晶生長率（圖中下方的曲線）關係的圖表。 圖28為表示統整從圖27所示溝槽底其結晶生長率之配適曲線求出的溝槽延伸方向與＜11-20＞方向的角度誤差θ與從角度誤差θ計算出的校正裕度係數k的表。 圖29的(a)、(b)及(c)為表示實施形態2與實施形態2其變化例所示溝槽前端形狀之變化例的俯視圖。

Claims (19)

  1. 一種半導體裝置，包含： 基板，相對於(0001)面或(000-1)面的結晶主面具有主面，該主面設置有在＜11-20＞方向或＜1-100＞方向的基準結晶方向上傾斜的偏角； 多個溝槽，在沿著該基板之該主面的第一方向上延伸，並在沿著該基板的該主面且垂直於該第一方向的第二方向相互地間隔，且設置在該基板； 第一行區域，設置在該溝槽的內部，並由具有與該基板相同結晶構造的結晶層形成；以及 第二行區域，由在該第二方向相互地鄰貼之該溝槽間的該基板部分形成； 其中，該基準結晶方向與該第一方向的角度誤差為±θ以內，該θ在令該溝槽的深度為h、該溝槽的寬度為w、k為比0大比2小的係數時，定為 θ＝｛arctan｛k×(w/h)｝｝/13； 該溝槽之該第一方向一端的第一前端部分具有在俯視下往前端寬度變窄的第一錐形狀； 該溝槽之該第一方向另一端的第二前端部分具有在俯視下往前端寬度變窄的第二錐形狀； 相對於該第一錐形狀之該第一方向的傾斜角度比相對於該第二錐形狀之該第一方向的傾斜角度小。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該k係為0.9以下、0.5以下或0.3以下的其中之一。
  3. 如申請專利範圍第1項或第2項所述之半導體裝置，其中該溝槽的深度h係為5μm以上或10μm以上。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該溝槽的深寬比(h/w)係為5以上或10以上。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該基板包含六方晶系的碳化矽單晶基板，該基準結晶方向係為＜11-20＞方向，該結晶主面係為(0001)面，該結晶層係為碳化矽結晶層。
  6. 如申請專利範圍第5項所述之半導體裝置，其中， 該基板包含碳化矽單晶基板與設置在該碳化矽單晶基板上之第一導電型體的磊晶層，該碳化矽單晶基板具有該第一導電型體並為4H多型體或6H多型體； 該偏角係為1°以上且為5°以下； 該碳化矽結晶層具有不同於該第一導電型體的第二導電型體； 該半導體裝置係為具有超接面構造的金屬氧化物半導體場效電晶體，該超接面構造係以該第一行區域與該第二行區域形成。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該溝槽係為深度越深則越窄的尖細形狀，由該溝槽的底面與側面而成的錐形角係為88°～90°。
  8. 如申請專利範圍第1項所述之半導體裝置，其中在該第二方向相互地鄰貼之該些溝槽的該第一前端部分間，分別具有與該溝槽間隔的第一虛擬圖案；在該第二方向相互地鄰貼之該些溝槽的該第二前端部分間，分別具有與該溝槽間隔的第二虛擬圖案。
  9. 一種半導體的製造方法，包含下列步驟： 準備相對於(0001)面或(000-1)面的結晶主面具有主面與基準標示的基板，該主面設置有在＜11-20＞方向或＜1-100＞方向的基準結晶方向上傾斜的偏角，該基準標示相對於該基準結晶方向具有第一角度誤差而設置； 在該基板上準備用以形成蝕刻用圖案的光罩，用以使多個溝槽形成在該基板，該些溝槽在沿著該基板之該主面的第一方向上延伸，並在沿著該基板的該主面且垂直於該第一方向的第二方向相互地間隔； 使用該光罩在該基板上形成該蝕刻用圖案； 使用該蝕刻用圖案在該基板形成該些溝槽；以及 藉由結晶生長法以具有與該基板相同結晶構造的結晶層埋填該些溝槽的內部； 其中，在準備該基板時，選擇該第一角度誤差為±θ以內的該基板來準備； 該θ在令該溝槽的深度為h、該溝槽的寬度為w、k為比0大比2小的係數時，定為θ＝｛arctan｛k×(w/h)｝｝/13。
  10. 一種半導體的製造方法，包含下列步驟： 準備相對於(0001)面或(000-1)面的結晶主面具有主面與基準標示的基板，該主面設置有在＜11-20＞方向或＜1-100＞方向的基準結晶方向上傾斜的偏角，該基準標示相對於該基準結晶方向具有第一角度誤差而設置； 在該基板上準備用以形成蝕刻用圖案的光罩，用以使多個溝槽形成在該基板，該些溝槽延伸在沿著該基板之該主面的第一方向，並在沿著該基板的該主面且垂直於該第一方向的第二方向相互地間隔； 使用該光罩在該基板上形成該蝕刻用圖案； 使用該蝕刻用圖案在該基板形成該些溝槽；以及 藉由結晶生長法以具有與該基板相同結晶構造的結晶層埋填該些溝槽的內部； 其中，在準備該基板時，測量該基板中該第一角度誤差的誤差資料，或者是準備該第一角度誤差的誤差資料已被定出的該基板； 在使用該光罩形成該蝕刻用圖案時，使用該誤差資料以曝光裝置進行對該基準標示的角度修正； 該基準結晶方向與該第一方向的角度誤差為±θ以內； 該θ在令該溝槽的深度為h、該溝槽的寬度為w、k為比0大比2小的係數時，定為θ＝｛arctan｛k×(w/h)｝｝/13。
  11. 如申請專利範圍第10項所述之半導體裝置的製造方法，其中在準備該基板時，選擇該第一角度誤差為±θ以內的該基板來準備。
  12. 如申請專利範圍第10項或第11項所述之半導體裝置的製造方法，其中該第一角度誤差的測量係為對各個從該基板切出的結晶單晶塊以批次處理進行，或者是對各個該基板的個體進行。
  13. 如申請專利範圍第9項至第11項中任一項所述之半導體裝置的製造方法，其中該k係為0.9以下、0.5以下或0.3以下的其中之一。
  14. 如申請專利範圍第9項至第11項中任一項所述之半導體裝置的製造方法，其中該溝槽的深度h係為5μm以上或10μm以上。
  15. 如申請專利範圍第9項至第11項中任一項所述之半導體裝置的製造方法，其中該溝槽的深寬比(h/w)係為5以上或10以上。
  16. 如申請專利範圍第9項至第11項中任一項所述之半導體裝置的製造方法，其中該基板包含六方晶系的碳化矽單晶基板，該基準結晶方向係為＜11-20＞方向，該結晶主面係為(0001)面，該結晶層係為碳化矽結晶層。
  17. 如申請專利範圍第16項所述之半導體裝置的製造方法，其中， 該基板包含碳化矽單晶基板與設置在該碳化矽單晶基板上之第一導電型體的磊晶層，該碳化矽單晶基板具有該第一導電型體並為4H多型體或6H多型體； 該偏角係為1°以上且為5°以下； 該碳化矽結晶層具有不同於該第一導電型體的第二導電型體； 該基準標示係為該基板的定向平面或者是凹槽； 該半導體裝置係為金屬氧化物半導體場效電晶體，該金屬氧化物半導體場效電晶體將以該碳化矽結晶層埋填的該溝槽令為超接面構造。
  18. 如申請專利範圍第16項所述之半導體裝置的製造方法，其中以埋填該些溝槽之內部的方式而用以生長該碳化矽結晶層的氣體包含H2 氣體、HCl氣體以及SiH4 氣體，HCl/SiH4 的流量比係為30以上且為65以下，H2 /SiH4 的流量比係為500以上且為7000以下。
  19. 如申請專利範圍第16項所述之半導體裝置的製造方法，其中以埋填該些溝槽之內部的方式而用以生長該碳化矽結晶層的氣體包含H2 氣體、HCl氣體以及SiH4 氣體，磊晶生長中生長爐內的壓力係為30kPa以上且為100kPa以下。
TW106119589A 2016-07-19 2017-06-13 Semiconductor device and method of manufacturing same TWI645561B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-141048 2016-07-19
JP2016141048 2016-07-19
JP2016-184043 2016-09-21
JP2016184043A JP6164672B1 (ja) 2016-07-19 2016-09-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201813086A true TW201813086A (zh) 2018-04-01
TWI645561B TWI645561B (zh) 2018-12-21

Family

ID=59351351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119589A TWI645561B (zh) 2016-07-19 2017-06-13 Semiconductor device and method of manufacturing same

Country Status (6)

Country Link
US (1) US10741648B2 (zh)
JP (2) JP6164672B1 (zh)
CN (1) CN109417096B (zh)
DE (1) DE112017003089T5 (zh)
TW (1) TWI645561B (zh)
WO (1) WO2018016201A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636675B2 (en) 2017-09-27 2020-04-28 Applied Materials, Inc. Methods of etching metal-containing layers
JP7297976B2 (ja) * 2017-12-19 2023-06-26 ラピスセミコンダクタ株式会社 半導体装置
JP7081876B2 (ja) * 2017-12-19 2022-06-07 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7073767B2 (ja) * 2018-02-09 2022-05-24 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
DE112019000863T5 (de) * 2018-02-19 2020-11-05 Fuji Electric Co., Ltd. Halbleitervorrichtung
US10580868B2 (en) * 2018-03-27 2020-03-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
JP7190144B2 (ja) * 2018-11-29 2022-12-15 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
CN113050365A (zh) * 2019-12-27 2021-06-29 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及系统、掩模版、设备与介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000001389A (ja) 1998-03-31 2000-01-07 Ngk Insulators Ltd 単結晶の製造方法および単結晶の育成装置
JP3915252B2 (ja) * 1998-06-09 2007-05-16 富士電機デバイステクノロジー株式会社 炭化けい素半導体基板の製造方法
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2005072045A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置およびその製造方法
US7825007B2 (en) 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
JP2008311261A (ja) * 2007-06-12 2008-12-25 Panasonic Corp 半導体装置およびその製造方法
CN103828054B (zh) * 2011-09-27 2018-02-02 株式会社电装 半导体器件
JP5849894B2 (ja) 2011-12-01 2016-02-03 株式会社デンソー 半導体装置
JP6090763B2 (ja) * 2011-10-17 2017-03-08 ローム株式会社 半導体装置
JP5848142B2 (ja) * 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 縦型プレーナパワーｍｏｓｆｅｔの製造方法
JP5649152B1 (ja) * 2013-04-30 2015-01-07 パナソニック株式会社 半導体装置及びその製造方法
JP2015032611A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016066669A (ja) 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren

Also Published As

Publication number Publication date
DE112017003089T5 (de) 2019-04-04
JP6760604B2 (ja) 2020-09-23
JP6164672B1 (ja) 2017-07-19
CN109417096B (zh) 2022-02-18
US10741648B2 (en) 2020-08-11
JP2018019069A (ja) 2018-02-01
CN109417096A (zh) 2019-03-01
US20190157399A1 (en) 2019-05-23
TWI645561B (zh) 2018-12-21
JP2018019053A (ja) 2018-02-01
WO2018016201A1 (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
TWI645561B (zh) Semiconductor device and method of manufacturing same
US8981384B2 (en) Semiconductor device and method for manufacturing same
JP6706767B2 (ja) 半導体装置
US9000447B2 (en) Silicon carbide semiconductor device
US20180374741A1 (en) Method for Forming an Alignment Mark
US8999854B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6743905B2 (ja) 炭化珪素半導体ウエハ、炭化珪素半導体チップ、および炭化珪素半導体装置の製造方法
KR20140060264A (ko) 탄화규소 반도체 장치 및 그 제조 방법
US10014376B2 (en) Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
JP5806600B2 (ja) 炭化珪素半導体装置の製造方法
JP2016066669A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20140252374A1 (en) Silicon carbide semiconductor device
CN103311279A (zh) 半导体装置及用于制造半导体装置的方法
JP2013110238A5 (zh)
CN104919594B (zh) 制造半导体器件的方法
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2010095538A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
US10355122B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP6287193B2 (ja) 炭化珪素半導体装置の製造方法
JP6468112B2 (ja) 炭化珪素半導体装置
JP6295537B2 (ja) 炭化珪素基板ならびに半導体素子
US9679986B2 (en) Silicon carbide semiconductor device
US20130207158A1 (en) Semiconductor device
WO2020039684A1 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7031148B2 (ja) 炭化珪素半導体装置の製造方法