JP2005203565A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005203565A JP2005203565A JP2004008365A JP2004008365A JP2005203565A JP 2005203565 A JP2005203565 A JP 2005203565A JP 2004008365 A JP2004008365 A JP 2004008365A JP 2004008365 A JP2004008365 A JP 2004008365A JP 2005203565 A JP2005203565 A JP 2005203565A
- Authority
- JP
- Japan
- Prior art keywords
- region
- parallel
- trench
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】nドリフト領域12,n領域19とp仕切り領域13,20とが交互に繰り返し接合された並列pn構造を、n++ドレイン層11上に設ける。耐圧部のn領域19とp仕切り領域20との接合の繰り返しの周期を、活性部のnドリフト領域12とp仕切り領域13との接合の繰り返しの周期よりも短くする。活性部では、p仕切り領域13の不純物濃度を、nドリフト領域12との接合部に近い外側領域よりも、その内側で、かつ並列pn構造の表面から所定の深さまでの内側領域において、高くする。製造にあたっては、n++半導体基板上のn半導体層に、幅の異なるトレンチを形成し、そのトレンチ内にp半導体を、途中で不純物濃度を高くしてエピタキシャル成長させることにより、ピッチの異なるp仕切り領域13,20を形成する。
【選択図】 図2
Description
図1は、本発明の実施の形態1にかかる縦型MOSFETチップの要部を示す部分平面図である。なお、図1では、並列pn構造の表面層およびその上に形成される素子の表面構造については省略している。以下の説明では、便宜上、並列pn構造のnドリフト領域とp仕切り領域とが交互に並ぶ方向をx方向とし、各nドリフト領域および各p仕切り領域が伸びる方向をy方向とする。
図8は、本発明の実施の形態2にかかる縦型MOSFETチップの活性部および耐圧部をx方向に横切る断面構成を示す縦断面図である。ただし、x方向およびy方向については、実施の形態1と同じとする。したがって、図8は、図1中の切断線A−A’に相当する断面の構成を示している。
図11は、本発明の実施の形態3にかかる縦型MOSFETチップの要部を示す部分平面図である。なお、図11では、並列pn構造の表面層およびその上に形成される素子の表面構造については省略している。実施の形態3においては、x方向およびy方向を実施の形態1と同じとする。
図12は、本発明の実施の形態4にかかる縦型MOSFETチップの要部を示す部分平面図である。なお、図12では、並列pn構造の表面層およびその上に形成される素子の表面構造については省略している。実施の形態4においては、x方向およびy方向を実施の形態1と同じとする。
図13は、本発明の実施の形態5にかかる縦型MOSFETチップの要部を示す部分平面図である。なお、図13では、並列pn構造の表面層およびその上に形成される素子の表面構造については省略している。図13に示すように、実施の形態5は、実施の形態1の図1に示す平面パターンにおいて、耐圧部の第2の並列pn構造部2Aを、ストライプパターンではなく、p仕切り領域20がn領域19に囲まれるようにして離散的に配置された構成としたものである。この場合、n領域22は、矩形状のチップの四辺に沿って設けられている。活性部の構成は、実施の形態1と同じである。
図14は、本発明の実施の形態6にかかる縦型MOSFETチップの要部を示す部分平面図である。なお、図14では、並列pn構造の表面層およびその上に形成される素子の表面構造については省略している。図14に示すように、実施の形態6は、実施の形態5の図13に示す平面パターンにおいて、活性部の第1の並列pn構造部1Aを、ストライプパターンではなく、p仕切り領域13がnドリフト領域12に囲まれるようにして離散的に配置された構成としたものである。耐圧部の構成は、実施の形態5と同じである。
2,2A 第2の並列pn構造部
11 第1導電型の低抵抗層(n++ドレイン層)
12 第1導電型の半導体領域(nドリフト領域)
13,20 第2導電型の半導体領域(p仕切り領域)
14 第1の内側領域(p+領域)
19 n領域
27 第2の内側領域(p+領域)
31 第1導電型の低抵抗層(n++半導体基板)
32,32a,32b,32c エピタキシャル成長させた第1導電型の半導体(n半導体層)
34 第1のトレンチ
35 第2のトレンチ
36,36a,36b トレンチを埋める第2導電型の半導体(p半導体)
38,38a,38b トレンチを埋める第2導電型の半導体(p+半導体)
Claims (24)
- 第1導電型の半導体領域と、第2導電型の半導体領域とが、交互に繰り返し接合された並列pn構造を、第1導電型の低抵抗層上に有する半導体装置であって、
前記並列pn構造は、前記第1導電型の半導体領域と前記第2導電型の半導体領域との接合の繰り返しの周期が第1の周期である第1の並列pn構造部と、前記第1の周期よりも短い第2の周期である第2の並列pn構造部を有し、
前記第1の並列pn構造部では、前記第2導電型の半導体領域の不純物濃度が、前記第1導電型の半導体領域との接合部に近い第1の外側領域よりも、該第1の外側領域の内側で、かつ前記第1の並列pn構造部の表面から所定の深さまでの第1の内側領域で、高くなっていることを特徴とする半導体装置。 - 前記第2の並列pn構造部では、前記第2導電型の半導体領域の不純物濃度が、前記第1導電型の半導体領域との接合部に近い第2の外側領域よりも、該第2の外側領域の内側で、かつ前記第2の並列pn構造部の表面から所定の深さまでの第2の内側領域で、高くなっていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の内側領域の、前記並列pn構造の表面に平行な断面の面積は、前記第2の内側領域の、前記並列pn構造の表面に平行な断面の面積よりも、大きいことを特徴とする請求項2に記載の半導体装置。
- 前記第1の内側領域は、前記第2の内側領域よりも、前記並列pn構造の表面に対して深いことを特徴とする請求項2または3に記載の半導体装置。
- 前記第1の外側領域の、前記第1の内側領域との境界面に対して垂直な方向の幅と、前記第2の外側領域の、前記第2の内側領域との境界面に対して垂直な方向の幅とは、おおむね同じであることを特徴とする請求項2〜4のいずれか一つに記載の半導体装置。
- 前記第1の内側領域の不純物濃度は、前記第2の内側領域の不純物濃度よりも、高いことを特徴とする請求項2〜5のいずれか一つに記載の半導体装置。
- 前記第1の外側領域の不純物濃度は、前記第2の外側領域の不純物濃度よりも、高いことを特徴とする請求項2〜6のいずれか一つに記載の半導体装置。
- 前記第1の並列pn構造部の前記第1導電型の半導体領域の不純物濃度は、前記第2の並列pn構造部の前記第1導電型の半導体領域の不純物濃度よりも、高いことを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。
- 前記第1の並列pn構造部の前記第2導電型の半導体領域の不純物濃度は、前記第2の並列pn構造部の前記第2導電型の半導体領域の不純物濃度よりも、高いことを特徴とする請求項1に記載の半導体装置。
- 前記第2の並列pn構造部は、前記第1の並列pn構造部の周縁部に配置されていることを特徴とする請求項1〜9のいずれか一つに記載の半導体装置。
- 前記並列pn構造の平面的パターンは、ストライプ状であることを特徴とする請求項1〜9のいずれか一つに記載の半導体装置。
- 平面形状が矩形状をなす素子領域の中央部に前記第1の並列pn構造部が配置されており、前記素子領域の中央部に配置された前記第1の並列pn構造部の第1導電型の半導体領域の長手方向に垂直な辺に沿う周縁部に前記第1の並列pn構造部が配置され、前記素子領域の中央部に配置された前記第1の並列pn構造部の第1導電型の半導体領域の長手方向に平行な辺に沿う周縁部に前記第2の並列pn構造部が配置されていることを特徴とする請求項11に記載の半導体装置。
- 前記第2の並列pn構造部の少なくとも一部が、耐圧構造の少なくとも一部を構成していることを特徴とする請求項10〜12のいずれか一つに記載の半導体装置。
- 第1導電型の半導体よりなる低抵抗層上に、該低抵抗層よりも高抵抗な第1導電型の半導体をエピタキシャル成長させる工程と、
前記エピタキシャル成長により前記低抵抗層上に積層された前記第1導電型の半導体層にトレンチを形成する工程と、
前記第1導電型の半導体層に形成された前記トレンチ内に、第2導電型の半導体をエピタキシャル成長させて、前記トレンチを前記第2導電型の半導体領域で埋める工程と、
を含み、
前記第1導電型の半導体層にトレンチを形成する際に、同一素子領域内に2以上の異なる幅および周期のトレンチを形成することを特徴とする半導体装置の製造方法。 - 前記第1導電型の半導体層にトレンチを形成する際に、最も幅の狭いトレンチが前記低抵抗層に達するまで、半導体層にトレンチを形成する処理を続けることを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記第1導電型の半導体層にトレンチを形成する際に、第1の幅および周期を有する第1のトレンチ、および該第1のトレンチの周縁部に、第2の幅および周期を有する第2のトレンチを形成することを特徴とする請求項14または15に記載の半導体装置の製造方法。
- 前記第1導電型の半導体層にトレンチを形成する際に、前記第2のトレンチの第2の幅および周期を、前記第1のトレンチの第1の幅および周期よりも、短くすることを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記第1導電型の半導体層にトレンチを形成する際に、トレンチの平面的パターンをストライプ状にすることを特徴とする請求項14または15に記載の半導体装置の製造方法。
- 前記第1導電型の半導体層にトレンチを形成する際に、平面形状が矩形状をなす素子領域の中央部に第1の幅および周期を有する第1のトレンチ、前記素子領域の中央部の前記第1のトレンチの長手方向に垂直な辺に沿う周縁部に第1の幅および周期を有する第1のトレンチ、前記素子領域の中央部の前記第1のトレンチの長手方向に平行な辺に沿う周縁部に第2の幅および周期を有する第2のトレンチを形成することを特徴とする請求項18に記載の半導体装置の製造方法。
- 前記第1導電型の半導体層にトレンチを形成する際に、前記第2のトレンチの第2の幅および周期を、前記第1のトレンチの第1の幅および周期よりも、短くすることを特徴とする請求項19に記載の半導体装置の製造方法。
- 前記トレンチを第2導電型の半導体領域で埋めている途中で、該第2導電型の半導体領域の不純物濃度を1回以上変化させることを特徴とする請求項14〜20のいずれか一つに記載の半導体装置の製造方法。
- 前記トレンチを第2導電型の半導体領域で埋めている途中で、該第2導電型の半導体領域の不純物濃度を高く変化させることを特徴とする請求項21に記載の半導体装置の製造方法。
- 前記トレンチを第2導電型の半導体領域で埋めている途中で、幅の狭いトレンチが埋まった後、幅の広いトレンチが完全に埋まる前に、該第2導電型の半導体領域の不純物濃度を変化させ、その変化した不純物濃度の半導体で幅の広いトレンチを完全に埋めることを特徴とする請求項21または22に記載の半導体装置の製造方法。
- 前記トレンチを第2導電型の半導体領域で埋めている途中で、幅の狭いトレンチが完全に埋まる前に、該第2導電型の半導体領域の不純物濃度を変化させ、その変化した不純物濃度の半導体ですべてのトレンチを完全に埋めることを特徴とする請求項21または22に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008365A JP4867131B2 (ja) | 2004-01-15 | 2004-01-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008365A JP4867131B2 (ja) | 2004-01-15 | 2004-01-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203565A true JP2005203565A (ja) | 2005-07-28 |
JP4867131B2 JP4867131B2 (ja) | 2012-02-01 |
Family
ID=34821736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008365A Expired - Fee Related JP4867131B2 (ja) | 2004-01-15 | 2004-01-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867131B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372100B2 (en) | 2005-11-30 | 2008-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2010177373A (ja) * | 2009-01-28 | 2010-08-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2010258063A (ja) * | 2009-04-22 | 2010-11-11 | Sumco Corp | 半導体基板の評価方法 |
JP2012156151A (ja) * | 2011-01-21 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置 |
CN102646708A (zh) * | 2011-02-17 | 2012-08-22 | 富士电机株式会社 | 超结半导体器件 |
JP2012533167A (ja) * | 2009-07-31 | 2012-12-20 | 富士電機株式会社 | 半導体装置 |
CN102881723A (zh) * | 2011-07-14 | 2013-01-16 | 上海华虹Nec电子有限公司 | 一种半导体器件结构及其制作方法 |
WO2013008543A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士電機株式会社 | 高耐圧半導体装置 |
JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
US8735982B2 (en) | 2010-11-09 | 2014-05-27 | Fuji Electric Co., Ltd. | Semiconductor device with superjunction structure |
CN104916700A (zh) * | 2015-06-18 | 2015-09-16 | 中航(重庆)微电子有限公司 | 超级结布局结构 |
CN105161518A (zh) * | 2015-06-18 | 2015-12-16 | 中航(重庆)微电子有限公司 | 超级结布局结构 |
CN105206674A (zh) * | 2015-08-11 | 2015-12-30 | 张家港意发功率半导体有限公司 | 一种超结终端的vdmos结构 |
JP2016111129A (ja) * | 2014-12-04 | 2016-06-20 | ローム株式会社 | 半導体装置 |
JP2019110235A (ja) * | 2017-12-19 | 2019-07-04 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7297976B2 (ja) | 2017-12-19 | 2023-06-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168327A (ja) * | 1999-12-09 | 2001-06-22 | Hitachi Ltd | 半導体装置とそれを用いたパワースイッチング駆動システム |
JP2001298191A (ja) * | 2000-02-09 | 2001-10-26 | Fuji Electric Co Ltd | 半導体装置 |
JP2002016250A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003204065A (ja) * | 2002-01-08 | 2003-07-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2003273355A (ja) * | 2002-03-18 | 2003-09-26 | Toshiba Corp | 半導体素子およびその製造方法 |
JP2004134714A (ja) * | 2002-08-13 | 2004-04-30 | Fuji Electric Device Technology Co Ltd | 半導体素子 |
-
2004
- 2004-01-15 JP JP2004008365A patent/JP4867131B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168327A (ja) * | 1999-12-09 | 2001-06-22 | Hitachi Ltd | 半導体装置とそれを用いたパワースイッチング駆動システム |
JP2001298191A (ja) * | 2000-02-09 | 2001-10-26 | Fuji Electric Co Ltd | 半導体装置 |
JP2002016250A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003204065A (ja) * | 2002-01-08 | 2003-07-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2003273355A (ja) * | 2002-03-18 | 2003-09-26 | Toshiba Corp | 半導体素子およびその製造方法 |
JP2004134714A (ja) * | 2002-08-13 | 2004-04-30 | Fuji Electric Device Technology Co Ltd | 半導体素子 |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372100B2 (en) | 2005-11-30 | 2008-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8507977B2 (en) | 2009-01-28 | 2013-08-13 | Sony Corporation | Semiconductor device and manufacturing method of the same |
JP2010177373A (ja) * | 2009-01-28 | 2010-08-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US8115250B2 (en) | 2009-01-28 | 2012-02-14 | Sony Corporation | Semiconductor device and manufacturing method of the same |
US8212312B2 (en) | 2009-01-28 | 2012-07-03 | Sony Corporation | Semiconductor device and manufacturing method of the same |
JP2010258063A (ja) * | 2009-04-22 | 2010-11-11 | Sumco Corp | 半導体基板の評価方法 |
US9577087B2 (en) | 2009-07-31 | 2017-02-21 | Fui Electric Co., Ltd. | Semiconductor apparatus |
JP2012533167A (ja) * | 2009-07-31 | 2012-12-20 | 富士電機株式会社 | 半導体装置 |
US8735982B2 (en) | 2010-11-09 | 2014-05-27 | Fuji Electric Co., Ltd. | Semiconductor device with superjunction structure |
JP2012156151A (ja) * | 2011-01-21 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置 |
CN102646708A (zh) * | 2011-02-17 | 2012-08-22 | 富士电机株式会社 | 超结半导体器件 |
JP2012174704A (ja) * | 2011-02-17 | 2012-09-10 | Fuji Electric Co Ltd | 超接合半導体素子 |
WO2013008543A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士電機株式会社 | 高耐圧半導体装置 |
CN103493207A (zh) * | 2011-07-14 | 2014-01-01 | 富士电机株式会社 | 高击穿电压半导体器件 |
CN102881723A (zh) * | 2011-07-14 | 2013-01-16 | 上海华虹Nec电子有限公司 | 一种半导体器件结构及其制作方法 |
US8748982B2 (en) | 2011-07-14 | 2014-06-10 | Fuji Electric Co., Ltd. | High breakdown voltage semiconductor device |
JPWO2013008543A1 (ja) * | 2011-07-14 | 2015-02-23 | 富士電機株式会社 | 高耐圧半導体装置 |
TWI553861B (zh) * | 2011-07-14 | 2016-10-11 | Fuji Electric Co Ltd | High withstand voltage semiconductor device |
JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
JP2016111129A (ja) * | 2014-12-04 | 2016-06-20 | ローム株式会社 | 半導体装置 |
CN104916700A (zh) * | 2015-06-18 | 2015-09-16 | 中航(重庆)微电子有限公司 | 超级结布局结构 |
CN105161518A (zh) * | 2015-06-18 | 2015-12-16 | 中航(重庆)微电子有限公司 | 超级结布局结构 |
CN105206674A (zh) * | 2015-08-11 | 2015-12-30 | 张家港意发功率半导体有限公司 | 一种超结终端的vdmos结构 |
JP2019110235A (ja) * | 2017-12-19 | 2019-07-04 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7081876B2 (ja) | 2017-12-19 | 2022-06-07 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
US11456378B2 (en) | 2017-12-19 | 2022-09-27 | Lapis Semiconductor Co., Ltd. | Semiconductor device having super junction structure with varying width |
JP7297976B2 (ja) | 2017-12-19 | 2023-06-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4867131B2 (ja) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904673B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5002148B2 (ja) | 半導体装置 | |
JP5052025B2 (ja) | 電力用半導体素子 | |
JP5606019B2 (ja) | 電力用半導体素子およびその製造方法 | |
JP5439969B2 (ja) | 半導体装置 | |
JP5298488B2 (ja) | 半導体装置 | |
JP2008182054A (ja) | 半導体装置 | |
JP4867131B2 (ja) | 半導体装置およびその製造方法 | |
JP2006278826A (ja) | 半導体素子及びその製造方法 | |
JP2007116190A (ja) | 半導体素子およびその製造方法 | |
US20200227549A1 (en) | Semiconductor device and manufacturing process therefor | |
US11322607B2 (en) | Semiconductor device | |
WO2018029951A1 (ja) | 半導体装置 | |
JP2008078282A (ja) | 半導体装置及びその製造方法 | |
JP2007019146A (ja) | 半導体素子 | |
JP2012160752A (ja) | 電力用半導体素子 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI741185B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP4997715B2 (ja) | 半導体装置およびその製造方法 | |
JP4449407B2 (ja) | 半導体素子およびその製造方法 | |
JP2007067447A (ja) | 縦型超接合半導体素子 | |
US20230050319A1 (en) | Silicon carbide semiconductor device | |
JP5374886B2 (ja) | 半導体装置 | |
US11430862B2 (en) | Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof | |
US20220344475A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4867131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |