JPWO2013008543A1 - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置 Download PDF

Info

Publication number
JPWO2013008543A1
JPWO2013008543A1 JP2013523860A JP2013523860A JPWO2013008543A1 JP WO2013008543 A1 JPWO2013008543 A1 JP WO2013008543A1 JP 2013523860 A JP2013523860 A JP 2013523860A JP 2013523860 A JP2013523860 A JP 2013523860A JP WO2013008543 A1 JPWO2013008543 A1 JP WO2013008543A1
Authority
JP
Japan
Prior art keywords
parallel
layer
region
breakdown voltage
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013523860A
Other languages
English (en)
Other versions
JP5692382B2 (ja
Inventor
大為 曹
大為 曹
睦美 北村
睦美 北村
田村　隆博
隆博 田村
大西　泰彦
泰彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013523860A priority Critical patent/JP5692382B2/ja
Publication of JPWO2013008543A1 publication Critical patent/JPWO2013008543A1/ja
Application granted granted Critical
Publication of JP5692382B2 publication Critical patent/JP5692382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

ｎ型領域とｐ型領域とが半導体基板の主面に平行な方向に繰り返し交互に配置された並列ｐｎ層内の半導体領域の繰り返し回数が偶数である。耐圧構造部の第２並列ｐｎ層（微細ＳＪセル（１２Ｅ））のｎドリフト領域（１２ｃ）とｐ仕切り領域（１２ｄ）との繰り返しピッチは、素子活性部の第１並列ｐｎ層（メインＳＪセル（１２））内のｎドリフト領域（１２ａ）とｐ仕切り領域（１２ｂ）との繰り返しピッチの２／３である。矩形状の平面形状を有する半導体基板の四隅のコーナー部のメインＳＪセル（１２）と微細ＳＪセル（１２Ｅ）との境界では、メインＳＪセル（１２）の２ピッチセルの端部と微細ＳＪセル（１２Ｅ）の３ピッチの端部とが対向する。これにより、プロセスバラツキによる影響を低減し、微細ＳＪセル（１２Ｅ）のｎドリフト領域（１２ｃ）とｐ仕切り領域（１２ｄ）との相互拡散を低減させることができる。

Description

本発明は、ＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）型電界効果トランジスタ等の高耐圧半導体装置にかかわり、特にスーパージャンクション構造を有し、半導体基板の両主面間に主電流が流れる縦型の高耐圧半導体装置に関する。
通常の縦型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）では、高抵抗のｎ-ドリフト層は、オン状態のときに、縦方向（基板深さ方向）にドリフト電流を流す機能を有する。従って、このｎ-ドリフト層の電流経路を短くする、すなわち、ｎ-ドリフト層の厚さを薄くすることにより、ドリフト抵抗が低くなるため、ＭＯＳＦＥＴの実質的なオン抵抗を下げる効果が得られる。
その一方で、高抵抗のｎ-ドリフト層は、オフ状態のときには、空乏化して高耐圧を保持する機能を有する。従って、高抵抗のｎ-ドリフト層を薄くし過ぎた場合、耐圧が低くなるため、ｐベース領域とｎ-ドリフト層とのｐｎ接合から広がる空乏層が低い印加電圧でドレイン電極に達する。一方、高抵抗のｎ-ドリフト層を厚くした場合、シリコン（Ｓｉ）の臨界電界強度に達する逆バイアス電圧が高くなるため、高耐圧半導体装置となる。
しかしながら、高抵抗のｎ-ドリフト層を厚くし過ぎた場合、オン抵抗が大きくなり、損失が増える。このように、縦型ＭＯＳＦＥＴでは、オン抵抗と耐圧との間にトレードオフ関係があるため、一般的にオン抵抗および耐圧の両方の特性を同時に向上させることは難しい。
このようなトレードオフ関係にある複数の半導体特性を同時に向上させた装置として、ドリフト層に、ｐ型領域とｎ型領域とを交互に繰り返し接合した構成の超接合（スーパージャンクション、以下、ＳＪとする）構造を備えた超接合半導体装置が知られている。このＳＪ構造は、縦型の高耐圧半導体装置に適用した場合、ｎ-ドリフト層中に、基板の深さ方向に延びかつ幅の狭いｐ型領域とｎ型領域とを基板主面に平行な方向に交互に繰り返し並列させた構造（以下、並列ｐｎ層とする）となる。
これらの複数のｐ型領域とｎ型領域からなる並列ｐｎ層は、ｐ型領域およびｎ型領域をそれぞれ高不純物濃度の低抵抗領域とした場合でも、オフ時に低い印加電圧で並列ｐｎ層内のすべての領域間のｐｎ接合から拡がる空乏層が速やかに両領域を空乏化する程度の狭い幅にされるため、低オン抵抗と高耐圧特性とを同時に得られる構造として知られている。しかし、ＳＪ構造によって実際に高耐圧特性を得るには、ｐ型領域とｎ型領域とに含まれる不純物量をできるかぎり等しくなるように制御することが重要である。
また、ＳＪ構造を主電流の流れる素子活性部内のｎ-ドリフト層に形成した縦型ＭＯＳＦＥＴでは、素子活性部を取り巻く耐圧構造部の構造も通常のパワーＭＯＳＦＥＴと異なる構造にする必要がある。すなわち、ＳＪ構造を有するＭＯＳＦＥＴの高耐圧化を実現するためには、高耐圧を保持するように適切に設計された耐圧構造部を必要とする。通常、耐圧構造部は素子活性部よりも高耐圧を保持する構造にしなければならないため、耐圧構造部にもＳＪ構造あるいは疑似ＳＪ構造を形成することになる。この耐圧構造部内でも、ｎ型領域とｐ型領域との不純物量が等しくない場合、耐圧構造部の耐圧が低下するため、高耐圧半導体装置の耐圧低下に至る。
この問題を解決するため、耐圧構造部の並列ｐｎ層の不純物量を素子活性部の並列ｐｎ層の不純物量の１／２にするとよいことが知られている（例えば、下記特許文献１，２参照）。
特開２０００−２７７７２６号公報 特開２００３−２２４２７３号公報
上記特許文献１，２のように耐圧構造部の並列ｐｎ層の不純物量を素子活性部の並列ｐｎ層の不純物量の１／２にするには、耐圧構造部への不純物イオン注入のドーズ量を素子活性部への不純物イオン注入のドーズ量の１／２にするか、不純物イオン注入用マスクの開口幅を耐圧構造部において素子活性部の１／２にすればよい。例えば、耐圧構造部への不純物イオン注入のドーズ量を素子活性部への不純物イオン注入のドーズ量の１／２にする具体的方法としては、不純物イオン注入を数回に分けて行い、耐圧構造部へのイオン注入回数を素子活性部へのイオン注入回数よりも少なくする方法が開示されているが、生産効率が悪くなってコストアップにつながるという問題がある。
一方、不純物イオン注入用マスクの開口幅を耐圧構造部において素子活性部の１／２にする方法は、マスクの開口部の幅を変化させるだけなので容易に実現可能であるが、耐圧構造部におけるマスク開口幅を素子活性部におけるマスク開口幅の１／２と微細にしなければならない。このため、耐圧構造部の並列ｐｎ層は、実際にはプロセスバラツキによる影響を受け易いという問題がある。また、並列ｐｎ層のｐ型領域およびｎ型領域の幅やピッチの微細化は特性改善には効果的であるものの、ｐ型領域のｐ型不純物とｎ型領域のｎ型不純物との相互領域間の拡散（以下、相互拡散とする）が増え、不純物濃度のバラツキが大きくなったり、並列ｐｎ層が形成されなくなったりする懸念がある。
この発明は、上述した従来技術による問題点を解消するため、プロセスバラツキによる影響を低減し、耐圧構造部の第２並列ｐｎ層を構成するｐ型領域およびｎ型領域間の相互拡散を低減させた高耐圧半導体装置を提供することである。また、この発明は、上述した従来技術による問題点を解消するため、レイアウトが容易な超接合を備えた高耐圧半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる高耐圧半導体装置は、第１導電型高不純物濃度の半導体基板の一方の主面に垂直な方向に長手形状を有する第１導電型半導体領域と第２導電型半導体領域とが前記半導体基板の主面に平行な方向に交互に隣接する並列ｐｎ層をドリフト層として備え、前記並列ｐｎ層がオン状態で電流を流し、オフ状態では空乏化して電圧を阻止する構成を有し、次の特徴を有する。前記並列ｐｎ層のうち、主電流経路となる素子活性部内の第１並列ｐｎ層を備える。前記並列ｐｎ層のうち、前記素子活性部を取り巻く耐圧構造部内の第２並列ｐｎ層を備える。前記並列ｐｎ層内の隣接数が偶数である。前記第２並列ｐｎ層内の前記第１導電型半導体領域と前記第２導電型半導体領域との隣接ピッチが、前記第１並列ｐｎ層内の前記第１導電型半導体領域と前記第２導電型半導体領域との隣接ピッチの２／３である。矩形状の平面形状を有する前記半導体基板の四隅のコーナー部の前記第１並列ｐｎ層と前記第２並列ｐｎ層の境界が、前記第１並列ｐｎ層の隣接する２つの端部と前記第２並列ｐｎ層の隣接する３つの端部とが対向することを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記第２並列ｐｎ層の表面に、前記第１並列ｐｎ層の前記第１導電型半導体領域よりも不純物濃度の低い低濃度第１導電型半導体領域をさらに備えることを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記第１並列ｐｎ層は、前記第１導電型半導体領域と前記第２導電型半導体領域とが交互に繰り返し並ぶ方向に直交する方向に延びるストライプ状の平面レイアウトを有することを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記半導体基板の四隅のコーナー部に位置する前記第１並列ｐｎ層の端部の長さを偶数ピッチ毎に変えることにより、前記素子活性部の外周の、前記耐圧構造部の四隅のコーナー部付近の部分に曲率部を構成し、前記第２並列ｐｎ層の最内側端部が前記曲率部に対応する長さで前記半導体基板の主面に平行に前記半導体基板の内側に向かって延びていることを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記第１並列ｐｎ層は、前記第１導電型半導体領域内に前記第２導電型半導体領域がマトリクス状に配置された平面レイアウトを有することを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部を備えていないことを特徴とする。チャージバランスとは、並列ｐｎ層内の第１導電型半導体領域と第２導電型半導体領域の不純物量が等しくされていることである。
上述した発明によれば、耐圧構造部内の第２並列ｐｎ層のピッチを素子活性部内の第１並列ｐｎ層のピッチの２／３とすることにより、並列ｐｎ層内の第１導電型半導体領域および第２導電型半導体領域間の相互拡散およびプロセスバラツキを従来のＳＪ構造より少なくすることができる。また、上述した発明によれば、並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部を備えないことで、オフ時のドリフト層の空乏化が最も低耐圧で得られるので、最も高耐圧特性が得られ易い。
本発明にかかる高耐圧半導体装置によれば、プロセスバラツキによる影響を低減し、耐圧構造部の第２並列ｐｎ層を構成するｐ型領域およびｎ型領域内間の相互拡散を低減させることができるという効果を奏する。また、本発明にかかる高耐圧半導体装置によれば、レイアウトが容易な超接合を備えた高耐圧半導体装置を提供することができるという効果を奏する。
図１は、本発明の実施の形態１にかかるＳＪ−ＭＯＳＦＥＴの構成を示す平面図である。 図２は、図１のＡＢＣＤを頂点にもつ矩形で囲まれた部分を拡大して示す平面図である。 図３は、図２の切断線Ｅ−Ｆにおける断面構造を示す断面図である。 図４は、従来の耐圧構造部の一部を拡大して示す平面図である。 図５は、本発明の実施の形態２にかかるＳＪ−ＭＯＳＦＥＴの一部を拡大して示す平面図である。 図６は、図５の切断線Ｇ−Ｈにおける断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる高耐圧半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。以下の説明では第１導電型をｎ型、第２導電型をｐ型として説明する。
（実施の形態１）
実施の形態１にかかる高耐圧半導体装置について、超接合（スーパージャンクション：ＳＪ）構造を有する縦型ＭＯＳＦＥＴ（以下、ＳＪ−ＭＯＳＦＥＴとする）を例に説明する。図１は、本発明の実施の形態１にかかるＳＪ−ＭＯＳＦＥＴの構成を示す平面図である。図２は、図１のＡＢＣＤを頂点にもつ矩形で囲まれた部分を拡大して示す平面図である。図１，２には、ＳＪ構造の平面構造を明確に示すために、ＳＪ構造の平面レイアウトのみを示す。
図１，２に示すように、本発明の実施の形態１にかかるＳＪ−ＭＯＳＦＥＴは、素子活性部１内のドリフト層にメインＳＪセルを備え、耐圧構造部２内のドリフト層に微細ＳＪセルを備えている。素子活性部１とは、オン時に電流経路となる領域である。耐圧構造部２とは、素子活性部１の周辺部の電界を緩和し耐圧を保持する領域である。耐圧構造部２は、素子活性部１を取り巻く外周に位置している。図１には、第１並列ｐｎ層１２のみの平面レイアウトを示し、図２には、図１のチップのコーナー部のＡＢＣＤを頂点にもつ矩形（以下、矩形ＡＢＣＤとする）で囲まれた部分を拡大した、チップコーナー部におけるメインＳＪセル１２および微細ＳＪセル１２Ｅの両方の平面レイアウトを示す。
メインＳＪセル１２とは、素子活性部１内に、ｎ型領域１２ａとｐ型領域１２ｂとを基板主面に平行な方向に交互に繰り返し配置した第１並列ｐｎ層である。メインＳＪセル１２は、例えば、ｎ型領域１２ａとｐ型領域１２ｂとが交互に繰り返し並ぶ方向に直交する方向に延びるストライプ状の平面レイアウトを有する。微細ＳＪセル１２Ｅとは、耐圧構造部２内に、ｎ型領域１２ｃとｐ型領域１２ｄとを基板主面に平行な方向に交互に繰り返し配置した第２並列ｐｎ層である。微細ＳＪセル１２Ｅは、例えば、ｎ型領域１２ｃ内にｐ型領域１２ｄがマトリクス状に配置された平面レイアウトを有する。
具体的には、図２に示すように、耐圧構造部２内の第２並列ｐｎ層（微細ＳＪセル１２Ｅ）は、微細ＳＪセル１２Ｅを構成するｎ型領域１２ｃが格子状の平面レイアウトを有する。チップコーナー部では、素子活性部１内の第１並列ｐｎ層（メインＳＪセル１２）の耐圧構造部側の端部において、２セットのメインＳＪセル１２毎に基板主面に平行な方向の長さを変えることにより全体として曲率部を構成している。そして、耐圧構造部２内の第２並列ｐｎ層（微細ＳＪセル１２Ｅ）の内側端部において、第１並列ｐｎ層（メインＳＪセル１２）の端部形状に対応する３セットの微細ＳＪセル１２Ｅが配置されている。並列ｐｎ層における１つのｎ型領域とこのｎ型領域に隣り合う１つのｐ型領域を１セットとする。
このように、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴは、素子活性部１内のドリフト層に第１並列ｐｎ層（メインＳＪセル１２）と、耐圧構造部２内のドリフト層に第２並列ｐｎ層（微細ＳＪセル１２Ｅ）と、を備える。次に、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴの断面構造について説明する。図３は、図２の切断線Ｅ−Ｆにおける断面構造を示す断面図である。切断線Ｅ−Ｆは、メインＳＪセル１２および微細ＳＪセル１２Ｅを横切る切断線である。
図３に示すように、メインＳＪセル１２および微細ＳＪセル１２Ｅは、ｎ+型半導体基板１１の表面に設けられたｎ型ドリフト領域となるｎ型領域内に構成されている。具体的には、メインＳＪセル１２および微細ＳＪセル１２Ｅは、ｎ型ドリフト領域のｎ+型半導体基板１１側に対して反対側の主面から当該主面に垂直な方向に延びる長手形状を有し、かつ基板主面に平行な方向（短手方向）に繰り返し並んで配置されたｎ型領域（以下、ｎドリフト領域とする）１２ａ，１２ｃおよびｐ型領域（以下、ｐ仕切り領域とする）１２ｂ、１２ｄにより構成される。ｎ+型半導体基板１１は、ｎドリフト領域１２ａ，１２ｃよりも低抵抗（高不純物濃度）である。
ｎ+型半導体基板１１の裏面には、裏面電極が設けられている。ｎ+型半導体基板１１はｎ+ドレイン領域として機能し、裏面電極はドレイン電極８として機能する。このようなＳＪ構造の場合、オフ時にｎドリフト領域１２ａとｐ仕切り領域１２ｂとのｐｎ接合から両側のｎドリフト領域１２ａおよびｐ仕切り領域１２ｂに空乏層が速やかに拡がり、低電圧で完全に空乏化するように各領域の短手方向の幅を設定することによって、高耐圧化を達成することができる。
素子活性部１内において、各ｐ仕切り領域１２ｂの、ｎ+型半導体基板１１側に対して反対側の表面層には、ｐベース領域１３ａが設けられている。ｐベース領域１３ａの表面層には、ｎ+ソース領域１４とｐ+コンタクト領域１３ｂとが設けられている。ｐ+コンタクト領域１３ｂの不純物濃度は、ｐベース領域１３ａの不純物濃度よりも高い。ｎ+ソース領域１４とｎドリフト領域１２ａとに挟まれたｐベース領域１３ａの表面上には、ゲート絶縁膜５を介して多結晶シリコン膜からなるゲート電極６が設けられている。ｎ+ソース領域１４およびｐ+コンタクト領域１３ｂの表面には、ｎ+ソース領域１４およびｐ+コンタクト領域１３ｂにともに接触するソース電極７がアルミニウム膜によって設けられている。ゲート電極６は表面上に設けられる層間絶縁膜９によってさらにその上を覆うソース電極７との絶縁を確保している。
耐圧構造部２において、第２並列ｐｎ層（微細ＳＪセル１２Ｅ）のｎ+型半導体基板１１側に対して反対側の表面層には、第２並列ｐｎ層の表面全体を覆うように、ｎ-領域３が一様な不純物濃度領域として形成されている。ｎ-領域３の不純物濃度は、素子活性部１のｎドリフト領域１２ａの不純物濃度より低い。このｎ-領域３内には、所定の間隔でｐ型ガードリングが設けられている。さらに、ｎ-領域３の表面を覆うフィールド絶縁膜４が設けられている。符号１５は、空乏層の延びすぎを抑制するストッパー電極である。
第２並列ｐｎ層（微細ＳＪセル１２Ｅ）の隣接ピッチは、素子活性部１内の第１並列ｐｎ層（メインＳＪセル１２）の隣接ピッチの２／３とし、遷移部を設けていない構成が本発明の特徴である。遷移部とは、素子活性部１のｎドリフト領域１２ａとｐ仕切り領域１２ｂとの不純物量の関係と、耐圧構造部２のｎドリフト領域１２ｃとｐ仕切り領域１２ｄとの不純物量の関係との中間の不純物量とした領域である。
第１並列ｐｎ層の隣接ピッチとは、ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの隣接ピッチである。第２並列ｐｎ層の隣接ピッチとは、ｎドリフト領域１２ｃとｐ仕切り領域１２ｄとの隣接ピッチである。すなわち、第１並列ｐｎ層と第２並列ｐｎ層との境界において、第１並列ｐｎ層の隣接する２セットのメインＳＪセル１２の端部と、第２並列ｐｎ層の隣接する３セットの微細ＳＪセル１２Ｅの端部とが対向する。
耐圧構造部２内の第２並列ｐｎ層（微細ＳＪセル１２Ｅ）の隣接ピッチを素子活性部１の第１並列ｐｎ層（メインＳＪセル１２）の隣接ピッチの２／３とした微細パターンにすることによって、ｐ型仕切り領域およびｎ型ドリフト領域内間の相互拡散およびプロセスバラツキを従来のＳＪ構造より少なくすることができる。従来のＳＪ構造とは、耐圧構造部の第２並列ｐｎ層の隣接ピッチを素子活性部の第１並列ｐｎ層の隣接ピッチの１／２とした場合である（後述する図４参照）。さらに、オフ時に素子活性部１より耐圧構造部２の空乏層が拡がり易くなるので、より高い耐圧を得ることができる。
この点についてさらに詳細に、図２に示す本発明の実施の形態１にかかる耐圧構造部２の平面レイアウトと、図４に示す従来技術の耐圧構造部の平面レイアウトとを比較して説明する。図４は、従来の耐圧構造部の一部を拡大して示す平面図である。図４には、従来のＳＪ−ＭＯＳＦＥＴが形成されたチップコーナー部の平面レイアウトである。図４に示す領域の範囲は、図２に示す矩形ＡＢＣＤで囲まれた領域の範囲と同様である。
図４に示すように、従来のＳＪ−ＭＯＳＦＥＴでは、素子活性部１００内に、ｎ型領域２１２ａとｐ型領域２１２ｂとを基板主面に平行な方向に交互に繰り返し配置した第１並列ｐｎ層（メインＳＪセル２１２）が設けられている。耐圧構造部２００内に、ｎ型領域２１２ｃとｐ型領域２１２ｄとを基板主面に平行な方向に交互に繰り返し配置した第２並列ｐｎ層（微細ＳＪセル２１２Ｅ）が設けられている。従来の耐圧構造部２００内の並列ｐｎ層（微細ＳＪセル２１２Ｅ）のピッチは、素子活性部１００内の第１並列ｐｎ層（メインＳＪセル２１２）のピッチの１／２となっている。
本発明の実施の形態１にかかる耐圧構造部２においては、従来の耐圧構造部２００内の並列ｐｎ層２１２Ｅの場合に生じ易いプロセスバラツキによる影響を低減することができ、不純物量を制御するのも容易になる。かつ、耐圧構造部２のｎドリフト領域１２ｃとｐ仕切り領域１２ｄとの相互拡散の影響も低減することができる。
さらに、従来のＳＪ−ＭＯＳＦＥＴのように素子活性部のメインＳＪセルのピッチの数を奇数として微細ＳＪセルとの間の遷移部を必要とする場合、この遷移部でチャージバランスを取るために、より微細ＳＪセルの配置が必要となりプロセスバラツキが大きくなるので好ましくない。これに対し、本発明にかかるＳＪ−ＭＯＳＦＥＴは、素子活性部１のメインＳＪセル１２のピッチの数が偶数であるので、より微細なセル配置となる遷移部の設置の必要が無くなり、平面レイアウトを簡略化させるメリットが得られる。
また、本発明にかかるＳＪ−ＭＯＳＦＥＴは、矩形状のチップに形成されたＳＪ−ＭＯＳＦＥＴの４隅のコーナー部の第１並列ｐｎ層（メインＳＪセル１２）と第２並列ｐｎ層（微細ＳＪセル１２Ｅ）との境界が、第１並列ｐｎ層の２ピッチの端部と第２並列ｐｎ層の３ピッチの端部とが対向する構成となっている。このため、遷移部を設けずにチャージバランスをとることができる。
図２に示す高耐圧半導体装置のコーナー部の平面レイアウトは一例であり、種々変更可能である。例えば、耐圧構造部２の第２並列ｐｎ層１２Ｅのｐ仕切り領域１２ｄの平面形状は、正方形状に限らず、円状および長方形や六角形状などの多角形状であってもよい。
（実施の形態２）
図５は、本発明の実施の形態２にかかるＳＪ−ＭＯＳＦＥＴの一部を拡大して示す平面図である。図６は、図５の切断線Ｇ−Ｈにおける断面構造を示す断面図である。図５には、図１の矩形ＡＢＣＤで囲む部分の別の一例を示す。実施の形態２にかかるＳＪ−ＭＯＳＦＥＴが実施の形態１にかかるＳＪ−ＭＯＳＦＥＴと異なる点は、次の２点である。１つ目の相違点は、素子活性部１内で繰り返しパターン配置される並列ｐｎ層（メインＳＪセル１２）が、ストライプ状の平面レイアウトではなく、ｎドリフト領域１２ａ内にｐ仕切り領域１２ｂがマトリクス状に配置された平面レイアウトとなっている点である。
２つ目の相違点は、耐圧構造部２の表面側に一様な不純物濃度領域としてｎ-領域３が形成されていない点である。実施の形態２にかかるＳＪ−ＭＯＳＦＥＴの上記２つの相違点以外の構成は、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴと同様である。この実施の形態２にかかるＳＪ−ＭＯＳＦＥＴにおいても、耐圧構造部２の第２並列ｐｎ層１２Ｅのピッチが素子活性部１内の並列ｐｎ層１２のピッチより小さく（おおむね２／３）なっているため、実施の形態１と同様に、オフ時に素子活性部１より耐圧構造部２の空乏層が拡がり易くなり、より高い耐圧を得ることができるメリットが得られる。
以上、説明したように、本発明によれば、耐圧構造部内の第２並列ｐｎ層のピッチを素子活性部内の第１並列ｐｎ層のピッチの２／３とすることにより、並列ｐｎ層内のｐ型仕切り領域およびｎ型ドリフト領域内間の相互拡散およびプロセスバラツキを従来のＳＪ構造より少なくすることができる。また、上述した発明によれば、並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部（ｎ-領域）を備えないことで、オフ時のドリフト層の空乏化が最も低耐圧で得られるので、最も高耐圧特性が得られ易い。
以上において本発明では、ＳＪ−ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、ドリフト層中にＳＪ構造が形成されたさまざまな装置に適用することが可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる高耐圧半導体装置は、ＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）型電界効果トランジスタ等、半導体基板の両主面間に主電流が流れる縦型の高耐圧・大電流のパワー半導体装置に有用である。
１ 素子活性部
２ 耐圧構造部
３ ｎ-領域（低濃度第１導電型半導体領域）
４ フィールド絶縁膜
５ ゲート絶縁膜
６ ゲート電極
７ ソース電極
８ ドレイン電極
９ 層間絶縁膜
１１ ｎ+型半導体基板（ｎ+ドレイン領域）
１２ 第１並列ｐｎ層（メインＳＪセル）
１２ａ メインＳＪセルのｎドリフト領域（第１導電型半導体領域）
１２ｂ メインＳＪセルのｐ仕切り領域（第２導電型半導体領域）
１２Ｅ 第２並列ｐｎ層（微細ＳＪセル）
１２ｃ 微細ＳＪセルのｎドリフト領域（第１導電型半導体領域）
１２ｄ 微細ＳＪセルのｐ仕切り領域（第２導電型半導体領域）
１３ａ ｐベース領域
１３ｂ ｐ+コンタクト領域
１４ ｎ+ソース領域
１５ ストッパー電極
本発明は、ＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）型電界効果トランジスタ等の高耐圧半導体装置にかかわり、特にスーパージャンクション構造を有し、半導体基板の両主面間に主電流が流れる縦型の高耐圧半導体装置に関する。
通常の縦型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）では、高抵抗のｎ-ドリフト層は、オン状態のときに、縦方向（基板深さ方向）にドリフト電流を流す機能を有する。従って、このｎ-ドリフト層の電流経路を短くする、すなわち、ｎ-ドリフト層の厚さを薄くすることにより、ドリフト抵抗が低くなるため、ＭＯＳＦＥＴの実質的なオン抵抗を下げる効果が得られる。
その一方で、高抵抗のｎ-ドリフト層は、オフ状態のときには、空乏化して高耐圧を保持する機能を有する。従って、高抵抗のｎ-ドリフト層を薄くし過ぎた場合、耐圧が低くなるため、ｐベース領域とｎ-ドリフト層とのｐｎ接合から広がる空乏層が低い印加電圧でドレイン電極に達する。一方、高抵抗のｎ-ドリフト層を厚くした場合、シリコン（Ｓｉ）の臨界電界強度に達する逆バイアス電圧が高くなるため、高耐圧半導体装置となる。
しかしながら、高抵抗のｎ-ドリフト層を厚くし過ぎた場合、オン抵抗が大きくなり、損失が増える。このように、縦型ＭＯＳＦＥＴでは、オン抵抗と耐圧との間にトレードオフ関係があるため、一般的にオン抵抗および耐圧の両方の特性を同時に向上させることは難しい。
このようなトレードオフ関係にある複数の半導体特性を同時に向上させた装置として、ドリフト層に、ｐ型領域とｎ型領域とを交互に繰り返し接合した構成の超接合（スーパージャンクション、以下、ＳＪとする）構造を備えた超接合半導体装置が知られている。このＳＪ構造は、縦型の高耐圧半導体装置に適用した場合、ｎ-ドリフト層中に、基板の深さ方向に延びかつ幅の狭いｐ型領域とｎ型領域とを基板主面に平行な方向に交互に繰り返し並列させた構造（以下、並列ｐｎ層とする）となる。
これらの複数のｐ型領域とｎ型領域からなる並列ｐｎ層は、ｐ型領域およびｎ型領域をそれぞれ高不純物濃度の低抵抗領域とした場合でも、オフ時に低い印加電圧で並列ｐｎ層内のすべての領域間のｐｎ接合から拡がる空乏層が速やかに両領域を空乏化する程度の狭い幅にされるため、低オン抵抗と高耐圧特性とを同時に得られる構造として知られている。しかし、ＳＪ構造によって実際に高耐圧特性を得るには、ｐ型領域とｎ型領域とに含まれる不純物量をできるかぎり等しくなるように制御することが重要である。
また、ＳＪ構造を主電流の流れる素子活性部内のｎ-ドリフト層に形成した縦型ＭＯＳＦＥＴでは、素子活性部を取り巻く耐圧構造部の構造も通常のパワーＭＯＳＦＥＴと異なる構造にする必要がある。すなわち、ＳＪ構造を有するＭＯＳＦＥＴの高耐圧化を実現するためには、高耐圧を保持するように適切に設計された耐圧構造部を必要とする。通常、耐圧構造部は素子活性部よりも高耐圧を保持する構造にしなければならないため、耐圧構造部にもＳＪ構造あるいは疑似ＳＪ構造を形成することになる。この耐圧構造部内でも、ｎ型領域とｐ型領域との不純物量が等しくない場合、耐圧構造部の耐圧が低下するため、高耐圧半導体装置の耐圧低下に至る。
この問題を解決するため、耐圧構造部の並列ｐｎ層の不純物量を素子活性部の並列ｐｎ層の不純物量の１／２にするとよいことが知られている（例えば、下記特許文献１，２参照）。
特開２０００−２７７７２６号公報 特開２００３−２２４２７３号公報
上記特許文献１，２のように耐圧構造部の並列ｐｎ層の不純物量を素子活性部の並列ｐｎ層の不純物量の１／２にするには、耐圧構造部への不純物イオン注入のドーズ量を素子活性部への不純物イオン注入のドーズ量の１／２にするか、不純物イオン注入用マスクの開口幅を耐圧構造部において素子活性部の１／２にすればよい。例えば、耐圧構造部への不純物イオン注入のドーズ量を素子活性部への不純物イオン注入のドーズ量の１／２にする具体的方法としては、不純物イオン注入を数回に分けて行い、耐圧構造部へのイオン注入回数を素子活性部へのイオン注入回数よりも少なくする方法が開示されているが、生産効率が悪くなってコストアップにつながるという問題がある。
一方、不純物イオン注入用マスクの開口幅を耐圧構造部において素子活性部の１／２にする方法は、マスクの開口部の幅を変化させるだけなので容易に実現可能であるが、耐圧構造部におけるマスク開口幅を素子活性部におけるマスク開口幅の１／２と微細にしなければならない。このため、耐圧構造部の並列ｐｎ層は、実際にはプロセスバラツキによる影響を受け易いという問題がある。また、並列ｐｎ層のｐ型領域およびｎ型領域の幅やピッチの微細化は特性改善には効果的であるものの、ｐ型領域のｐ型不純物とｎ型領域のｎ型不純物との相互領域間の拡散（以下、相互拡散とする）が増え、不純物濃度のバラツキが大きくなったり、並列ｐｎ層が形成されなくなったりする懸念がある。
この発明は、上述した従来技術による問題点を解消するため、プロセスバラツキによる影響を低減し、耐圧構造部の第２並列ｐｎ層を構成するｐ型領域およびｎ型領域間の相互拡散を低減させた高耐圧半導体装置を提供することである。また、この発明は、上述した従来技術による問題点を解消するため、レイアウトが容易な超接合を備えた高耐圧半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる高耐圧半導体装置は、第１導電型高不純物濃度の半導体基板の一方の主面に垂直な方向に長手形状を有する第１導電型半導体領域と第２導電型半導体領域とが前記半導体基板の主面に平行な方向に交互に隣接する並列ｐｎ層をドリフト層として備え、前記並列ｐｎ層がオン状態で電流を流し、オフ状態では空乏化して電圧を阻止する構成を有し、次の特徴を有する。前記並列ｐｎ層のうち、主電流経路となる素子活性部内の第１並列ｐｎ層を備える。前記並列ｐｎ層のうち、前記素子活性部を取り巻く耐圧構造部内の第２並列ｐｎ層を備える。前記並列ｐｎ層内の隣接半導体領域の数が偶数である。前記第２並列ｐｎ層内の前記第１導電型半導体領域と前記第２導電型半導体領域との隣接ピッチが、前記第１並列ｐｎ層内の前記第１導電型半導体領域と前記第２導電型半導体領域との隣接ピッチの２／３である。矩形状の平面形状を有する前記半導体基板の四隅のコーナー部の前記第１並列ｐｎ層と前記第２並列ｐｎ層の境界が、前記第１並列ｐｎ層の隣接する２つの端部と前記第２並列ｐｎ層の隣接する３つの端部とが対向することを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記第２並列ｐｎ層の表面に、前記第１並列ｐｎ層の前記第１導電型半導体領域よりも不純物濃度の低い低濃度第１導電型半導体領域をさらに備えることを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記第１並列ｐｎ層は、前記第１導電型半導体領域と前記第２導電型半導体領域とが交互に繰り返し並ぶ方向に直交する方向に延びるストライプ状の平面レイアウトを有することを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記半導体基板の四隅のコーナー部に位置する前記第１並列ｐｎ層の端部の長さを偶数ピッチ毎に変えることにより、前記素子活性部の外周の、前記耐圧構造部の四隅のコーナー部付近の部分に曲率部を構成し、前記第２並列ｐｎ層の最内側端部が前記曲率部に対応する長さで前記半導体基板の主面に平行に前記半導体基板の内側に向かって延びていることを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記第１並列ｐｎ層は、前記第１導電型半導体領域内に前記第２導電型半導体領域がマトリクス状に配置された平面レイアウトを有することを特徴とする。
また、この発明にかかる高耐圧半導体装置は、上述した発明において、前記並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部を備えていないことを特徴とする。チャージバランスとは、並列ｐｎ層内の第１導電型半導体領域と第２導電型半導体領域の不純物量が等しくされていることである。
上述した発明によれば、耐圧構造部内の第２並列ｐｎ層のピッチを素子活性部内の第１並列ｐｎ層のピッチの２／３とすることにより、並列ｐｎ層内の第１導電型半導体領域および第２導電型半導体領域間の相互拡散およびプロセスバラツキを従来のＳＪ構造より少なくすることができる。また、上述した発明によれば、並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部を備えないことで、最も高耐圧特性が得られ易い。
本発明にかかる高耐圧半導体装置によれば、プロセスバラツキによる影響を低減し、耐圧構造部の第２並列ｐｎ層を構成するｐ型領域およびｎ型領域内間の相互拡散を低減させることができるという効果を奏する。また、本発明にかかる高耐圧半導体装置によれば、レイアウトが容易な超接合を備えた高耐圧半導体装置を提供することができるという効果を奏する。
図１は、本発明の実施の形態１にかかるＳＪ−ＭＯＳＦＥＴの構成を示す平面図である。 図２は、図１のＡＢＣＤを頂点にもつ矩形で囲まれた部分を拡大して示す平面図である。 図３は、図２の切断線Ｅ−Ｆにおける断面構造を示す断面図である。 図４は、従来の耐圧構造部の一部を拡大して示す平面図である。 図５は、本発明の実施の形態２にかかるＳＪ−ＭＯＳＦＥＴの一部を拡大して示す平面図である。 図６は、図５の切断線Ｇ−Ｈにおける断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる高耐圧半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。以下の説明では第１導電型をｎ型、第２導電型をｐ型として説明する。
（実施の形態１）
実施の形態１にかかる高耐圧半導体装置について、超接合（スーパージャンクション：ＳＪ）構造を有する縦型ＭＯＳＦＥＴ（以下、ＳＪ−ＭＯＳＦＥＴとする）を例に説明する。図１は、本発明の実施の形態１にかかるＳＪ−ＭＯＳＦＥＴの構成を示す平面図である。図２は、図１のＡＢＣＤを頂点にもつ矩形で囲まれた部分を拡大して示す平面図である。図１，２には、ＳＪ構造の平面構造を明確に示すために、ＳＪ構造の平面レイアウトのみを示す。
図１，２に示すように、本発明の実施の形態１にかかるＳＪ−ＭＯＳＦＥＴは、素子活性部１内のドリフト層にメインＳＪセルを備え、耐圧構造部２内のドリフト層に微細ＳＪセルを備えている。素子活性部１とは、オン時に電流経路となる領域である。耐圧構造部２とは、素子活性部１の周辺部の電界を緩和し耐圧を保持する領域である。耐圧構造部２は、素子活性部１を取り巻く外周に位置している。図１には、第１並列ｐｎ層１２のみの平面レイアウトを示し、図２には、図１のチップのコーナー部のＡＢＣＤを頂点にもつ矩形（以下、矩形ＡＢＣＤとする）で囲まれた部分を拡大した、チップコーナー部におけるメインＳＪセル１２および微細ＳＪセル１２Ｅの両方の平面レイアウトを示す。
メインＳＪセル１２とは、素子活性部１内に、ｎ型領域１２ａとｐ型領域１２ｂとを基板主面に平行な方向に交互に繰り返し配置した第１並列ｐｎ層である。メインＳＪセル１２は、例えば、ｎ型領域１２ａとｐ型領域１２ｂとが交互に繰り返し並ぶ方向に直交する方向に延びるストライプ状の平面レイアウトを有する。微細ＳＪセル１２Ｅとは、耐圧構造部２内に、ｎ型領域１２ｃとｐ型領域１２ｄとを基板主面に平行な方向に交互に繰り返し配置した第２並列ｐｎ層である。微細ＳＪセル１２Ｅは、例えば、ｎ型領域１２ｃ内にｐ型領域１２ｄがマトリクス状に配置された平面レイアウトを有する。
具体的には、図２に示すように、耐圧構造部２内の第２並列ｐｎ層（微細ＳＪセル１２Ｅ）は、微細ＳＪセル１２Ｅを構成するｎ型領域１２ｃが格子状の平面レイアウトを有する。チップコーナー部では、素子活性部１内の第１並列ｐｎ層（メインＳＪセル１２）の耐圧構造部側の端部において、２セットのメインＳＪセル１２毎に基板主面に平行な方向の長さを変えることにより全体として曲率部を構成している。そして、耐圧構造部２内の第２並列ｐｎ層（微細ＳＪセル１２Ｅ）の内側端部において、第１並列ｐｎ層（メインＳＪセル１２）の端部形状に対応する３セットの微細ＳＪセル１２Ｅが配置されている。並列ｐｎ層における１つのｎ型領域とこのｎ型領域に隣り合う１つのｐ型領域を１セットとする。
このように、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴは、素子活性部１内のドリフト層に第１並列ｐｎ層（メインＳＪセル１２）と、耐圧構造部２内のドリフト層に第２並列ｐｎ層（微細ＳＪセル１２Ｅ）と、を備える。次に、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴの断面構造について説明する。図３は、図２の切断線Ｅ−Ｆにおける断面構造を示す断面図である。切断線Ｅ−Ｆは、メインＳＪセル１２および微細ＳＪセル１２Ｅを横切る切断線である。
図３に示すように、メインＳＪセル１２および微細ＳＪセル１２Ｅは、ｎ+型半導体基板１１の表面に設けられたｎ型ドリフト領域となるｎ型領域内に構成されている。具体的には、メインＳＪセル１２および微細ＳＪセル１２Ｅは、ｎ型ドリフト領域のｎ+型半導体基板１１側に対して反対側の主面から当該主面に垂直な方向に延びる長手形状を有し、かつ基板主面に平行な方向（短手方向）に繰り返し並んで配置されたｎ型領域（以下、ｎドリフト領域とする）１２ａ，１２ｃおよびｐ型領域（以下、ｐ仕切り領域とする）１２ｂ、１２ｄにより構成される。ｎ+型半導体基板１１は、ｎドリフト領域１２ａ，１２ｃよりも低抵抗（高不純物濃度）である。
ｎ+型半導体基板１１の裏面には、裏面電極が設けられている。ｎ+型半導体基板１１はｎ+ドレイン領域として機能し、裏面電極はドレイン電極８として機能する。このようなＳＪ構造の場合、オフ時にｎドリフト領域１２ａとｐ仕切り領域１２ｂとのｐｎ接合から両側のｎドリフト領域１２ａおよびｐ仕切り領域１２ｂに空乏層が速やかに拡がり、低電圧で完全に空乏化するように各領域の短手方向の幅を設定することによって、高耐圧化を達成することができる。
素子活性部１内において、各ｐ仕切り領域１２ｂの、ｎ+型半導体基板１１側に対して反対側の表面層には、ｐベース領域１３ａが設けられている。ｐベース領域１３ａの表面層には、ｎ+ソース領域１４とｐ+コンタクト領域１３ｂとが設けられている。ｐ+コンタクト領域１３ｂの不純物濃度は、ｐベース領域１３ａの不純物濃度よりも高い。ｎ+ソース領域１４とｎドリフト領域１２ａとに挟まれたｐベース領域１３ａの表面上には、ゲート絶縁膜５を介して多結晶シリコン膜からなるゲート電極６が設けられている。ｎ+ソース領域１４およびｐ+コンタクト領域１３ｂの表面には、ｎ+ソース領域１４およびｐ+コンタクト領域１３ｂにともに接触するソース電極７がアルミニウム膜によって設けられている。ゲート電極６は表面上に設けられる層間絶縁膜９によってさらにその上を覆うソース電極７との絶縁を確保している。
耐圧構造部２において、第２並列ｐｎ層（微細ＳＪセル１２Ｅ）のｎ+型半導体基板１１側に対して反対側の表面層には、第２並列ｐｎ層の表面全体を覆うように、ｎ-領域３が一様な不純物濃度領域として形成されている。ｎ-領域３の不純物濃度は、素子活性部１のｎドリフト領域１２ａの不純物濃度より低い。このｎ-領域３内には、所定の間隔でｐ型ガードリングが設けられている。さらに、ｎ-領域３の表面を覆うフィールド絶縁膜４が設けられている。符号１５は、空乏層の延びすぎを抑制するストッパー電極である。
第２並列ｐｎ層（微細ＳＪセル１２Ｅ）の隣接ピッチは、素子活性部１内の第１並列ｐｎ層（メインＳＪセル１２）の隣接ピッチの２／３とし、遷移部を設けていない構成が本発明の特徴である。遷移部とは、素子活性部１のｎドリフト領域１２ａとｐ仕切り領域１２ｂとの不純物量の関係と、耐圧構造部２のｎドリフト領域１２ｃとｐ仕切り領域１２ｄとの不純物量の関係との中間の不純物量とした領域である。
第１並列ｐｎ層の隣接ピッチとは、ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの隣接ピッチである。第２並列ｐｎ層の隣接ピッチとは、ｎドリフト領域１２ｃとｐ仕切り領域１２ｄとの隣接ピッチである。すなわち、第１並列ｐｎ層と第２並列ｐｎ層との境界において、第１並列ｐｎ層のメインＳＪセル１２の隣接する２つの端部と、第２並列ｐｎ層の微細ＳＪセル１２Ｅの隣接する３つの端部とが対向する。
耐圧構造部２内の第２並列ｐｎ層（微細ＳＪセル１２Ｅ）の隣接ピッチを素子活性部１の第１並列ｐｎ層（メインＳＪセル１２）の隣接ピッチの２／３とした微細パターンにすることによって、ｐ型仕切り領域およびｎ型ドリフト領域内間の相互拡散およびプロセスバラツキを従来のＳＪ構造より少なくすることができる。従来のＳＪ構造とは、耐圧構造部の第２並列ｐｎ層の隣接ピッチを素子活性部の第１並列ｐｎ層の隣接ピッチの１／２とした場合である（後述する図４参照）。さらに、オフ時に素子活性部１より耐圧構造部２の空乏層が拡がり易くなるので、より高い耐圧を得ることができる。
この点についてさらに詳細に、図２に示す本発明の実施の形態１にかかる耐圧構造部２の平面レイアウトと、図４に示す従来技術の耐圧構造部の平面レイアウトとを比較して説明する。図４は、従来の耐圧構造部の一部を拡大して示す平面図である。図４には、従来のＳＪ−ＭＯＳＦＥＴが形成されたチップコーナー部の平面レイアウトである。図４に示す領域の範囲は、図２に示す矩形ＡＢＣＤで囲まれた領域の範囲と同様である。
図４に示すように、従来のＳＪ−ＭＯＳＦＥＴでは、素子活性部１００内に、ｎ型領域２１２ａとｐ型領域２１２ｂとを基板主面に平行な方向に交互に繰り返し配置した第１並列ｐｎ層（メインＳＪセル２１２）が設けられている。耐圧構造部２００内に、ｎ型領域２１２ｃとｐ型領域２１２ｄとを基板主面に平行な方向に交互に繰り返し配置した第２並列ｐｎ層（微細ＳＪセル２１２Ｅ）が設けられている。従来の耐圧構造部２００内の並列ｐｎ層（微細ＳＪセル２１２Ｅ）のピッチは、素子活性部１００内の第１並列ｐｎ層（メインＳＪセル２１２）のピッチの１／２となっている。
本発明の実施の形態１にかかる耐圧構造部２においては、従来の耐圧構造部２００内の並列ｐｎ層２１２Ｅの場合に生じ易いプロセスバラツキによる影響を低減することができ、不純物量を制御するのも容易になる。かつ、耐圧構造部２のｎドリフト領域１２ｃとｐ仕切り領域１２ｄとの相互拡散の影響も低減することができる。
さらに、従来のＳＪ−ＭＯＳＦＥＴのように素子活性部のメインＳＪセルの隣接する端部の数を奇数として微細ＳＪセルとの間の遷移部を必要とする場合、この遷移部でチャージバランスを取るために、より微細ＳＪセルの配置が必要となりプロセスバラツキが大きくなるので好ましくない。これに対し、本発明にかかるＳＪ−ＭＯＳＦＥＴは、素子活性部１のメインＳＪセル１２の隣接する端部の数が偶数であるので、より微細なセル配置となる遷移部の設置の必要が無くなり、平面レイアウトを簡略化させるメリットが得られる。
また、本発明にかかるＳＪ−ＭＯＳＦＥＴは、矩形状のチップに形成されたＳＪ−ＭＯＳＦＥＴの４隅のコーナー部の第１並列ｐｎ層（メインＳＪセル１２）と第２並列ｐｎ層（微細ＳＪセル１２Ｅ）との境界が、第１並列ｐｎ層の２つの隣接する端部と第２並列ｐｎ層の３つの隣接する端部とが対向する構成となっている。このため、遷移部を設けずにチャージバランスをとることができる。
図２に示す高耐圧半導体装置のコーナー部の平面レイアウトは一例であり、種々変更可能である。例えば、耐圧構造部２の第２並列ｐｎ層１２Ｅのｐ仕切り領域１２ｄの平面形状は、正方形状に限らず、円状および長方形や六角形状などの多角形状であってもよい。
（実施の形態２）
図５は、本発明の実施の形態２にかかるＳＪ−ＭＯＳＦＥＴの一部を拡大して示す平面図である。図６は、図５の切断線Ｇ−Ｈにおける断面構造を示す断面図である。図５には、図１の矩形ＡＢＣＤで囲む部分の別の一例を示す。実施の形態２にかかるＳＪ−ＭＯＳＦＥＴが実施の形態１にかかるＳＪ−ＭＯＳＦＥＴと異なる点は、次の２点である。１つ目の相違点は、素子活性部１内で繰り返しパターン配置される並列ｐｎ層（メインＳＪセル１２）が、ストライプ状の平面レイアウトではなく、ｎドリフト領域１２ａ内にｐ仕切り領域１２ｂがマトリクス状に配置された平面レイアウトとなっている点である。
２つ目の相違点は、耐圧構造部２の表面側に一様な不純物濃度領域としてｎ-領域３が形成されていない点である。実施の形態２にかかるＳＪ−ＭＯＳＦＥＴの上記２つの相違点以外の構成は、実施の形態１にかかるＳＪ−ＭＯＳＦＥＴと同様である。この実施の形態２にかかるＳＪ−ＭＯＳＦＥＴにおいても、耐圧構造部２の第２並列ｐｎ層１２Ｅのピッチが素子活性部１内の並列ｐｎ層１２のピッチより小さく（おおむね２／３）なっているため、実施の形態１と同様に、オフ時に素子活性部１より耐圧構造部２の空乏層が拡がり易くなり、より高い耐圧を得ることができるメリットが得られる。
以上、説明したように、本発明によれば、耐圧構造部内の第２並列ｐｎ層のピッチを素子活性部内の第１並列ｐｎ層のピッチの２／３とすることにより、並列ｐｎ層内のｐ型仕切り領域およびｎ型ドリフト領域内間の相互拡散およびプロセスバラツキを従来のＳＪ構造より少なくすることができる。また、上述した発明によれば、並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部を備えないことで、最も高耐圧特性が得られ易い。
以上において本発明では、ＳＪ−ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、ドリフト層中にＳＪ構造が形成されたさまざまな装置に適用することが可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる高耐圧半導体装置は、ＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）型電界効果トランジスタ等、半導体基板の両主面間に主電流が流れる縦型の高耐圧・大電流のパワー半導体装置に有用である。
１ 素子活性部
２ 耐圧構造部
３ ｎ-領域（低濃度第１導電型半導体領域）
４ フィールド絶縁膜
５ ゲート絶縁膜
６ ゲート電極
７ ソース電極
８ ドレイン電極
９ 層間絶縁膜
１１ ｎ+型半導体基板（ｎ+ドレイン領域）
１２ 第１並列ｐｎ層（メインＳＪセル）
１２ａ メインＳＪセルのｎドリフト領域（第１導電型半導体領域）
１２ｂ メインＳＪセルのｐ仕切り領域（第２導電型半導体領域）
１２Ｅ 第２並列ｐｎ層（微細ＳＪセル）
１２ｃ 微細ＳＪセルのｎドリフト領域（第１導電型半導体領域）
１２ｄ 微細ＳＪセルのｐ仕切り領域（第２導電型半導体領域）
１３ａ ｐベース領域
１３ｂ ｐ+コンタクト領域
１４ ｎ+ソース領域
１５ ストッパー電極

Claims (6)

  1. 第１導電型高不純物濃度の半導体基板の一方の主面に垂直な方向に長手形状を有する第１導電型半導体領域と第２導電型半導体領域とが前記半導体基板の主面に平行な方向に交互に隣接する並列ｐｎ層をドリフト層として備え、前記並列ｐｎ層がオン状態で電流が流れ、オフ状態で空乏化して電圧を阻止する構成を有する高耐圧半導体装置であって、
    前記並列ｐｎ層のうち、主電流経路となる素子活性部内の第１並列ｐｎ層と、
    前記並列ｐｎ層のうち、前記素子活性部を取り巻く耐圧構造部内の第２並列ｐｎ層と、
    を備え、
    前記並列ｐｎ層内の隣接数が偶数であり、
    前記第２並列ｐｎ層内の前記第１導電型半導体領域と前記第２導電型半導体領域との隣接ピッチが、前記第１並列ｐｎ層内の前記第１導電型半導体領域と前記第２導電型半導体領域との隣接ピッチの２／３であり、
    矩形状の平面形状を有する前記半導体基板の四隅のコーナー部の前記第１並列ｐｎ層と前記第２並列ｐｎ層との境界が、前記第１並列ｐｎ層の隣接する２つの端部と前記第２並列ｐｎ層の隣接する３つの端部とが対向することを特徴とする高耐圧半導体装置。
  2. 前記第２並列ｐｎ層の表面に、前記第１並列ｐｎ層の前記第１導電型半導体領域よりも不純物濃度の低い低濃度第１導電型半導体領域をさらに備えることを特徴とする請求項１に記載の高耐圧半導体装置。
  3. 前記第１並列ｐｎ層は、前記第１導電型半導体領域と前記第２導電型半導体領域とが交互に繰り返し並ぶ方向に直交する方向に延びるストライプ状の平面レイアウトを有することを特徴とする請求項２に記載の高耐圧半導体装置。
  4. 前記半導体基板の四隅のコーナー部に位置する前記第１並列ｐｎ層の端部の長さを偶数ピッチ毎に変えることにより、前記素子活性部の外周の、前記耐圧構造部の四隅のコーナー部付近の部分に曲率部を構成し、
    前記第２並列ｐｎ層の最内側端部が前記曲率部に対応する長さで前記半導体基板の主面に平行に前記半導体基板の内側に向かって延びていることを特徴とする請求項１に記載の高耐圧半導体装置。
  5. 前記第１並列ｐｎ層は、前記第１導電型半導体領域内に前記第２導電型半導体領域がマトリクス状に配置された平面レイアウトを有することを特徴とする請求項４に記載の高耐圧半導体装置。
  6. 前記並列ｐｎ層内の半導体領域がチャージバランスをとるための遷移部を備えていないことを特徴とする請求項１〜５のいずれか一つに記載の高耐圧半導体装置。
JP2013523860A 2011-07-14 2012-05-28 高耐圧半導体装置 Active JP5692382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013523860A JP5692382B2 (ja) 2011-07-14 2012-05-28 高耐圧半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011155577 2011-07-14
JP2011155577 2011-07-14
JP2013523860A JP5692382B2 (ja) 2011-07-14 2012-05-28 高耐圧半導体装置
PCT/JP2012/063685 WO2013008543A1 (ja) 2011-07-14 2012-05-28 高耐圧半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013008543A1 true JPWO2013008543A1 (ja) 2015-02-23
JP5692382B2 JP5692382B2 (ja) 2015-04-01

Family

ID=47505841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013523860A Active JP5692382B2 (ja) 2011-07-14 2012-05-28 高耐圧半導体装置

Country Status (5)

Country Link
US (1) US8748982B2 (ja)
JP (1) JP5692382B2 (ja)
CN (1) CN103493207B (ja)
TW (1) TWI553861B (ja)
WO (1) WO2013008543A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103493207B (zh) 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
KR102098983B1 (ko) * 2013-03-13 2020-04-08 우베 고산 가부시키가이샤 절연 피복층의 제조 방법
US9806147B2 (en) * 2014-01-27 2017-10-31 Renesas Electronics Corporation Semiconductor device
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
JP6477174B2 (ja) 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US9881997B2 (en) 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
DE102015106707A1 (de) 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN104916700B (zh) * 2015-06-18 2018-05-25 中航（重庆）微电子有限公司 超级结布局结构
CN105161518B (zh) * 2015-06-18 2018-03-06 中航（重庆）微电子有限公司 超级结布局结构
DE102015110484B4 (de) * 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN105206674A (zh) * 2015-08-11 2015-12-30 张家港意发功率半导体有限公司 一种超结终端的vdmos结构
JP6747195B2 (ja) 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
CN111370494B (zh) * 2018-12-26 2023-07-14 深圳尚阳通科技股份有限公司 超结器件
JP2020191441A (ja) * 2019-05-15 2020-11-26 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015752A (ja) * 1998-11-11 2001-01-19 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
JP2003224273A (ja) * 2002-01-30 2003-08-08 Fuji Electric Co Ltd 半導体装置
JP2005051190A (ja) * 2003-07-16 2005-02-24 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2005203565A (ja) * 2004-01-15 2005-07-28 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677626B1 (en) 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3751463B2 (ja) * 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
AR022304A1 (es) * 2000-01-17 2002-09-04 Ubicat S A Dispositivo de visualizacion de imagenes con fines de orientacion, localizacion e identificacion
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
CN101924132B (zh) * 2009-06-09 2013-05-01 株式会社东芝 功率用半导体器件
CN103493207B (zh) 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015752A (ja) * 1998-11-11 2001-01-19 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
JP2003224273A (ja) * 2002-01-30 2003-08-08 Fuji Electric Co Ltd 半導体装置
JP2005051190A (ja) * 2003-07-16 2005-02-24 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2005203565A (ja) * 2004-01-15 2005-07-28 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI553861B (zh) 2016-10-11
JP5692382B2 (ja) 2015-04-01
US20140035002A1 (en) 2014-02-06
US8748982B2 (en) 2014-06-10
CN103493207A (zh) 2014-01-01
WO2013008543A1 (ja) 2013-01-17
TW201310648A (zh) 2013-03-01
CN103493207B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
JP5692382B2 (ja) 高耐圧半導体装置
US8735982B2 (en) Semiconductor device with superjunction structure
US8957502B2 (en) Semiconductor device
JP4635067B2 (ja) 半導体装置及びその製造方法
JP6009731B2 (ja) 半導体装置
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
US10211286B2 (en) Semiconductor device
JP2012074441A (ja) 電力用半導体装置
CN106057888B (zh) 半导体装置以及半导体装置的制造方法
JPWO2015151185A1 (ja) 半導体装置
JP5036479B2 (ja) 縦型ｍｏｓｆｅｔ構造の半導体装置
US20110291181A1 (en) Semiconductor device and method for manufacturing same
JP2008300420A (ja) 半導体装置及び半導体装置の製造方法
JP2015070184A (ja) 半導体装置
US10707301B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5680460B2 (ja) 電力用半導体装置
JP2012156151A (ja) 半導体装置
JP3731523B2 (ja) 半導体素子
JP2013041994A (ja) 半導体装置
US10217857B2 (en) Super junction MOSFET and method of manufacturing the same
US20150364585A1 (en) Power semiconductor device
US20220336579A1 (en) Superjunction semiconductor device and method for manufacturing same
JP2024009372A (ja) 超接合半導体装置
JP2022168904A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012199435A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5692382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250