JP2010258063A - 半導体基板の評価方法 - Google Patents

半導体基板の評価方法 Download PDF

Info

Publication number
JP2010258063A
JP2010258063A JP2009103686A JP2009103686A JP2010258063A JP 2010258063 A JP2010258063 A JP 2010258063A JP 2009103686 A JP2009103686 A JP 2009103686A JP 2009103686 A JP2009103686 A JP 2009103686A JP 2010258063 A JP2010258063 A JP 2010258063A
Authority
JP
Japan
Prior art keywords
epitaxial layer
trench
distribution
width direction
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009103686A
Other languages
English (en)
Inventor
Shoji Nogami
彰二 野上
Jin Goto
仁 五東
Takumi Shibata
巧 柴田
Takeshi Yamamoto
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Denso Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Priority to JP2009103686A priority Critical patent/JP2010258063A/ja
Publication of JP2010258063A publication Critical patent/JP2010258063A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】トレンチが形成された半導体基板におけるトレンチの長さの分布を簡便に評価することができる半導体基板の評価方法を提供する。
【解決手段】半導体基板の評価方法は、トレンチが形成された第1エピタキシャル層の厚み分布を測定する第1エピタキシャル層測定工程ST1と、第1エピタキシャル層及びトレンチ内に、第2エピタキシャル層を形成する第2エピタキシャル層形成工程ST3と、第2エピタキシャル層の主表面内の厚み分布を測定する第2エピタキシャル層測定工程ST4と、第1エピタキシャル層の主表面内の厚み分布及び第2エピタキシャル層の主表面内の厚み分布に基づいて、トレンチの幅方向又は深さ方向のいずれか一方の長さの分布を評価する第1トレンチ分布評価工程ST5とを備える。
【選択図】図1

Description

本発明は、トレンチが形成された半導体基板におけるトレンチの長さの分布の評価方法に関する。
従来、パワーエレクトロニクス分野において、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)は、高速スイッチング機能を有するスイッチング素子として用いられている。パワーMOSFETの構造の一例としては、スーパージャンクション構造が挙げられる。
スーパージャンクション構造とは、ソースとドレインとを接続する導電層において、n型層とp型層とを交互に形成した構造である。スーパージャンクション構造では、空乏層がn型層とp型層との界面に形成される。このため、ソースとドレインとの間の電界は、ソースからドレインに向かう方向だけでなく、n型層からp型層へ向かう方向にも形成されるため、ソースとドレインとの間の電界が導電層の特定の部分に集中しない。したがって、スーパージャンクション構造では、高い耐電圧性能を得ることができる。
このようなスーパージャンクション構造を形成する際に用いられる半導体基板の製造方法として、エピタキシャル層にトレンチを形成し、形成されたトレンチ内にエピタキシャル層を形成する方法が提案されている(例えば、特許文献1及び2参照)。
特許文献1及び2に提案される方法を用いてエピタキシャル層に形成されるトレンチは幅方向や深さ方向の長さが異なる場合がある。この場合、エピタキシャル層に形成されるトレンチの幅方向や深さ方向の長さの分布を評価する必要がある。
特開2005−294711号公報 特開2005−317905号公報
エピタキシャル層に形成されたトレンチの幅方向や深さ方向の長さの分布を評価する方法としては、トレンチが形成された半導体基板の断面SEM(Scanning Electron Microscope)や測長SEMにより評価する方法等がある。しかしながら、断面SEMや測長SEMにより評価する方法では、SEM観察を行うための半導体基板の加工やSEMの測定等に工数が掛かるという問題があった。
本発明は、トレンチが形成された半導体基板におけるトレンチの長さの分布を簡便に評価することができる半導体基板の評価方法を提供することを目的とする。
(1)本発明の半導体基板の評価方法は、半導体基板に形成され且つ幅方向又は深さ方向のいずれか一方の長さが異なる複数のトレンチが形成された第1エピタキシャル層について、主表面内の厚み分布を前記半導体基板の厚み方向の基準位置を基準として光学的に測定する第1エピタキシャル層測定工程と、前記第1エピタキシャル層及び前記トレンチ内に、第2エピタキシャル層を形成する第2エピタキシャル層形成工程と、前記第2エピタキシャル層の主表面内の厚み分布を前記半導体基板の厚み方向の基準位置を基準として光学的に測定する第2エピタキシャル層測定工程と、前記第1エピタキシャル層測定工程により測定された前記第1エピタキシャル層の主表面内の厚み分布及び前記第2エピタキシャル層測定工程により測定された前記第2エピタキシャル層の主表面内の厚み分布に基づいて、前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布を評価する第1トレンチ分布評価工程とを備える。
(2)前記トレンチの開口部の面積を算出する第1面積算出工程と、前記第1トレンチ分布評価工程により評価された前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布及び前記第1面積算出工程により算出された前記トレンチの開口部の面積に基づいて、前記トレンチの幅方向又は深さ方向のいずれか他方の長さの分布を評価する第2トレンチ分布評価工程とを更に備えることが好ましい。
(3)本発明の半導体基板の評価方法は、幅方向又は深さ方向のいずれか一方の長さが異なる複数のトレンチが形成された第1半導体基板に、第3エピタキシャル層を所定の形成条件で形成する第3エピタキシャル層形成工程と、主表面が平坦状である第2半導体基板に、第4エピタキシャル層を前記所定の形成条件で形成する第4エピタキシャル層形成工程と、前記第3エピタキシャル層の主表面内の厚み分布を前記第1半導体基板の厚み方向の基準位置を基準として光学的に測定する第3エピタキシャル層測定工程と、前記第4エピタキシャル層の主表面内の厚み分布を前記第2半導体基板の厚み方向の基準位置を基準として光学的に測定する第4エピタキシャル層測定工程と、前記第3エピタキシャル層測定工程により測定された前記第3エピタキシャル層の主表面内の厚み分布及び前記第4エピタキシャル層測定工程により測定された前記第4エピタキシャル層の主表面内の厚み分布に基づいて、前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布を評価する第3トレンチ分布評価工程とを備える。
(4)前記トレンチの開口部の面積を算出する第2面積算出工程と、前記第3トレンチ分布評価工程により評価された前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布及び前記第2面積算出工程により算出された前記トレンチの開口部の面積に基づいて、前記トレンチの幅方向又は深さ方向のいずれか他方の長さの分布を評価する第4トレンチ分布評価工程とを更に備えることが好ましい。
本発明によれば、トレンチが形成された半導体基板におけるトレンチの長さの分布を簡便に評価することができる半導体基板の評価方法を提供することができる。
本発明の半導体基板の評価方法の第1実施態様を示すフローチャートである。 (a)及び(b)は、第1実施態様の半導体基板の評価方法による第1エピタキシャル層12の断面の変化を示す部分断面図である。 本発明の半導体基板の評価方法の第1実施態様を示すフローチャートである。 (a)及び(b)は、第1実施態様の半導体基板の評価方法による第1エピタキシャル層22の断面の変化を示す部分断面図である。 トレンチ13又はトレンチ23の形状を模式的に示す拡大斜視図である。 本発明の半導体基板の評価方法の第2実施態様を示すフローチャートである。 (a)及び(b)は、第2実施態様の半導体基板の評価方法によるシリコン基板31の断面の変化を示す部分断面図であり、(c)及び(d)は、第2実施態様の半導体基板の評価方法によるシリコン基板41の断面の変化を示す部分断面図である。 本発明の半導体基板の評価方法の第2実施態様を示すフローチャートである。 (a)及び(b)は、第2実施態様の半導体基板の評価方法によるシリコン基板51の断面の変化を示す部分断面図であり、(c)及び(d)は、第2実施態様の半導体基板の評価方法によるシリコン基板61の断面の変化を示す部分断面図である。 トレンチ32又はトレンチ52の形状を模式的に示す拡大斜視図である。
本発明の半導体基板の評価方法の第1実施態様について図面を参照しながら説明する。図1は、本発明の半導体基板の評価方法の第1実施態様を示すフローチャートである。図2の(a)及び(b)は、第1実施態様の半導体基板の評価方法による第1エピタキシャル層12の断面の変化を示す部分断面図である。図3は、本発明の半導体基板の評価方法の第1実施態様を示すフローチャートである。図4の(a)及び(b)は、第1実施態様の半導体基板の評価方法による第1エピタキシャル層22の断面の変化を示す部分断面図である。図5は、トレンチ13又はトレンチ23の形状を模式的に示す拡大斜視図である。
〔第1実施態様〕
図1及び図3に示すように、第1実施態様の半導体基板の評価方法は、第1エピタキシャル層測定工程ST1と、第1面積算出工程ST2と、第2エピタキシャル層形成工程ST3と、第2エピタキシャル層測定工程ST4と、第1トレンチ分布評価工程ST5と、第2トレンチ分布評価工程ST6と、を備える。以下、各工程について詳細に説明する。なお、各工程ST1〜ST6において、第1エピタキシャル層12に形成された幅方向の長さが異なるトレンチ13を評価する場合と、第1エピタキシャル層22に形成された深さ方向の長さが異なるトレンチ23を評価する場合とに分けて説明する。
<幅方向の長さが異なるトレンチ13を評価する場合>
(ST1)第1エピタキシャル層測定工程
先ず、幅方向の長さが異なるトレンチ13を評価する場合における、各工程ST1〜ST6について図1、図2及び図5を参照しながら説明する。
幅方向の長さが異なるトレンチ13を評価する場合には、図2(a)に示すように、半導体基板としてのシリコン基板11の上に形成され、且つ幅方向の長さ(L1〜L3)が異なる複数のトレンチ13(13a,13b,13c)が形成された第1エピタキシャル層12について、主表面内の厚み分布D1をシリコン基板11の厚み方向の基準位置を基準として光学的に測定する。
なお、トレンチ13について共通する説明を行う場合には、「トレンチ13」の表現を用い、トレンチ13について個別に説明を行う場合には、「トレンチ13a,13b,13c」等の表現を用いる。
ここで、シリコン基板11の基準位置としては、例えば、シリコン基板11の主表面や裏面等が例示される。また、トレンチ13において、厚み分布D1を光学的に測定する手段としては、特に制限されないが、例えば、FT−IR(Fourier Transform Infrared:フーリエ変換型赤外分光)が例示される。
(ST2)第1面積算出工程
第1エピタキシャル層測定工程ST1を経た後、第1エピタキシャル層12に形成されたトレンチ13の開口部の面積S1(図5参照)を算出する。
先ず、第1エピタキシャル層12に形成されたトレンチ13の幅方向の長さについて説明する。
図2(a)に示すように、第1エピタキシャル層12には、幅方向の長さL1、L2、L3がそれぞれ異なるトレンチ13a、13b、13cが形成されている。トレンチ13a、13b、13cの幅方向の長さL1、L2、L3の関係は、L1<L2<L3となっている。なお、幅方向の長さL1、L2、L3は、トレンチ13a、13b、13cにそれぞれ対応する。
また、図5に示すように、トレンチ13は、略四角柱形状を有している。ここで、幅方向の長さLbが、図2(a)の幅方向の長さL1、L2、L3に相当する。また、トレンチ13において、幅方向に対して水平方向に直交する方向の長さLa及び深さ方向Lcは、一定であると仮定して説明する。
そして、トレンチ13a、13b、13cにおける幅方向の長さL1、L2、L3は、図2(a)に示すようにそれぞれ異なる長さであるため、トレンチ13a、13b、13cの開口部の面積S1a、S1b、S1cは、幅方向の長さL1、L2、L3に応じてそれぞれ異なる面積となる。
トレンチ13の開口部の面積S1を算出する手段としては、特に制限されないが、例えば、測長SEMによりLa、Lbの長さを計測し、計測されたLa、Lbの長さから面積S1を算出する。
(ST3)第2エピタキシャル層形成工程
第1面積算出工程ST2を経た後、第1エピタキシャル層12及びトレンチ13内に、第2エピタキシャル層14を形成する。
具体的には、図2(b)に示すように、第2エピタキシャル層14は、第1エピタキシャル層12の上の全域に形成され、且つ全てのトレンチ13内を埋めている。
また、第2エピタキシャル層14を形成する手段としては、特に限定されないが、トレンチ13が形成されていない第1エピタキシャル層12に対して第2エピタキシャル層14を形成した場合、形成される第2エピタキシャル層14の面内の厚み分布の均一性が高い手段であることが好ましく、例えば、化学気相成長法(CVD)、物理気相成長法(PVD)、分子線エピタキシー法(MBE)等を用いることが好ましい。また、トレンチ13が形成されていない第1エピタキシャル層12に対して第2エピタキシャル層14を形成した場合、形成される第2エピタキシャル層14の面内の厚み分布は、±2%以下であることが好ましい。
トレンチ13a、13b、13cでは、幅方向の長さL1、L2、L3がそれぞれ異なり、第2エピタキシャル層14は、第1エピタキシャル層12面内で均一に形成される。このため、図2(b)に示すように、トレンチ13a近傍の第2エピタキシャル層14の厚さは、トレンチ13aの幅方向の長さに応じたH1となる。また、トレンチ13b近傍の第2エピタキシャル層14の厚さは、トレンチ13bの幅方向の長さに応じたH2となる。また、トレンチ13c近傍の第2エピタキシャル層14の厚さは、トレンチ13cの幅方向の長さに応じたH3となる。ここで、第2エピタキシャル層14の厚さH1、H2、H3の関係は、H1>H2>H3となる。
(ST4)第2エピタキシャル層測定工程
第2エピタキシャル層形成工程ST3を経た後、第2エピタキシャル層14について、主表面内の厚み分布D2をシリコン基板11の基準位置を基準として光学的に測定する。シリコン基板11の基準位置としては、前述した第1エピタキシャル層測定工程ST1における基準位置を用いることが好ましい。
また、厚み分布D2を光学的に測定する手段としては、特に制限されないが、前述した第1エピタキシャル層測定工程ST1と同様に、例えばFT−IRが例示される。
(ST5)第1トレンチ分布評価工程
第2エピタキシャル層測定工程ST4を経た後、第1エピタキシャル層測定工程ST1により測定された第1エピタキシャル層12の主表面内の厚み分布D1、及び第2エピタキシャル層測定工程ST4により測定された第2エピタキシャル層14の主表面内の厚み分布D2に基づいて、トレンチの幅方向の長さの分布D3を評価する。
具体的には、第2エピタキシャル層測定工程ST4により測定された第2エピタキシャル層14の主表面内の厚み分布D2から、第1エピタキシャル層12の主表面内の厚み分布D1を引算して得られた差がトレンチ13の幅方向の長さの分布D3に相関した値となる。つまり、
D3=D2−D1・・・式(1)
により求めることができる。
(ST6)第2トレンチ分布評価工程
第1トレンチ分布評価工程ST5により求められたトレンチ13の幅方向の長さの分布D3と、第1面積算出工程ST2により算出されたトレンチ13の開口部の面積S1に基づいて、トレンチ13の深さ方向の分布D4を評価する。
具体的には、第1トレンチ分布評価工程ST5により求められたトレンチ13の幅方向の長さの分布D3を、第1面積算出工程ST2により算出されたトレンチ13の開口部の面積S1で除算して得られた商が、トレンチ13の深さ方向の長さの分布に相関した値D4となる。つまり、
D4=D3/S1・・・式(2)
により求めることができる。
<深さ方向の長さが異なるトレンチ23を評価する場合>
(ST1)第1エピタキシャル層測定工程
次に、深さ方向の長さが異なるトレンチ23を評価する場合における、各工程ST1、ST3〜ST5について図3から図5を参照しながら説明する。
深さ方向の長さが異なるトレンチ23を評価する場合には、図4(a)に示すように、半導体基板としてのシリコン基板21の上に形成され、且つ深さ方向の長さ(L11〜L13)が異なる複数のトレンチ23(23a,23b,23c)が形成された第1エピタキシャル層22について、主表面内の厚み分布D11をシリコン基板21の厚み方向の基準位置を基準として光学的に測定する。
なお、トレンチ23について共通する説明を行う場合には、「トレンチ23」の表現を用い、トレンチ23について個別に説明を行う場合には、「トレンチ23a,23b,23c」の表現を用いる。
ここで、シリコン基板21の基準位置として、例えば、シリコン基板21の主表面や裏面等が例示される。また、トレンチ23において、厚み分布D11を光学的に測定する手段としては、特に制限されないが、例えば、FT−IRが例示される。
先ず、第1エピタキシャル層22に形成されたトレンチ23の深さ方向の長さについて説明する。
図4(a)に示すように、第1エピタキシャル層22は、シリコン基板21の上に形成されている。そして、第1エピタキシャル層22には、深さ方向の長さL11、L12、L13がそれぞれ異なるトレンチ23a、23b、23cが形成されている。トレンチ23a、23b、23cの深さ方向の長さL11、L12、L13の関係は、L11<L12<L13となっている。なお、深さ方向の長さL11、L12、L13は、トレンチ23a、23b、23cにそれぞれ対応する。
また、図5に示すように、トレンチ23は、略四角柱形状を有している。ここで、深さ方向の長さLcが、図4(a)の深さ方向の長さL11、L12、L13に相当する。また、トレンチ23において、幅方向の長さLb及び幅方向に対して水平方向に直交する方向の長さLaは、一定であると仮定して説明する。
トレンチ23a、23b、23cにおける深さ方向の長さL11、L12、L13は、図4(a)に示すようにそれぞれ異なる長さであるが、前述したように幅方向の長さLb及び幅方向に対して水平方向に直交する長さLaは、一定であるため、トレンチ23a、23b、23cの開口部の面積S2a、S2b、S2cは、それぞれ一定の面積となる。
(ST3)第2エピタキシャル層形成工程
第1面積算出工程ST2を経た後、第1エピタキシャル層22及びトレンチ23内に、第2エピタキシャル層24を形成する。
具体的には、図4(b)に示すように、第2エピタキシャル層24は、第1エピタキシャル層22の上の全域に形成され、且つ全てのトレンチ23内を全て埋めている。
また、第2エピタキシャル層24を形成する手段としては、特に限定されないが、トレンチ23が形成されていない第1エピタキシャル層22に対して第2エピタキシャル層24を形成した場合、形成される第2エピタキシャル層24の面内の厚み分布の均一性が高い手段であることが好ましく、例えば、化学気相成長法(CVD)、物理気相成長法(PVD)、分子線エピタキシー法(MBE)等を用いることが好ましい。また、トレンチ23が形成されていない第1エピタキシャル層22に対して第2エピタキシャル層24を形成した場合、形成される第2エピタキシャル層24の面内の厚み分布は、±2%以下であることが好ましい。
トレンチ23a、23b、23cでは、深さ方向の長さL11、L12、L13がそれぞれ異なり、第2エピタキシャル層24は、第1エピタキシャル層22面内で均一に形成される。このため、トレンチ23a近傍の第2エピタキシャル層24の厚さは、トレンチ23aの幅方向の長さに応じたH11となる。また、トレンチ23b近傍の第2エピタキシャル層24の厚さは、トレンチ23bの幅方向の長さに応じたH12となる。また、トレンチ23c近傍の第2エピタキシャル層24の厚さは、トレンチ23cの幅方向の長さに応じたH13となる。ここで、第2エピタキシャル層24の厚さH11、H12、H13の関係は、H11>H12>H13となる。
(ST4)第2エピタキシャル層測定工程
第2エピタキシャル層形成工程ST3を経た後、第2エピタキシャル層24について、主表面内の厚み分布D12をシリコン基板21の基準位置を基準として光学的に測定する。シリコン基板21の基準位置としては、前述した第1エピタキシャル層測定工程ST1における基準位置を用いることが好ましい。
厚み分布D12を光学的に測定する手段としては、特に制限されないが、前述した第1エピタキシャル層測定工程ST1と同様に、例えばFT−IRが例示される。
(ST5)第1トレンチ分布評価工程
第2エピタキシャル層測定工程ST4を経た後、第1エピタキシャル層測定工程ST1により測定された第1エピタキシャル層22の主表面内の厚み分布D11、及び第2エピタキシャル層測定工程ST4により測定された第2エピタキシャル層24の主表面内の厚み分布D12に基づいて、トレンチの深さ方向の長さの分布D13を評価する。
具体的には、第2エピタキシャル層測定工程ST4により測定された第2エピタキシャル層24の主表面内の厚み分布D12から、第1エピタキシャル層22の主表面内の厚み分布D11を引算して得られた差が、トレンチ23の深さ方向の長さの分布に相関した値D13となる。つまり、
D13=D12−D11・・・式(3)
により求めることができる。
第1実施態様の半導体基板の評価方法によれば、例えば以下の効果が奏される。
第1実施態様の半導体基板の評価方法は、トレンチ13,23が形成された第1エピタキシャル層12,22の厚み分布D1,D11を測定する第1エピタキシャル層測定工程ST1と、第1エピタキシャル層12,22及びトレンチ13,23内に、第2エピタキシャル層14,24を形成する第2エピタキシャル層形成工程ST3と、第2エピタキシャル層14,24の主表面内の厚み分布D2,D12を測定する第2エピタキシャル層測定工程ST4と、第1エピタキシャル層12,22の主表面内の厚み分布D1,D11及び第2エピタキシャル層14,24の主表面内の厚み分布D2,D12に基づいて、トレンチ13の幅方向又はトレンチ23の深さ方向のいずれか一方の長さの分布D3,D13を評価する第1トレンチ分布評価工程ST5と、を備えている。
これにより、幅方向の長さが異なるトレンチ13の幅方向の長さの分布D3、又は深さ方向の長さが異なるトレンチ23の深さ方向の長さの分布D13のいずれかを評価することができる。したがって、トレンチの幅方向の長さ、又はトレンチの深さ方向の長さが異なる場合であっても、簡易にその分布を評価することができる。
また、第1実施態様の半導体基板の評価方法は、トレンチ13の開口部の面積S1を算出する第1面積算出工程ST2と、第1トレンチ分布評価工程ST5により評価されたトレンチ13の幅方向又は深さ方向のいずれか一方の長さの分布D1及び第1面積算出工程ST2により算出されたトレンチ13の開口部の面積S1に基づいて、トレンチ13の深さ方向の幅方向の分布D4を評価する第2トレンチ分布評価工程ST6と、を更に備えている。
これにより、幅方向の長さが異なるトレンチ13の幅方向の長さの分布D3を評価した結果を用いて、幅方向の長さが異なるトレンチ13の深さ方向の長さの分布D4を評価することができる。
次に、本発明の半導体基板の評価方法の他の実施態様について説明する。他の実施態様については、主として、第1実施態様とは異なる点を説明し、第1実施態様と同様の構成について同じ符号を付し、説明を省略する。他の実施態様について特に説明しない点については、第1実施態様についての説明が適宜適用される。他の実施態様においても、第1実施態様と同様の効果が奏される。
〔第2実施態様〕
第2実施態様は、第1実施態様に比して、トレンチが形成された高濃度のドーパントが導入されたシリコン基板と、トレンチが形成されない高濃度のドーパントが導入されたシリコン基板とを用いている点及びこれらのシリコン基板にエピタキシャル層を形成し、トレンチが形成されないシリコン基板を基準としてトレンチの幅方向又は深さ方向いずれか一方の長さの分布を評価する点が主として異なる。
図6は、本発明の半導体基板の評価方法の第2実施態様を示すフローチャートである。図7(a)及び(b)は、第2実施態様の半導体基板の評価方法によるシリコン基板31の断面の変化を示す部分断面図であり、図7(c)及び(d)は、第2実施態様の半導体基板の評価方法によるシリコン基板41の断面の変化を示す部分断面図である。図8は、本発明の半導体基板の評価方法の第2実施態様を示すフローチャートである。図9(a)及び(b)は、第2実施態様の半導体基板の評価方法によるシリコン基板51の断面の変化を示す部分断面図であり、図9(c)及び(d)は、第2実施態様の半導体基板の評価方法によるシリコン基板61の断面の変化を示す部分断面図である。図10は、トレンチ32又はトレンチ52の形状を模式的に示す拡大斜視図である。
図6及び図8に示すように、第2実施態様の半導体基板の評価方法は、第2面積算出工程ST11と、第3エピタキシャル層形成工程ST12と、第4エピタキシャル層形成工程ST13と、第3エピタキシャル層測定工程ST14と、第4エピタキシャル層測定工程ST15と、第3トレンチ分布評価工程ST16と、第4トレンチ分布評価工程ST17と、を備える。以下、各工程について詳細に説明する。なお、各工程ST11〜ST17において、シリコン基板31に形成された幅方向の長さが異なるトレンチ32を評価する場合と、シリコン基板51に形成された深さ方向の長さが異なるトレンチ52を評価する場合とに分けて説明する。
(ST11)第2面積算出工程
<幅方向の長さが異なるトレンチ32を評価する場合>
幅方向の長さが異なるトレンチ32を評価する場合における、各工程ST11〜ST17について図6、図7及び図10を参照しながら説明する。先ず、評価対象となるトレンチ32の開口部の面積S3(図10参照)を算出する。
具体的には、幅方向の長さが異なる複数のトレンチ32(32a,32b,32c)が形成され、且つ高濃度のドーパントが導入されたシリコン基板31(図7(a)参照)と、トレンチが形成されず、主表面が平坦状であり、且つシリコン基板31と略同一の濃度のドーパントが導入されたシリコン基板41(図7(c)参照)とを用意する。シリコン基板41は、シリコン基板31のトレンチ32を評価するための基準として用いられる。なお、シリコン基板31と、シリコン基板41とのドーパント濃度の差は、10%以下であることが好ましい。
また、シリコン基板31には、幅方向の長さL21、L22、L23がそれぞれ異なるトレンチ32a、32b、32cが形成されている。トレンチ32a、32b、32cの幅方向の長さL21、L22、L23の関係は、L21<L22<L23となっている。なお、幅方向の長さL21、L22、L23は、トレンチ32a、32b、32cにそれぞれ対応する。
また、トレンチ32について共通する説明を行う場合には、「トレンチ32」の表現を用い、トレンチ32について個別に説明を行う場合には、「トレンチ32a,32b,32c」等の表現を用いる。
そして、図10に示すように、トレンチ32は、略四角柱形状を有している。ここで、幅方向の長さLyが、図7(a)の幅方向の長さL21、L22、L23に相当する。また、トレンチ32において、幅方向に対して水平方向に直交する方向の長さLx及び深さ方向Lcは、一定であると仮定して説明する。
トレンチ32a、32b、32cにおける幅方向の長さL21、L22、L23は、図7(a)に示すようにそれぞれ異なる長さであるため、トレンチ32a、32b、32cの開口部の面積S3a、S3b、S3cは、幅方向の長さL21、L22、L23に応じてそれぞれ異なる面積となる。
トレンチ32の開口部の面積S3を算出する手段としては、特に制限されないが、例えば、測長SEMによりLx、Lyの長さを計測し、計測されたLx、Lyの長さから面積S3を算出する。
(ST12)第3エピタキシャル層形成工程
第2面積算出工程ST11を経た後、図7(b)に示すように、幅方向の長さが異なるトレンチ32が形成されたシリコン基板31に第3エピタキシャル層33を所定の形成条件で形成する。
具体的には、第3エピタキシャル層33は、全てのシリコン基板31の上に形成され、且つ全てのトレンチ32内を埋めている。
また、第3エピタキシャル層33を形成する手段としては、特に限定されないが、トレンチ32が形成されていないシリコン基板31に対して第3エピタキシャル層33を形成した場合、形成される第3エピタキシャル層33の面内の厚み分布の均一性が高い手段であることが好ましい。例えば、化学気相成長法(CVD)、物理気相成長法(PVD)、分子線エピタキシー法(MBE)等を用いることが好ましい。また、トレンチ32が形成されていないシリコン基板31に対して第3エピタキシャル層33を形成した場合、形成される第3エピタキシャル層33の面内の厚み分布は、±2%以下であることが好ましい。
トレンチ32a、32b、32cでは、幅方向の長さL21、L22、L23がそれぞれ異なり、第3エピタキシャル層33は、シリコン基板31面内で均一に形成される。このため、トレンチ32a近傍の第3エピタキシャル層33の厚さは、トレンチ32aの幅方向の長さに応じたH21となる。また、トレンチ32b近傍の第3エピタキシャル層33の厚さは、トレンチ32bの幅方向の長さに応じたH22となる。また、トレンチ32c近傍の第3エピタキシャル層33の厚さは、トレンチ32cの幅方向の長さに応じたH23となる。第3エピタキシャル層33の厚さH21、H22、H23の関係は、H21>H22>H23となる。
(ST13)第4エピタキシャル層形成工程
第3エピタキシャル層形成工程ST12を経た後、図7(d)に示すように、トレンチが形成されず、主表面が平坦状であるシリコン基板41に第4エピタキシャル層42を第3エピタキシャル層形成工程ST12と同一の形成条件(所定の形成条件)で形成する。このように、第4エピタキシャル層形成工程ST13では、第3エピタキシャル層形成工程ST12と同一の形成条件で第4エピタキシャル層42を形成することにより、第4エピタキシャル層42を第3エピタキシャル層33と比較するための基準として用いることができる。
また、第4エピタキシャル層42を形成する手段としては、特に限定されないが、前述した第3エピタキシャル層形成工程ST12と同一の形成手段及び形成条件であることが好ましい。
(ST14)第3エピタキシャル層測定工程
第4エピタキシャル層形成工程ST13を経た後、第3エピタキシャル層33について、主表面内の厚み分布D31をシリコン基板31の基準位置を基準として光学的に測定する。シリコン基板31の基準位置としては、例えば、シリコン基板31の主表面や裏面等が挙げられる。
また、厚み分布D31を光学的に測定する手段としては、特に制限されないが、第1実施態様と同様に、例えばFT−IRが例示される。
(ST15)第4エピタキシャル層測定工程
第3エピタキシャル層測定工程ST14を経た後、第4エピタキシャル層42について、主表面内の厚み分布D32をシリコン基板41の基準位置を基準として光学的に測定する。シリコン基板41の基準位置としては、例えば、シリコン基板41の主表面や裏面等が挙げられる。
また、厚み分布D32を光学的に測定する手段としては、特に制限されないが、前述した第3エピタキシャル層測定工程ST14と同様に、例えばFT−IRが例示される。
(ST16)第3トレンチ分布評価工程
第4エピタキシャル層測定工程ST15を経た後、第3エピタキシャル層測定工程ST14により測定された第3エピタキシャル層33の主表面内の厚み分布D31、及び第4エピタキシャル層測定工程ST15により測定された第4エピタキシャル層42の主表面内の厚み分布D32に基づいて、トレンチの幅方向の長さの分布D33を評価する。
第4エピタキシャル層測定工程ST15により測定された第4エピタキシャル層42の主表面内の厚み分布D32から、第3エピタキシャル層測定工程ST14により測定された第3エピタキシャル層33の主表面内の厚み分布D31を引算して得られた差がトレンチ32の幅方向の長さの分布に相関した値D33となる。
つまり、
D33=D32−D31・・・式(4)
により求めることができる。
(ST17)第4トレンチ分布評価工程
第3トレンチ分布評価工程ST16において、トレンチ32の幅方向の長さの分布D43を評価した場合には、そのトレンチ32の幅方向の長さの分布D43、及び第2面積算出工程ST11により算出されたトレンチ32の開口部の面積S3に基づいて、トレンチ32の深さ方向の分布D34を評価する。
具体的には、第3トレンチ分布評価工程ST16により評価されたトレンチ32の幅方向の長さの分布D33を、第2面積算出工程ST11により算出されたトレンチ32の開口部の面積S3で除算して得られた商が、トレンチ32の深さ方向の長さの分布に相関した値D34となる。つまり、
D34=D33/S3・・・式(5)
により求めることができる。
(ST11)第2面積算出工程
<深さ方向の長さが異なるトレンチ52を評価する場合>
次に、深さ方向の長さが異なるトレンチ52を評価する場合における、各工程ST11〜ST16について図8から図10を参照しながら説明する。
先ず、評価対象となるトレンチ52の開口部の面積S4を算出する。
具体的には、深さ方向の長さの異なるトレンチ52を評価する場合には、深さ方向の長さが異なる複数のトレンチ52a、52b、52cが形成され、且つ高濃度のドーパントが導入されたシリコン基板51(図9(a)参照)と、トレンチが形成されず、主表面が平坦状であり、且つシリコン基板51と略同一の高濃度のドーパントが導入されたシリコン基板61(図9(c)参照)とを用意する。なお、シリコン基板51と、シリコン基板61とのドーパント濃度の差は、10%以下であることが好ましい。
また、シリコン基板51には、深さ方向の長さL31、L32、L33がそれぞれ異なるトレンチ52a、52b、52cが形成されている。トレンチ52a、52b、52cの深さ方向の長さL31、L32、L33の関係は、L31<L32<L33となっている。なお、深さ方向の長さL31、L32、L33は、トレンチ52a、52b、52cにそれぞれ対応する。
また、トレンチ52について共通する説明を行う場合には、「トレンチ52」の表現を用い、トレンチ52について個別に説明を行う場合には、「トレンチ52a,52b,52c」等の表現を用いる。
また、図10に示すように、トレンチ52は、略四角柱形状を有している。ここで、深さ方向の長さLzが、図9(a)の深さ方向の長さL31、L32、L33に相当する。また、トレンチ52において、幅方向の長さLy及び幅方向に対して水平方向に直交する方向の長さLxは、一定であると仮定して説明する。
トレンチ52a、52b、52cにおける深さ方向の長さL31、L32、L33は、図9(a)に示すようにそれぞれ異なる長さであるが、前述したように幅方向の長さLy及び幅方向に対して水平方向に直交する長さLxは、一定であるため、トレンチ52a、52b、52cの開口部の面積S4a、S4b、S4cは、それぞれ一定の面積となる。
(ST12)第3エピタキシャル層形成工程
第2面積算出工程ST11を経た後、図9(b)に示すように、深さ方向の長さが異なるトレンチ52が形成されたシリコン基板51に第3エピタキシャル層53を所定の形成条件で形成する。
具体的には、第3エピタキシャル層53は、シリコン基板61の上の全域に形成され、且つ全てのトレンチ52内を埋めている。
また、第3エピタキシャル層53を形成する手段としては、特に限定されないが、トレンチ52が形成されていないシリコン基板61に対して第3エピタキシャル層53を形成した場合、形成される第3エピタキシャル層53の面内の厚み分布の均一性が高い手段であることが好ましく、例えば、化学気相成長法(CVD)、物理気相成長法(PVD)、分子線エピタキシー法(MBE)等を用いることが好ましい。また、トレンチ52が形成されていないシリコン基板61に対して第3エピタキシャル層53を形成した場合、形成される第3エピタキシャル層53の面内の厚み分布は、±2%以下であることが好ましい。
トレンチ52a、52b、52cでは、深さ方向の長さL31、L32、L33がそれぞれ異なり、第3エピタキシャル層53は、シリコン基板51面内で均一に形成される。このため、トレンチ52a近傍の第3エピタキシャル層53の厚さは、トレンチ52aの幅方向の長さに応じたH31となる。また、トレンチ52b近傍の第3エピタキシャル層53の厚さは、トレンチ52bの幅方向の長さに応じたH32となる。また、トレンチ52c近傍の第3エピタキシャル層53の厚さは、トレンチ52cの幅方向の長さに応じたH33となる。第3エピタキシャル層53の厚さH31、H32、H33の関係は、H31>H32>H33となる。
(ST13)第4エピタキシャル層形成工程
第3エピタキシャル層形成工程ST12を経た後、図9(d)に示すように、トレンチが形成されず、主表面が平坦状であるシリコン基板61に第4エピタキシャル層62を第3エピタキシャル層形成工程ST12と同一の形成条件(所定の形成条件)で形成する。このように、第4エピタキシャル層形成工程ST13では、第3エピタキシャル層形成工程ST12と同一の形成条件で第4エピタキシャル層62を形成することにより、第4エピタキシャル層62を第3エピタキシャル層53と比較するための基準として用いることができる。
また、第4エピタキシャル層62を形成する手段としては、特に限定されないが、前述した第3エピタキシャル層形成工程ST12と同一の形成手段及び形成条件であることが好ましい。
(ST14)第3エピタキシャル層測定工程
第4エピタキシャル層形成工程ST13を経た後、第3エピタキシャル層53について、主表面内の厚み分布D41をシリコン基板51の基準位置を基準として光学的に測定する。シリコン基板51の基準位置としては、例えば、シリコン基板51の主表面や裏面等が挙げられる。
また、厚み分布D41を光学的に測定する手段としては、特に制限されないが、第1実施態様と同様に、例えばFT−IRが例示される。
(ST15)第4エピタキシャル層測定工程
第3エピタキシャル層測定工程ST14を経た後、第4エピタキシャル層62について、主表面内の厚み分布D42をシリコン基板61の基準位置を基準として光学的に測定する。シリコン基板61の基準位置としては、例えば、シリコン基板61の主表面や裏面等が挙げられる。
また、厚み分布D42を光学的に測定する手段としては、特に制限されないが、前述した第3エピタキシャル層測定工程ST14と同様に、例えばFT−IRが例示される。
(ST16)第3トレンチ分布評価工程
第4エピタキシャル層測定工程ST15を経た後、第3エピタキシャル層測定工程ST14により測定された第3エピタキシャル層53の主表面内の厚み分布D41、及び第4エピタキシャル層測定工程ST15により測定された第4エピタキシャル層62の主表面内の厚み分布D42に基づいて、トレンチ52の深さ方向の長さの分布D43を評価する。
具体的には、第4エピタキシャル層測定工程ST15により測定された第4エピタキシャル層62の主表面内の厚み分布D42から、第3エピタキシャル層測定工程ST14により測定された第3エピタキシャル層53の主表面内の厚み分布D41を引算して得られた差が、トレンチ52の深さ方向の長さの分布に相関した値D43となる。つまり、
D43=D42−D41・・・式(6)
により求めることができる。
第2実施態様の半導体基板の評価方法によれば、第1実施形態と同様の効果を高濃度のドーパントを導入したシリコン基板31,51に形成されたトレンチ32,52においても奏することができる。
以上、本発明の半導体基板及びその製造方法について説明したが、本発明は、前述した実施形態及び実施態様に制限されるものではない。
例えば、前述した実施形態では、シリコンを用いた半導体基板の評価方法について説明したが、本発明はこれに制限されない。例えば、シリコンカーバイト(SiC)、ガリウム砒素(GaAs)、窒化ガリウム(GaN)等の化合物半導体を用いてもよい。
以下、実施例により本発明を更に詳細に説明するが、本発明はこれらに限定されるものではない。
〔実施例1〕
幅方向の長さの異なるトレンチが形成されたエピタキシャル層について、第1実施態様に示されるST1〜ST5の各工程を行い、トレンチの幅方向の長さの分布を求めた。トレンチの幅方向の長さの分布は、±17.7%であった。
〔実施例2〕
深さ方向の長さの異なるトレンチが形成されたエピタキシャル層について、第1実施態様に示されるST1、ST3〜ST5の各工程を行い、トレンチの深さ方向の長さの分布を求めた。トレンチの深さ方向の長さの分布は、±8.6%であった。
〔実施例3〕
幅方向の長さの異なるトレンチが形成されたシリコン基板について、第2実施態様に示されるST11〜ST16の各工程を行い、トレンチの幅方向の長さの分布を求めた。トレンチの幅方向の長さの分布は、±15.3%であった。
〔実施例4〕
深さ方向の長さの異なるトレンチが形成されたシリコン基板について、第2実施態様に示されるST11〜ST16の各工程を行い、トレンチの深さ方向の長さの分布を求めた。トレンチの深さ方向の長さの分布は、±7.9%であった。
〔参考例1〕
SEM(日立社製、型番S−6280H)で、幅方向の長さの異なるトレンチが形成されたエピタキシャル層を観察し、トレンチの幅方向の長さの分布を求めた。トレンチの幅方向の長さの分布は、±16.0%であった。
〔参考例2〕
SEM(セイコー電子社製、型番SDI5000E)で、深さ方向の長さの異なるトレンチが形成されたエピタキシャル層を観察し、トレンチの深さ方向の長さの分布を求めた。トレンチの深さ方向の長さの分布は、±7.6%であった。
〔参考例3〕
SEM(日立社製、型番S−6280H)で、幅方向の長さの異なるトレンチが形成されたシリコン基板を観察し、トレンチの幅方向の長さの分布を求めた。トレンチの幅方向の長さの分布は、±14.8%であった。
〔参考例4〕
SEM(セイコー電子社製、型番SDI5000E)で、深さ方向の長さの異なるトレンチが形成されたシリコン基板を観察し、トレンチの深さ方向の長さの分布を求めた。トレンチの深さ方向の長さの分布は、±7.0%であった。
前記各実施例及び参考例の結果から、例えば以下のことがわかる。
実施例1及び3は、参考例1及び3とほぼ同程度の分布を得ることができ、トレンチの幅方向の長さの分布を評価できることがわかった。また、実施例2及び4は、参考例2及び4とほぼ同程度の分布を得ることができ、トレンチの深さ方向の長さの分布を評価できることがわかった。
11 シリコン基板
12 第1エピタキシャル層
13 トレンチ
14 第2エピタキシャル層
21 シリコン基板
22 第1エピタキシャル層
23 トレンチ
ST1 第1エピタキシャル層測定工程
ST2 第1面積算出工程
ST3 第2エピタキシャル層形成工程
ST4 第2エピタキシャル層測定工程
ST5 第1トレンチ分布評価工程
ST6 第2トレンチ分布評価工程

Claims (4)

  1. 半導体基板に形成され且つ幅方向又は深さ方向のいずれか一方の長さが異なる複数のトレンチが形成された第1エピタキシャル層について、主表面内の厚み分布を前記半導体基板の厚み方向の基準位置を基準として光学的に測定する第1エピタキシャル層測定工程と、
    前記第1エピタキシャル層及び前記トレンチ内に、第2エピタキシャル層を形成する第2エピタキシャル層形成工程と、
    前記第2エピタキシャル層の主表面内の厚み分布を前記半導体基板の厚み方向の基準位置を基準として光学的に測定する第2エピタキシャル層測定工程と、
    前記第1エピタキシャル層測定工程により測定された前記第1エピタキシャル層の主表面内の厚み分布及び前記第2エピタキシャル層測定工程により測定された前記第2エピタキシャル層の主表面内の厚み分布に基づいて、前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布を評価する第1トレンチ分布評価工程とを備えることを特徴とする半導体基板の評価方法。
  2. 前記トレンチの開口部の面積を算出する第1面積算出工程と、
    前記第1トレンチ分布評価工程により評価された前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布及び前記第1面積算出工程により算出された前記トレンチの開口部の面積に基づいて、前記トレンチの幅方向又は深さ方向のいずれか他方の長さの分布を評価する第2トレンチ分布評価工程とを更に備えることを特徴とする請求項1に記載の半導体基板の評価方法。
  3. 幅方向又は深さ方向のいずれか一方の長さが異なる複数のトレンチが形成された第1半導体基板に、第3エピタキシャル層を所定の形成条件で形成する第3エピタキシャル層形成工程と、
    主表面が平坦状である第2半導体基板に、第4エピタキシャル層を前記所定の形成条件で形成する第4エピタキシャル層形成工程と、
    前記第3エピタキシャル層の主表面内の厚み分布を前記第1半導体基板の厚み方向の基準位置を基準として光学的に測定する第3エピタキシャル層測定工程と、
    前記第4エピタキシャル層の主表面内の厚み分布を前記第2半導体基板の厚み方向の基準位置を基準として光学的に測定する第4エピタキシャル層測定工程と、
    前記第3エピタキシャル層測定工程により測定された前記第3エピタキシャル層の主表面内の厚み分布及び前記第4エピタキシャル層測定工程により測定された前記第4エピタキシャル層の主表面内の厚み分布に基づいて、前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布を評価する第3トレンチ分布評価工程とを備えることを特徴とする半導体基板の評価方法。
  4. 前記トレンチの開口部の面積を算出する第2面積算出工程と、
    前記第3トレンチ分布評価工程により評価された前記トレンチの幅方向又は深さ方向のいずれか一方の長さの分布及び前記第2面積算出工程により算出された前記トレンチの開口部の面積に基づいて、前記トレンチの幅方向又は深さ方向のいずれか他方の長さの分布を評価する第4トレンチ分布評価工程とを更に備えることを特徴とする請求項3に記載の半導体基板の評価方法。
JP2009103686A 2009-04-22 2009-04-22 半導体基板の評価方法 Pending JP2010258063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009103686A JP2010258063A (ja) 2009-04-22 2009-04-22 半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009103686A JP2010258063A (ja) 2009-04-22 2009-04-22 半導体基板の評価方法

Publications (1)

Publication Number Publication Date
JP2010258063A true JP2010258063A (ja) 2010-11-11

Family

ID=43318674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009103686A Pending JP2010258063A (ja) 2009-04-22 2009-04-22 半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JP2010258063A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107672B2 (en) 1998-10-23 2015-08-18 Covidien Ag Vessel sealing forceps with disposable electrodes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223715A (ja) * 1997-02-06 1998-08-21 Toshiba Ceramics Co Ltd 多層エピタキシャルウェーハのエピ膜厚の測定方法
JP2003254741A (ja) * 2002-02-28 2003-09-10 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム
JP2005203565A (ja) * 2004-01-15 2005-07-28 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2005260199A (ja) * 2004-02-09 2005-09-22 Fuji Electric Holdings Co Ltd 半導体装置および半導体装置の製造方法
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223715A (ja) * 1997-02-06 1998-08-21 Toshiba Ceramics Co Ltd 多層エピタキシャルウェーハのエピ膜厚の測定方法
JP2003254741A (ja) * 2002-02-28 2003-09-10 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム
JP2005203565A (ja) * 2004-01-15 2005-07-28 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2005260199A (ja) * 2004-02-09 2005-09-22 Fuji Electric Holdings Co Ltd 半導体装置および半導体装置の製造方法
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107672B2 (en) 1998-10-23 2015-08-18 Covidien Ag Vessel sealing forceps with disposable electrodes

Similar Documents

Publication Publication Date Title
US9233844B2 (en) Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
KR101186032B1 (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
Polychroniadis et al. Microstructural characterization of very thick freestanding 3C-SiC wafers
KR101321660B1 (ko) 횡방향을 전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판 및 그 제조방법
US7491627B2 (en) III-nitride device and method with variable epitaxial growth direction
US7785991B2 (en) Process for integrating a III-N type component on a (001) nominal silicium substrate
SE527922C2 (sv) Halvledaranordning av kiselkarbid
WO2016100225A1 (en) Recessed ohmic contacts in a iii-n device
US20150236114A1 (en) Semiconductor device and formation thereof
EP2560194A4 (en) SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD FOR MANUFACTURING THE SAME
WO2016100400A1 (en) Buffer stack for group iiia-n devices
US20130143392A1 (en) In-situ sin growth to enable schottky contact for gan devices
Wu et al. Single-crystal atomic layer deposited Y2O3 on GaAs (0 0 1)–growth, structural, and electrical characterization
Li et al. In situ and selective area etching of GaN by tertiarybutylchloride (TBCl)
JP2010258063A (ja) 半導体基板の評価方法
JP2007129203A (ja) 半導体デバイスの製造方法
Gkanatsiou et al. Influence of 4H-SiC substrate miscut on the epitaxy and microstructure of AlGaN/GaN heterostructures
JP6447231B2 (ja) 半導体装置およびその製造方法
KR102288586B1 (ko) 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체
CN110491778A (zh) 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片
JP2020100539A (ja) 化合物半導体基板
CN102468142A (zh) 一种外延片的形成方法及外延片
Sun et al. The interface analysis of GaN grown on 0° off 6H-SiC with an ultra-thin buffer layer
Krishnan et al. Growth of AlxGa1− xN structures on 8 in. Si (111) substrates
Agrawal et al. Stress evolution of GaN/AlN heterostructure grown on 6H-SiC substrate by plasma assisted molecular beam epitaxy

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120329

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20131010

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

A131 Notification of reasons for refusal

Effective date: 20140617

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20141021

Free format text: JAPANESE INTERMEDIATE CODE: A02