JP2004200472A - 誘電体分離型半導体装置およびその製造方法 - Google Patents
誘電体分離型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004200472A JP2004200472A JP2002368186A JP2002368186A JP2004200472A JP 2004200472 A JP2004200472 A JP 2004200472A JP 2002368186 A JP2002368186 A JP 2002368186A JP 2002368186 A JP2002368186 A JP 2002368186A JP 2004200472 A JP2004200472 A JP 2004200472A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- group
- dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 328
- 238000000926 separation method Methods 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 230000015556 catabolic process Effects 0.000 claims abstract description 42
- 238000002955 isolation Methods 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 31
- 229920000642 polymer Polymers 0.000 claims description 27
- 125000000217 alkyl group Chemical group 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- RDOXTESZEPMUJZ-UHFFFAOYSA-N anisole Chemical compound COC1=CC=CC=C1 RDOXTESZEPMUJZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 10
- 239000002966 varnish Substances 0.000 claims description 10
- 125000000524 functional group Chemical group 0.000 claims description 9
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 9
- 229910021426 porous silicon Inorganic materials 0.000 claims description 9
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 8
- 125000001931 aliphatic group Chemical group 0.000 claims description 8
- 125000003118 aryl group Chemical group 0.000 claims description 8
- 125000001153 fluoro group Chemical group F* 0.000 claims description 8
- 125000003709 fluoroalkyl group Chemical group 0.000 claims description 8
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 125000004665 trialkylsilyl group Chemical group 0.000 claims description 6
- UZKWTJUDCOPSNM-UHFFFAOYSA-N methoxybenzene Substances CCCCOC=C UZKWTJUDCOPSNM-UHFFFAOYSA-N 0.000 claims description 5
- 239000007921 spray Substances 0.000 claims description 5
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920000292 Polyquinoline Polymers 0.000 claims description 2
- 150000004945 aromatic hydrocarbons Chemical class 0.000 claims description 2
- BGECDVWSWDRFSP-UHFFFAOYSA-N borazine Chemical compound B1NBNBN1 BGECDVWSWDRFSP-UHFFFAOYSA-N 0.000 claims description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 2
- 150000004820 halides Chemical class 0.000 claims description 2
- 239000004570 mortar (masonry) Substances 0.000 claims description 2
- 229920000412 polyarylene Polymers 0.000 claims description 2
- 238000001816 cooling Methods 0.000 claims 1
- 229910052805 deuterium Inorganic materials 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 25
- 239000012212 insulator Substances 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000009826 distribution Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000007743 anodising Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920005573 silicon-containing polymer Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910020388 SiO1/2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Abstract
【課題】ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させた誘電体分離型半導体装置を得る。
【解決手段】半導体基板１の第１主面に配置された主誘電体層３−１、半導体基板１に対向して主誘電体層３−１を挟む第１導電型の第１半導体層２、第１半導体層２の表面に形成された第１導電型の第２半導体層６、第１半導体層２の外周縁を取り囲む第２導電型の第３半導体層７、第３半導体層７の外周縁を取り囲むリング状絶縁膜９、第２半導体層６の表面に配置された第１主電極、第３半導体層７の表面に配置された第２主電極、半導体基板１の第２主面に配置された裏面電極８、第２半導体層６の直下に配設され且つ第２主面に少なくとも一部が接合された補助誘電体層３−２を設けた。
【選択図】 図１
【解決手段】半導体基板１の第１主面に配置された主誘電体層３−１、半導体基板１に対向して主誘電体層３−１を挟む第１導電型の第１半導体層２、第１半導体層２の表面に形成された第１導電型の第２半導体層６、第１半導体層２の外周縁を取り囲む第２導電型の第３半導体層７、第３半導体層７の外周縁を取り囲むリング状絶縁膜９、第２半導体層６の表面に配置された第１主電極、第３半導体層７の表面に配置された第２主電極、半導体基板１の第２主面に配置された裏面電極８、第２半導体層６の直下に配設され且つ第２主面に少なくとも一部が接合された補助誘電体層３−２を設けた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板の上面および下面にそれぞれ誘電体層および裏面電極が設けられた誘電体分離型半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、誘電体分離型半導体装置は、種々提案されている（たとえば、後述する特許文献１参照）。
特許文献１中の図５２および図５３に参照されるように、誘電体分離型半導体装置の半導体基板には、上面および下面にそれぞれ誘電体層および裏面電極が設けられ、誘電体層の上面にはｎ−型半導体層が設けられている。
また、誘電体層は、半導体基板とｎ−型半導体層とを誘電体分離しており、絶縁膜はｎ−型半導体層を所定範囲で区画している。
この所定範囲において、ｎ−型半導体層の上面には比較的低い抵抗値のｎ＋型半導体領域が形成され、さらに、ｎ＋型半導体領域を取り囲むようにｐ＋型半導体領域が形成されている。また、ｎ＋型半導体領域およびｐ＋型半導体領域には、それぞれカソード電極およびアノード電極が接続されており、カソード電極およびアノード電極は、絶縁膜によって互いに絶縁されている。
【０００３】
また、特許文献１中の図５４に参照されるように、アノード電極および裏面電極をいずれも０Ｖに設定し、カソード電極に正の電圧を漸次増加させると、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合から空乏層が伸長する。このとき、半導体基板はグランド電位に固定されており、誘電体層を介してフィールドプレートとして働くので、上記空乏層に加えて、ｎ−型半導体層と誘電体層との境界面からｎ−型半導体層の上面に向かう方向に別の空乏層が伸長する。
このように、別の空乏層が伸びることにより、上記空乏層がカソード電極に向かって伸び易くなり、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合での電界は緩和される。この効果は、一般にＲＥＳＵＲＦ（Ｒｅｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）効果として知られている。
【０００４】
また、特許文献１中の図５５に参照されるように、ｐ＋型半導体領域から十分離れた位置の断面での電界強度分布において、別の空乏層の鉛直方向幅をｘ、誘電体層の厚さをｔ０とし、ｎ−型半導体層の上面を横軸の原点に対応させると、上記断面における全電圧降下Ｖは、以下の式（３）で表される。
Ｖ＝ｑ・Ｎ／（ε２・ε０）×（ｘ２／２＋ε２・ｔ０・ｘ／ε３）・・・（３）
ただし、式（３）において、Ｎはｎ型半導体層の不純物濃度［ｃｍ−３］、ε０は真空の誘電率［Ｃ・Ｖ−１・ｃｍ−１］、ε２はｎ−型半導体層の比誘電率、ε３は誘電体層の比誘電率である。
式（３）より、全電圧降下量Ｖを等しく保ちながら誘電体層の厚さｔ０を厚くすると、別の空乏層の鉛直方向幅ｘが短くなることが分かる。これはＲＥＳＵＲＦ効果が弱くなることを意味する。
【０００５】
一方、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合での電界集中、およびｎ−型半導体層とｎ＋型半導体領域との界面での電界集中によるアバランシェ破壊が発生しない条件下では、半導体装置の耐圧は、最終的にはｎ＋型半導体領域の直下における、ｎ−型半導体層と誘電体層との界面での電界集中によるアバランシェ破壊で決定される。
このような条件が満足されるように半導体装置を構成するには、ｐ＋型半導体領域とｎ＋型半導体領域との距離を十分長く設定し、ｎ−型半導体層の厚さｄとその不純物濃度を最適化すればよい。
【０００６】
上記条件は、特許文献１中の図５６に参照されるように、ｎ−型半導体層と誘電体層との界面からｎ−型半導体層の表面にまで空乏化したときに、ｎ−型半導体層と誘電体層との界面での電界集中が丁度アバランシェ破壊条件を満たすことが一般的に知られている。この場合、空乏層は、ｎ＋型半導体領域に達し、ｎ−型半導体層の全体を空乏化している。
このような条件下での耐圧Ｖは、以下の式（４）で表される。
Ｖ＝Ｅｃｒ・（ｄ／２＋ε２・ｔ０／ε３）・・・（４）
ただし、式（４）において、Ｅｃｒはアバランシェ破壊を起こす臨界電界強度であり、ｎ＋型半導体領域の厚さは無視されているものとする。
【０００７】
上記特許文献１中の図５７に参照されるように、ｎ＋型半導体領域の直下の断面における垂直方向の電界強度分布において、ｎ−型半導体層と誘電体層との境界（原点から電極側へ距離ｄの位置）における電界強度は、臨界電界強度Ｅｃｒに達している。
ｎ−型半導体層をシリコンで形成し、誘電体層をシリコン酸化膜で形成して、半導体装置の耐圧Ｖを計算する場合、一般的な値として、
ｄ＝４×１０−４、
ｔ０＝２×１０−４
を採用する。
【０００８】
また、臨界電界強度Ｅｃｒは、ｎ−型半導体層の厚さｄに影響されるが、この場合は、およそ、
Ｅｃｒ＝４×１０５
で表される。この臨界電界強度Ｅｃｒと、ε２（＝１１．７）、ε３（＝３．９）を上記式（４）に代入すると、耐圧Ｖは、以下の式（５）で表される。
Ｖ＝３２０Ｖ・・・（５）
よって、ｎ−型半導体層の厚さｄが１μｍ増加すると、以下の式（６）で表される電圧上昇ΔＶが得られる。
ΔＶ＝Ｅｃｒ×０．５×１０−４＝２０［Ｖ］・・・（６）
また、誘電体層の厚さｔ０が１μｍ増加すると、以下の式（７）で表される電圧上昇ΔＶが得られる。
ΔＶ＝Ｅｃｒ×１１．７×１０−４／３．９＝１２０［Ｖ］・・・（７）
【０００９】
式（６）、（７）の結果から明らかなように、ｎ−型半導体層よりも誘電体層を厚く設定することによる耐圧上昇のほうが大きく、耐圧を上昇させるためには、誘電体層を厚く設定することが効果的であることが分かる。
しかも、ｎ−型半導体層を厚く設定すると、絶縁膜を形成するためには、より深いトレンチエッチング技術が必要となり、新たな技術開発を必要とするので好ましくない。
しかし、誘電体層の厚さｔ０を増大させると、上述のように、別の空乏層の伸びｘが小さくなり、ＲＥＳＵＲＦ効果が低減する。すなわち、ｐ＋型半導体領域とｎ−型半導体層との間のｐｎ接合での電界集中が増大し、このｐｎ接合でのアバランシェ破壊によって耐圧が制限されることになる。
【００１０】
【特許文献１】
特許第２７３９０１８号公報（同公報中の図５２〜図５７）
【００１１】
【発明が解決しようとする課題】
従来の誘電体分離型半導体装置は以上のように、誘電体層の厚さｔ０とｎ−型半導体層の厚さｄとに依存して半導体装置の耐圧が制限されるという問題点があった。
【００１２】
この発明は上記のような問題点を解決するためになされたもので、誘電体層の厚さと第１半導体層の厚さとに依存して半導体装置の耐圧が制限されることを防ぎつつ、高耐圧を実現した誘電体分離型半導体装置およびその製造方法を得ることを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る誘電体分離型半導体装置は、半導体基板と、半導体基板の第１主面の全域に隣接配置された主誘電体層と、半導体基板に対向して主誘電体層を挟むように主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、第２半導体層の表面に接合配置された第１主電極と、第３半導体層の表面に接合配置された第２主電極と、半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、第２半導体層の直下に配設され且つ主誘電体層の第２主面に少なくとも一部が接合された第１の補助誘電体層とを備えたものである。
【００１４】
また、この発明に係る誘電体分離型半導体装置の製造方法は、誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と第１主電極を取り囲むように形成された第２主電極とを有するとともに、誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、第１主電極を含み且つ第１主電極から第２主電極までの距離の４０％以上の領域にわたって、半導体基板をＫＯＨエッチングによって除去するステップと、領域において第１の埋め込み絶縁膜を形成するステップと、領域において第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップとを備えたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１による誘電体分離型半導体装置１００を一部断面図で示す斜視図であり、図２は図１に示した誘電体分離型半導体装置１００の部分断面図である。
図１および図２において、誘電体分離型半導体１００は、半導体基板１と、ｎ−型半導体層２と、誘電体層３と、ｎ＋型半導体領域４と、ｐ＋型半導体領域５と、電極６、７と、裏面蒸着電極（以下、単に「裏面電極」という）８と、絶縁膜９、１１とを備えている。
【００１６】
半導体基板１の上面および下面には、それぞれ誘電体層３および裏面電極８が設けられている。
誘電体層３の上面には、ｎ−型半導体層２が設けられており、誘電体層３は、半導体基板１とｎ−型半導体層２とを誘電体分離している。
絶縁膜９は、ｎ−型半導体層２を所定範囲でリング状に区画している。
絶縁膜９により区画された所定範囲において、ｎ−型半導体層２の上面には、ｎ−型半導体層２よりも低い抵抗値のｎ＋型半導体領域４が形成され、また、ｎ＋型半導体領域４を取り囲むように、ｐ＋型半導体領域５が形成されている。
ｐ＋型半導体領域５は、ｎ−型半導体層２の上面内に選択的に形成されている。
【００１７】
ｎ＋型半導体領域４およびｐ＋型半導体領域５には、それぞれ、電極６、７が接続されており、電極６、７は、絶縁膜１１によって互いに絶縁されている。
この場合、電極６、７は、それぞれカソード電極およびアノード電極として機能するので、以下「カソード電極６」、「アノード電極７」と称する。
誘電体層３は、厚さが比較的薄い誘電体層からなる第１の領域３−１と、比較的厚い誘電体層からなる第２の領域３−２とに区分されている。
ｎ＋型半導体領域４は、第２の領域３−２の上方において、第２の領域３−２よりも狭い範囲で形成されている。
【００１８】
図３は図１および図２に示した誘電体分離型半導体装置１００の順方向耐圧の保持動作を説明するための断面図であり、図４は図３内のＡ−Ａ’線による断面での電界強度分布を示す説明図である。
図３においては、第１の領域（誘電体層）３−１の厚さｔ０と、第２の領域（誘電体層）３−２のエッジ３１と、ｎ−型半導体層２に関連した空乏層４１ａ、４１ｂと、空乏層４１ｂの厚さｘと、カソード電極６とアノード電極７との距離Ｌとが示されている。
【００１９】
図３において、アノード電極７および裏面電極８をいずれも接地電位（０Ｖ）に設定し、カソード電極６に正の電圧（＋Ｖ）を与えてこれを漸次増加させると、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合から空乏層４１ａが伸びる。
このとき、半導体基板１は、誘電体層３を介して、接地電位に固定されたフィールドプレートとして働くので、空乏層４１ａに加えて、ｎ−型半導体層２と誘電体層３との境界面から、ｎ−型半導体層２の上面に向かう方向に空乏層４１ｂが伸びる。
【００２０】
したがって、ＲＥＳＵＲＦ効果により、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合での電界は緩和される。
なお、電界集中を避けるために、誘電体層３−２のエッジ３１は、アノード・カソード電極の距離Ｌに対して、カソード側から４０％以上を目安とした位置に設定される。
図４は、ｐ＋型半導体領域５から十分に離れた位置（図３内のＡ−Ａ’線による断面）における電界強度の分布を示している。
図４において、横軸は裏面電極８側の位置、縦軸は電界強度を示しており、空乏層４１ｂの厚さ（伸び）ｘ、誘電体層３−１の厚さｔ０として、ｎ−型半導体層２の上面を横軸の原点に対応させている。
【００２１】
Ａ−Ａ’線による断面における全電圧降下Ｖは、従来の誘電体分離型半導体装置の場合と同様に、前述の式（３）で表される。
つまり、全電圧降下が等しくても、誘電体層３の厚さｔ０を厚く設定すると、空乏層４１ｂの伸びｘが短くなり、ＲＥＳＵＲＦ効果が低減する。
一方、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合での電界集中、および、ｎ−型半導体層２とｎ＋型半導体領域４との界面での電界集中によるアバランシェ破壊が発生しない条件下においては、半導体装置１００の耐圧は、最終的には、ｎ＋型半導体領域４の直下におけるｎ−型半導体層２と誘電体層３−１との界面での電界集中によるアバランシェ破壊で決定される。
【００２２】
このような条件が満足されるように半導体装置１００を構成するためには、ｐ＋型半導体領域５とｎ＋型半導体領域４との距離Ｌを十分長く設定し、ｎ−型半導体層２の厚さｄとその不純物濃度Ｎとを最適化すればよい。
たとえば、耐圧６００Ｖを想定すると、距離Ｌは、７０μｍ〜１００μｍ程度に設計することができる。
図５は上記条件下における誘電体層分離半導体装置１００の順方向耐圧の保持動作を説明するための断面図である。
上記条件は、「ｎ−型半導体層２と誘電体層３−１との界面からｎ−型半導体層２の表面にまで空乏化したときに、ｎ−型半導体層２と誘電体層３−１との界面での電界集中が丁度アバランシェ条件を満たす状態」を意味することが一般的に知られている。
【００２３】
図５において、空乏層４１ｂは、ｎ＋型半導体領域４に達し、ｎ−型半導体層２の全体が空乏化していることが示されている。
このような条件での耐圧Ｖは、ｎ＋型半導体領域４の直下（すなわち、図５内のＢ−Ｂ’線による断面）における全電圧降下で示され、以下の式（８）のように表される。
Ｖ＝Ｅｃｒ・（ｄ／２＋ε２・ｔ１／ε３）・・・（８）
ただし、式（８）において、ｔ１は第１の誘電体層３−１に第２の誘電体層３−２を加えた厚さ〔ｃｍ〕であり、ｎ＋型半導体領域４の厚さは無視されているものとする。
なお、式（８）は、前述の式（４）中の厚さｔ０を、厚さｔ１で置き換えたものに等しい。
【００２４】
図６はＢ−Ｂ’線による断面での電界強度分布を示す説明図である。
図６において、ｎ−型半導体層２と誘電体層３との境界（原点から電極８側へ距離ｄの位置）における電界強度は、臨界電界強度Ｅｃｒに達している。
すなわち、前述の式（３）と上記式（８）とから分かるように、第１の誘電体領域３−１において厚さｔ０を比較的薄く設定して、ＲＥＳＵＲＦ効果を損なうことがないようにする一方で、第２の誘電体領域３−２の形成された範囲において誘電体層３の厚さｔ１を比較的厚く設定することにより、電圧降下を稼いで耐圧を従来の場合よりも向上させることができる。
【００２５】
次に、図７〜図１０に示す工程毎の断面図を参照しながら、この発明の実施の形態１による誘電体分離型半導体装置の製造方法について説明する。
図７〜図１０において、前述（図１〜図３、図５参照）と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
まず、図７において、半導体装置１００は、比較的薄い第１の誘電体領域が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて処理されたウエハプロセスが終了して、高圧デバイスが形成された状態にあるものとする。
【００２６】
この状態の半導体装置１００に対し、図７に示すように、半導体基板１の裏面側に絶縁膜マスク１０１（ＣＶＤ−酸化膜、ＣＶＤ−窒化膜、プラズマ−窒化膜など）を形成する。
絶縁膜マスク１０１は、半導体装置１００の表面側（ｎ−型半導体層２側）のパターンと整合するように形成されており、カソード電極６を取り囲むようにアライメントされている。図７においては、カソード電極６を取り囲む絶縁膜マスク１０１のうち、一方側の断面のみが示されている。
【００２７】
次に、図８に示すように、ＫＯＨエッチングによって、裏面側の絶縁膜マスク１０１に関連した開口部において、半導体基板１を除去して誘電体層３−１を露出させる。
この際、裏面側に露出した誘電体層３−１の占める領域は、カソード電極６を取り囲むように形成され、且つ、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側より少なくとも４０％以上が露出した状態である。
【００２８】
次に、図９に示すように、半導体基板１の裏面側全体にわたって、誘電体層３−２を形成する処理を実行する。この際、図９の処理工程は、具体的には以下のように実行される。
すなわち、比較的精度の低い第１のＰＶＳＱワニスと、比較的精度の高い第２のＰＶＳＱワニスとについて、順次、塗布工程とキュア工程とを施すことにより成膜する。
【００２９】
ここで、誘電体層３−２（第２の埋め込み絶縁膜）は、シリコーン系ポリマー、ポリイミド系ポリマー、ポリイミドシリコーン系ポリマー、ポリアリーレンエーテル系ポリマー、ビスベンゾシクロブテン系ポリマー、ポリキノリン系ポリマー、パーフルオロ炭化水素系ポリマー、フルオロカーボン系ポリマー、芳香族炭化水素系ポリマー、ボラジン系ポリマーおよび各ポリマーのハロゲン化物または重水素化物のうちの少なくとも１つから選択された硬化性ポリマーの硬化膜により形成される。
または、誘電体層３−２は、以下の一般式（１）で表されるシリコーン系ポリマーの硬化膜により形成される。
［Ｓｉ（Ｏ1/2）4］k・［Ｒ1Ｓｉ（Ｏ1/2）3］l・［Ｒ2Ｒ3Ｓｉ（Ｏ1/2）2］m・［Ｒ4Ｒ5Ｒ6ＳｉＯ1/2］n・・・（１）
【００３０】
ただし、一般式（１）において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なるアリール基、水素基、脂肪族アルキル基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、ｋ、ｌ、ｍ、ｎは、いずれも０以上の整数であり、２ｋ＋（３／２）ｌ＋ｍ＋（１／２）ｎは自然数であって、各ポリマーの重量平均分子量は５０以上である。さらに、分子末端基は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。
【００３１】
また、たとえば、第１および第２のＰＶＳＱワニスを構成するために、以下の一般式（２）で表されるポリマーを考慮する。
【数２】
ただし、一般式（２）において、Ｒ１、Ｒ２は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なる水素基、アリール基、脂肪族アルキル基、トリアルキルシリル基、水酸基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。さらに、ｎは整数であり、各ポリマーの重量平均分子量は５０以上である。
官能基Ｒ１、Ｒ２のうち、９５％はフェニル基であって、５％はビニル基である。また、官能基Ｒ３〜Ｒ６は、全て水素原子である。
【００３２】
一般式（２）のように表される重量平均分子量１５０ｋのシリコーンポリマー（Ａ樹脂）をアニソール溶媒中に溶解させ、固形分濃度が１０ｗｔ％になるように溶解させた第１のワニスと、固形分濃度が１５ｗｔ％になるように溶解させた第２のワニスとについて、順次、塗布工程とキュア工程とを施す。
具体的には、分子量１５０ｋのＰＶＳＱを１０ｗ％のアニソール溶液で形成した第１のワニスと、分子量１５０ｋのＰＶＳＱを１５ｗ％のアニソール溶液で形成した第２のワニスとを、順次、１００ｒｐｍ×５秒・３００ｒｐｍ×１０秒・５００ｒｐｍ×６０秒の塗布処理を施して形成される。また、この塗布処理の後に、３５０℃×１時間以後徐冷のキュア処理が施される。
これにより、半導体装置１００の裏面側開口領域において、成膜ムラが有効に抑制された誘電体層３−２を得ることができる。
また、滴下量を最適化することにより、膜厚を制御することもできる。
【００３３】
最後に、図１０に示すように、半導体装置１００の裏面全面をポリッシュ処理し、半導体基板１上に形成された誘電体層３−２を除去して、金属蒸着層（たとえば、Ｔｉ／Ｎｉ／Ａｕの３層蒸着など）からなる裏面電極８を形成する。
この結果、誘電体分離型半導体装置１００の誘電体層３−１、３−２は、耐圧が決定されるべき第１の領域（誘電体層３−１の厚さｔ０）においては、大きな電圧降下を負担し、ＲＥＳＵＲＦ効果に影響を与える第２の領域（誘電体層３−２の厚さｔ１）においては、第１の半導体層と第３の半導体層との間の電界集中を緩和することができ、上記電気特性効果を実現することができる。
【００３４】
したがって、ＲＥＳＵＲＦ効果を損なうことなく、誘電体分離型半導体装置１００の耐圧を向上させることができ、また、誘電体分離型半導体装置１００の構造を容易に実現するための製造方法を提供することができる。
また、基本的にＳＯＩ層の構造を変更することなく、主誘電体層３−１と補助誘電体層３−２との膜厚および誘電率を最適化することにより、主耐圧の大幅な向上を実現することができる。
また、他の特性（たとえば、オン電流値、閾値電圧など）には、悪影響をおよぼすことがないので、耐圧と他の特性とのトレードオフ関係が解消されることにより、容易に設計することができる。
また、補助誘電体層３−２を４０％以上の領域に配設することにより、耐圧を安定させるうえで、必要十分な補助誘電体層３−２の形成範囲を指定することができる。すなわち、不必要に補助誘電体層３−２の形成部分を拡大して、デバイスの機械的強度を低下させるおそれが全くない。
また、補助誘電体層３−２は、底部を有する筒状（すり鉢状）をなしており、主誘電体層３−１と半導体基板１との両方に接合するので、接着強度を向上させることができ、ひいては、耐圧特性の安定化および庁寿命化を実現することができる。特に、補助誘電体層３−２をＰＶＳＱで成膜形成した場合には、主誘電体層３−１と半導体基板１との境界領域でのクラック発生を防止して、機械的且つ電気的に安定した誘電体層を形成することができる。
さらに、ＰＶＳＱで成膜した場合には、製造上の利点として、膜厚制御の容易性を発揮させることができる。
【００３５】
実施の形態２．
なお、上記実施の形態１では、図７に示す半導体装置１００の形成工程について言及しなかったが、活性層基板の両面に誘電体層３−１を形成しておき、活性層基板の主面に窒素を注入した後、台座シリコンからなる半導体基板１を貼り合わせ、さらに電極パターンを形成して半導体装置１００を構成してもよい。
以下、図１１〜図１３に示す工程毎の断面図を参照しながら、活性層基板に窒素注入後に台座シリコン基板を貼り合わせたこの発明の実施の形態２による誘電体分離型半導体装置１００の製造方法について説明する。
図１１〜図１３において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００３６】
まず、図１１に示すように、貼り合わせＳＯＩ基板を作製する前の活性層基板２１の両面に、酸化膜による誘電体層３−１を形成しておき、後述の半導体基板１が貼り合わせられる側の主面に対して、窒素（Ｎ）１０２を注入する（矢印参照）。
続いて、図１２に示すように、活性層基板２１の窒素注入側の主面に対して、台座シリコンからなる半導体基板１を貼り合わせる。
【００３７】
この際、たとえば１２００℃以上の十分高温のアニール処理を行うことによって、活性層基板２１の主面（窒素注入領域）を窒化酸化膜層３−３として安定化させた後、活性層基板２１の他方の主面を研磨することにより、活性層基板２１を所望の厚さに制御する工程を加味する。
これにより、図１２に示すように、活性層基板２１と半導体基板１とが貼り合わせられたＳＯＩ基板が製造される。
【００３８】
以下、図１２のＳＯＩ基板に対して、前述の実施の形態１と同様のウエハプロセスを適用し、図１３に示すように、活性層基板２１内に高耐圧デバイスをはじめとする各種デバイスを形成したうえで、裏面側をＫＯＨエッチングによって開口する。
この際、窒化酸化膜層３−３からなる埋め込み誘電体層が存在しているので、酸化膜による誘電体層３−１がＫＯＨエッチングによって目減りすることを防止することができる。たとえば、３０％のＫＯＨ溶液を用いて雰囲気温度６０℃の条件下で半導体基板１のエッチングを行う際、シリコン、酸化膜、窒化酸化膜に対するエッチングレートは、それぞれ、４０μｍ／時間、０．１３μｍ／時間、０．０１μｍ／時間であることから、その効果を推し量ることができる。
【００３９】
なお、前述の実施の形態１でも述べたように、半導体基板１のストレスを緩和する目的に鑑みて、誘電体層３−１を比較的薄く設定する方が望ましく、また、ＫＯＨエッチングムラなどによる膜減りを極力防止する必要があることは言うまでもない。
このようにして、誘電体層３−１および窒化酸化膜層３−３が目減りすることなく露出された後は、続いて、前述（図１０参照）と同様の処理工程を実行することにより、図１３に示すような高耐圧デバイスが製造される。
したがって、前述と同様の電気特性効果を実現することができる。
また、別の補助誘電体層３−３を形成することにより、製造途中で発生する主誘電体層３−１の膜厚変化を抑制することができ、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４０】
実施の形態３．
なお、上記実施の形態２では、活性層基板２１に対して窒素注入した後、半導体基板１を貼り合わせたが、半導体基板１に対して熱窒化膜またはＣＶＤ窒化膜による誘電体層を形成した後、活性層基板２１を貼り合わせてもよい。
以下、図１４〜図１６に示す工程毎の断面図を参照しながら、半導体基板１に熱窒化膜またはＣＶＤ窒化膜（誘電体層）を形成した後、活性層基板２１を貼り合わせたこの発明の実施の形態３による誘電体分離型半導体装置１００の製造方法について説明する。
図１４〜図１６において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４１】
まず、図１４に示すように、貼り合わせＳＯＩ基板を作製する前の台座シリコンからなる半導体基板１の両面に熱窒化膜またはＣＶＤ窒化膜による誘電体層３−４を形成する。
続いて、図１５に示すように、図１４の半導体基板１と、あらかじめ酸化膜による誘電体層３−１が形成された活性層基板２１の主面とを貼り合わせて、一体化する。
この際、活性層基板２１の他の主面を研磨して、活性層基板２１を所望の厚さに制御する工程を加味することにより、図１５に示すＳＯＩ基板が製造される。
【００４２】
最後に、図１５のＳＯＩ基板に対して、前述の実施の形態１と同様のウエハプロセスを適用することにより、図１６に示すように、耐圧デバイスをはじめとする各種デバイスを形成したうえで、裏面側をＫＯＨエッチングによって開口し、半導体装置１００を構成する。
この際、窒化膜によって形成される誘電体層３−４により、埋め込み誘電体層が存在するので、前述の実施の形態２と同様に、酸化膜による誘電体層３−１がＫＯＨエッチングによって目減りすることを防止することができる。
このようにして、誘電体層３−１および３−４が目減りすることなく露出された後は、続いて、前述（図１０参照）と同様の処理工程を実行することにより、図１６に示すような高耐圧デバイスが製造される。
したがって、前述と同様の電気特性効果を実現することができる。
また、熱窒化膜またはＣＶＤ窒化膜からなる別の補助誘電体層３−４を形成することにより、前述と同様に、製造途中で発生する主誘電体層３−１の膜厚変化を抑制し、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４３】
実施の形態４．
なお、上記実施の形態１〜３では、半導体装置１００の裏面側の半導体基板１を除去して、すり鉢状の開口部を形成したが、高速シリコンドライエッチング処理を施して、側面が垂直な円筒状の開口部を形成してもよい。
以下、前述の図７とともに、図１７〜図１９に示す工程毎の断面図を参照しながら、半導体基板１に底部を有する筒状の開口部を形成したこの発明の実施の形態４による誘電体分離型半導体装置１００の製造方法について説明する。
図１７〜図１９において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４４】
まず、半導体装置１００は、図７のように、絶縁膜マスク１０１が半導体装置１の裏面に形成され、且つ絶縁膜マスク１０１の開口領域が電極６を取り囲むように形成されているものとする。また、後述する開口領域の占める範囲は、前述のように、カソード電極６とアノード電極７との距離Ｌ（図８参照）に対して、カソード電極６側から少なくとも４０％以上が露出した状態にあるものとする。次に、図１７内の矢印１０５で示すように、半導体基板１の裏面側から、高速シリコンドライエッチング処理を施し、台座基板となる半導体基板１の開口領域を除去する。
【００４５】
続いて、図１８に示すように、スプレー塗布機１０３（または、マイクロノズルによるスキャン塗布法）を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜からなる誘電体層３−２を成膜する。
この際、スプレー塗布機１０３による塗布領域１０４（矢印参照）の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安として設定される。また、誘電体層３−２が塗布された後は、前述の実施の形態１と同様に、キュア工程が施される。
その後、図１９に示すように、半導体基板１の裏面を研磨して、半導体基板１の主面上に形成された絶縁膜マスク１０１および誘電体層（Ａ樹脂膜）３−２を除去し、改めて裏面全体に蒸着された裏面電極８を形成する。
このように、半導体装置１００の裏面側に、底部を有する筒状の開口部を形成した場合も、前述と同様の電気特性効果を実現することができる。
また、前述と同様に、補助誘電体層３−２を形成することにより、製造途中で発生する主誘電体層の膜厚変化を抑制し、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４６】
実施の形態５．
なお、上記実施の形態４では、開口部の形成後に半導体基板１の裏面を研磨したが、開口部の形成前に高エネルギーイオンを照射して、半導体基板１内にシリコン結晶の破壊領域を剥離層として形成し、開口部の形成後に裏面側を剥離可能に構成してもよい。
以下、前述の図７および図１７とともに、図２０〜図２２に示す工程毎の断面図を参照しながら、半導体基板１内に剥離層を形成した後に開口部を形成して裏面側を剥離可能に構成したこの発明の実施の形態５による誘電体分離型半導体装置１００の製造方法について説明する。
図２０〜図２２において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４７】
まず、絶縁膜マスク１０１が形成される前に、図２０に示すように、半導体装置１００の裏面側から、高エネルギーイオン（たとえば、水素Ｈなど）１０６を照射して、半導体基板１の一定深さの領域にシリコンの結晶性が破壊された結晶破壊層１０７を形成する。
続いて、図７のように、半導体装置１００の裏面に絶縁膜マスク１０１を形成する。この際、前述と同様に、絶縁膜マスク１０１の開口領域は、電極６を取り囲むように形成され、且つ開口領域の占める範囲は、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態にある。
【００４８】
次に、図１７のように、半導体基板１の裏面側から高速シリコンドライエッチング処理を施して半導体基板１の開口領域を除去する。
続いて、図２１に示すように、スプレー塗布機１０３を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜からなる誘電体層３−２を成膜する。この際、スプレー塗布機１０３による塗布領域１０４の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安とする。また、誘電体層３−２の塗布後は、前述のキュア工程が施される。
【００４９】
その後、図２２に示すように、結晶破壊層１０７を剥離面として、裏面側領域１０８を一括剥離することにより、半導体基板（台座基板）１の主面上に形成された絶縁膜マスク１０１と誘電体層（Ａ樹脂膜）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５０】
実施の形態６．
なお、上記実施の形態５では、半導体装置１００の裏面側から高エネルギーイオン１０６を照射して結晶破壊層１０７を形成したが、半導体基板内の埋め込み絶縁膜（誘電体層）３−１に間引き領域を設け、半導体装置１００の表面側から陽極化成電流を通電することにより、結晶破壊層１０７に代わる多孔質シリコン層を半導体基板内に形成してもよい。
【００５１】
以下、前述の図７および図１７とともに、図２３〜図２５に示す工程毎の断面図を参照しながら、半導体基板１０９内に多孔質シリコン層１１２を剥離層として形成したこの発明の実施の形態６による誘電体分離型半導体装置１００の製造方法について説明する。
図２０〜図２２において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
なお、半導体基板１０９は、前述の半導体基板１に対応しており、Ｐ型基板により構成されている。
【００５２】
まず、図２３に示すように、半導体基板１０９を台座としたＳＯＩ基板において、あらかじめ半導体装置１００内の埋め込み絶縁膜（誘電体層）３−１の一部には、間引きされた領域が設けられている。また、誘電体層３−１の間引き領域を介して半導体基板１０９と接触するＰ型活性領域１１０は、トレンチ分離領域（絶縁膜）９によって取り囲まれており、ｎ−型半導体層（ＳＯＩ活性層）２から分離されている。
また、図２３において、ＳＯＩ基板は、ウエハプロセスが施され、主にＳＯＩ活性層２上に半導体デバイスが形成された後、Ｐ型活性領域１１０から半導体基板１０９に向けて陽極化成電流１１１（矢印参照）が通電される。これにより、半導体基板１０９の裏面側の主面上には、剥離層（後述する）となる多孔質シリコン層１１２が形成される。
【００５３】
次に、多孔質シリコン層１１２上に、図７のように、カソード電極６を取り囲むように絶縁膜マスク１０１を形成する。この際、前述と同様に、絶縁膜マスク１０１の開口領域の占める範囲は、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態となるように設定される。
続いて、図１７のように、半導体基板１０９の裏面側から高速シリコンドライエッチング処理を施して半導体基板１０９を除去する。
【００５４】
次に、図２４に示すように、スプレー塗布機１０３を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜３−２を成膜する。
この際、スプレー塗布機１０３によるＡ樹脂膜３−２の塗布領域１０４の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安とする。まら、Ａ樹脂膜３−２の塗布後は、前述と同様のキュア工程が施される。
【００５５】
その後、図２４に示すように、多孔質シリコン層１１２を剥離面として、半導体基板１０９の裏面側領域を一括剥離することにより、半導体基板１０９の主面上に形成された絶縁膜マスク１０１およびＡ樹脂膜３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５６】
実施の形態７．
なお、上記実施の形態５（図２０〜図２２）では、開口部の形成後にスプレー塗布機１０３を用いて誘電体層（Ａ樹脂膜）３−２を成膜したが、高速ＣＶＤデポジット処理を施すことにより、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜してもよい。
以下、前述の図７および図１７とともに、図２６〜図２８に示す工程毎の断面図を参照しながら、半導体基板１の開口部および開口部近傍に高速ＣＶＤデポジット処理によるＣＶＤ酸化膜（誘電体層）３−２を成膜したこの発明の実施の形態７による誘電体分離型半導体装置１００の製造方法について説明する。
図２６〜図２８は前述の図２０〜図２２に対応しており、図２６〜図２８において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００５７】
まず、図２６に示すように、半導体装置１００の裏面側から高エネルギーイオン（たとえば、水素Ｈなど）１０６を照射して、半導体基板１の一定深さの領域に結晶破壊層１０７を形成する。
続いて、図７のように、半導体装置１００の裏面にカソード電極６を取り囲むように絶縁膜マスク１０１を形成し、絶縁膜マスク１０１の開口領域が占める領域を、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態とする。
【００５８】
次に、前述の図１７のように、半導体装置１００の裏面側から高速シリコンドライエッチング処理を施して半導体基板１を除去し、開口部を形成する。
続いて、図２７に示すように、高速ＣＶＤデポジット処理により、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を形成する。
その後、図２８に示すように、結晶破壊層１０７を剥離面として、裏面側領域１０８を一括剥離することにより、半導体基板１の主面上に形成された絶縁膜マスク１０１およびＣＶＤ酸化膜（誘電体層）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５９】
実施の形態８．
なお、上記実施の形態６（図２３〜図２５）では、開口部の形成後にスプレー塗布機１０３を用いて誘電体層（Ａ樹脂膜）３−２を成膜したが、高速ＣＶＤデポジット処理を施すことにより、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜してもよい。
以下、前述の図７および図１７とともに、図２９〜図３１に示す工程毎の断面図を参照しながら、半導体基板１０９の開口部および開口部近傍に高速ＣＶＤデポジット処理によるＣＶＤ酸化膜（誘電体層）３−２を成膜したこの発明の実施の形態８による誘電体分離型半導体装置１００の製造方法について説明する。
図２９〜図３１は前述の図２３〜図２５に対応しており、図２９〜図３１において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００６０】
まず、図２９において、Ｐ型の半導体基板１０９を台座としたＳＯＩ基板は、あらかじめ埋め込み絶縁膜（誘電体層）３−１の一部が間引きされた領域を有し、この間引き領域を介して半導体基板１０９と接触するＰ型活性領域１１０は、トレンチ分離領域９によって取り囲まれている。
図２９のＳＯＩ基板は、ウエハプロセスが施され、主にｎ−型半導体層（ＳＯＩ活性層）２上に半導体デバイスが形成された後、Ｐ型活性領域１１０から半導体基板１０９に向けて陽極化成電流１１１が通電されることにより、半導体基板１０９の主面上に多孔質シリコン層１１２が形成されている。
【００６１】
次に、多孔質シリコン層１１２上に、図７のようにカソード電極６を取り囲むように絶縁膜マスク１０１を形成し、絶縁膜マスク１０１の開口領域の占める領域を、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態とする。
次に、前述の図１７のように、半導体装置１００の裏面側から高速シリコンドライエッチング処理を施して半導体基板１０９を除去する。
続いて、図３０に示すように、高速ＣＶＤデポジットにより厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜する。
【００６２】
最後に、図３１に示すように、多孔質シリコン層１１２を剥離面として裏面側領域を一括剥離することにより、半導体基板１０９の主面上に形成された絶縁膜マスク１０１およびＣＶＤ酸化膜（誘電体層）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
なお、以上の各実施の形態１〜８では、半導体装置１００として、ＳＯＩ−ダイオードへの適用を想定して説明したが、同様に、ＳＯＩ−ＭＯＳＦＥＴ、ＳＯＩ−ＩＧＢＴ、その他のＳＯＩ上に形成される高圧横型素子全般に対しても、同様に適用することができ、前述と同等の作用効果を奏し得ることは言うまでもない。
【００６３】
【発明の効果】
以上のように、この発明によれば、半導体基板と、半導体基板の第１主面の全域に隣接配置された主誘電体層と、半導体基板に対向して主誘電体層を挟むように主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、第２半導体層の表面に接合配置された第１主電極と、第３半導体層の表面に接合配置された第２主電極と、半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、第２半導体層の直下に配設され且つ主誘電体層の第２主面に少なくとも一部が接合された補助誘電体層とを設けたので、ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させることのできる誘電体分離型半導体装置が得られる効果がある。
【００６４】
また、この発明によれば、誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と第１主電極を取り囲むように形成された第２主電極とを有するとともに、誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、第１主電極を含み且つ第１主電極から第２主電極までの距離の４０％以上の領域にわたって、半導体基板をＫＯＨエッチングによって除去するステップと、領域において第１の埋め込み絶縁膜を形成するステップと、領域において第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップとを設けたので、ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させることのできる誘電体分離型半導体装置の製造方法が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による誘電体分離型半導体装置を一部断面図で示す斜視図である。
【図２】この発明の実施の形態１による誘電体分離型半導体装置を示す部分断面図である。
【図３】この発明の実施の形態１による誘電体分離型半導体装置の動作を説明するための断面図である。
【図４】図３内のＡ−Ａ’線による断面での電界強度分布を示す説明図である。
【図５】この発明の実施の形態１による耐圧条件下における誘電体分離型半導体装置の動作を説明するための断面図である。
【図６】図５内のＢ−Ｂ’線による断面での電界強度分布を示す説明図である。
【図７】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図８】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図９】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１０】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１１】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１２】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１３】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１４】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１５】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１６】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１７】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１８】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１９】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２０】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２１】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２２】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２３】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２４】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２５】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２６】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２７】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２８】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２９】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【図３０】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【図３１】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【符号の説明】
１、１０９ 半導体基板、２ ｎ−型半導体層、３ 誘電体層、３−１ 比較的薄い第１の領域（誘電体層）、３−２ 比較的厚い第２の領域（誘電体層）、３−３ 窒化酸化膜による比較的薄い第３の領域（窒化酸化膜層）、３−４ 熱窒化膜またはＣＶＤ窒化膜による比較的薄い第４の領域（誘電体層）、４ ｎ＋型半導体領域、５ ｐ＋型半導体領域、６ カソード電極、７ アノード電極、８ 裏面電極、９ リング状絶縁膜、１１ 絶縁膜、２１ 活性層基板、１００半導体装置、１０１ 絶縁膜マスク、１０２ 窒素（Ｎ注入処理）、１０３ スプレー塗布機、１０４ 塗布領域、１０５ 高速シリコンドライエッチング処理、１０６ 高エネルギーイオン、１０７ 結晶破壊層、１１０ Ｐ型活性領域、１１１ 陽極化成電流、１１２ 多孔質シリコン領域。
【発明の属する技術分野】
この発明は、半導体基板の上面および下面にそれぞれ誘電体層および裏面電極が設けられた誘電体分離型半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、誘電体分離型半導体装置は、種々提案されている（たとえば、後述する特許文献１参照）。
特許文献１中の図５２および図５３に参照されるように、誘電体分離型半導体装置の半導体基板には、上面および下面にそれぞれ誘電体層および裏面電極が設けられ、誘電体層の上面にはｎ−型半導体層が設けられている。
また、誘電体層は、半導体基板とｎ−型半導体層とを誘電体分離しており、絶縁膜はｎ−型半導体層を所定範囲で区画している。
この所定範囲において、ｎ−型半導体層の上面には比較的低い抵抗値のｎ＋型半導体領域が形成され、さらに、ｎ＋型半導体領域を取り囲むようにｐ＋型半導体領域が形成されている。また、ｎ＋型半導体領域およびｐ＋型半導体領域には、それぞれカソード電極およびアノード電極が接続されており、カソード電極およびアノード電極は、絶縁膜によって互いに絶縁されている。
【０００３】
また、特許文献１中の図５４に参照されるように、アノード電極および裏面電極をいずれも０Ｖに設定し、カソード電極に正の電圧を漸次増加させると、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合から空乏層が伸長する。このとき、半導体基板はグランド電位に固定されており、誘電体層を介してフィールドプレートとして働くので、上記空乏層に加えて、ｎ−型半導体層と誘電体層との境界面からｎ−型半導体層の上面に向かう方向に別の空乏層が伸長する。
このように、別の空乏層が伸びることにより、上記空乏層がカソード電極に向かって伸び易くなり、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合での電界は緩和される。この効果は、一般にＲＥＳＵＲＦ（Ｒｅｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）効果として知られている。
【０００４】
また、特許文献１中の図５５に参照されるように、ｐ＋型半導体領域から十分離れた位置の断面での電界強度分布において、別の空乏層の鉛直方向幅をｘ、誘電体層の厚さをｔ０とし、ｎ−型半導体層の上面を横軸の原点に対応させると、上記断面における全電圧降下Ｖは、以下の式（３）で表される。
Ｖ＝ｑ・Ｎ／（ε２・ε０）×（ｘ２／２＋ε２・ｔ０・ｘ／ε３）・・・（３）
ただし、式（３）において、Ｎはｎ型半導体層の不純物濃度［ｃｍ−３］、ε０は真空の誘電率［Ｃ・Ｖ−１・ｃｍ−１］、ε２はｎ−型半導体層の比誘電率、ε３は誘電体層の比誘電率である。
式（３）より、全電圧降下量Ｖを等しく保ちながら誘電体層の厚さｔ０を厚くすると、別の空乏層の鉛直方向幅ｘが短くなることが分かる。これはＲＥＳＵＲＦ効果が弱くなることを意味する。
【０００５】
一方、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合での電界集中、およびｎ−型半導体層とｎ＋型半導体領域との界面での電界集中によるアバランシェ破壊が発生しない条件下では、半導体装置の耐圧は、最終的にはｎ＋型半導体領域の直下における、ｎ−型半導体層と誘電体層との界面での電界集中によるアバランシェ破壊で決定される。
このような条件が満足されるように半導体装置を構成するには、ｐ＋型半導体領域とｎ＋型半導体領域との距離を十分長く設定し、ｎ−型半導体層の厚さｄとその不純物濃度を最適化すればよい。
【０００６】
上記条件は、特許文献１中の図５６に参照されるように、ｎ−型半導体層と誘電体層との界面からｎ−型半導体層の表面にまで空乏化したときに、ｎ−型半導体層と誘電体層との界面での電界集中が丁度アバランシェ破壊条件を満たすことが一般的に知られている。この場合、空乏層は、ｎ＋型半導体領域に達し、ｎ−型半導体層の全体を空乏化している。
このような条件下での耐圧Ｖは、以下の式（４）で表される。
Ｖ＝Ｅｃｒ・（ｄ／２＋ε２・ｔ０／ε３）・・・（４）
ただし、式（４）において、Ｅｃｒはアバランシェ破壊を起こす臨界電界強度であり、ｎ＋型半導体領域の厚さは無視されているものとする。
【０００７】
上記特許文献１中の図５７に参照されるように、ｎ＋型半導体領域の直下の断面における垂直方向の電界強度分布において、ｎ−型半導体層と誘電体層との境界（原点から電極側へ距離ｄの位置）における電界強度は、臨界電界強度Ｅｃｒに達している。
ｎ−型半導体層をシリコンで形成し、誘電体層をシリコン酸化膜で形成して、半導体装置の耐圧Ｖを計算する場合、一般的な値として、
ｄ＝４×１０−４、
ｔ０＝２×１０−４
を採用する。
【０００８】
また、臨界電界強度Ｅｃｒは、ｎ−型半導体層の厚さｄに影響されるが、この場合は、およそ、
Ｅｃｒ＝４×１０５
で表される。この臨界電界強度Ｅｃｒと、ε２（＝１１．７）、ε３（＝３．９）を上記式（４）に代入すると、耐圧Ｖは、以下の式（５）で表される。
Ｖ＝３２０Ｖ・・・（５）
よって、ｎ−型半導体層の厚さｄが１μｍ増加すると、以下の式（６）で表される電圧上昇ΔＶが得られる。
ΔＶ＝Ｅｃｒ×０．５×１０−４＝２０［Ｖ］・・・（６）
また、誘電体層の厚さｔ０が１μｍ増加すると、以下の式（７）で表される電圧上昇ΔＶが得られる。
ΔＶ＝Ｅｃｒ×１１．７×１０−４／３．９＝１２０［Ｖ］・・・（７）
【０００９】
式（６）、（７）の結果から明らかなように、ｎ−型半導体層よりも誘電体層を厚く設定することによる耐圧上昇のほうが大きく、耐圧を上昇させるためには、誘電体層を厚く設定することが効果的であることが分かる。
しかも、ｎ−型半導体層を厚く設定すると、絶縁膜を形成するためには、より深いトレンチエッチング技術が必要となり、新たな技術開発を必要とするので好ましくない。
しかし、誘電体層の厚さｔ０を増大させると、上述のように、別の空乏層の伸びｘが小さくなり、ＲＥＳＵＲＦ効果が低減する。すなわち、ｐ＋型半導体領域とｎ−型半導体層との間のｐｎ接合での電界集中が増大し、このｐｎ接合でのアバランシェ破壊によって耐圧が制限されることになる。
【００１０】
【特許文献１】
特許第２７３９０１８号公報（同公報中の図５２〜図５７）
【００１１】
【発明が解決しようとする課題】
従来の誘電体分離型半導体装置は以上のように、誘電体層の厚さｔ０とｎ−型半導体層の厚さｄとに依存して半導体装置の耐圧が制限されるという問題点があった。
【００１２】
この発明は上記のような問題点を解決するためになされたもので、誘電体層の厚さと第１半導体層の厚さとに依存して半導体装置の耐圧が制限されることを防ぎつつ、高耐圧を実現した誘電体分離型半導体装置およびその製造方法を得ることを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る誘電体分離型半導体装置は、半導体基板と、半導体基板の第１主面の全域に隣接配置された主誘電体層と、半導体基板に対向して主誘電体層を挟むように主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、第２半導体層の表面に接合配置された第１主電極と、第３半導体層の表面に接合配置された第２主電極と、半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、第２半導体層の直下に配設され且つ主誘電体層の第２主面に少なくとも一部が接合された第１の補助誘電体層とを備えたものである。
【００１４】
また、この発明に係る誘電体分離型半導体装置の製造方法は、誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と第１主電極を取り囲むように形成された第２主電極とを有するとともに、誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、第１主電極を含み且つ第１主電極から第２主電極までの距離の４０％以上の領域にわたって、半導体基板をＫＯＨエッチングによって除去するステップと、領域において第１の埋め込み絶縁膜を形成するステップと、領域において第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップとを備えたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１による誘電体分離型半導体装置１００を一部断面図で示す斜視図であり、図２は図１に示した誘電体分離型半導体装置１００の部分断面図である。
図１および図２において、誘電体分離型半導体１００は、半導体基板１と、ｎ−型半導体層２と、誘電体層３と、ｎ＋型半導体領域４と、ｐ＋型半導体領域５と、電極６、７と、裏面蒸着電極（以下、単に「裏面電極」という）８と、絶縁膜９、１１とを備えている。
【００１６】
半導体基板１の上面および下面には、それぞれ誘電体層３および裏面電極８が設けられている。
誘電体層３の上面には、ｎ−型半導体層２が設けられており、誘電体層３は、半導体基板１とｎ−型半導体層２とを誘電体分離している。
絶縁膜９は、ｎ−型半導体層２を所定範囲でリング状に区画している。
絶縁膜９により区画された所定範囲において、ｎ−型半導体層２の上面には、ｎ−型半導体層２よりも低い抵抗値のｎ＋型半導体領域４が形成され、また、ｎ＋型半導体領域４を取り囲むように、ｐ＋型半導体領域５が形成されている。
ｐ＋型半導体領域５は、ｎ−型半導体層２の上面内に選択的に形成されている。
【００１７】
ｎ＋型半導体領域４およびｐ＋型半導体領域５には、それぞれ、電極６、７が接続されており、電極６、７は、絶縁膜１１によって互いに絶縁されている。
この場合、電極６、７は、それぞれカソード電極およびアノード電極として機能するので、以下「カソード電極６」、「アノード電極７」と称する。
誘電体層３は、厚さが比較的薄い誘電体層からなる第１の領域３−１と、比較的厚い誘電体層からなる第２の領域３−２とに区分されている。
ｎ＋型半導体領域４は、第２の領域３−２の上方において、第２の領域３−２よりも狭い範囲で形成されている。
【００１８】
図３は図１および図２に示した誘電体分離型半導体装置１００の順方向耐圧の保持動作を説明するための断面図であり、図４は図３内のＡ−Ａ’線による断面での電界強度分布を示す説明図である。
図３においては、第１の領域（誘電体層）３−１の厚さｔ０と、第２の領域（誘電体層）３−２のエッジ３１と、ｎ−型半導体層２に関連した空乏層４１ａ、４１ｂと、空乏層４１ｂの厚さｘと、カソード電極６とアノード電極７との距離Ｌとが示されている。
【００１９】
図３において、アノード電極７および裏面電極８をいずれも接地電位（０Ｖ）に設定し、カソード電極６に正の電圧（＋Ｖ）を与えてこれを漸次増加させると、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合から空乏層４１ａが伸びる。
このとき、半導体基板１は、誘電体層３を介して、接地電位に固定されたフィールドプレートとして働くので、空乏層４１ａに加えて、ｎ−型半導体層２と誘電体層３との境界面から、ｎ−型半導体層２の上面に向かう方向に空乏層４１ｂが伸びる。
【００２０】
したがって、ＲＥＳＵＲＦ効果により、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合での電界は緩和される。
なお、電界集中を避けるために、誘電体層３−２のエッジ３１は、アノード・カソード電極の距離Ｌに対して、カソード側から４０％以上を目安とした位置に設定される。
図４は、ｐ＋型半導体領域５から十分に離れた位置（図３内のＡ−Ａ’線による断面）における電界強度の分布を示している。
図４において、横軸は裏面電極８側の位置、縦軸は電界強度を示しており、空乏層４１ｂの厚さ（伸び）ｘ、誘電体層３−１の厚さｔ０として、ｎ−型半導体層２の上面を横軸の原点に対応させている。
【００２１】
Ａ−Ａ’線による断面における全電圧降下Ｖは、従来の誘電体分離型半導体装置の場合と同様に、前述の式（３）で表される。
つまり、全電圧降下が等しくても、誘電体層３の厚さｔ０を厚く設定すると、空乏層４１ｂの伸びｘが短くなり、ＲＥＳＵＲＦ効果が低減する。
一方、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合での電界集中、および、ｎ−型半導体層２とｎ＋型半導体領域４との界面での電界集中によるアバランシェ破壊が発生しない条件下においては、半導体装置１００の耐圧は、最終的には、ｎ＋型半導体領域４の直下におけるｎ−型半導体層２と誘電体層３−１との界面での電界集中によるアバランシェ破壊で決定される。
【００２２】
このような条件が満足されるように半導体装置１００を構成するためには、ｐ＋型半導体領域５とｎ＋型半導体領域４との距離Ｌを十分長く設定し、ｎ−型半導体層２の厚さｄとその不純物濃度Ｎとを最適化すればよい。
たとえば、耐圧６００Ｖを想定すると、距離Ｌは、７０μｍ〜１００μｍ程度に設計することができる。
図５は上記条件下における誘電体層分離半導体装置１００の順方向耐圧の保持動作を説明するための断面図である。
上記条件は、「ｎ−型半導体層２と誘電体層３−１との界面からｎ−型半導体層２の表面にまで空乏化したときに、ｎ−型半導体層２と誘電体層３−１との界面での電界集中が丁度アバランシェ条件を満たす状態」を意味することが一般的に知られている。
【００２３】
図５において、空乏層４１ｂは、ｎ＋型半導体領域４に達し、ｎ−型半導体層２の全体が空乏化していることが示されている。
このような条件での耐圧Ｖは、ｎ＋型半導体領域４の直下（すなわち、図５内のＢ−Ｂ’線による断面）における全電圧降下で示され、以下の式（８）のように表される。
Ｖ＝Ｅｃｒ・（ｄ／２＋ε２・ｔ１／ε３）・・・（８）
ただし、式（８）において、ｔ１は第１の誘電体層３−１に第２の誘電体層３−２を加えた厚さ〔ｃｍ〕であり、ｎ＋型半導体領域４の厚さは無視されているものとする。
なお、式（８）は、前述の式（４）中の厚さｔ０を、厚さｔ１で置き換えたものに等しい。
【００２４】
図６はＢ−Ｂ’線による断面での電界強度分布を示す説明図である。
図６において、ｎ−型半導体層２と誘電体層３との境界（原点から電極８側へ距離ｄの位置）における電界強度は、臨界電界強度Ｅｃｒに達している。
すなわち、前述の式（３）と上記式（８）とから分かるように、第１の誘電体領域３−１において厚さｔ０を比較的薄く設定して、ＲＥＳＵＲＦ効果を損なうことがないようにする一方で、第２の誘電体領域３−２の形成された範囲において誘電体層３の厚さｔ１を比較的厚く設定することにより、電圧降下を稼いで耐圧を従来の場合よりも向上させることができる。
【００２５】
次に、図７〜図１０に示す工程毎の断面図を参照しながら、この発明の実施の形態１による誘電体分離型半導体装置の製造方法について説明する。
図７〜図１０において、前述（図１〜図３、図５参照）と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
まず、図７において、半導体装置１００は、比較的薄い第１の誘電体領域が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて処理されたウエハプロセスが終了して、高圧デバイスが形成された状態にあるものとする。
【００２６】
この状態の半導体装置１００に対し、図７に示すように、半導体基板１の裏面側に絶縁膜マスク１０１（ＣＶＤ−酸化膜、ＣＶＤ−窒化膜、プラズマ−窒化膜など）を形成する。
絶縁膜マスク１０１は、半導体装置１００の表面側（ｎ−型半導体層２側）のパターンと整合するように形成されており、カソード電極６を取り囲むようにアライメントされている。図７においては、カソード電極６を取り囲む絶縁膜マスク１０１のうち、一方側の断面のみが示されている。
【００２７】
次に、図８に示すように、ＫＯＨエッチングによって、裏面側の絶縁膜マスク１０１に関連した開口部において、半導体基板１を除去して誘電体層３−１を露出させる。
この際、裏面側に露出した誘電体層３−１の占める領域は、カソード電極６を取り囲むように形成され、且つ、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側より少なくとも４０％以上が露出した状態である。
【００２８】
次に、図９に示すように、半導体基板１の裏面側全体にわたって、誘電体層３−２を形成する処理を実行する。この際、図９の処理工程は、具体的には以下のように実行される。
すなわち、比較的精度の低い第１のＰＶＳＱワニスと、比較的精度の高い第２のＰＶＳＱワニスとについて、順次、塗布工程とキュア工程とを施すことにより成膜する。
【００２９】
ここで、誘電体層３−２（第２の埋め込み絶縁膜）は、シリコーン系ポリマー、ポリイミド系ポリマー、ポリイミドシリコーン系ポリマー、ポリアリーレンエーテル系ポリマー、ビスベンゾシクロブテン系ポリマー、ポリキノリン系ポリマー、パーフルオロ炭化水素系ポリマー、フルオロカーボン系ポリマー、芳香族炭化水素系ポリマー、ボラジン系ポリマーおよび各ポリマーのハロゲン化物または重水素化物のうちの少なくとも１つから選択された硬化性ポリマーの硬化膜により形成される。
または、誘電体層３−２は、以下の一般式（１）で表されるシリコーン系ポリマーの硬化膜により形成される。
［Ｓｉ（Ｏ1/2）4］k・［Ｒ1Ｓｉ（Ｏ1/2）3］l・［Ｒ2Ｒ3Ｓｉ（Ｏ1/2）2］m・［Ｒ4Ｒ5Ｒ6ＳｉＯ1/2］n・・・（１）
【００３０】
ただし、一般式（１）において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なるアリール基、水素基、脂肪族アルキル基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、ｋ、ｌ、ｍ、ｎは、いずれも０以上の整数であり、２ｋ＋（３／２）ｌ＋ｍ＋（１／２）ｎは自然数であって、各ポリマーの重量平均分子量は５０以上である。さらに、分子末端基は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。
【００３１】
また、たとえば、第１および第２のＰＶＳＱワニスを構成するために、以下の一般式（２）で表されるポリマーを考慮する。
【数２】
官能基Ｒ１、Ｒ２のうち、９５％はフェニル基であって、５％はビニル基である。また、官能基Ｒ３〜Ｒ６は、全て水素原子である。
【００３２】
一般式（２）のように表される重量平均分子量１５０ｋのシリコーンポリマー（Ａ樹脂）をアニソール溶媒中に溶解させ、固形分濃度が１０ｗｔ％になるように溶解させた第１のワニスと、固形分濃度が１５ｗｔ％になるように溶解させた第２のワニスとについて、順次、塗布工程とキュア工程とを施す。
具体的には、分子量１５０ｋのＰＶＳＱを１０ｗ％のアニソール溶液で形成した第１のワニスと、分子量１５０ｋのＰＶＳＱを１５ｗ％のアニソール溶液で形成した第２のワニスとを、順次、１００ｒｐｍ×５秒・３００ｒｐｍ×１０秒・５００ｒｐｍ×６０秒の塗布処理を施して形成される。また、この塗布処理の後に、３５０℃×１時間以後徐冷のキュア処理が施される。
これにより、半導体装置１００の裏面側開口領域において、成膜ムラが有効に抑制された誘電体層３−２を得ることができる。
また、滴下量を最適化することにより、膜厚を制御することもできる。
【００３３】
最後に、図１０に示すように、半導体装置１００の裏面全面をポリッシュ処理し、半導体基板１上に形成された誘電体層３−２を除去して、金属蒸着層（たとえば、Ｔｉ／Ｎｉ／Ａｕの３層蒸着など）からなる裏面電極８を形成する。
この結果、誘電体分離型半導体装置１００の誘電体層３−１、３−２は、耐圧が決定されるべき第１の領域（誘電体層３−１の厚さｔ０）においては、大きな電圧降下を負担し、ＲＥＳＵＲＦ効果に影響を与える第２の領域（誘電体層３−２の厚さｔ１）においては、第１の半導体層と第３の半導体層との間の電界集中を緩和することができ、上記電気特性効果を実現することができる。
【００３４】
したがって、ＲＥＳＵＲＦ効果を損なうことなく、誘電体分離型半導体装置１００の耐圧を向上させることができ、また、誘電体分離型半導体装置１００の構造を容易に実現するための製造方法を提供することができる。
また、基本的にＳＯＩ層の構造を変更することなく、主誘電体層３−１と補助誘電体層３−２との膜厚および誘電率を最適化することにより、主耐圧の大幅な向上を実現することができる。
また、他の特性（たとえば、オン電流値、閾値電圧など）には、悪影響をおよぼすことがないので、耐圧と他の特性とのトレードオフ関係が解消されることにより、容易に設計することができる。
また、補助誘電体層３−２を４０％以上の領域に配設することにより、耐圧を安定させるうえで、必要十分な補助誘電体層３−２の形成範囲を指定することができる。すなわち、不必要に補助誘電体層３−２の形成部分を拡大して、デバイスの機械的強度を低下させるおそれが全くない。
また、補助誘電体層３−２は、底部を有する筒状（すり鉢状）をなしており、主誘電体層３−１と半導体基板１との両方に接合するので、接着強度を向上させることができ、ひいては、耐圧特性の安定化および庁寿命化を実現することができる。特に、補助誘電体層３−２をＰＶＳＱで成膜形成した場合には、主誘電体層３−１と半導体基板１との境界領域でのクラック発生を防止して、機械的且つ電気的に安定した誘電体層を形成することができる。
さらに、ＰＶＳＱで成膜した場合には、製造上の利点として、膜厚制御の容易性を発揮させることができる。
【００３５】
実施の形態２．
なお、上記実施の形態１では、図７に示す半導体装置１００の形成工程について言及しなかったが、活性層基板の両面に誘電体層３−１を形成しておき、活性層基板の主面に窒素を注入した後、台座シリコンからなる半導体基板１を貼り合わせ、さらに電極パターンを形成して半導体装置１００を構成してもよい。
以下、図１１〜図１３に示す工程毎の断面図を参照しながら、活性層基板に窒素注入後に台座シリコン基板を貼り合わせたこの発明の実施の形態２による誘電体分離型半導体装置１００の製造方法について説明する。
図１１〜図１３において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００３６】
まず、図１１に示すように、貼り合わせＳＯＩ基板を作製する前の活性層基板２１の両面に、酸化膜による誘電体層３−１を形成しておき、後述の半導体基板１が貼り合わせられる側の主面に対して、窒素（Ｎ）１０２を注入する（矢印参照）。
続いて、図１２に示すように、活性層基板２１の窒素注入側の主面に対して、台座シリコンからなる半導体基板１を貼り合わせる。
【００３７】
この際、たとえば１２００℃以上の十分高温のアニール処理を行うことによって、活性層基板２１の主面（窒素注入領域）を窒化酸化膜層３−３として安定化させた後、活性層基板２１の他方の主面を研磨することにより、活性層基板２１を所望の厚さに制御する工程を加味する。
これにより、図１２に示すように、活性層基板２１と半導体基板１とが貼り合わせられたＳＯＩ基板が製造される。
【００３８】
以下、図１２のＳＯＩ基板に対して、前述の実施の形態１と同様のウエハプロセスを適用し、図１３に示すように、活性層基板２１内に高耐圧デバイスをはじめとする各種デバイスを形成したうえで、裏面側をＫＯＨエッチングによって開口する。
この際、窒化酸化膜層３−３からなる埋め込み誘電体層が存在しているので、酸化膜による誘電体層３−１がＫＯＨエッチングによって目減りすることを防止することができる。たとえば、３０％のＫＯＨ溶液を用いて雰囲気温度６０℃の条件下で半導体基板１のエッチングを行う際、シリコン、酸化膜、窒化酸化膜に対するエッチングレートは、それぞれ、４０μｍ／時間、０．１３μｍ／時間、０．０１μｍ／時間であることから、その効果を推し量ることができる。
【００３９】
なお、前述の実施の形態１でも述べたように、半導体基板１のストレスを緩和する目的に鑑みて、誘電体層３−１を比較的薄く設定する方が望ましく、また、ＫＯＨエッチングムラなどによる膜減りを極力防止する必要があることは言うまでもない。
このようにして、誘電体層３−１および窒化酸化膜層３−３が目減りすることなく露出された後は、続いて、前述（図１０参照）と同様の処理工程を実行することにより、図１３に示すような高耐圧デバイスが製造される。
したがって、前述と同様の電気特性効果を実現することができる。
また、別の補助誘電体層３−３を形成することにより、製造途中で発生する主誘電体層３−１の膜厚変化を抑制することができ、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４０】
実施の形態３．
なお、上記実施の形態２では、活性層基板２１に対して窒素注入した後、半導体基板１を貼り合わせたが、半導体基板１に対して熱窒化膜またはＣＶＤ窒化膜による誘電体層を形成した後、活性層基板２１を貼り合わせてもよい。
以下、図１４〜図１６に示す工程毎の断面図を参照しながら、半導体基板１に熱窒化膜またはＣＶＤ窒化膜（誘電体層）を形成した後、活性層基板２１を貼り合わせたこの発明の実施の形態３による誘電体分離型半導体装置１００の製造方法について説明する。
図１４〜図１６において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４１】
まず、図１４に示すように、貼り合わせＳＯＩ基板を作製する前の台座シリコンからなる半導体基板１の両面に熱窒化膜またはＣＶＤ窒化膜による誘電体層３−４を形成する。
続いて、図１５に示すように、図１４の半導体基板１と、あらかじめ酸化膜による誘電体層３−１が形成された活性層基板２１の主面とを貼り合わせて、一体化する。
この際、活性層基板２１の他の主面を研磨して、活性層基板２１を所望の厚さに制御する工程を加味することにより、図１５に示すＳＯＩ基板が製造される。
【００４２】
最後に、図１５のＳＯＩ基板に対して、前述の実施の形態１と同様のウエハプロセスを適用することにより、図１６に示すように、耐圧デバイスをはじめとする各種デバイスを形成したうえで、裏面側をＫＯＨエッチングによって開口し、半導体装置１００を構成する。
この際、窒化膜によって形成される誘電体層３−４により、埋め込み誘電体層が存在するので、前述の実施の形態２と同様に、酸化膜による誘電体層３−１がＫＯＨエッチングによって目減りすることを防止することができる。
このようにして、誘電体層３−１および３−４が目減りすることなく露出された後は、続いて、前述（図１０参照）と同様の処理工程を実行することにより、図１６に示すような高耐圧デバイスが製造される。
したがって、前述と同様の電気特性効果を実現することができる。
また、熱窒化膜またはＣＶＤ窒化膜からなる別の補助誘電体層３−４を形成することにより、前述と同様に、製造途中で発生する主誘電体層３−１の膜厚変化を抑制し、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４３】
実施の形態４．
なお、上記実施の形態１〜３では、半導体装置１００の裏面側の半導体基板１を除去して、すり鉢状の開口部を形成したが、高速シリコンドライエッチング処理を施して、側面が垂直な円筒状の開口部を形成してもよい。
以下、前述の図７とともに、図１７〜図１９に示す工程毎の断面図を参照しながら、半導体基板１に底部を有する筒状の開口部を形成したこの発明の実施の形態４による誘電体分離型半導体装置１００の製造方法について説明する。
図１７〜図１９において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４４】
まず、半導体装置１００は、図７のように、絶縁膜マスク１０１が半導体装置１の裏面に形成され、且つ絶縁膜マスク１０１の開口領域が電極６を取り囲むように形成されているものとする。また、後述する開口領域の占める範囲は、前述のように、カソード電極６とアノード電極７との距離Ｌ（図８参照）に対して、カソード電極６側から少なくとも４０％以上が露出した状態にあるものとする。次に、図１７内の矢印１０５で示すように、半導体基板１の裏面側から、高速シリコンドライエッチング処理を施し、台座基板となる半導体基板１の開口領域を除去する。
【００４５】
続いて、図１８に示すように、スプレー塗布機１０３（または、マイクロノズルによるスキャン塗布法）を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜からなる誘電体層３−２を成膜する。
この際、スプレー塗布機１０３による塗布領域１０４（矢印参照）の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安として設定される。また、誘電体層３−２が塗布された後は、前述の実施の形態１と同様に、キュア工程が施される。
その後、図１９に示すように、半導体基板１の裏面を研磨して、半導体基板１の主面上に形成された絶縁膜マスク１０１および誘電体層（Ａ樹脂膜）３−２を除去し、改めて裏面全体に蒸着された裏面電極８を形成する。
このように、半導体装置１００の裏面側に、底部を有する筒状の開口部を形成した場合も、前述と同様の電気特性効果を実現することができる。
また、前述と同様に、補助誘電体層３−２を形成することにより、製造途中で発生する主誘電体層の膜厚変化を抑制し、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４６】
実施の形態５．
なお、上記実施の形態４では、開口部の形成後に半導体基板１の裏面を研磨したが、開口部の形成前に高エネルギーイオンを照射して、半導体基板１内にシリコン結晶の破壊領域を剥離層として形成し、開口部の形成後に裏面側を剥離可能に構成してもよい。
以下、前述の図７および図１７とともに、図２０〜図２２に示す工程毎の断面図を参照しながら、半導体基板１内に剥離層を形成した後に開口部を形成して裏面側を剥離可能に構成したこの発明の実施の形態５による誘電体分離型半導体装置１００の製造方法について説明する。
図２０〜図２２において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４７】
まず、絶縁膜マスク１０１が形成される前に、図２０に示すように、半導体装置１００の裏面側から、高エネルギーイオン（たとえば、水素Ｈなど）１０６を照射して、半導体基板１の一定深さの領域にシリコンの結晶性が破壊された結晶破壊層１０７を形成する。
続いて、図７のように、半導体装置１００の裏面に絶縁膜マスク１０１を形成する。この際、前述と同様に、絶縁膜マスク１０１の開口領域は、電極６を取り囲むように形成され、且つ開口領域の占める範囲は、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態にある。
【００４８】
次に、図１７のように、半導体基板１の裏面側から高速シリコンドライエッチング処理を施して半導体基板１の開口領域を除去する。
続いて、図２１に示すように、スプレー塗布機１０３を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜からなる誘電体層３−２を成膜する。この際、スプレー塗布機１０３による塗布領域１０４の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安とする。また、誘電体層３−２の塗布後は、前述のキュア工程が施される。
【００４９】
その後、図２２に示すように、結晶破壊層１０７を剥離面として、裏面側領域１０８を一括剥離することにより、半導体基板（台座基板）１の主面上に形成された絶縁膜マスク１０１と誘電体層（Ａ樹脂膜）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５０】
実施の形態６．
なお、上記実施の形態５では、半導体装置１００の裏面側から高エネルギーイオン１０６を照射して結晶破壊層１０７を形成したが、半導体基板内の埋め込み絶縁膜（誘電体層）３−１に間引き領域を設け、半導体装置１００の表面側から陽極化成電流を通電することにより、結晶破壊層１０７に代わる多孔質シリコン層を半導体基板内に形成してもよい。
【００５１】
以下、前述の図７および図１７とともに、図２３〜図２５に示す工程毎の断面図を参照しながら、半導体基板１０９内に多孔質シリコン層１１２を剥離層として形成したこの発明の実施の形態６による誘電体分離型半導体装置１００の製造方法について説明する。
図２０〜図２２において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
なお、半導体基板１０９は、前述の半導体基板１に対応しており、Ｐ型基板により構成されている。
【００５２】
まず、図２３に示すように、半導体基板１０９を台座としたＳＯＩ基板において、あらかじめ半導体装置１００内の埋め込み絶縁膜（誘電体層）３−１の一部には、間引きされた領域が設けられている。また、誘電体層３−１の間引き領域を介して半導体基板１０９と接触するＰ型活性領域１１０は、トレンチ分離領域（絶縁膜）９によって取り囲まれており、ｎ−型半導体層（ＳＯＩ活性層）２から分離されている。
また、図２３において、ＳＯＩ基板は、ウエハプロセスが施され、主にＳＯＩ活性層２上に半導体デバイスが形成された後、Ｐ型活性領域１１０から半導体基板１０９に向けて陽極化成電流１１１（矢印参照）が通電される。これにより、半導体基板１０９の裏面側の主面上には、剥離層（後述する）となる多孔質シリコン層１１２が形成される。
【００５３】
次に、多孔質シリコン層１１２上に、図７のように、カソード電極６を取り囲むように絶縁膜マスク１０１を形成する。この際、前述と同様に、絶縁膜マスク１０１の開口領域の占める範囲は、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態となるように設定される。
続いて、図１７のように、半導体基板１０９の裏面側から高速シリコンドライエッチング処理を施して半導体基板１０９を除去する。
【００５４】
次に、図２４に示すように、スプレー塗布機１０３を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜３−２を成膜する。
この際、スプレー塗布機１０３によるＡ樹脂膜３−２の塗布領域１０４の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安とする。まら、Ａ樹脂膜３−２の塗布後は、前述と同様のキュア工程が施される。
【００５５】
その後、図２４に示すように、多孔質シリコン層１１２を剥離面として、半導体基板１０９の裏面側領域を一括剥離することにより、半導体基板１０９の主面上に形成された絶縁膜マスク１０１およびＡ樹脂膜３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５６】
実施の形態７．
なお、上記実施の形態５（図２０〜図２２）では、開口部の形成後にスプレー塗布機１０３を用いて誘電体層（Ａ樹脂膜）３−２を成膜したが、高速ＣＶＤデポジット処理を施すことにより、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜してもよい。
以下、前述の図７および図１７とともに、図２６〜図２８に示す工程毎の断面図を参照しながら、半導体基板１の開口部および開口部近傍に高速ＣＶＤデポジット処理によるＣＶＤ酸化膜（誘電体層）３−２を成膜したこの発明の実施の形態７による誘電体分離型半導体装置１００の製造方法について説明する。
図２６〜図２８は前述の図２０〜図２２に対応しており、図２６〜図２８において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００５７】
まず、図２６に示すように、半導体装置１００の裏面側から高エネルギーイオン（たとえば、水素Ｈなど）１０６を照射して、半導体基板１の一定深さの領域に結晶破壊層１０７を形成する。
続いて、図７のように、半導体装置１００の裏面にカソード電極６を取り囲むように絶縁膜マスク１０１を形成し、絶縁膜マスク１０１の開口領域が占める領域を、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態とする。
【００５８】
次に、前述の図１７のように、半導体装置１００の裏面側から高速シリコンドライエッチング処理を施して半導体基板１を除去し、開口部を形成する。
続いて、図２７に示すように、高速ＣＶＤデポジット処理により、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を形成する。
その後、図２８に示すように、結晶破壊層１０７を剥離面として、裏面側領域１０８を一括剥離することにより、半導体基板１の主面上に形成された絶縁膜マスク１０１およびＣＶＤ酸化膜（誘電体層）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５９】
実施の形態８．
なお、上記実施の形態６（図２３〜図２５）では、開口部の形成後にスプレー塗布機１０３を用いて誘電体層（Ａ樹脂膜）３−２を成膜したが、高速ＣＶＤデポジット処理を施すことにより、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜してもよい。
以下、前述の図７および図１７とともに、図２９〜図３１に示す工程毎の断面図を参照しながら、半導体基板１０９の開口部および開口部近傍に高速ＣＶＤデポジット処理によるＣＶＤ酸化膜（誘電体層）３−２を成膜したこの発明の実施の形態８による誘電体分離型半導体装置１００の製造方法について説明する。
図２９〜図３１は前述の図２３〜図２５に対応しており、図２９〜図３１において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００６０】
まず、図２９において、Ｐ型の半導体基板１０９を台座としたＳＯＩ基板は、あらかじめ埋め込み絶縁膜（誘電体層）３−１の一部が間引きされた領域を有し、この間引き領域を介して半導体基板１０９と接触するＰ型活性領域１１０は、トレンチ分離領域９によって取り囲まれている。
図２９のＳＯＩ基板は、ウエハプロセスが施され、主にｎ−型半導体層（ＳＯＩ活性層）２上に半導体デバイスが形成された後、Ｐ型活性領域１１０から半導体基板１０９に向けて陽極化成電流１１１が通電されることにより、半導体基板１０９の主面上に多孔質シリコン層１１２が形成されている。
【００６１】
次に、多孔質シリコン層１１２上に、図７のようにカソード電極６を取り囲むように絶縁膜マスク１０１を形成し、絶縁膜マスク１０１の開口領域の占める領域を、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態とする。
次に、前述の図１７のように、半導体装置１００の裏面側から高速シリコンドライエッチング処理を施して半導体基板１０９を除去する。
続いて、図３０に示すように、高速ＣＶＤデポジットにより厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜する。
【００６２】
最後に、図３１に示すように、多孔質シリコン層１１２を剥離面として裏面側領域を一括剥離することにより、半導体基板１０９の主面上に形成された絶縁膜マスク１０１およびＣＶＤ酸化膜（誘電体層）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
なお、以上の各実施の形態１〜８では、半導体装置１００として、ＳＯＩ−ダイオードへの適用を想定して説明したが、同様に、ＳＯＩ−ＭＯＳＦＥＴ、ＳＯＩ−ＩＧＢＴ、その他のＳＯＩ上に形成される高圧横型素子全般に対しても、同様に適用することができ、前述と同等の作用効果を奏し得ることは言うまでもない。
【００６３】
【発明の効果】
以上のように、この発明によれば、半導体基板と、半導体基板の第１主面の全域に隣接配置された主誘電体層と、半導体基板に対向して主誘電体層を挟むように主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、第２半導体層の表面に接合配置された第１主電極と、第３半導体層の表面に接合配置された第２主電極と、半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、第２半導体層の直下に配設され且つ主誘電体層の第２主面に少なくとも一部が接合された補助誘電体層とを設けたので、ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させることのできる誘電体分離型半導体装置が得られる効果がある。
【００６４】
また、この発明によれば、誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と第１主電極を取り囲むように形成された第２主電極とを有するとともに、誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、第１主電極を含み且つ第１主電極から第２主電極までの距離の４０％以上の領域にわたって、半導体基板をＫＯＨエッチングによって除去するステップと、領域において第１の埋め込み絶縁膜を形成するステップと、領域において第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップとを設けたので、ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させることのできる誘電体分離型半導体装置の製造方法が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による誘電体分離型半導体装置を一部断面図で示す斜視図である。
【図２】この発明の実施の形態１による誘電体分離型半導体装置を示す部分断面図である。
【図３】この発明の実施の形態１による誘電体分離型半導体装置の動作を説明するための断面図である。
【図４】図３内のＡ−Ａ’線による断面での電界強度分布を示す説明図である。
【図５】この発明の実施の形態１による耐圧条件下における誘電体分離型半導体装置の動作を説明するための断面図である。
【図６】図５内のＢ−Ｂ’線による断面での電界強度分布を示す説明図である。
【図７】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図８】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図９】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１０】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１１】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１２】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１３】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１４】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１５】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１６】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１７】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１８】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１９】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２０】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２１】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２２】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２３】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２４】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２５】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２６】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２７】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２８】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２９】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【図３０】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【図３１】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【符号の説明】
１、１０９ 半導体基板、２ ｎ−型半導体層、３ 誘電体層、３−１ 比較的薄い第１の領域（誘電体層）、３−２ 比較的厚い第２の領域（誘電体層）、３−３ 窒化酸化膜による比較的薄い第３の領域（窒化酸化膜層）、３−４ 熱窒化膜またはＣＶＤ窒化膜による比較的薄い第４の領域（誘電体層）、４ ｎ＋型半導体領域、５ ｐ＋型半導体領域、６ カソード電極、７ アノード電極、８ 裏面電極、９ リング状絶縁膜、１１ 絶縁膜、２１ 活性層基板、１００半導体装置、１０１ 絶縁膜マスク、１０２ 窒素（Ｎ注入処理）、１０３ スプレー塗布機、１０４ 塗布領域、１０５ 高速シリコンドライエッチング処理、１０６ 高エネルギーイオン、１０７ 結晶破壊層、１１０ Ｐ型活性領域、１１１ 陽極化成電流、１１２ 多孔質シリコン領域。
Claims (15)
- 半導体基板と、
前記半導体基板の第１主面の全域に隣接配置された主誘電体層と、
前記半導体基板に対向して前記主誘電体層を挟むように前記主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、
前記第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、
前記第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、
前記第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、
前記第２半導体層の表面に接合配置された第１主電極と、
前記第３半導体層の表面に接合配置された第２主電極と、
前記半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、
前記第２半導体層の直下に配設され且つ前記主誘電体層の前記第２主面に少なくとも一部が接合された第１の補助誘電体層と
を備えた誘電体分離型半導体装置。 - 前記第１の補助誘電体層は、一端が前記第１主電極に対応する位置に配設されるとともに、前記第１主電極から前記第２主電極までの距離の４０％以上の領域にわたって配設されたことを特徴とする請求項１に記載の誘電体分離型半導体装置。
- 前記第１の補助誘電体層は、底部を有する筒状に形成され、前記半導体基板および前記主誘電体層の両方に接合されたことを特徴とする請求項１または請求項２に記載の誘電体分離型半導体装置。
- 前記第１の補助誘電体層は、すり鉢状に形成されたことを特徴とする請求項３に記載の誘電体分離型半導体装置。
- 前記第１の補助誘電体層と前記主誘電体層との間に第２の補助誘電体層を配設したことを特徴とする請求項１から請求項４までのいずれか１項に記載の誘電体分離型半導体装置。
- 前記第２の補助誘電体層は、熱窒化膜またはＣＶＤ窒化膜により形成されたことを特徴とする請求項５に記載の誘電体分離型半導体装置。
- 前記半導体基板は、一体的に形成されたＰ型半導体領域を有することを特徴とする請求項１から請求項６までのいずれか１項に記載の誘電体分離型半導体装置。
- 誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と前記第１主電極を取り囲むように形成された第２主電極とを有するとともに、前記誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、
前記第１主電極を含み且つ前記第１主電極から前記第２主電極までの距離の４０％以上の領域にわたって、前記半導体基板をＫＯＨエッチングによって除去するステップと、
前記領域において第１の埋め込み絶縁膜を形成するステップと、
前記領域において前記第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップと
を備えたことを特徴とする誘電体分離型半導体装置の製造方法。 - 前記第２の埋め込み絶縁膜は、シリコーン系ポリマー、ポリイミド系ポリマー、ポリイミドシリコーン系ポリマー、ポリアリーレンエーテル系ポリマー、ビスベンゾシクロブテン系ポリマー、ポリキノリン系ポリマー、パーフルオロ炭化水素系ポリマー、フルオロカーボン系ポリマー、芳香族炭化水素系ポリマー、ボラジン系ポリマー、および、前記各ポリマーのハロゲン化物または重水素化物、のうちの少なくとも１つから選択された硬化性ポリマーの硬化膜により形成されたことを特徴とする請求項８に記載の誘電体分離型半導体装置の製造方法。
- 前記第２の埋め込み絶縁膜は、以下の一般式（１）、
［Ｓｉ（Ｏ1/2）4］k・［Ｒ1Ｓｉ（Ｏ1/2）3］l・［Ｒ2Ｒ3Ｓｉ（Ｏ1/2）2］m・［Ｒ4Ｒ5Ｒ6ＳｉＯ1/2］n・・・（１）
（ただし、一般式（１）において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なるアリール基、水素基、脂肪族アルキル基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、ｋ、ｌ、ｍ、ｎは、いずれも０以上の整数であり、２ｋ＋（３／２）ｌ＋ｍ＋（１／２）ｎは自然数であって、前記各ポリマーの重量平均分子量は５０以上である。さらに、分子末端基は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。）で表されるシリコーン系ポリマーの硬化膜により形成されたことを特徴とする請求項８または請求項９に記載の誘電体分離型半導体装置の製造方法。 - 前記第２の埋め込み絶縁膜は、以下の一般式（２）、
- 前記第２の埋め込み絶縁膜は、ワニスまたはレジンを含み、回転塗布法、マイクロスプレー噴射によるスプレー塗布法、または、マイクロノズルによるスキャン塗布法により、前記誘電体分離基板上の全領域あるいは選択的に塗布されて形成されることを特徴とする請求項８から請求項１１までのいずれか１項に記載の誘電体分離型半導体装置の製造方法。
- 前記第２の埋め込み絶縁膜は、
分子量１５０ｋのＰＶＳＱを１０ｗｔ％のアニソール溶液で形成した第１のワニスと、分子量１５０ｋのＰＶＳＱを１５ｗｔ％のアニソール溶液で形成した第２のワニスとを、順次、１００ｒｐｍ×５秒・３００ｒｐｍ×１０秒・５００ｒｐｍ×６０秒の塗布処理を施して形成されるとともに、
前記塗布処理の後に、３５０℃×１時間以後徐冷のキュア処理が施されることを特徴とする請求項１２に記載の誘電体分離型半導体装置の製造方法。 - 前記第２の埋め込み絶縁膜の形成後に結晶破壊層を形成するステップと、
前記結晶破壊層を剥離面として前記誘電体分離基板の一部を除去するステップと
を備えたことを特徴とする請求項８から請求項１３までのいずれか１項に記載の誘電体分離型半導体装置の製造方法。 - 前記結晶破壊層は、多孔質シリコン層により形成されたことを特徴とする請求項１４に記載の誘電体分離型半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002368186A JP4020195B2 (ja) | 2002-12-19 | 2002-12-19 | 誘電体分離型半導体装置の製造方法 |
| US10/612,985 US6992363B2 (en) | 2002-12-19 | 2003-07-07 | Dielectric separation type semiconductor device and method of manufacturing the same |
| TW092118956A TWI222161B (en) | 2002-12-19 | 2003-07-11 | Dielectric separation type semiconductor device and method of manufacturing the same |
| KR10-2003-0047992A KR100527323B1 (ko) | 2002-12-19 | 2003-07-14 | 반도체 장치 |
| FR0310049A FR2849271B1 (fr) | 2002-12-19 | 2003-08-20 | Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication |
| DE10338480A DE10338480B4 (de) | 2002-12-19 | 2003-08-21 | Halbleitervorrichtung mit dielektrischer Trennung und Verfahren zur Herstellung derselben |
| CNB031577385A CN100459029C (zh) | 2002-12-19 | 2003-08-25 | 介质分离型半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002368186A JP4020195B2 (ja) | 2002-12-19 | 2002-12-19 | 誘電体分離型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200472A true JP2004200472A (ja) | 2004-07-15 |
| JP4020195B2 JP4020195B2 (ja) | 2007-12-12 |
Family
ID=32463474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002368186A Expired - Lifetime JP4020195B2 (ja) | 2002-12-19 | 2002-12-19 | 誘電体分離型半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6992363B2 (ja) |
| JP (1) | JP4020195B2 (ja) |
| KR (1) | KR100527323B1 (ja) |
| CN (1) | CN100459029C (ja) |
| DE (1) | DE10338480B4 (ja) |
| FR (1) | FR2849271B1 (ja) |
| TW (1) | TWI222161B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313828A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | 誘電体分離型半導体装置とその製造方法 |
| JP2007123823A (ja) * | 2005-09-28 | 2007-05-17 | Denso Corp | 半導体装置およびその製造方法 |
| JP2010245360A (ja) * | 2009-04-08 | 2010-10-28 | Fuji Electric Systems Co Ltd | 高耐圧半導体装置および高電圧集積回路装置 |
| JP2011044726A (ja) * | 2010-10-14 | 2011-03-03 | Mitsubishi Electric Corp | 誘電体分離型半導体装置とその製造方法 |
| US7943957B2 (en) | 2005-12-21 | 2011-05-17 | Toyota Jidosha Kabushiki Kaisha | Lateral SOI semiconductor devices and manufacturing method thereof |
| US8242572B2 (en) | 2009-11-02 | 2012-08-14 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
| US8841744B2 (en) | 2011-04-19 | 2014-09-23 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
| WO2014199608A1 (ja) | 2013-06-14 | 2014-12-18 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4420196B2 (ja) * | 2003-12-12 | 2010-02-24 | 三菱電機株式会社 | 誘電体分離型半導体装置およびその製造方法 |
| JP4618629B2 (ja) * | 2004-04-21 | 2011-01-26 | 三菱電機株式会社 | 誘電体分離型半導体装置 |
| DE102005027369A1 (de) * | 2005-06-14 | 2006-12-28 | Atmel Germany Gmbh | Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises |
| US7829971B2 (en) * | 2007-12-14 | 2010-11-09 | Denso Corporation | Semiconductor apparatus |
| JP4894910B2 (ja) * | 2009-01-15 | 2012-03-14 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板 |
| JP5499915B2 (ja) * | 2009-06-10 | 2014-05-21 | 富士電機株式会社 | 高耐圧半導体装置 |
| JP5201169B2 (ja) * | 2010-05-13 | 2013-06-05 | 三菱電機株式会社 | 誘電体分離型半導体装置の製造方法 |
| TWI496289B (zh) * | 2012-01-10 | 2015-08-11 | Univ Asia | 具p型頂環及溝槽區之降低表面電場半導體元件及其製造方法 |
| JP6009870B2 (ja) * | 2012-09-11 | 2016-10-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| FR3012256A1 (fr) * | 2013-10-17 | 2015-04-24 | St Microelectronics Tours Sas | Composant de puissance vertical haute tension |
| CN109478561B (zh) * | 2016-07-20 | 2022-05-13 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860081A (en) * | 1984-06-28 | 1989-08-22 | Gte Laboratories Incorporated | Semiconductor integrated circuit structure with insulative partitions |
| JPS61184843A (ja) | 1985-02-13 | 1986-08-18 | Toshiba Corp | 複合半導体装置とその製造方法 |
| JP2860089B2 (ja) | 1987-02-26 | 1999-02-24 | 株式会社東芝 | 高耐圧半導体素子 |
| US5294825A (en) * | 1987-02-26 | 1994-03-15 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| US4963505A (en) * | 1987-10-27 | 1990-10-16 | Nippondenso Co., Ltd. | Semiconductor device and method of manufacturing same |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| JP3293871B2 (ja) | 1991-01-31 | 2002-06-17 | 株式会社東芝 | 高耐圧半導体素子 |
| JP2654268B2 (ja) | 1991-05-13 | 1997-09-17 | 株式会社東芝 | 半導体装置の使用方法 |
| JP2739018B2 (ja) | 1992-10-21 | 1998-04-08 | 三菱電機株式会社 | 誘電体分離半導体装置及びその製造方法 |
| JPH06268227A (ja) | 1993-03-10 | 1994-09-22 | Hitachi Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2526786B2 (ja) * | 1993-05-22 | 1996-08-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3244367B2 (ja) | 1993-11-08 | 2002-01-07 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3298291B2 (ja) | 1994-03-07 | 2002-07-02 | 富士電機株式会社 | 複合素子および貼り合わせ基板の製造方法 |
| JP3435930B2 (ja) * | 1995-09-28 | 2003-08-11 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP3476978B2 (ja) | 1995-10-02 | 2003-12-10 | 三菱電機株式会社 | 絶縁体分離半導体装置およびその製造方法 |
| DE19811604B4 (de) * | 1997-03-18 | 2007-07-12 | Kabushiki Kaisha Toshiba, Kawasaki | Halbleitervorrichtung |
| SE513471C2 (sv) * | 1997-11-17 | 2000-09-18 | Ericsson Telefon Ab L M | Halvledarkomponent och tillverkningsförfarande för halvledarkomponent |
| JP3957417B2 (ja) | 1998-11-13 | 2007-08-15 | 三菱電機株式会社 | Ｓｏｉ高耐圧電力デバイス |
-
2002
- 2002-12-19 JP JP2002368186A patent/JP4020195B2/ja not_active Expired - Lifetime
-
2003
- 2003-07-07 US US10/612,985 patent/US6992363B2/en not_active Expired - Lifetime
- 2003-07-11 TW TW092118956A patent/TWI222161B/zh not_active IP Right Cessation
- 2003-07-14 KR KR10-2003-0047992A patent/KR100527323B1/ko not_active IP Right Cessation
- 2003-08-20 FR FR0310049A patent/FR2849271B1/fr not_active Expired - Fee Related
- 2003-08-21 DE DE10338480A patent/DE10338480B4/de not_active Expired - Fee Related
- 2003-08-25 CN CNB031577385A patent/CN100459029C/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125045B2 (en) | 2005-05-09 | 2012-02-28 | Mitsubishi Denki Kabushiki Kaisha | Dielectric isolation type semiconductor device and manufacturing method therefor |
| JP4629490B2 (ja) * | 2005-05-09 | 2011-02-09 | 三菱電機株式会社 | 誘電体分離型半導体装置 |
| JP2006313828A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | 誘電体分離型半導体装置とその製造方法 |
| DE102006019950B4 (de) * | 2005-05-09 | 2012-04-26 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit dielektrischer Trennung |
| DE102006062855B4 (de) | 2005-05-09 | 2019-05-16 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben |
| JP2007123823A (ja) * | 2005-09-28 | 2007-05-17 | Denso Corp | 半導体装置およびその製造方法 |
| US7943957B2 (en) | 2005-12-21 | 2011-05-17 | Toyota Jidosha Kabushiki Kaisha | Lateral SOI semiconductor devices and manufacturing method thereof |
| JP2010245360A (ja) * | 2009-04-08 | 2010-10-28 | Fuji Electric Systems Co Ltd | 高耐圧半導体装置および高電圧集積回路装置 |
| US8242572B2 (en) | 2009-11-02 | 2012-08-14 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
| JP2011044726A (ja) * | 2010-10-14 | 2011-03-03 | Mitsubishi Electric Corp | 誘電体分離型半導体装置とその製造方法 |
| US8841744B2 (en) | 2011-04-19 | 2014-09-23 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
| WO2014199608A1 (ja) | 2013-06-14 | 2014-12-18 | 富士電機株式会社 | 半導体装置 |
| US10002961B2 (en) | 2013-06-14 | 2018-06-19 | Fuji Electric Co., Ltd. | Semiconductor device suppressing current leakage in a bootstrap diode |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10338480A1 (de) | 2004-07-15 |
| TWI222161B (en) | 2004-10-11 |
| CN1508840A (zh) | 2004-06-30 |
| US6992363B2 (en) | 2006-01-31 |
| DE10338480B4 (de) | 2008-08-14 |
| KR100527323B1 (ko) | 2005-11-09 |
| JP4020195B2 (ja) | 2007-12-12 |
| FR2849271A1 (fr) | 2004-06-25 |
| KR20040054476A (ko) | 2004-06-25 |
| CN100459029C (zh) | 2009-02-04 |
| US20040119132A1 (en) | 2004-06-24 |
| FR2849271B1 (fr) | 2006-05-26 |
| TW200411817A (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4020195B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JP2739018B2 (ja) | 誘電体分離半導体装置及びその製造方法 | |
| TWI596657B (zh) | 用於半導體裝置的富阱層 | |
| JP4974474B2 (ja) | 半導体装置およびその製造方法 | |
| US20100052046A1 (en) | Semiconductor structures formed on substrates and methods of manufacturing the same | |
| US8125045B2 (en) | Dielectric isolation type semiconductor device and manufacturing method therefor | |
| CN105321824B (zh) | 半导体装置的制造方法 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| TW200949903A (en) | Silicon-germanium-carbon semiconductor structure | |
| US7125780B2 (en) | Dielectric isolation type semiconductor device and method for manufacturing the same | |
| JP2008227172A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| IL258223B2 (en) | Local semiconductor foil thinning | |
| CN111933529B (zh) | 一种沟槽型mosfet的制造方法及其结构 | |
| CN112310194A (zh) | 电荷平衡功率器件以及用于制造电荷平衡功率器件的方法 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20030026912A (ko) | 고전압 주변부 | |
| JP5201169B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JP2000260990A (ja) | 高電圧素子及びその製造方法 | |
| US20140035094A1 (en) | Semiconductor structure | |
| JP3556407B2 (ja) | 半導体装置の製造方法 | |
| JP5254549B2 (ja) | 半導体複合構造体 | |
| CN110223981A (zh) | 一种柔性soi器件结构及其制备方法 | |
| JP5466668B2 (ja) | 半導体複合体構造を形成する方法 | |
| JPH1032241A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20140199823A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4020195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |