TWI222161B - Dielectric separation type semiconductor device and method of manufacturing the same - Google Patents

Dielectric separation type semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI222161B
TWI222161B TW092118956A TW92118956A TWI222161B TW I222161 B TWI222161 B TW I222161B TW 092118956 A TW092118956 A TW 092118956A TW 92118956 A TW92118956 A TW 92118956A TW I222161 B TWI222161 B TW I222161B
Authority
TW
Taiwan
Prior art keywords
dielectric
layer
semiconductor device
substrate
semiconductor
Prior art date
Application number
TW092118956A
Other languages
English (en)
Other versions
TW200411817A (en
Inventor
Hajime Akiyama
Naoki Yasuda
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200411817A publication Critical patent/TW200411817A/zh
Application granted granted Critical
Publication of TWI222161B publication Critical patent/TWI222161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Description

玖、發明說明 [發明所屬之技術領域] 本發明係有關於半導體基板正反面各設有介電質層及 背面電極之介電質分離型半導體裝置及其製造方法。 [先前技術] Λ向來，介電質分離型半導體裝置已有種種提議（例如， 參照後敘之專利文獻i)。 如專利文獻1之第52、53圖，介電質分離型半導體裝 置之半導體基板，於正反面各設有介電質層及f面電極，、 介電、質層上面設有n -型半導體層。 介電質·層係以介電質分離成半導體基板及η •型半導 體層’絕緣膜將η_型半導體層區分出特定範圍。 該特定範圍内，於η·型半導體層上面形成有電阻較低 之η +型半導體區域，圍繞以半導體區域更形成有ρ +型半 導體區域。而α半導體區域及p+型半導體區域分別連接 有陰極電極及陽極電極，陰極電極與陽極電極以絕緣膜相 又，如專利文獻I之第54圖，設定陽極電極與背面電 極均為0伏特，於陰極電極逐漸提高正㈣，則耗盡声自 η型半導體層與，型半導體區域間之ρη接面延伸。此時半 導體基板㈣定於接地電位，透過介電f層料場電極， 故除上述耗盡層以外，自n-型半導體層與介電質層 朝向n_型半導體層上面之方向，另延伸有其他耗盡層。 如此，因另有其他耗盡層延伸，上述耗盡層變得易於 314845 5 1222161 向陰極電極延伸’ η·型半導體層肖p+型半導體區域間pn 接面之電場被緩和。該效應即—般所知的resurf(減縮表 面電場）效應。 如專利文獻1之第55圖，充分遠離p +型半導體 區域處，截面電場強度分佈[以另一耗盡層垂直方向之 寬介電質層之厚為1〇，將n_型半導體層之頂面對應 於杈轴之原點，則上述截面之總電壓下降V如下式（3)所 示。 V = q. Ν/(ε2. e。）.（x2/2+ to. X/£3). · . (3: 式（3)中N係n型半導體層之雜質濃度[/立方公分]，e 〇係真空之介電常數[庫侖/伏特/公分]，,2係、η.型半導體 層之介電常數，e3係介電質層之介電常數。 由式（3)知，保持總電壓下降量v不而 …時，另-耗盡層垂直方向之寬",小：音= ㈣刪效應減弱。 心未者 而在不因1^型半導體層肖P+型半導體區域間之pn接 面處的電場集中，以及n•型半導體層與n +型半導體區域之 介面之電場集中發生突崩擊穿之條件下，何體裝置之耐 麼係取決於最終在n +型半導體區域正下方，η-型半導體層 與"電質層介面之電場集中所致之突崩擊穿。 的 型 構成半‘體裝置而使之滿足如此條件時，可嗖定夠長 、p:型半導體區域與n +型半導體區域間之距離：並將『 半導體層厚度d及其雜質濃度最適化。 一般已知上述條件 如專利文獻1之第56圖
314845 6 1222161 t半^體層U質層之界面至型半導體層表面經耗盡· :山η型半導體層與介電質層之界面之電場集中正好滿足 突崩擊穿條件。此時，耗盡層抵達η +型半導體區域，η•型 半導體層則全部耗盡。 如此條件下之耐壓ν如下式（句。 v = Ecr.(d/2+ 〜t〇/e3)..........⑷ 式（4)中Ecr係引起突崩擊穿之臨界電場強度，其與n + 型半導體區域之厚度無關。 _ 、如上述專利文獻！之第57圖，γ型半導體區域正下方 之截面於垂直方向之電場強度分佈中，Η型半導體層與介 電貝層之界面（自原點往電極側距離d之位置）之電場強 度’達到fer界電場強度Ecr。 —以矽形成η·型半導體層，以氧化矽膜形成介電質層， 計算半導體裝置之耐壓V時，一般係採用 d = 4 · 1 〇·4， to = 2 · 1〇-4 之值。 _ 又，臨界電場強度Ecr雖受n _型半導體層厚度d之 影響，此時可表為 Ecr = 4 · 1 〇5 〇 U.7)、ε 3 ( = 3·9)代 • ·.....(5) 微米時，電壓上升 以該臨界電場強度Ecr、ε 入上式（4)，耐壓ν如下式（5)。 V = 3 2 0伏特.......... 因此，η·型半導體層厚度d增加 314845 7 △V如下式（6)。 △ V 二 〇·5 . 10·4=20[伏特]... 而介電質層厚度t0增加i汽半— .（6) 式（7)。 曰力1 U未時，電壓上升△ V如下 A V = g Ί - 由 Γ 0_4/3.9=12〇[伏特]·....⑺ 半導I*: (6)⑺之結果知’將介電質層設定為厚於η-型 千导體層則耐壓之卜 ~ /子7、 n i 定較厚 < 人φ „ 9 ，若希望使耐壓上升，可知設 早乂与之介電質層乃屬有效。 深之、、聋=η型半導體層厚度’則形成絕緣膜時即須有更 之輪刻技術，因為必_發新技術故η ==大=質層厚度t。，則如上述，另—耗盡層之 伸…，RESURF效應減小。亦 與ΙΓ型半導舻爲問 ^ P玉千¥體£域 之突崩之電場集中增大，因該… 大朋擎牙而耐壓受限。 [專利文獻1] [發明專内=2 7 3 9 〇 18號公報（同公報中之第5 2至5 7圖） 曼ϋ擬解決之問盎 ^口介電質分離型半導體裝置如上述，有半導體裝置 之耐壓取決於介電質> : 軍貝層居度to及η-型半導體層 限之問題。 又 本發明係為解決如上問題而完成者’其目的在提供可 防止半導體裝置之耐壓取決於介電質層厚度及第一半導體 層厚度而受限之現象’因而可獲得具有高耐屡之介電質分 314845 8 本發明有關之介電質分離型半導體裝置，具備半導體 ，反、鄰接配置於半導體基板第一主表面全區之主介電質 二展：半導體基板相向而失住主介電質層之配設於主介電 2表面之低雜質濃度第-導電型第-半導體層、選擇性 道於第一+導體層表面之高雜質濃度第一導電型第二半 产：：：隔著間隔配設成圍繞第一半導體層外周之高雜質 導電型第三半導體層、配設成圍繞第三半導體層 。之環狀絕緣膜、接合配置於第二半導體層表面之第一 電極、接合配置於第三半導體層表面之第二主電極、鄰 =於與半導體基板之第一主表面相向之第二主表面的 =電極、以及配設於第二半導體層正下方並與主介 層：曰第二主表面之至少一部份接合之第一輔助介電質 又’本發明有關之介電質分離型半導體裝置之製造方 ’二係形成於介電質分離基板上之高耐愿臥式農置，具有 八-主電極及形成為圍、繞第一主電極之第二主電S，以及 二電質分離基板背面側作為底座之半導體基板的介電質分 且型W體裝置之製造方法’包括在跨越包含第—主電極 第±電極至第二主電極為止的距離之利％以上區域 一以Κ〇Η蝕刻去除半導體基板之步驟、於區域内形成第 ‘里入緣膜之步驟、以及於區域内以接於第一埋入絕緣 下方之形態形成第二埋入絕緣膜之步驟。 314845 9 1222161 [實施方式] f施形態1 以下蒼照圖式詳細說明本發明之實施形態1。 第1圖係根據本發明實施形態〗之介電質分離型半導 體裝置1 〇〇之部份截面側視圖，第2圖係第！圖之介電質 分離型半導體裝置1 00的部份剖視圖。 第1 2圖中，介電質分離型半導體裝置具備半導 體基板1、、η·型半導體層2、介電質層3、n +型半導體區域 4、P +型半導體區域5、電極6、7、背面蒸鍍電極(以下簡 稱「背面電極」）8、以及絕緣膜9、丨！。 於半導體基板1之正反面各設有介電質層3及背面電 極8 〇 方、"電為層3上面設有n-型半導體層2，介電質層3 作半導體基板1與η·型半導體層2之介電質分離。'曰 絕緣膜9於特定範圍環狀區分η.型半導體層2。 以、絕緣膜9區分之m m , 特疋靶圍内，於η·型半導體層2上 面形成電阻低於η•型半導體屏 .t ^ 牛蜍體層2之n型半導體區域4，並 以圍繞著n+型丰I @ r + ¥體£域4之形式形成p +型半導體區域 n_型半導體層2頂 P +型半導體區域5係選擇性形成在 面内。 5連接有電極 極與陽極電極 於η型帛導體區域4及p +型丨導體區域 電極6 7係以絕緣膜11互相絕緣。 此時’電極6、7因分別具備作為陰極電 314845 6 1222161 之功：，以下稱為「陰極電極6」、「 "電質層3分為由厚度較薄 域％】，及由厚度較厚之介電質層構成的貝層^成的第-區 …η +型半導體區域4係形成在第二區域3·2:域3·2。 二區域3-2狹窄之範圍内。 < 方，比第 第3圖係用以說明第！、2圖之 所 置1〇0的順向耐壓保持動作之剖視圖。二：：型半導體裝 “，:線之截面的電場強度分佈之=第4圖係第、 第3圖中表示第一區域（介電質層）3-!之厚戶t 區域(介電質層)3-2之邊緣31、n •型半導體層二、第二 盡層41a、41b、耗盡層4lb之 、 有關之耗 電極7之距離卜 又X丟亟電極6與陽極 (0V)第於'極7及背面電極8均設“接地電位 型半二2Γ …(”)並逐漸增加，則“ · 耗盡層導::。2與。型半導體區域5間…面起延伸有 此時’半導録板10係透料電冑層 接地電位之場電極，除耗盡層41a以外 = 2與介電質層3之界面朝向n•型半導體層2頂面= 盡層41b。 因此，由於RESURF效應，n-型半導體層2與p +型半 導肢區域5間pn接面之電場緩和。 而為免電場集t，介電質層3_2之邊緣31，係設定在 相對於陽極、陰極電極之距離L，距陰極4〇%以i之位置。 314845 11 1222161 第4圖示充分遠離p +型半導體區域5處（第3圖中A_ A’線之截面）之電場強度分佈。 第4圖中，橫軸示背面電極8側之位置，縱轴示電場 強度，以耗盡層41b之厚度（延伸）為χ，介電質層％丨之厚 度為t0,使η-型半導體層2頂面對應於橫軸原點。子 如同習知介電質分離型半導體裝置，α_α，線截面之-電壓下降V如上式（3)所表。 、〜
亦即’總電壓下降雖相等，介電質層3之厚度t〇厚号 設定時，耗盡層41b之延伸x變短，resurf效應減小。 而在不發生η·型半導體層2與〆型半導體區域5間p] 接面之電場集中以及η·型半導體層2與η +型半導體區域/ 之界面電場集中所致突崩擊穿的條件下，半導體裝置⑼ 2壓最終係取決於η+型半導體區域4正下方之η·型半導 "2與介電質層3]界面之電場集中所致之 為將半導體裝置100構成可滿足如此條件，宜
=導體區域5與/型半導體區域4之距離L 將η·型半導體層2厚度d及其雜質濃度n最適化。長 例如，假設耐壓為600伏特，可 微米至100微米。 。又冲為7C 政置100順向耐壓保持動作之剖視圖。 一般已知上述條侔咅扣「 ， 悚件思扎1^型半導體層2與介雷 3-1之界面至n_型半導體層2 衣卸粍盡化時，n-型本道 2與介電質層3-丨界面之 牛& 琢术肀恰成滿足突崩條件 314845 12 半導ί =表示耗盡層41b抵達n+型半導體區域4, d 牛V體層2之整體已耗盡化。 第5 ΓΓ件下之耐堡V係、^型半導體區域4正下方（即 m線截面)之總電壓下降，如下式(8)所表。 V，r.(d/2+〜Vd.............. 之厚；:八)1、係第τ介電質層3-1加上第二介電質層3-2 子又&刀]，n型半導體區域4之厚度忽略。 ，即係上述式⑷中厚度10以厚度ti取代而得。 6圖係B-B’線截面的電場強度分佈之說明圖。 =圖中，η•型半導體層2與介電質们邊界（自原點 在電極8側距離d處）之電場強度達臨界電場強度化。 亦P由先則之式（3)及上述式（8)可知，將第一介電質 之厚度較薄’以免有損於卿咖二 :而將形成有第二介電質區域3_2之範圍的介電質層3 厚度tlfu為較厚，因電壓下降，耐壓可比以往提升。 其次參照第7 5 1 Π国rb々 ^ A _ 至10圖中各過程之剖視圖，說明本發明 A形態1的介電質分離型半導體裝置之製造方法。 之夂第7至10圖中’同上述(參照第1至3圖、第5圖） 之各…牛附有相同符號，其詳細說明省略。 首先，弟7圖中，主道 的第-介電質區域之so=置1〇°係使用形成有較薄 4之SOI(矽-絕緣體）基板經過處理， 曰曰圓製程，形成為高壓裝置者。 女此之半‘肢裝置1 00，如第7圖所示，於半導體基 314845 13 1222161
才反1背面形成有絕緣膜碑I 〇冬朕^卓1〇1 (CVD虱化膜、CVD氮化 膜、電漿氮化膜等）。 絕緣膜遮罩101係與半導體裝置1〇〇正面側&型半導 體層2側)之圖型整合而形成，對準以圍繞陰極電極6。第 7圖僅示，圍繞陰極電極6之絕緣膜遮罩ι〇ι單側之截面。 、其次，如第8 ®，經K〇H钱刻，去除與背面絕緣膜 遮罩⑻有關之開口部的半導體基板i，露出介電質層l 此時，背面外露之介電質層3]區域係形成為圍繞陰 極電極6，並對陰極電極6與陽極電極7之距離l，自陰 極電極6側至少4〇%以上外露。 以處理 而言係 , '其次，如第9圖，於半導體基板1背面整體施 开/成；I電貝層3_2。此時，帛9圖之處理過程具體 如下施行。 且 u即，依序施以精度較低之第一 PVSQ清漆以及精度 .父冋之第二PVSQ清漆之塗布過程及熟化過程而成膜。 …：此’介電質層3-2 (第二埋入絕緣膜)係由選自聚矽 氧系聚σ物、聚醯亞胺系聚合物、聚醯亞胺聚矽氧系聚合 物亞芳⑽、聚合物、雙苯并環丁烯系聚合物、聚喹‘ 糸’合物、全氟烴系聚合物、氟碳系聚合物、芳族烴系聚 口物爛氮笨系聚合物及各聚合物之虐化物或重氫化物之 至少種的硬化性聚合物之硬化膜形成。 或由以下一般式〇)之聚矽氧系聚合物硬化膜形成介電質 314845 14 1222161 [Sl(〇1/2)4] k· [R1Si(〇]/2)3]「[R2R3Si(01/2)2] m· [R4R5R6Si01/2] n · · · (1) 一般式（1)中，R1、R2、R3、R4、R5、R6係相同或不同 之芳基、氯基、脂族烷基、三烷基矽烷基、重氫基、重氫 、— 氣基、含鼠烧基或具不飽和鍵之官能基。而k、l、 m、η均係0以上之整數，2k+(3/2)l + m+(l/2)n係自然數， 各聚1 &物之重均分子量在50以上。又，分子末端基係相同 或不同之笑《Μΐ ^ ΧΛ, 方暴、虱基、脂族烷基、羥基、三烷基矽烷基、 重氮基、重氣化烷基、氟基、含氟烷基或具不飽和鍵之官 能基。 又’例如’為構成第一及第二PVSQ清漆，可考慮以 下一般式（2)之聚合物。
/ Rl R 3〇 一·ϋ-si—一〇 0 R+0Tsir° 一般式（2)中，Ri、係相同或不同之芳基、氫基、脂 族烧基、每基、重氫基、重氫化烷基、氟基、含氟烷基或 具不飽和鍵之官能基。R3、R4、R5、R6係相同或不同之氫 基、芳基、脂族烷基、三烷基矽烷基、羥基、重氫基、重 氫化烷基、氟基、含氟烷基或具不飽和鍵之官能基。而n 係整數，各聚合物之重均分子量在50以上。 15 314845 1222161 官能基&、I之中，95%係苯基，5%係乙烯基。而官 能基R3至R6全係氫原子。 如一般式（2)之重均分子量i5〇k之聚矽氧系聚合物（A 樹脂）溶解於溶劑茴香醚中，至固體成分濃度達1 0重量％ 成第一清漆，及固體成分濃度為1 5重量％之第二清漆，依 序施以塗布過程及熟化過程。 具體而言，以分子量150k之PVSQ的1〇重量％菌香 醚洛液形成第一清漆，以分子量15〇k之pvsQ的15重量 %菌香醚溶液形成第二清漆，依序施以（io〇rpm· 5秒）里 (300rpm 1 0秒）·（5OOrpm · 60秒）之塗布處理而形成。並 於該塗布處理後施以350^]小時然後緩慢冷卻之熟化處 藉此，半導體基板100之背面側開口區域内，可得成 膜不均之現象受到有效抑制之介電質層3-2。 又，滴下量之最適化亦可用以控制膜厚。 “最後，如第圖，半導體基板1〇〇之背面全面施以拋 光處理，去除形成於半導體基板丨上之介電 ％ 、 广屬蒸錄層(例如’職/Au之三層蒸鑛等)形成曰背面電= 不"电買分離型半導體裝置100之介電質層3-1、 小於決定耐壓之第一區域（介電質層3]之厚h 對一效應造成影響之第二區域(介 旱度Μ内’第-半導體層與第三半導體層間 U能使緩和’可實現上述電特性效果。 314845 16 、因此，可無知於resurf效應，提升介電質分離型 導體裝置1 00之耐慶，並可接板田 々 J ^ 卫'Γ徒供用以間便完成介電質分離 型半導體裝置1 〇〇之構造的製造方法。 並且基本上無S0I層構造之變更，以主介電質層H 及輔助介電質f 3-2之膜厚及介電常數的最適化，即曰可大 幅提升主耐壓。 又，因對其它特性（例如逡；g φk ^ u 1了 I 土、巧如v通電流值、定限電壓等）不 造成不良影響，破除耐壓盥i它胜卜士 J1/、八匕特性之矛盾，設計較為容 易。 將輔助介電質層3-2配設於4〇%以上之區域可穩定 耐壓並指定實質必要的輔助介電質層3_2之形成範圍。亦 即全無不必要的輔助介電3_2之形成部份的擴大以 致裝置絕無機械強度下降之虞。 輔助介電質層3-2係形成A且古广^ 欣為具有底部之筒狀（研钵 狀），接合主介電質層3-1與半導許其七；^ /、卞命篮暴板1二者，故可提升 接合強度，因而可達耐壓特性之挛宁外R α r 寸「<女疋化及耐久化。尤以用 PVSQ成膜形成輔助介電質層3_2i 、 貝嘈j 2枯，可防主介電質層hi 與半導體基板1之邊界區域發峰廉烈 X 乂生龜裂，形成機械、電安定 之介電質層。 而用PVSQ成膜時，可發捏瞪戶且 知谭膜；易於控制的製造上之 優點。 實施形態2 上述實施形態1雖未提及第7岡々、上# 叹弟’圖之+導體裝置100之 形成過程，但亦可於主動層基板譬而形士、士人 攸又面形成有介電質層3 -1， 314845 17 1222161 於主動層基板主表面注入氮後，貼合以底座矽構成之半導 體基板1 ’更形成電極圖樣構成半導體裝置1〇〇。 以下參照第1 1至13圖各過程之剖視圖，說明於表層 基板植入氮後，貼合以底座矽基板的根據本發明實施形態 2之介電質分離型半導體裝置1〇〇之製造方法。 第11至13圖中’如同上述之元件各附有同上符號， 其詳細說明嗜略。 首先，如第11圖，於製作貼合S0I基板前之主動層 基板2 1雙面，以氧化膜形成介電質層弘丨，對後敘之貼合 以半導體基板1之側的主表面，植入氮（N) 1〇2(如箭頭卜 隨之如第1 2圖，對主動層基板2丨之氮植入側主表面， 貼合以底座矽構成之半導體基板1。 此時，於例如Poot以上之足夠高溫作退火處理，使 主動層基板21主表面（氮植入區域）安定化為氪化氧化膜層 3 3後，研磨主動層基板2丨之另一主表面，以控制主動層 基板2 1於所欲厚度。 藉此製造如第12圖所示之貼合主動層基板21與半導 體基板1之SOI基板。 以下對第丨2圖之S0I基板，採用如同前敘實施形態1 之晶圓製程，如第13圖所示，形成諸如主動層基板21内 之间耐壓装置等各種裝置，並於背面側以K0H蝕刻開口。 此日守，因有氮化氧化膜層3-3構成的埋入介電質層之 存在，可防止氧化膜構成之介電質層3d因K〇H蝕刻而失 重。例如，用30%之KOH溶液於環境溫度6〇。〇之條件下 314845 18 1222161 ㈣半導體基板】時，石夕、氧化膜、氮化氧化膜層之錄刻 率分別為40微米/小時、0」3微米/小時、0.01微米/小時， 可推知其效果。 如前敘之實施形態1，為鬆弛半導體基板丨之應力， 且。又疋介電質層3-1為輕镜告缺介彡百杳 平乂 /專田然亦須盡力防止KOH蝕刻 不勻等所致之失重。 如此’介電質層3-丨及氮化氧化膜層3_3不失重下外 露後，隨之施以如同前敘（參照第1〇圖）之處理過程，製造 如第13圖之高耐壓裝置。 因此，可實現與前述相同之電特性效果。 此外^/成$輔助介電質層3-3，即可抑制製造當 中發生主介電質層3-1之膜厚變化’可實現設計之膜厚， 保持目標之耐壓特性。 實施形熊3 上述實施形態2係對主動層基板2丄植入氮後貼合半導 體基板卜但亦可於半導體基板i以熱氮化膜或CVD氣化
膜形成介電質層後貼合主動層基板2 i。 以下參照第14至1 6 &、ja 16圖各過耘之剖視圖，說明於半導 體基板1形成熱氮化膜或CVn ft & η这/人^ α 及LVD虱化M (介電質層）後，貼合 主動層基板21之根據本發明實施形態、3的Α電質分離型半 導體裝置100之製造方法。 第14至16圖中 其詳細說明省略。 首先，如第14圖 如同上述之元件各附有同上符號， 於製作貼合SOI基板前之底座矽 314845 19 1222161 構成之半導體基板1雙面，以熱氮化膜或CVD氮化膜形成 介電質層3-4。 隨之如第I5圖，貼合第14圖之半導體基板1及事先 以氧化膜形成介電質層3-1之主動層基板21主表面，使成 為一體。 此時，研磨主動層基板2 1另一主表面，以控制主動層 基板21於所欲厚度，製造如第15圖之S0I基板。 最後對第15圖之SOI基板，採用如同前敘實施形態1 之晶圓製程，如第16圖，形成諸如耐壓裝置等各種裝置， 並於背面側以KOH蝕刻開口，構成半導體裝置！ 〇〇。 此時，因以氮化膜形成介電質層3_4，有埋入介電質 層之存在，如同上述之實施形態2，可防氧化膜構成之介 電貝層3-1因KOH姓刻而失重。 如此’介電質層3-1及3-4於不失重下外露後，隨之 施以如同上述（參照第10圖）之處理過程，製造如第16圖 •之高耐壓裝置。 因此，可實現如上之電特性效果。 又，以熱氮化膜或CVD氮化膜形成另一輔助介電質層 3-4’即可如上抑制製造當中發生主介電質層3」之膜厚變 化，可實現一如設計之膜厚，保持目標值之耐壓特性。 f施形熊4 、，上述貫施形態i至3係去除半導體裝置丨〇〇背面側之 ^導體基1，形成研绰狀之開口部，但亦可施以快速石夕 乾式蝕刻處理，形成側面垂直之圓筒狀開口部。 314845 20 1222161 以下’連同上述第7圖， 剖視圖，說明於半導體基板】 根據本發明實施形態4之介電 製造方法。 茶照第1 7至〗9圖各過程之 形成具底部之筒狀開口部的 貝分離型半導體裝置100之 如同上述之 第17至19圖中， 其詳細說明省略。 70件各附有同上符號 首先，半導體裝置100係如第7圖，於半導 背面形成絕緣膜遮罩1G1，並形成絕緣膜遮罩⑻之土開口 區域以圍繞於電極6。並且後敘之開口區域所佔範圍如 上，對陰極電極6與陽極電極7之距離L (參照第8圖）， 自陰極電極6側起至少40%以上呈外露狀態。 其次，如第17圖中箭頭105所示，自半導體其 之背面側施以快切乾式㈣處理，去除作為底座基板的 半導體基板1之開口區域。 隨之如第18圖，用喷塗機103(或利用微噴嘴之掃描 塗布法），對開口部及開口部附近區域，以A樹脂膜選擇 性成膜為介電質層3-2。 此時，喷塗機103之塗布區域104(參照箭頭）之大小係 以遮罩開口區域寬度（100微米至300微米）之5倍以下為參 考值作設定。並於介電質層3-2塗布後，如同以上實施形 態1，施行熟化過程。 然後如第1 9圖，研磨半導體基板1之背面，去除形成 在半導體基板1主表面上之絕緣膜遮罩1〇1及介電質層（八 樹脂膜）3-2，另於整體背面形成蒸鍍之背面電極8。 21 314845 1222161 如此，於半導體裝£ 100之背面側形成有具底部之 狀開口部’亦可實現如同上述之電特性效果。 π 又’如上因形成有輔助介電質層3-2,製造當中可抑 制主介電質層發生膜厚變化，實現如設計之膜厚，保持目 標值之耐壓特性。 實施形熊5 上述實施形態4係形成開口部後研磨半導體基板工之 背面，但亦可在形成開π部之前以高能離子賤，於半導 體基板1内时結晶破壞區域形成剝離層，使背面側在開 口部形成後得以剝離。 以下，連同上述第7及17圖，參照第2〇至22圖各過 程之剖視圖，說明於半導體基板！内形成剝離層後形成開 口部構成背面側可剝離的根據本發明實施形態、5之介電質 分離型半導體裝置100之製造方法。 、 第20至22圖中，如同上述之元件各附有同上符號， 其詳細說明省略。 首先，在形成絕緣膜遮罩1〇1之前，如第20圖，自半 導體裝置100背面側以高能離子（例如氫H等）1〇6照射， 形成於半導體基板1 一定深度之區域破壞矽結晶性之結晶 破壞層107。 隨之如第7圖，於半導體裝置1〇〇之背面形成絕緣膜 遮罩101。此時如上，絕緣膜遮罩1〇1之開口區域係形成 為圍繞於電極6。並且開口區域所占範圍係對陰極電極6 與陽極電極7之距離L，自陰極電極6側起至少4〇%以上 314845 22 1222161 呈外露狀態。 其次，如第17圖，自半導體其姑 弘彳f丨上 干分版基板1背面側施以快速石夕 乾式t刻處理，去除半導體基板1之.區域。 =之如第21圖，时塗機1G3,對.部及開口部附 υ成，以A樹脂膜選擇性成膜為 喷塗機103之塗布區域1 貝層3 2此# (1 QQ — 小係以遮罩開口區域寬度 雪二米)之5倍以下為參考值作設定。並於介 電貝層3-2塗布後，施行同上之熟化過程。 «、後如第22圖，以結晶破壞層1 〇7為剝離面，一併剝 離背面側區域1〇8,去除形成於半導體基板(底座基板）！ 上之絕緣膜遮罩101及介電質層樹脂膜）3-2,更 光處理後另於整體背面形成蒸鐘之背面電極8。 如此，可貫現如同上述之電特性效果。
Ajfe ^ Μ 6 上述實施形態5係自半導體裝置100背面側以高能離 0 6…、射，开> 成結晶破壞層丨〇 7，但亦可於半導體基板 内^埋入絶緣膜（介電質層）3_丨設間隔擴大區域，自半導 體裝置1〇0背面側通以陽極形成電流，取代結晶破壞層107 改而形成多孔矽層於半導體基板内。 以下’連同上述第7及17圖，參照第23至25圖各過 耘之剖視圖，說明於半導體基板丨〇9内形成多孔矽層Η 2 作為剝離層的根據本發明實施形態6之介電質分離型半導 體裝置100之製造方法。 第23至25圖中，如同上述之元件各附有同上符號， 23 314845 1222161 其詳細說明省略。 半導體基板1 09係對應於上述半導體基板1，由p型 基板構成。 首先，如第23圖，在以半導體基板1〇9為底座之s〇I 基板’於已埋入之半導體裝置1〇〇内的絕緣膜（介電質層） 3 -1之一部份，設有間隔擴大區域。又，透過介電質層3· 1之間隔擴大區域與半導體基板丨〇9接觸之P型主動區域 110,係由溝槽分離區域（絕緣膜）9所圍繞，與n-型半導體 層（SOI主動層）2分離。 · 又，第23圖中，S0I基板係施以晶圓製程，主要在 I主動層2上开>成半導體裝置後，由p型主動區域 朝向半導體基板丨09通以陽極形成電流〗丨丨（如箭頭）。如 此，於半導體基板109背面側之主表面上，形成多孔矽層 u2作為剝離層（如後敘）。 其次’於多孔石夕層112上，如第7冑，形成圍繞陰極 電極6之絕緣膜遮罩1〇1。此時同上’絕緣膜遮罩ι〇ι開 口區域所占範圍係設定為對陰極電極6與陽極電極7距_ 籲 L，自陰極電極6側起至少4〇%以上呈外露狀態。 隨之如第17圖’由半導體基板⑽背面側施以快速石夕 L式钱刻處理，去除半導體基板109。 人如第24圖’用喷塗機103對開口部及開口部附 、區域，以A樹脂膜選擇性成膜為介電質層3_2。 此時，噴塗機1〇3之A樹脂膜3·2塗布9區域1〇4之 小，係以遮罩開口區域寬度（100微米至3〇〇微米）之5倍以 314845 24 下為參考值 過程。 並於A樹脂膜3_2塗布後 施行同上之熟化 然後如第24圖，以炙a p 夕孔矽層112作為剝離面，一併剝 離半V肢基板1 09背側面F砧 1Λ〇 ^ ^ ^面£域，以去除形成在半導體基板 1 υ y主表面上之絕緣 ., 、遮罩1〇1及A樹脂膜3-2，更於拋 先處理後另於整體背面形成蒸鍍之背電極8。 如此’可貫現如同上述之電特性效果。 上述實施形態5(第2〇至22圖）中係在形成開口部後， 贺塗機1 0 3形成介電質層(A樹脂膜)3 _ 2，但亦可施以快 ' CVD沈積處理’以厚膜cvd氧化膜形成介電質層3_2。 。乂下連同上述第7及17圖’參照第26至28圖各過 矛王之剖視圖，說明於本 凡於牛導體基板1開口部及開口部附近以 快速CVD沈籍卢$田 積处理，形成CVD氧化膜（介電質層）3-2的 根據本發明會始犯At ㈤ 悲7之介電質分離型半導體裝置100之 製造方法。 第26至28圖係對應於第20至22圖，第26至28圖 同上述之元件各附有同上符號，其詳細說明省略。 、 士第26圖’由半導體裝置1 00背面側以高能離 子(例如氫H等）106照射，於半導體基板1 -定深度之區 域形成結晶破壞層1 〇7。 第7圖’於半導體裝置1 〇〇之背面形成圍繞於 陰極電極S彡If Ή hit 之、、、巴緣膜遮罩1 〇 1，使絕緣膜遮罩1 〇丨之開口 區域所占0 If) . 〖固，對陰極電極6與陽極電極7距離L，自陰 25 314845 極私極6側起至少4〇%以上係呈外露狀態。 其次’如第1 7圖，自半導體裝置丨〇〇背面側施以快速 石夕乾式姓刻處理去除半導體基板1，形成開口部。 隨之如第27圖，以快速CVD沈積處理，形成由厚膜 CVD氧化膜構成之介電質層3-2。 隨後’如第28圖，以結晶破壞層1 〇7為剝離面，一併 剝離背面側區域108，去除形成於半導體基板丨主表面上 之絕緣膜遮罩1〇1及CVD氧化膜（介電質層）3-2，更於拋 光處理後另於整體背面形成蒸鍍之背面電極8。 如此’可貫現如同上述之電特性效果。 實施形態8 上述實施形態6(第23至25圖）中係在形成開口部後， 用喷塗機1 03形成介電質層（a樹脂膜）3_2，但亦可施以快 速CVD沈積處理，以厚膜CVD氧化膜形成介電質層3_2。 以下’連同上述第7及17圖，參照第29至31圖各過 程之剖視圖，說明於半導體基板丨〇9開口部及開口部附近 以快速CVD沈積處理，形成CVD氧化膜（介電質層）3_2 的根據本發明實施形態8之介電質分離型半導體裝置1〇〇 之製造方法。 第29至3 1圖係對應於第23至25圖，第29至31圖 中如同上述之元件各附有同上符號，其詳細說明省略。 首先，如第29圖，在以p型半導體基板1〇9為底座 之soi基板，於已埋入之絕緣膜（介電質層）3-1之一部份， 設有間隔擴大區域。透過該間隔擴大區域與半導體基板 314845 26 1222161 109接觸之P型主動區域11G，係由溝槽分離區域9所圍 繞0 第29圖中，sOI基板係施以晶圓製程，主要在γ型半 導體層（SOI主動層）2上形成半導體裝置後，自ρ型主動 區域110朝向半導體基板1〇9通以陽極形成電流U1，於 半導體基板109主表面上形成多孔矽層112。 其次’於多孔_層112 i ’如第7圖’形成圍繞陰極 電極6之絕緣膜遮罩1G1，使絕緣膜遮罩1()1開口區域所 占區域，對陰極電極6與陽極電極7之距離l，自陰極電 極6側起至少40%以上呈外露狀態。 其次’如第17圖，自半導體裝置1〇〇背面側施以快速 矽乾式蝕刻處理去除半導體基板1〇9。 隨之如帛30圖，用快& CVD沈積形成厚冑cvd氧化 膜之介電質層3-2。 最後如第31圖，以多孔矽層Π2為剝離面，一併剝離 背面側區域，去除形成於半導體基板⑽主表面上之絕緣 膜遮罩101及CVD氧化膜（介電質層）3_2，更於抛光處理 後另於整體背面形成蒸鍍之背面電極8。 如此，可貫現如同上述之電特性效果。 以上各貫施形態1至8中，雖係以假定半導體裳置⑽ :、、、用SOI 一極體作說明，但當然同樣亦可用在所 S0I-M0SFET、S0I-IGBT及其它形成於s〇I上之高壓臥式 元件’達到同上之作用效果。 [發明之效果] 314845 27 1222161 如上，根據本發明，因設有丰導雕 半導體基板第-主表面全面之主介電；：反、鄰：配置於 相向夾住主介電質層配設於 =半導體基板 第-導電型第—半導體>、…:貝層表面之低雜質濃度 牛^體層、選擇性形成於第 面之高雜質濃度第-導電型第 丨㈣層表 隔圍繞於第-半導體“二:：體層、配設成隔著間 、 導層外周之咼雜質濃度的第二導電型第 :半：：層晉配設成圍繞於第三半導體層外周之環狀絕緣 膜、接5配置於第二半導體層表面之第一主電極、接合配 置於第二半導體層表面之第二主電極、鄰接配置於與半導 體基板之第一主痛日 表面相向的第一主表面之板狀背面電極、 以及配設於第-本墓思*χι-τΓ+βγ , 乐一牛V體層正下方且至少一部份接合於主介 電質層之第二主表面的輔助介電質層，可得無損於 RESURF效應，能提升⑽壓之介電f分離型半導體裝置。 又，根據本發明可得形成於介電質分離基板上之高耐 壓臥型裝置，其中具有第一主電極及圍繞第一主電極之第 二主電極，於介電質分離基板背面側有作為底座之半導體 基板的介電質分離型半導體裝置之製造方法，其因設有以 KOH蝕刻去除跨越包含第一主電極，自第一主電極至第二 主電極的距離之40%以上區域的半導體基板之步驟，於該 區域形成第一埋入絕緣膜之步驟，以及於該區域形成連接 第一埋入絕緣膜正下方的第二埋入絕緣膜之步驟，可得無 損於RESURF效應並能提升耐壓之介電質分離型半導體裝 置的製造方法。 [圖式簡單說明] 314845 28 ^22161 第1圖係根據本發明實施形態1之介電質分離型半導 體裝置的部份截面側視圖。 第2圖係根據本發明實施形態1之介電質分離型半導 體裝置的部份剖視圖。 第3圖係用以說明根據本發明實施形態1之介電質分 離型半導體裝置的動作之剖視圖。 第4圖係第3圖中A，線之截面的電場強度分布說明 圖。 第5圖係用以說明根據本發明實施形態1之介電質分 離型半導體裝置在耐壓條件下的動作之剖視圖。 第6圖係第5圖中B_B，線之截面的電場強度分布之說 明圖。 第®係根據本發明實施形態1之介電質分離型半導 體裝置的製造方法之剖視圖。 、 第8圖係根據本發明實施形態、1之介電質分離型半導 體裝置的製造方法之剖視圖。 第圖係根據本發明實施形態1之介電質分離型半導 體裳置的製造方法之剖視圖。 第圖係根據本發明實施形態1之介電質分離型半導 體裝置的製造方法之剖視圖。 第11圖係根據本發明實施形態2之介電質分離型半導 體裝置的製造方法之剖視圖。 第12圖係根據本發明實施形態、2之介電質分離型半導 體裝置的製造方法之剖視圖。 、士牛¥ 314845 29 第1 3圖係根據本發明實施形態2之介電質分離型半導 體裝置的製造方法之剖視圖。 第14圖係根據本發明實施形態3之介電質分離型半導 體裝置的製造方法之剖視圖。 第1 5圖係根據本發明實施形態3之介電質分離型半導 岌置的製造方法之剖視圖。 第圖係根據本發明實施形態3之介電質分離型半導 體裝置的製造方法之剖視圖。 第1 7圖係根據本發明實施形態4之介電質分離 體裝置的製造方法之剖視圖。 第1 8圖係根據本發明實施形態4之介電質分離型半 體裝置的製造方法之剖視圖。 第19圖係根據本發明實施形態4之介電質分離 體裝置的製造方法之剖視圖。 牛導 第20圖係根據本發明實施形態5之介電質分離 體裝置的製造方法之剖視圖。 第21圖係根據本發明實施形態5之介電質分離 體裝置的製造方法之剖視圖。 第22圖係根據本發明實施形態5之介電質分離型半兹 月豆裝置的製造方法之剖視圖。 第23圖係根據本發明實施形態6之介電質分離，〗、/、 體裝置的製造方法之剖視圖。 1 第24圖係根據本發明實施形態6之介電質分離型 體裝置的製造方法之剖視圖。 314845 30 第25圖係根據本發明實施形態6之介電質分離型半導 體裝置的製造方法之剖視圖。 第26圖係根據本發明實施形態7之介電質分離型半導 粗名，的製造方法之剖視圖。 第27圖係根據本發明實施形態7之介電質分離型半導 &裝置的製造方法之剖視圖。 28圖係根據本發明實施形態7之介電質分離型 體裝置的製造方法之剖視圖。 第29圖係根據本發明實施形態8之介電質分離型半導 體裝置的製造方法之剖視圖。 第3 〇圖係根據本發明實施形態8之介電質分離型半導 體裝置的製造方法之剖視圖。 第3 1圖係根據本發明實施形態8之介電質分離型半導 月丑震置的製造方法之剖視圖。 1、109 半導體基板 2 型半導體層 3 介電質層 3-1 較溥之苐一區域（介電質層） 3-2 較厚之第二區域（介電 質層） 3-3 比氮化氧化膜薄之第三區域（氮化氧化膜層） 3-4 比熱氮化膜或CVD氮化膜薄之第四區域(介電 4 η型半導體區域5 〆型半導體區域 6 陰極電極 η 陽極電極 8 为面電極 9 環狀絕緣膜 314845 31 1222161 11 絕緣膜 21 主動層基板 100 半導體裝置 101 絕緣膜遮罩 102 氮（N植入處理） 103 喷塗機 104 塗布區域 105 快速矽乾式蝕刻處理 106 南能離子 107 結晶破壞層 110 P型主動區域 111 陽極形成電流 112 多孔質矽區域 32 314845

Claims (1)

1222161 拾、申請專利範圍·· 1· 一種介電質分離型半導體裝置，其特徵為具傷 半導體基板、 鄰接配置於上述半導體基板第一主 工衣面全 介電質層、 面之主 主介電質 第一導電 層配莰 兵上述半導體基板相向爽住上述 於上述主介電質層表面之低雜質濃度 半導體層、 選擇性形成於上述第一半導體層表面之t 度第一導電型第二半導體層、 向雜質遭 配設成隔著間隔圍繞於上述第一半導體層 高雜質濃度第二導電型第三半導體層、 外周之 配設成圍繞於上述第三半導體層外周之戸 膜、 長狀絶緣 接合配置於上述第二半導體層表面之 極、· —主電 接合配置於上述第三半導體層表面之 極、 —主電 鄰接配置於與上述半導體基板之第一主表面 的第一主表面之板狀背面電極、以及 。 配設於上述第二半導體層正下方且至少一部份接 合於上述主介電質層之上述第二主表面的第一輔助 電質層。 2·如申清專利範圍第1項之介電質分離型半導體裝置，其 314845 33 1222161 中上述第一輔助介電質層，係一端配設在對應於上述第 主電極之位置，並係配設在橫亙自上述第一主電極至 上述第二主電極之距離的40%以上之區域。 置申2專利範圍第1或2項之介電質分離型半導體裝 置，其中上述第一輔助介電質層係形成為具有底部之筒 妾β於上述半導體基板及上述主介電質層二者。 4· 士申明專利範圍第3項之介電質分離型半導體裝置，Α 中上述第一辅助介電質層係形成為研蛛狀。f置〃 月專利|巳圍第i項之介電質分離型半導體I置，盆 亡述第-輔助介電質層與上述主介電質層間配設； 弟一輔助介電質層。 申月專利靶圍第5項之介電質分離型半導體裝置，1 形：述第二輔助介電質層係由熱氮化膜或㈣氮化膜 I 範圍第1項之介”分離型半導體裝置，其 8播：基板具有一體形成之ρ型半導體區域。 8· 一種"電質分離型半導 電質分籬其缸u - 直之裏&方法，係形成於介 南耐麼臥型裳置，具有第一主電極及 圍、、：/〇上述第一主電極之裳— 第一主電極，並於上述介電質分 離基板月面側有作為底座 - 1之丰導體基板的介電質分離 型h體裝置之製造方法，其特徵為包含 以KOH钱刻去除包含上述第一主電極且橫互自上 電極至上述第二主電極的距離之鄉以上區 域的+導體基板之步驟、 314845 34 1222161 於上述區域形成笫—細x仍a 取弟埋入絕緣膜之步驟、以及 於上述區域形成連接 卞&皆x 思接上述第一埋入絕緣膜之正下 方的弟二埋入絕緣膜之步驟。 9·如申請專利範圍第8項之介 ;丨電貝分離型半導體裝置之製 造方法，其中上述第二 id 入、、、邑緣膜係由選自聚矽氧系聚 f物、“亞胺系聚合物、聚醯亞胺聚石夕氧系聚合物、 系聚合物、雙苯并環丁烯系聚合物、聚嘆琳系 ^物、全氟烴系聚合物、氟碳系聚合物、芳族烴系聚 合物、爛氮苯系聚合物、以及上述各聚合物之函化物或 重氫化物之至少一種的硬化性聚合物之硬化膜所形 成0 1〇·如申請專利範，項或第9項之介電質分離型半導體 裝置之製造方法’其中上述第二埋人絕緣膜係由以下一 般式（1) [Si(01/2)4]k . [R1Si(0]/2)3]I · [r2 R3Si(01/2)2]m . [R4 r5 r6 Si〇i/2]n · · · (1) (一般式（1)中，R1、R2 、r3、r4、r5、 R6係相同或不 同之芳基、氫基、脂族烷基、三烷基矽烷基、重氫基、 重氫化烧基、氟基、含氟烷基或具不飽和鍵之官能基； 而k、卜m、η均係0以上之整數，2k+(3/2)1 + m + (1/2)n 係自然數，上述各聚合物之重均分子量在5 〇以上；又， 分子末端基係相同或不同之芳基、氫基、脂族烷基、羥 基、三烷基矽烷基、重氫基、重氫化烷基、氟基、含氟 烷基或具不飽和鍵之官能基）所示之聚矽氧系聚合物的 35 314845 1222161 硬化膜所形成。 11·如申請專利範圍第8項或第9項之介電質分離型半導體 裝置之製造方法，其中上述第二埋入絕緣膜係由以下一 般式（2)
(一般式（2)中，&、1係相同或不同之芳基、氫基、脂 族烷基、羥基、重氫基、重氫化烷基、氟基、含氟烷基 或具不飽和鍵之官能基；Rs、R4、Rs、&係相同或不同 之氫基、芳基、脂族烷基、三烷基矽烷基、羥基、重氫 基、重氫化烷基、氟基、含氟烷基或具不飽和鍵之官能 基，η係整數，且上述各聚合物之重均分子量在5〇以 上）所示之具梯狀構造的聚矽氧系聚合物之硬化膜所形 成。 如申專利範圍第8項或第9項之介電質分離型半導體 裝置之製造方法’其中上述第二埋人絕緣膜含清漆或樹 脂，係經旋塗法、以微㈣噴射之喷塗法、或利用微喷 嘴之掃描塗布法’全面或選擇性塗布於上述介電質分離 基板上而形成。 13·如申睛專利範圍第12項之介電質分離型半導體裝置之 314845 36 1222161 製造方法，其中上述第二埋入絕緣膜係 以分子量150k之PVSQ的10重量％茴香醚溶液形 成第一清漆，以分子量150k之PVSQ的15重量％茴香 醚溶液形成第二清漆，依序施以1 OOrpmx 5秒· 3 OOrpm X 10秒· 500rpmx 60秒之塗布處理而形成；並且 於上述塗布處理後，施以350°C X 1小時然後緩慢 冷卻之熟化處理。 14.如申請專利範圍第8項或第9項之介電質分離型半導體 裝置之製造方法，其中包含 上述第二埋入絕緣膜形成後形成結晶破壞層之步 驟、以及 以該結晶破壞層為剝離面去除上述介電質分離基 板之一部份之步驟。 15·如申請專利範圍第14項之介電質分離型半導體裝置之 製造方法，其中上述結晶破壞層係由多孔矽層形成。 37 314845
TW092118956A 2002-12-19 2003-07-11 Dielectric separation type semiconductor device and method of manufacturing the same TWI222161B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002368186A JP4020195B2 (ja) 2002-12-19 2002-12-19 誘電体分離型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200411817A TW200411817A (en) 2004-07-01
TWI222161B true TWI222161B (en) 2004-10-11

Family

ID=32463474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118956A TWI222161B (en) 2002-12-19 2003-07-11 Dielectric separation type semiconductor device and method of manufacturing the same

Country Status (7)

Country Link
US (1) US6992363B2 (zh)
JP (1) JP4020195B2 (zh)
KR (1) KR100527323B1 (zh)
CN (1) CN100459029C (zh)
DE (1) DE10338480B4 (zh)
FR (1) FR2849271B1 (zh)
TW (1) TWI222161B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420196B2 (ja) * 2003-12-12 2010-02-24 三菱電機株式会社 誘電体分離型半導体装置およびその製造方法
JP4618629B2 (ja) * 2004-04-21 2011-01-26 三菱電機株式会社 誘電体分離型半導体装置
JP4629490B2 (ja) 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
DE102005027369A1 (de) * 2005-06-14 2006-12-28 Atmel Germany Gmbh Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
JP4713327B2 (ja) 2005-12-21 2011-06-29 トヨタ自動車株式会社 半導体装置とその製造方法
US7829971B2 (en) * 2007-12-14 2010-11-09 Denso Corporation Semiconductor apparatus
JP4894910B2 (ja) * 2009-01-15 2012-03-14 株式会社デンソー 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板
JP5493435B2 (ja) * 2009-04-08 2014-05-14 富士電機株式会社 高耐圧半導体装置および高電圧集積回路装置
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP5458809B2 (ja) 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
JP5201169B2 (ja) * 2010-05-13 2013-06-05 三菱電機株式会社 誘電体分離型半導体装置の製造方法
JP5198534B2 (ja) * 2010-10-14 2013-05-15 三菱電機株式会社 誘電体分離型半導体装置とその製造方法
JP5757145B2 (ja) 2011-04-19 2015-07-29 富士電機株式会社 半導体装置
TWI496289B (zh) * 2012-01-10 2015-08-11 Univ Asia 具p型頂環及溝槽區之降低表面電場半導體元件及其製造方法
JP6009870B2 (ja) * 2012-09-11 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
EP3010042B1 (en) 2013-06-14 2020-04-15 Fuji Electric Co., Ltd. Semiconductor device
FR3012256A1 (fr) * 2013-10-17 2015-04-24 St Microelectronics Tours Sas Composant de puissance vertical haute tension
CN109478561B (zh) * 2016-07-20 2022-05-13 三菱电机株式会社 半导体装置以及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
JPS61184843A (ja) 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
JP2860089B2 (ja) 1987-02-26 1999-02-24 株式会社東芝 高耐圧半導体素子
US5294825A (en) * 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
JP3293871B2 (ja) 1991-01-31 2002-06-17 株式会社東芝 高耐圧半導体素子
JP2654268B2 (ja) 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法
JP2739018B2 (ja) 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
JPH06268227A (ja) 1993-03-10 1994-09-22 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JP2526786B2 (ja) * 1993-05-22 1996-08-21 日本電気株式会社 半導体装置及びその製造方法
JP3244367B2 (ja) 1993-11-08 2002-01-07 三菱電機株式会社 半導体装置およびその製造方法
JP3298291B2 (ja) 1994-03-07 2002-07-02 富士電機株式会社 複合素子および貼り合わせ基板の製造方法
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
JP3476978B2 (ja) 1995-10-02 2003-12-10 三菱電機株式会社 絶縁体分離半導体装置およびその製造方法
DE19811604B4 (de) * 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
SE513471C2 (sv) * 1997-11-17 2000-09-18 Ericsson Telefon Ab L M Halvledarkomponent och tillverkningsförfarande för halvledarkomponent
JP3957417B2 (ja) 1998-11-13 2007-08-15 三菱電機株式会社 Ｓｏｉ高耐圧電力デバイス

Also Published As

Publication number Publication date
DE10338480A1 (de) 2004-07-15
CN1508840A (zh) 2004-06-30
US6992363B2 (en) 2006-01-31
DE10338480B4 (de) 2008-08-14
KR100527323B1 (ko) 2005-11-09
JP4020195B2 (ja) 2007-12-12
FR2849271A1 (fr) 2004-06-25
JP2004200472A (ja) 2004-07-15
KR20040054476A (ko) 2004-06-25
CN100459029C (zh) 2009-02-04
US20040119132A1 (en) 2004-06-24
FR2849271B1 (fr) 2006-05-26
TW200411817A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
TWI222161B (en) Dielectric separation type semiconductor device and method of manufacturing the same
TWI596657B (zh) 用於半導體裝置的富阱層
JP3559971B2 (ja) 炭化珪素半導体装置およびその製造方法
US6437404B1 (en) Semiconductor-on-insulator transistor with recessed source and drain
TW200834817A (en) Semiconductor structure and method of manufacture
CN108140568B (zh) 局部半导体晶片削薄
TW200949903A (en) Silicon-germanium-carbon semiconductor structure
EP4131420A1 (en) Insulated gate bipolar transistor and preparation method, and electronic device
TWI276226B (en) Semiconductor device with high structural reliability and low parasitic capacitance
KR20090072043A (ko) 반도체 소자의 제조방법
JP2001176883A (ja) 高電圧半導体素子及びその製造方法
WO2014048046A1 (zh) 用于半导体功率器件的沟槽式终端及其制备方法
JP4910292B2 (ja) 半導体装置
TW200952084A (en) Mesa-type semiconductor device and method of making same
JP5092385B2 (ja) 炭化珪素半導体装置の製造方法
TW200952085A (en) Mesa type semiconductor device and method for manufacturing the same
CN111863808A (zh) 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
WO2017093829A1 (en) Semiconductor on insulator substrate
JP5487705B2 (ja) ワイドバンドギャップ半導体素子
CN113140612A (zh) 一种碳化硅功率器件终端结构及其制备方法
TW510017B (en) Method for producing self-aligned contact having sacrificial filling pillar
TW407359B (en) A method of forming an ultra-thin SOI electrostatic discharge protection device
TWI251324B (en) Semiconductor device and manufacturing method thereof
CN110854062A (zh) 氧化镓半导体结构、mosfet器件及制备方法
JP3285131B2 (ja) 埋込ゲート形静電誘導半導体素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees