JP2001176883A - 高電圧半導体素子及びその製造方法 - Google Patents
高電圧半導体素子及びその製造方法Info
- Publication number
- JP2001176883A JP2001176883A JP2000329415A JP2000329415A JP2001176883A JP 2001176883 A JP2001176883 A JP 2001176883A JP 2000329415 A JP2000329415 A JP 2000329415A JP 2000329415 A JP2000329415 A JP 2000329415A JP 2001176883 A JP2001176883 A JP 2001176883A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- semi
- thermal oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 229920005591 polysilicon Polymers 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000004587 chromatography analysis Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Abstract
(57)【要約】
【課題】 電気的特性が向上し、かつ製造が容易となる
SIPOSを用いた高電圧半導体素子及びその製造方法を提
供すること。 【解決手段】 フィールド領域での電界集中を和らげる
ために半導体基板１００上に半絶縁ポリシリコン膜１５
０を形成し、その上に保護膜として熱酸化膜１６０を形
成する。この熱酸化膜は、CVD酸化膜に比べて半絶縁ポ
リシリコン膜との界面状態を良好にして漏れ電流量を減
らすことができ、２層半絶縁ポリシリコン膜に比べて高
い表面保護効果と絶縁耐圧効果を示し、工程時間を大き
く短縮できる。さらに図４に示すように半絶縁ポリシリ
コン膜１５０をアクティブ領域から除去することによっ
て、素子のDC電流利得が低いコレクタ電流範囲で低下す
る現象を予防できる。
SIPOSを用いた高電圧半導体素子及びその製造方法を提
供すること。 【解決手段】 フィールド領域での電界集中を和らげる
ために半導体基板１００上に半絶縁ポリシリコン膜１５
０を形成し、その上に保護膜として熱酸化膜１６０を形
成する。この熱酸化膜は、CVD酸化膜に比べて半絶縁ポ
リシリコン膜との界面状態を良好にして漏れ電流量を減
らすことができ、２層半絶縁ポリシリコン膜に比べて高
い表面保護効果と絶縁耐圧効果を示し、工程時間を大き
く短縮できる。さらに図４に示すように半絶縁ポリシリ
コン膜１５０をアクティブ領域から除去することによっ
て、素子のDC電流利得が低いコレクタ電流範囲で低下す
る現象を予防できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子及びその
製造方法に係り、より詳細には半絶縁ポリシリコン(SIP
OS: semi-insulating polycrystalline silicon)を用い
た高電圧半導体素子及びその製造方法に関する。
製造方法に係り、より詳細には半絶縁ポリシリコン(SIP
OS: semi-insulating polycrystalline silicon)を用い
た高電圧半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】最近応用機器の大型化及び大容量化の勢
いに従って、高いブレークダウン電圧、大きい電流及び
高速スイッチング特性を有する高電圧半導体素子が必要
になっている。非常に大きい電流を流せながらも導通状
態での電力損失を減らすために、高電圧半導体素子の飽
和電圧は低いべきである。またオフ状態またはスイッチ
がオフされる瞬間高電圧半導体素子の両端に印加される
逆方向高電圧に耐えられる特性、即ち、高いブレークダ
ウン電圧を有することが基本的に要求される。電力用半
導体装置のブレークダウン電圧は数十ボルトから数千ボ
ルトに至るまで多様に要求される。
いに従って、高いブレークダウン電圧、大きい電流及び
高速スイッチング特性を有する高電圧半導体素子が必要
になっている。非常に大きい電流を流せながらも導通状
態での電力損失を減らすために、高電圧半導体素子の飽
和電圧は低いべきである。またオフ状態またはスイッチ
がオフされる瞬間高電圧半導体素子の両端に印加される
逆方向高電圧に耐えられる特性、即ち、高いブレークダ
ウン電圧を有することが基本的に要求される。電力用半
導体装置のブレークダウン電圧は数十ボルトから数千ボ
ルトに至るまで多様に要求される。
【０００３】一般に半導体素子のブレークダウン電圧は
pn接合から拡張される空乏領域により大きく左右され、
特に空乏領域の曲率に大きく影響される。特にプレーナ
接合において、曲率が大きいエッジ部分に電界が集中
し、従って全体のブレークダウン電圧は減少する。従っ
て接合部のエッジに電界が集中する現象を防止して高い
ブレークダウン電圧を具現するための色々な技術が提案
されている。例えば、フィールドプレートを使用する方
法、フィールドリミットリングを使用する方法及び両方
を複合して使用する方法などがある。またこのような方
法と共に、プレーナ接合が形成された半導体基板上に半
絶縁ポリシリコン膜を形成する方法が持続的に研究開発
されている。
pn接合から拡張される空乏領域により大きく左右され、
特に空乏領域の曲率に大きく影響される。特にプレーナ
接合において、曲率が大きいエッジ部分に電界が集中
し、従って全体のブレークダウン電圧は減少する。従っ
て接合部のエッジに電界が集中する現象を防止して高い
ブレークダウン電圧を具現するための色々な技術が提案
されている。例えば、フィールドプレートを使用する方
法、フィールドリミットリングを使用する方法及び両方
を複合して使用する方法などがある。またこのような方
法と共に、プレーナ接合が形成された半導体基板上に半
絶縁ポリシリコン膜を形成する方法が持続的に研究開発
されている。
【０００４】図１は、従来の高電圧半導体素子の一例を
示す断面図である。この図１を参照すれば、第１導電
型、例えばn型で不純物ドーピングされた半導体基板１
０がコレクタ領域として使われる。この半導体基板１０
の一部領域には第２導電型、例えばp型のベース領域１
１が形成されており、このベース領域１１の上部の一定
領域にはn型のエミッタ領域１２が形成されている。半
導体基板１０で前記ベース領域１１のエッジと一定間隔
離隔した所にはフィールドリミットリング１３が配置さ
れ、このフィールドリミットリング１３と一定間隔離隔
したフィールド領域にはn型で不純物ドーピングされた
チャンネルストッパ１４が形成されている。前記フィー
ルドリミットリング１３は、半導体基板１０とベース領
域１１によるpn接合部のエッジに電界が集中することを
抑制する。前記半導体基板１０上には半絶縁ポリシリコ
ン膜１５とCVD(Chemical Vapor Deposition)により積層
された酸化膜１６が形成されている。酸化膜１６は保護
膜であって酸化膜の代りに窒化膜を使用する場合もあ
る。エミッタ電極１７、ベース電極１８、等電位電極１
９及びコレクタ電極２０は各々エミッタ領域１２、ベー
ス領域１１、チャンネルストッパ１４及び半導体基板１
０と電気的に連結されるように形成されている。
示す断面図である。この図１を参照すれば、第１導電
型、例えばn型で不純物ドーピングされた半導体基板１
０がコレクタ領域として使われる。この半導体基板１０
の一部領域には第２導電型、例えばp型のベース領域１
１が形成されており、このベース領域１１の上部の一定
領域にはn型のエミッタ領域１２が形成されている。半
導体基板１０で前記ベース領域１１のエッジと一定間隔
離隔した所にはフィールドリミットリング１３が配置さ
れ、このフィールドリミットリング１３と一定間隔離隔
したフィールド領域にはn型で不純物ドーピングされた
チャンネルストッパ１４が形成されている。前記フィー
ルドリミットリング１３は、半導体基板１０とベース領
域１１によるpn接合部のエッジに電界が集中することを
抑制する。前記半導体基板１０上には半絶縁ポリシリコ
ン膜１５とCVD(Chemical Vapor Deposition)により積層
された酸化膜１６が形成されている。酸化膜１６は保護
膜であって酸化膜の代りに窒化膜を使用する場合もあ
る。エミッタ電極１７、ベース電極１８、等電位電極１
９及びコレクタ電極２０は各々エミッタ領域１２、ベー
ス領域１１、チャンネルストッパ１４及び半導体基板１
０と電気的に連結されるように形成されている。
【０００５】
【発明が解決しようとする課題】このような構造の高電
圧半導体素子は高いブレークダウン電圧を具現でき、フ
ィールド領域の面積を縮められるなどの多様な利点があ
る。しかし半絶縁ポリシリコン膜１５が半導体基板１０
の表面に直接接するので漏れ電流が増加する。さらにア
クティブ領域のベース領域１１とエミッタ領域１２との
半導体基板１０上にも半絶縁ポリシリコン膜１５が存在
するので低いコレクタ電流範囲でDC電流利得hFEが減少
して素子の電気的特性が劣化する。また保護膜の酸化膜
(または窒化膜)１６がCVDにより形成されるので、半導
体基板１０と半絶縁ポリシリコン膜１５との界面及び半
絶縁ポリシリコン膜１５とCVD酸化膜(または窒化膜)１
６との界面が不安定で、これにより絶縁ブレークダウン
が発生する可能性が大きいという短所がある。
圧半導体素子は高いブレークダウン電圧を具現でき、フ
ィールド領域の面積を縮められるなどの多様な利点があ
る。しかし半絶縁ポリシリコン膜１５が半導体基板１０
の表面に直接接するので漏れ電流が増加する。さらにア
クティブ領域のベース領域１１とエミッタ領域１２との
半導体基板１０上にも半絶縁ポリシリコン膜１５が存在
するので低いコレクタ電流範囲でDC電流利得hFEが減少
して素子の電気的特性が劣化する。また保護膜の酸化膜
(または窒化膜)１６がCVDにより形成されるので、半導
体基板１０と半絶縁ポリシリコン膜１５との界面及び半
絶縁ポリシリコン膜１５とCVD酸化膜(または窒化膜)１
６との界面が不安定で、これにより絶縁ブレークダウン
が発生する可能性が大きいという短所がある。
【０００６】図２は、従来の高電圧半導体素子の他の例
を示す断面図であって、前記図１に示した高電圧半導体
素子に比べて少ない漏れ電流特性を有する高電圧半導体
素子を示す。図２で図１と同じ参照符号は同じ領域また
は部材を示すので重複する説明は省略する。
を示す断面図であって、前記図１に示した高電圧半導体
素子に比べて少ない漏れ電流特性を有する高電圧半導体
素子を示す。図２で図１と同じ参照符号は同じ領域また
は部材を示すので重複する説明は省略する。
【０００７】図２を参照すれば、コレクタ領域として使
われ、その中にベース領域１１、エミッタ領域１２及び
チャンネルストッパ１４を有する半導体基板１０の表面
上には酸化膜２１、第１半絶縁ポリシリコン膜２２及び
第２半絶縁ポリシリコン膜２３が順次に積層されてい
る。酸化膜２１は、第１半絶縁ポリシリコン膜２２と半
導体基板１０との間、即ち、半導体基板１０の表面に流
れる漏れ電流を抑制する。前記第１半絶縁ポリシリコン
膜２２は約９%の酸素濃度を有し、前記第２半絶縁ポリ
シリコン膜２３は約２０〜５０%の酸素濃度を有する。
従って第２半絶縁ポリシリコン膜２３はCVD酸化膜を使
用する場合と同じ保護膜の役割をしながら、第１半絶縁
ポリシリコン膜２２との界面状態をよくして絶縁ブレー
クダウンを抑制する。ベース領域１１とコンタクトを通
じて連結されているベース電極１８は、第２半絶縁ポリ
シリコン膜２３の上部からフィールド領域まで拡張形成
されている。従って前記ベース電極１８は金属フィール
ドプレートの役割も共に行う。
われ、その中にベース領域１１、エミッタ領域１２及び
チャンネルストッパ１４を有する半導体基板１０の表面
上には酸化膜２１、第１半絶縁ポリシリコン膜２２及び
第２半絶縁ポリシリコン膜２３が順次に積層されてい
る。酸化膜２１は、第１半絶縁ポリシリコン膜２２と半
導体基板１０との間、即ち、半導体基板１０の表面に流
れる漏れ電流を抑制する。前記第１半絶縁ポリシリコン
膜２２は約９%の酸素濃度を有し、前記第２半絶縁ポリ
シリコン膜２３は約２０〜５０%の酸素濃度を有する。
従って第２半絶縁ポリシリコン膜２３はCVD酸化膜を使
用する場合と同じ保護膜の役割をしながら、第１半絶縁
ポリシリコン膜２２との界面状態をよくして絶縁ブレー
クダウンを抑制する。ベース領域１１とコンタクトを通
じて連結されているベース電極１８は、第２半絶縁ポリ
シリコン膜２３の上部からフィールド領域まで拡張形成
されている。従って前記ベース電極１８は金属フィール
ドプレートの役割も共に行う。
【０００８】ところがこのような構造の高電圧半導体素
子は、アクティブ領域のベース領域１１とエミッタ領域
１２との間の半導体基板１０上にも半絶縁ポリシリコン
膜２２が存在するので、低いコレクタ電流範囲でDC電流
利得hFEが減少して素子の電気的特性が劣化するという
問題が相変らず残っている。さらに第１及び第２半絶縁
ポリシリコン膜２２、２３の積層状態を工程進行中に把
握し難い。また酸素濃度が高い第２半絶縁ポリシリコン
膜２３を積層するのに長時間がかかり、しかもこの第２
半絶縁ポリシリコン膜２３をパターニングするためには
高コストであり長時間がかかる乾式食刻を使用しなけれ
ばならない問題がある。
子は、アクティブ領域のベース領域１１とエミッタ領域
１２との間の半導体基板１０上にも半絶縁ポリシリコン
膜２２が存在するので、低いコレクタ電流範囲でDC電流
利得hFEが減少して素子の電気的特性が劣化するという
問題が相変らず残っている。さらに第１及び第２半絶縁
ポリシリコン膜２２、２３の積層状態を工程進行中に把
握し難い。また酸素濃度が高い第２半絶縁ポリシリコン
膜２３を積層するのに長時間がかかり、しかもこの第２
半絶縁ポリシリコン膜２３をパターニングするためには
高コストであり長時間がかかる乾式食刻を使用しなけれ
ばならない問題がある。
【０００９】本発明は上記の点に鑑みなされたもので、
その目的は、半絶縁ポリシリコン膜を使用して向上した
電気的特性と高いブレークダウン電圧を有することがで
きる高電圧半導体素子を提供することにある。さらに本
発明は、低コスト及び短い工程時間で前記高電圧半導体
素子を製造する方法を提供することにある。
その目的は、半絶縁ポリシリコン膜を使用して向上した
電気的特性と高いブレークダウン電圧を有することがで
きる高電圧半導体素子を提供することにある。さらに本
発明は、低コスト及び短い工程時間で前記高電圧半導体
素子を製造する方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明に係る第１の高電
圧半導体素子は、コレクタ領域として使われ、アクティ
ブ領域及びフィールド領域を有する第１導電型半導体基
板と、この半導体基板の前記アクティブ領域内に形成さ
れた第２導電型のベース領域と、このベース領域内に形
成された第１導電型エミッタ領域と、前記半導体基板の
フィールド領域で前記ベース領域と一定間隔離隔して形
成されたチャンネルストッパと、前記半導体基板上で前
記エミッタ領域、前記ベース領域及び前記チャンネルス
トッパの一部表面が露出されるようにパターニングされ
た酸化膜と、この酸化膜上に形成された半絶縁ポリシリ
コン膜と、この半絶縁ポリシリコン膜上に形成された熱
酸化膜と、前記エミッタ領域、前記ベース領域及び前記
半導体基板と各々電気的に連結されるように形成された
エミッタ電極、ベース電極及びコレクタ電極とを具備す
ることを特徴とする。前記熱酸化膜の厚さは３００Å乃
至３０００Åである。前記熱酸化膜及び半絶縁ポリシリ
コン膜は、前記半導体基板のアクティブ領域には形成さ
れずに前記フィールド領域のみに形成される場合もあ
る。前記ベース電極は、前記熱酸化膜の一部と重畳され
るように前記フィールド領域に拡張形成される。また、
前記チャンネルストッパと電気的に連結される等電位電
極をさらに具備する。
圧半導体素子は、コレクタ領域として使われ、アクティ
ブ領域及びフィールド領域を有する第１導電型半導体基
板と、この半導体基板の前記アクティブ領域内に形成さ
れた第２導電型のベース領域と、このベース領域内に形
成された第１導電型エミッタ領域と、前記半導体基板の
フィールド領域で前記ベース領域と一定間隔離隔して形
成されたチャンネルストッパと、前記半導体基板上で前
記エミッタ領域、前記ベース領域及び前記チャンネルス
トッパの一部表面が露出されるようにパターニングされ
た酸化膜と、この酸化膜上に形成された半絶縁ポリシリ
コン膜と、この半絶縁ポリシリコン膜上に形成された熱
酸化膜と、前記エミッタ領域、前記ベース領域及び前記
半導体基板と各々電気的に連結されるように形成された
エミッタ電極、ベース電極及びコレクタ電極とを具備す
ることを特徴とする。前記熱酸化膜の厚さは３００Å乃
至３０００Åである。前記熱酸化膜及び半絶縁ポリシリ
コン膜は、前記半導体基板のアクティブ領域には形成さ
れずに前記フィールド領域のみに形成される場合もあ
る。前記ベース電極は、前記熱酸化膜の一部と重畳され
るように前記フィールド領域に拡張形成される。また、
前記チャンネルストッパと電気的に連結される等電位電
極をさらに具備する。
【００１１】本発明に係る第２の高電圧半導体素子はカ
ソード領域として使われ、アクティブ領域及びフィール
ド領域を有する第１導電型半導体基板と、この半導体基
板の前記アクティブ領域内に形成された第２導電型アノ
ード領域と、前記半導体基板のフィールド領域で前記ア
ノード領域と一定間隔離隔して形成されたチャンネルス
トッパと、前記半導体基板上で前記アノード領域及び前
記チャンネルストッパの一部表面が露出されるようにパ
ターニングされた酸化膜と、この酸化膜上に形成された
半絶縁ポリシリコン膜と、この半絶縁ポリシリコン膜上
に形成された熱酸化膜と、前記アノード領域及び半導体
基板に各々電気的に連結されるように形成されたアノー
ド電極及びカソード電極とを具備することを特徴とす
る。前記熱酸化膜の厚さは３００Å乃至３０００Åであ
る。前記熱酸化膜及び半絶縁ポリシリコン膜は、前記半
導体基板のアクティブ領域には形成されずに前記フィー
ルド領域のみに形成される場合もある。前記ベース電極
は、前記熱酸化膜の一部と重畳されるように前記フィー
ルド領域に拡張形成される。
ソード領域として使われ、アクティブ領域及びフィール
ド領域を有する第１導電型半導体基板と、この半導体基
板の前記アクティブ領域内に形成された第２導電型アノ
ード領域と、前記半導体基板のフィールド領域で前記ア
ノード領域と一定間隔離隔して形成されたチャンネルス
トッパと、前記半導体基板上で前記アノード領域及び前
記チャンネルストッパの一部表面が露出されるようにパ
ターニングされた酸化膜と、この酸化膜上に形成された
半絶縁ポリシリコン膜と、この半絶縁ポリシリコン膜上
に形成された熱酸化膜と、前記アノード領域及び半導体
基板に各々電気的に連結されるように形成されたアノー
ド電極及びカソード電極とを具備することを特徴とす
る。前記熱酸化膜の厚さは３００Å乃至３０００Åであ
る。前記熱酸化膜及び半絶縁ポリシリコン膜は、前記半
導体基板のアクティブ領域には形成されずに前記フィー
ルド領域のみに形成される場合もある。前記ベース電極
は、前記熱酸化膜の一部と重畳されるように前記フィー
ルド領域に拡張形成される。
【００１２】本発明に係る第１の高電圧半導体素子の製
造方法は、第１導電型のコレクタ領域として使われ、ア
クティブ領域及びフィールド領域を有する半導体基板上
に酸化膜を形成する段階と、イオン注入して前記アクテ
ィブ領域内に第２導電型のベース領域を形成する段階
と、イオン注入して前記ベース領域内に第１導電型のエ
ミッタ領域を形成し前記ベース領域と一定間隔離隔した
フィールド領域には第１導電型のチャンネルストッパを
形成する段階と、前記酸化膜上に半絶縁ポリシリコン膜
及び熱酸化膜を順次に形成する段階と、前記熱酸化膜、
半絶縁ポリシリコン膜及び酸化膜をパターニングして前
記エミッタ領域、ベース領域及びチャンネルストッパの
一部表面を露出させる段階と、前記エミッタ領域、ベー
ス領域、チャンネルストッパ及び半導体基板と各々電気
的に連結されるようにエミッタ電極、ベース電極、等電
位電極及びコレクタ電極を形成する段階とを含むことを
特徴とする。前記半絶縁ポリシリコン膜は低圧化学気相
蒸着法を使用して形成するが、半絶縁ポリシリコン膜の
厚さを約５０００Åにすることが望ましい。前記熱酸化
膜は熱酸化方法を使用して形成するが、熱酸化膜の厚さ
を３００Å乃至３０００Åにすることが望ましい。この
場合に前記熱酸化方法は、約５００℃乃至約１１００℃
の温度を有するチューブ内に酸素ガスだけを供給して前
記熱酸化膜を形成する方法である。そして前記熱酸化
膜、半絶縁ポリシリコン膜及び酸化膜をパターニングす
る時に前記熱酸化膜は湿式食刻法を使用してパタニング
することが望ましい。
造方法は、第１導電型のコレクタ領域として使われ、ア
クティブ領域及びフィールド領域を有する半導体基板上
に酸化膜を形成する段階と、イオン注入して前記アクテ
ィブ領域内に第２導電型のベース領域を形成する段階
と、イオン注入して前記ベース領域内に第１導電型のエ
ミッタ領域を形成し前記ベース領域と一定間隔離隔した
フィールド領域には第１導電型のチャンネルストッパを
形成する段階と、前記酸化膜上に半絶縁ポリシリコン膜
及び熱酸化膜を順次に形成する段階と、前記熱酸化膜、
半絶縁ポリシリコン膜及び酸化膜をパターニングして前
記エミッタ領域、ベース領域及びチャンネルストッパの
一部表面を露出させる段階と、前記エミッタ領域、ベー
ス領域、チャンネルストッパ及び半導体基板と各々電気
的に連結されるようにエミッタ電極、ベース電極、等電
位電極及びコレクタ電極を形成する段階とを含むことを
特徴とする。前記半絶縁ポリシリコン膜は低圧化学気相
蒸着法を使用して形成するが、半絶縁ポリシリコン膜の
厚さを約５０００Åにすることが望ましい。前記熱酸化
膜は熱酸化方法を使用して形成するが、熱酸化膜の厚さ
を３００Å乃至３０００Åにすることが望ましい。この
場合に前記熱酸化方法は、約５００℃乃至約１１００℃
の温度を有するチューブ内に酸素ガスだけを供給して前
記熱酸化膜を形成する方法である。そして前記熱酸化
膜、半絶縁ポリシリコン膜及び酸化膜をパターニングす
る時に前記熱酸化膜は湿式食刻法を使用してパタニング
することが望ましい。
【００１３】本発明に係る第２の高電圧半導体素子の製
造方法は、第１導電型のコレクタ領域として使われ、ア
クティブ領域及びフィールド領域を有する半導体基板上
に酸化膜を形成する段階と、イオン注入して前記アクテ
ィブ領域内に第２導電型のベース領域を形成する段階
と、イオン注入して前記ベース領域内に第１導電型のエ
ミッタ領域を形成し前記ベース領域と一定間隔離隔した
フィールド領域には第１導電型のチャンネルストッパを
形成する段階と、前記酸化膜上に半絶縁ポリシリコン膜
を形成するが、前記アクティブ領域では前記半絶縁ポリ
シリコン膜を除去する段階と、前記半絶縁ポリシリコン
膜上に熱酸化膜を形成する段階と、前記熱酸化膜、半絶
縁ポリシリコン膜及び酸化膜をパターニングして前記エ
ミッタ領域、ベース領域及びチャンネルストッパの一部
表面を露出させる段階と、前記エミッタ領域、ベース領
域、チャンネルストッパ及び半導体基板と各々電気的に
連結されるようにエミッタ電極、ベース電極、等電位電
極及びコレクタ電極を形成する段階とを含むことを特徴
とする。前記半絶縁ポリシリコン膜は低圧化学気相蒸着
法を使用して形成するが、半絶縁ポリシリコン膜の厚さ
を約５０００Åにすることが望ましい。前記熱酸化膜は
熱酸化方法を使用して形成するが、熱酸化膜の厚さを３
００Å乃至３０００Åにすることが望ましい。この場合
に前記熱酸化方法は、約５００℃乃至約１１００℃の温
度を有するチューブ内に酸素ガスだけを供給して前記熱
的酸化膜を形成する方法である。そして前記熱酸化膜、
半絶縁ポリシリコン膜及び酸化膜をパターニングする時
に前記熱酸化膜は湿式食刻法を使用してパターニングす
ることが望ましい。
造方法は、第１導電型のコレクタ領域として使われ、ア
クティブ領域及びフィールド領域を有する半導体基板上
に酸化膜を形成する段階と、イオン注入して前記アクテ
ィブ領域内に第２導電型のベース領域を形成する段階
と、イオン注入して前記ベース領域内に第１導電型のエ
ミッタ領域を形成し前記ベース領域と一定間隔離隔した
フィールド領域には第１導電型のチャンネルストッパを
形成する段階と、前記酸化膜上に半絶縁ポリシリコン膜
を形成するが、前記アクティブ領域では前記半絶縁ポリ
シリコン膜を除去する段階と、前記半絶縁ポリシリコン
膜上に熱酸化膜を形成する段階と、前記熱酸化膜、半絶
縁ポリシリコン膜及び酸化膜をパターニングして前記エ
ミッタ領域、ベース領域及びチャンネルストッパの一部
表面を露出させる段階と、前記エミッタ領域、ベース領
域、チャンネルストッパ及び半導体基板と各々電気的に
連結されるようにエミッタ電極、ベース電極、等電位電
極及びコレクタ電極を形成する段階とを含むことを特徴
とする。前記半絶縁ポリシリコン膜は低圧化学気相蒸着
法を使用して形成するが、半絶縁ポリシリコン膜の厚さ
を約５０００Åにすることが望ましい。前記熱酸化膜は
熱酸化方法を使用して形成するが、熱酸化膜の厚さを３
００Å乃至３０００Åにすることが望ましい。この場合
に前記熱酸化方法は、約５００℃乃至約１１００℃の温
度を有するチューブ内に酸素ガスだけを供給して前記熱
的酸化膜を形成する方法である。そして前記熱酸化膜、
半絶縁ポリシリコン膜及び酸化膜をパターニングする時
に前記熱酸化膜は湿式食刻法を使用してパターニングす
ることが望ましい。
【００１４】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施の形態について詳細に説明する。た
だし、実施の形態は一具体例にすぎず、本発明は色々な
他の形態に変形できる。従って本発明の範囲は後述され
る実施の形態に限らない。本発明の実施の形態を説明す
る図面において、ある層や領域の厚さは誇張される場合
もある。例えば段差が存在する膜において、その段差が
素子の特性に影響を与えない場合にはその段差を示さな
かった。
発明の望ましい実施の形態について詳細に説明する。た
だし、実施の形態は一具体例にすぎず、本発明は色々な
他の形態に変形できる。従って本発明の範囲は後述され
る実施の形態に限らない。本発明の実施の形態を説明す
る図面において、ある層や領域の厚さは誇張される場合
もある。例えば段差が存在する膜において、その段差が
素子の特性に影響を与えない場合にはその段差を示さな
かった。
【００１５】図３は、本発明の第１実施形態に係る高電
圧半導体素子を示す断面図である。この図３を参照すれ
ば、第１導電型、例えばn型で不純物ドーピングされた
半導体基板１００がコレクタ領域として使われる。この
半導体基板１００はアクティブ領域Aとフィールド領域F
を有する。半導体基板１０のアクティブ領域A内には第
２導電型、例えばp型のベース領域１１０が形成され、
このベース領域１１０の上部一定領域にはn型のエミッ
タ領域１２０が形成される。半導体基板１００のフィー
ルド領域Fで前記ベース領域１１０のエッジと一定間隔
離隔した所にはn型で不純物ドーピングされたチャンネ
ルストッパ１３０が形成される。
圧半導体素子を示す断面図である。この図３を参照すれ
ば、第１導電型、例えばn型で不純物ドーピングされた
半導体基板１００がコレクタ領域として使われる。この
半導体基板１００はアクティブ領域Aとフィールド領域F
を有する。半導体基板１０のアクティブ領域A内には第
２導電型、例えばp型のベース領域１１０が形成され、
このベース領域１１０の上部一定領域にはn型のエミッ
タ領域１２０が形成される。半導体基板１００のフィー
ルド領域Fで前記ベース領域１１０のエッジと一定間隔
離隔した所にはn型で不純物ドーピングされたチャンネ
ルストッパ１３０が形成される。
【００１６】半導体基板１００の表面上には酸化膜１４
３が形成されるが、この酸化膜１４３はベース領域１１
０、エミッタ領域１２０及びチャンネルストッパ１３０
の表面一部を各々露出させる開口部を有する。半絶縁ポ
リシリコン膜１５０は前記酸化膜１４３上に形成され
る。
３が形成されるが、この酸化膜１４３はベース領域１１
０、エミッタ領域１２０及びチャンネルストッパ１３０
の表面一部を各々露出させる開口部を有する。半絶縁ポ
リシリコン膜１５０は前記酸化膜１４３上に形成され
る。
【００１７】この半絶縁ポリシリコン膜１５０上には保
護膜としての熱酸化膜１６０が形成される。この熱酸化
膜１６０は熱酸化工程により半絶縁ポリシリコン膜１５
０上に成長した酸化膜である。従ってCVD酸化膜よりは
高い密集度を有しながら効果的な表面保護膜としての機
能を行う。また熱酸化膜１６０と半絶縁ポリシリコン膜
１５０の界面状態が良いので、絶縁ブレークダウンが抑
制される一方、界面での漏れ電流量も減少する。
護膜としての熱酸化膜１６０が形成される。この熱酸化
膜１６０は熱酸化工程により半絶縁ポリシリコン膜１５
０上に成長した酸化膜である。従ってCVD酸化膜よりは
高い密集度を有しながら効果的な表面保護膜としての機
能を行う。また熱酸化膜１６０と半絶縁ポリシリコン膜
１５０の界面状態が良いので、絶縁ブレークダウンが抑
制される一方、界面での漏れ電流量も減少する。
【００１８】一方、エミッタ電極１７０、ベース電極１
８０、等電位電極１９０及びコレクタ電極２００は、エ
ミッタ領域１２０、ベース領域１１０、チャンネルスト
ッパ１３０及び半導体基板１００に各々電気的に連結さ
れるように形成される。特にベース電極１８０は、ベー
ス領域１１０と半導体基板１００との間の接合面を越え
てフィールド領域Fまで延びて金属フィールドプレート
としての機能も共に行う。
８０、等電位電極１９０及びコレクタ電極２００は、エ
ミッタ領域１２０、ベース領域１１０、チャンネルスト
ッパ１３０及び半導体基板１００に各々電気的に連結さ
れるように形成される。特にベース電極１８０は、ベー
ス領域１１０と半導体基板１００との間の接合面を越え
てフィールド領域Fまで延びて金属フィールドプレート
としての機能も共に行う。
【００１９】図４は、本発明の第２実施形態に係る高電
圧半導体素子を示す断面図である。この図４で図３と同
じ参照符号は同じ領域または部材を示すので重複する説
明は省略する。図４を参照すれば、半絶縁ポリシリコン
膜１５０及び熱酸化膜１６０がアクティブ領域Aには存
在しなくフィールド領域Fのみに存在する。このように
アクティブ領域A、特にベース領域１１０とエミッタ領
域１２０の接合面上に半絶縁ポリシリコン膜１５０が存
在しないので、素子の電気的な特性面で、低いコレクタ
電流範囲でもDC電流利得がほとんど減少しない。
圧半導体素子を示す断面図である。この図４で図３と同
じ参照符号は同じ領域または部材を示すので重複する説
明は省略する。図４を参照すれば、半絶縁ポリシリコン
膜１５０及び熱酸化膜１６０がアクティブ領域Aには存
在しなくフィールド領域Fのみに存在する。このように
アクティブ領域A、特にベース領域１１０とエミッタ領
域１２０の接合面上に半絶縁ポリシリコン膜１５０が存
在しないので、素子の電気的な特性面で、低いコレクタ
電流範囲でもDC電流利得がほとんど減少しない。
【００２０】今までは高電圧半導体素子として電力用np
nトランジスタを例として説明したが、pn接合を有する
他の電力用半導体素子に対しても本発明が同一に適用さ
れることは当業者にとっては当然のことである。例え
ば、図３または図４でエミッタ領域１２０を形成しなけ
れば、n型カソード領域としての半導体基板１００とp型
アノード領域としてのベース領域１１０がpn接合をなす
電力用pnダイオードが構成される。このような電力用pn
ダイオードに対しても第１及び第２実施形態で説明した
ような同じ効果が示されることがよく分かる。
nトランジスタを例として説明したが、pn接合を有する
他の電力用半導体素子に対しても本発明が同一に適用さ
れることは当業者にとっては当然のことである。例え
ば、図３または図４でエミッタ領域１２０を形成しなけ
れば、n型カソード領域としての半導体基板１００とp型
アノード領域としてのベース領域１１０がpn接合をなす
電力用pnダイオードが構成される。このような電力用pn
ダイオードに対しても第１及び第２実施形態で説明した
ような同じ効果が示されることがよく分かる。
【００２１】図５乃至図１０は、本発明の第１実施形態
に係る高電圧半導体素子の製造方法を説明するために示
す断面図である。先ず図５を参照すれば、第１導電型、
例えばn型で不純物ドーピングされてコレクタ領域とし
て用いられる半導体基板１００上に酸化膜を形成する。
この酸化膜は熱酸化方法を使用して形成できる。酸化膜
を形成した後には通常のフォトリソグラフィ法を使用し
た写真及び食刻を行って酸化膜をパターニングする。パ
ターニングされた酸化膜１４０は、半導体基板１００内
のベース領域１１０が形成される表面を露出させる開口
部を有する。次いでパターニングされた前記酸化膜１４
０をイオン注入マスクとして第２導電型、例えばp型不
純物イオンを注入する。そして１２００℃乃至１３００
℃の温度で、注入されたp型不純物イオンをドライブイ
ン拡散させてアクティブ領域にベース領域１１０を形成
する。このドライブイン拡散工程により半導体基板１０
０の表面上には熱酸化膜が成長するので、図６に示した
ように、ベース領域１１０を形成するためのイオン注入
マスクとして使われた酸化膜１４１はより厚くなり、ベ
ース領域１１０の表面上も酸化膜１４１により露出され
なくなる。
に係る高電圧半導体素子の製造方法を説明するために示
す断面図である。先ず図５を参照すれば、第１導電型、
例えばn型で不純物ドーピングされてコレクタ領域とし
て用いられる半導体基板１００上に酸化膜を形成する。
この酸化膜は熱酸化方法を使用して形成できる。酸化膜
を形成した後には通常のフォトリソグラフィ法を使用し
た写真及び食刻を行って酸化膜をパターニングする。パ
ターニングされた酸化膜１４０は、半導体基板１００内
のベース領域１１０が形成される表面を露出させる開口
部を有する。次いでパターニングされた前記酸化膜１４
０をイオン注入マスクとして第２導電型、例えばp型不
純物イオンを注入する。そして１２００℃乃至１３００
℃の温度で、注入されたp型不純物イオンをドライブイ
ン拡散させてアクティブ領域にベース領域１１０を形成
する。このドライブイン拡散工程により半導体基板１０
０の表面上には熱酸化膜が成長するので、図６に示した
ように、ベース領域１１０を形成するためのイオン注入
マスクとして使われた酸化膜１４１はより厚くなり、ベ
ース領域１１０の表面上も酸化膜１４１により露出され
なくなる。
【００２２】次に、図７を参照すれば、再び通常のフォ
トリソグラフィ法を使用した写真及び食刻を行って酸化
膜１４１をパターニングする。パターニングされた酸化
膜１４２は、半導体基板１００内のエミッタ領域１２０
及びチャンネルストッパ１３０が形成される表面を露出
させる開口部を有する。次いでパターニングされた前記
酸化膜１４２をイオン注入マスクとしてn型不純物イオ
ンを注入する。そして１０００℃乃至１２００℃の温度
で、注入されたn型不純物イオンをドライブイン拡散さ
せてエミッタ領域１２０及びチャンネルストッパ１３０
を形成する。このドライブイン拡散工程により半導体基
板１００の表面上には熱酸化膜が成長するので、図８に
示したように、エミッタ領域１２０及びチャンネルスト
ッパ１３０を形成するためのイオン注入マスクとして使
われた酸化膜１４３はより厚くなり、エミッタ領域１２
０及びチャンネルストッパ１３０の表面上も酸化膜１４
３により露出されなくなる。
トリソグラフィ法を使用した写真及び食刻を行って酸化
膜１４１をパターニングする。パターニングされた酸化
膜１４２は、半導体基板１００内のエミッタ領域１２０
及びチャンネルストッパ１３０が形成される表面を露出
させる開口部を有する。次いでパターニングされた前記
酸化膜１４２をイオン注入マスクとしてn型不純物イオ
ンを注入する。そして１０００℃乃至１２００℃の温度
で、注入されたn型不純物イオンをドライブイン拡散さ
せてエミッタ領域１２０及びチャンネルストッパ１３０
を形成する。このドライブイン拡散工程により半導体基
板１００の表面上には熱酸化膜が成長するので、図８に
示したように、エミッタ領域１２０及びチャンネルスト
ッパ１３０を形成するためのイオン注入マスクとして使
われた酸化膜１４３はより厚くなり、エミッタ領域１２
０及びチャンネルストッパ１３０の表面上も酸化膜１４
３により露出されなくなる。
【００２３】次に、図９を参照すれば、酸化膜１４３上
に半絶縁ポリシリコン膜１５０を蒸着する。ここで前記
酸化膜１４３の段差は、図面を簡単にするために省略さ
れた。前記半絶縁ポリシリコン膜１５０は低圧化学気相
蒸着(LP-CVD:Low Pressure CVD)法を使用して蒸着でき
る。この時半絶縁ポリシリコン膜１５０の厚さは約５０
００Åにする。次いで半絶縁ポリシリコン膜１５０上に
熱酸化方法を使用して熱酸化膜１６０を形成する。即
ち、半絶縁ポリシリコン膜１５０が形成された結果物を
チューブ内にローディングし、高温、例えば約５００℃
乃至約１１００℃の温度でチューブ内に酸素ガスを注入
して熱酸化膜１６０を形成する。この時熱酸化膜１６０
の厚さは３００Å乃至３０００Åにする。
に半絶縁ポリシリコン膜１５０を蒸着する。ここで前記
酸化膜１４３の段差は、図面を簡単にするために省略さ
れた。前記半絶縁ポリシリコン膜１５０は低圧化学気相
蒸着(LP-CVD:Low Pressure CVD)法を使用して蒸着でき
る。この時半絶縁ポリシリコン膜１５０の厚さは約５０
００Åにする。次いで半絶縁ポリシリコン膜１５０上に
熱酸化方法を使用して熱酸化膜１６０を形成する。即
ち、半絶縁ポリシリコン膜１５０が形成された結果物を
チューブ内にローディングし、高温、例えば約５００℃
乃至約１１００℃の温度でチューブ内に酸素ガスを注入
して熱酸化膜１６０を形成する。この時熱酸化膜１６０
の厚さは３００Å乃至３０００Åにする。
【００２４】次に、図１０を参照すれば、熱酸化膜１６
０上にフォトレジスト膜(図示せず)を塗布する。そして
通常のフォトリソグラフィ工程を使用した露光及び現像
を行ってフォトレジスト膜パターン(図示せず)を形成す
る。このフォトレジスト膜パターン(図示せず)は前記熱
酸化膜１６０の一部表面を露出させる開口部を有する。
次に、フォトレジスト膜パターン(図示せず)を食刻マス
クとして前記熱酸化膜１６０、半絶縁ポリシリコン膜１
５０及び酸化膜１４３を順次に食刻して、半導体基板１
００のベース領域１１０、エミッタ領域１２０及びチャ
ンネルストッパ１３０の一部表面を露出させる。ここで
熱酸化膜１６０及び酸化膜１４３は湿式食刻法を使用し
て食刻できるので、従来の乾式食刻方法を使用すべき他
の膜質に比べて食刻時間を大きく短縮できる。一方半絶
縁ポリシリコン膜１５０は乾式食刻方法を使用して食刻
する。このような食刻工程が終れば、フォトレジスト膜
パターン(図示せず)を除去する。
０上にフォトレジスト膜(図示せず)を塗布する。そして
通常のフォトリソグラフィ工程を使用した露光及び現像
を行ってフォトレジスト膜パターン(図示せず)を形成す
る。このフォトレジスト膜パターン(図示せず)は前記熱
酸化膜１６０の一部表面を露出させる開口部を有する。
次に、フォトレジスト膜パターン(図示せず)を食刻マス
クとして前記熱酸化膜１６０、半絶縁ポリシリコン膜１
５０及び酸化膜１４３を順次に食刻して、半導体基板１
００のベース領域１１０、エミッタ領域１２０及びチャ
ンネルストッパ１３０の一部表面を露出させる。ここで
熱酸化膜１６０及び酸化膜１４３は湿式食刻法を使用し
て食刻できるので、従来の乾式食刻方法を使用すべき他
の膜質に比べて食刻時間を大きく短縮できる。一方半絶
縁ポリシリコン膜１５０は乾式食刻方法を使用して食刻
する。このような食刻工程が終れば、フォトレジスト膜
パターン(図示せず)を除去する。
【００２５】次に、図３に示したように、ベース領域１
１０、エミッタ領域１２０及びチャンネルストッパ１３
０の露出表面上に各々ベース電極１７０、エミッタ電極
１８０及び等電位電極１９０を形成し、次いで半導体基
板１００の背面にはコレクタ電極２００を形成する。
１０、エミッタ領域１２０及びチャンネルストッパ１３
０の露出表面上に各々ベース電極１７０、エミッタ電極
１８０及び等電位電極１９０を形成し、次いで半導体基
板１００の背面にはコレクタ電極２００を形成する。
【００２６】図１１乃至図１４は、本発明の第２実施形
態に係る高電圧半導体素子の製造方法を説明するために
示す断面図である。先ず図１１を参照すれば、図５乃至
図７を参照して前述した工程を同一に行った後に、酸化
膜１４３上に半絶縁ポリシリコン膜１５０を蒸着する。
この半絶縁ポリシリコン膜１５０は低圧化学気相蒸着(L
P-CVD: Low Pressure CVD)法を使用して蒸着できる。こ
の時、半絶縁ポリシリコン膜１５０の厚さは約５０００
Åにする。
態に係る高電圧半導体素子の製造方法を説明するために
示す断面図である。先ず図１１を参照すれば、図５乃至
図７を参照して前述した工程を同一に行った後に、酸化
膜１４３上に半絶縁ポリシリコン膜１５０を蒸着する。
この半絶縁ポリシリコン膜１５０は低圧化学気相蒸着(L
P-CVD: Low Pressure CVD)法を使用して蒸着できる。こ
の時、半絶縁ポリシリコン膜１５０の厚さは約５０００
Åにする。
【００２７】次に、図１２を参照すれば、前記半絶縁ポ
リシリコン膜１５０上にフォトレジスト膜(図示せず)を
塗布する。そして通常のフォトリソグラフィ工程を使用
した露光及び現像を行ってフォトレジスト膜パターン
(図示せず)を形成する。このフォトレジスト膜パターン
(図示せず)は前記半絶縁ポリシリコン膜１５０の一部表
面を露出させる開口部を有する。次に、フォトレジスト
膜パターン(図示せず)を食刻マスクとして前記半絶縁ポ
リシリコン膜１５０を食刻して、酸化膜１４３の一部表
面を露出させる。すると前記半絶縁ポリシリコン膜１５
０はフィールド領域では残っているが、アクティブ領域
ではベース領域１１０の縁部のみにやや重畳され、残り
のアクティブ領域では残らなくなる。
リシリコン膜１５０上にフォトレジスト膜(図示せず)を
塗布する。そして通常のフォトリソグラフィ工程を使用
した露光及び現像を行ってフォトレジスト膜パターン
(図示せず)を形成する。このフォトレジスト膜パターン
(図示せず)は前記半絶縁ポリシリコン膜１５０の一部表
面を露出させる開口部を有する。次に、フォトレジスト
膜パターン(図示せず)を食刻マスクとして前記半絶縁ポ
リシリコン膜１５０を食刻して、酸化膜１４３の一部表
面を露出させる。すると前記半絶縁ポリシリコン膜１５
０はフィールド領域では残っているが、アクティブ領域
ではベース領域１１０の縁部のみにやや重畳され、残り
のアクティブ領域では残らなくなる。
【００２８】次に、図１３を参照すれば、前記半絶縁ポ
リシリコン膜１５０上に熱酸化方法を使用して熱酸化膜
１６０を形成する。即ち、半絶縁ポリシリコン膜１５０
が形成された結果物をチューブ内にローディングし、高
温、例えば約５００℃乃至約１１００℃の温度でチュー
ブ内に酸素ガスだけを注入して熱酸化膜１６０を形成す
る。この時、熱酸化膜１６０の厚さは３００Å乃至３０
００Åにする。
リシリコン膜１５０上に熱酸化方法を使用して熱酸化膜
１６０を形成する。即ち、半絶縁ポリシリコン膜１５０
が形成された結果物をチューブ内にローディングし、高
温、例えば約５００℃乃至約１１００℃の温度でチュー
ブ内に酸素ガスだけを注入して熱酸化膜１６０を形成す
る。この時、熱酸化膜１６０の厚さは３００Å乃至３０
００Åにする。
【００２９】次に、図１４を参照すれば、全面にフォト
レジスト膜(図示せず)を塗布する。そして通常のフォト
リソグラフィ工程を使用した露光及び現像を行ってフォ
トレジスト膜パターン(図示せず)を形成する。このフォ
トレジスト膜パターン(図示せず)は前記酸化膜１４３と
熱酸化膜１６０の一部表面を露出させる開口部を有す
る。次に、フォトレジスト膜パターン(図示せず)を食刻
マスクとして食刻工程を行う。するとアクティブ領域で
は、酸化膜１４３の一部が除去されてベース領域１１０
及びエミッタ領域１２０の一部表面が露出される。一方
フィールド領域では熱酸化膜１６０、半絶縁ポリシリコ
ン膜１５０及び酸化膜１４３の一部が除去されてチャン
ネルストッパ１３０の一部表面が露出される。ここで酸
化膜１４３及び熱酸化膜１６０の除去は湿式食刻法を使
用して行え、半絶縁ポリシリコン膜１５０の除去は乾式
食刻法を使用して行える。従って乾式食刻を行って除去
すべき他の保護膜を熱酸化膜１６０の代りに使用する場
合より食刻時間を短縮できる。
レジスト膜(図示せず)を塗布する。そして通常のフォト
リソグラフィ工程を使用した露光及び現像を行ってフォ
トレジスト膜パターン(図示せず)を形成する。このフォ
トレジスト膜パターン(図示せず)は前記酸化膜１４３と
熱酸化膜１６０の一部表面を露出させる開口部を有す
る。次に、フォトレジスト膜パターン(図示せず)を食刻
マスクとして食刻工程を行う。するとアクティブ領域で
は、酸化膜１４３の一部が除去されてベース領域１１０
及びエミッタ領域１２０の一部表面が露出される。一方
フィールド領域では熱酸化膜１６０、半絶縁ポリシリコ
ン膜１５０及び酸化膜１４３の一部が除去されてチャン
ネルストッパ１３０の一部表面が露出される。ここで酸
化膜１４３及び熱酸化膜１６０の除去は湿式食刻法を使
用して行え、半絶縁ポリシリコン膜１５０の除去は乾式
食刻法を使用して行える。従って乾式食刻を行って除去
すべき他の保護膜を熱酸化膜１６０の代りに使用する場
合より食刻時間を短縮できる。
【００３０】次に、図４に示したように、ベース領域１
１０、エミッタ領域１２０及びチャンネルストッパ１３
０の露出表面上に各々ベース電極１８０、エミッタ電極
１７０、及び等電位電極１９０を形成し、次いで半導体
基板１００の背面にはコレクタ電極２００を形成する。
１０、エミッタ領域１２０及びチャンネルストッパ１３
０の露出表面上に各々ベース電極１８０、エミッタ電極
１７０、及び等電位電極１９０を形成し、次いで半導体
基板１００の背面にはコレクタ電極２００を形成する。
【００３１】
【発明の効果】以上の説明のように、本発明に係る高電
圧半導体素子及びその製造方法によれば、保護膜として
膜質の密集度が高い熱酸化膜を使用することによって高
い表面保護膜の役割を行いながら同時に半絶縁ポリシリ
コン膜と他の膜との界面状態を良好にすることができる
ので、絶縁破壊電圧及び漏れ電流量を減らすことができ
る。さらに湿式食刻法を使用して容易に食刻工程を行え
るので工程が簡単になり工程時間も短縮でき低コストに
もなる。またアクティブ領域では半絶縁ポリシリコン膜
を存在させないので低いコレクタ電流範囲でもDC電流利
得が減少しなくて素子の電気的な特性を向上できる。
圧半導体素子及びその製造方法によれば、保護膜として
膜質の密集度が高い熱酸化膜を使用することによって高
い表面保護膜の役割を行いながら同時に半絶縁ポリシリ
コン膜と他の膜との界面状態を良好にすることができる
ので、絶縁破壊電圧及び漏れ電流量を減らすことができ
る。さらに湿式食刻法を使用して容易に食刻工程を行え
るので工程が簡単になり工程時間も短縮でき低コストに
もなる。またアクティブ領域では半絶縁ポリシリコン膜
を存在させないので低いコレクタ電流範囲でもDC電流利
得が減少しなくて素子の電気的な特性を向上できる。
【図１】従来のSIPOSを用いた高電圧半導体素子を示す
断面図である。
断面図である。
【図２】従来のSIPOSを用いた高電圧半導体素子の他の
例を示す断面図である。
例を示す断面図である。
【図３】本発明の第１実施形態に係るSIPOSを用いた高
電圧半導体素子を示す断面図である。
電圧半導体素子を示す断面図である。
【図４】本発明の第２実施形態に係るSIPOSを用いた高
電圧半導体素子を示す断面図である。
電圧半導体素子を示す断面図である。
【図５】本発明の第１実施形態に係るSIPOSを用いた高
電圧半導体素子の製造方法を説明するために示す断面図
である。
電圧半導体素子の製造方法を説明するために示す断面図
である。
【図６】本発明の第１実施形態に係るSIPOSを用いた高
電圧半導体素子の製造方法を説明するために示す断面図
である。
電圧半導体素子の製造方法を説明するために示す断面図
である。
【図７】本発明の第１実施形態に係るSIPOSを用いた高
電圧半導体素子の製造方法を説明するために示す断面図
である。
電圧半導体素子の製造方法を説明するために示す断面図
である。
【図８】本発明の第１実施形態に係るSIPOSを用いた高
電圧半導体素子の製造方法を説明するために示す断面図
である。
電圧半導体素子の製造方法を説明するために示す断面図
である。
【図９】本発明の第１実施形態に係るSIPOSを用いた高
電圧半導体素子の製造方法を説明するために示す断面図
である。
電圧半導体素子の製造方法を説明するために示す断面図
である。
【図１０】本発明の第１実施形態に係るSIPOSを用いた
高電圧半導体素子の製造方法を説明するために示す断面
図である。
高電圧半導体素子の製造方法を説明するために示す断面
図である。
【図１１】本発明の第２実施形態に係るSIPOSを用いた
高電圧半導体素子の製造方法を説明するために示す断面
図である。
高電圧半導体素子の製造方法を説明するために示す断面
図である。
【図１２】本発明の第２実施形態に係るSIPOSを用いた
高電圧半導体素子の製造方法を説明するために示す断面
図である。
高電圧半導体素子の製造方法を説明するために示す断面
図である。
【図１３】本発明の第２実施形態に係るSIPOSを用いた
高電圧半導体素子の製造方法を説明するために示す断面
図である。
高電圧半導体素子の製造方法を説明するために示す断面
図である。
【図１４】本発明の第２実施形態に係るSIPOSを用いた
高電圧半導体素子の製造方法を説明するために示す断面
図である。
高電圧半導体素子の製造方法を説明するために示す断面
図である。
１００ 半導体基板 １１０ ベース領域 １２０ エミッタ領域 １３０ チャンネルストッパ １４３ 酸化膜 １５０ 半絶縁ポリシリコン膜 １６０ 熱酸化膜 １７０ エミッタ電極 １８０ ベース電極 １９０ 等電位電極 ２００ コレクタ電極 A アクティブ領域 F フィールド領域
フロントページの続き (72)発明者 金 慶 旭 大韓民国ソウル特別市江東区千戸４洞388 −13番地 (72)発明者 金 台 勳 大韓民国京畿道富川市遠美区上洞1605− 704番地 (72)発明者 崔 哲 大韓民国京畿道高陽市一山区馬頭１洞 白 馬マウル碧山アパート607棟1501号 (72)発明者 金 昌 郁 大韓民国京畿道高陽市一山区大化洞 長成 マウル東部アパート105棟1301号
Claims (20)
- 【請求項１】 コレクタ領域として使われ、アクティブ
領域及びフィールド領域を有する第１導電型半導体基板
と、 この半導体基板の前記アクティブ領域内に形成された第
２導電型のベース領域と、 このベース領域内に形成された第１導電型エミッタ領域
と、 前記半導体基板のフィールド領域で前記ベース領域と一
定間隔離隔して形成されたチャンネルストッパと、 前記半導体基板上で前記エミッタ領域、前記ベース領域
及び前記チャンネルストッパの一部表面が露出されるよ
うにパターニングされた酸化膜と、 この酸化膜上に形成された半絶縁ポリシリコン膜と、 この半絶縁ポリシリコン膜上に形成された熱酸化膜と、 前記エミッタ領域、前記ベース領域及び前記半導体基板
と各々電気的に連結されるように形成されたエミッタ電
極、ベース電極及びコレクタ電極とを具備することを特
徴とする高電圧半導体素子。 - 【請求項２】 前記熱酸化膜の厚さは３００Å乃至３０
００Åであることを特徴とする請求項１に記載の高電圧
半導体素子。 - 【請求項３】 前記熱酸化膜及び半絶縁ポリシリコン膜
は、前記半導体基板のアクティブ領域には形成されずに
前記フィールド領域のみに形成されたことを特徴とする
請求項１に記載の高電圧半導体素子。 - 【請求項４】 前記ベース電極は、前記熱酸化膜の一部
と重畳されるように前記フィールド領域に拡張形成され
たことを特徴とする請求項１に記載の高電圧半導体素
子。 - 【請求項５】 前記チャンネルストッパと電気的に連結
される等電位電極をさらに具備することを特徴とする請
求項１に記載の高電圧半導体素子。 - 【請求項６】 前記第１導電型はn型で前記第２導電型
はp型であることを特徴とする請求項１に記載の高電圧
半導体素子。 - 【請求項７】 カソード領域として使われ、アクティブ
領域及びフィールド領域を有する第１導電型半導体基板
と、 この半導体基板の前記アクティブ領域内に形成された第
２導電型アノード領域と、 前記半導体基板のフィールド領域で前記アノード領域と
一定間隔離隔して形成されたチャンネルストッパと、 前記半導体基板上で前記アノード領域及び前記チャンネ
ルストッパの一部表面が露出されるようにパターニング
された酸化膜と、 この酸化膜上に形成された半絶縁ポリシリコン膜と、 この半絶縁ポリシリコン膜上に形成された熱酸化膜と、 前記アノード領域及び半導体基板に各々電気的に連結さ
れるように形成されたアノード電極及びカソード電極と
を具備することを特徴とする高電圧半導体素子。 - 【請求項８】 前記熱酸化膜の厚さは３００Å乃至３０
００Åであることを特徴とする請求項７に記載の高電圧
半導体素子。 - 【請求項９】 前記熱酸化膜及び半絶縁ポリシリコン膜
は、前記半導体基板のアクティブ領域には形成されずに
前記フィールド領域のみに形成されたことを特徴とする
請求項７に記載の高電圧半導体素子。 - 【請求項１０】 第１導電型のコレクタ領域として使わ
れ、アクティブ領域及びフィールド領域を有する半導体
基板上に酸化膜を形成する段階と、 イオン注入して前記アクティブ領域内に第２導電型のベ
ース領域を形成する段階と、 イオン注入して前記ベース領域内に第１導電型のエミッ
タ領域を形成し前記ベース領域と一定間隔離隔したフィ
ールド領域には第１導電型のチャンネルストッパを形成
する段階と、 前記酸化膜上に半絶縁ポリシリコン膜及び熱酸化膜を順
次に形成する段階と、 前記熱酸化膜、半絶縁ポリシリコン膜及び酸化膜をパタ
ーニングして前記エミッタ領域、ベース領域及びチャン
ネルストッパの一部表面を露出させる段階と、 前記エミッタ領域、ベース領域、チャンネルストッパ及
び半導体基板と各々電気的に連結されるようにエミッタ
電極、ベース電極、等電位電極及びコレクタ電極を形成
する段階とを含むことを特徴とする高電圧半導体素子の
製造方法。 - 【請求項１１】 前記半絶縁ポリシリコン膜は低圧化学
気相蒸着法を使用して形成するが、半絶縁ポリシリコン
膜の厚さを約５０００Åにすることを特徴とする請求項
１０に記載の高電圧半導体素子の製造方法。 - 【請求項１２】 前記熱酸化膜は熱酸化方法を使用して
形成するが、熱酸化膜の厚さを３００Å乃至３０００Å
にすることを特徴とする請求項１０に記載の高電圧半導
体素子の製造方法。 - 【請求項１３】 前記熱酸化方法は、約５００℃乃至約
１１００℃の温度を有するチューブ内に酸素ガスだけを
供給して前記熱酸化膜を形成する方法であることを特徴
とする請求項１２に記載の高電圧半導体素子の製造方
法。 - 【請求項１４】 前記熱酸化膜、半絶縁ポリシリコン膜
及び酸化膜をパターニングする時に前記熱酸化膜は湿式
食刻法を使用してパターニングすることを特徴とする請
求項１０に記載の高電圧半導体素子の製造方法。 - 【請求項１５】 前記第１導電型はn型で前記第２導電
型はp型であることを特徴とする請求項１０に記載の高
電圧半導体素子の製造方法。 - 【請求項１６】 第１導電型のコレクタ領域として使わ
れ、アクティブ領域及びフィールド領域を有する半導体
基板上に酸化膜を形成する段階と、 イオン注入して前記アクティブ領域内に第２導電型のベ
ース領域を形成する段階と、 イオン注入して前記ベース領域内に第１導電型のエミッ
タ領域を形成し前記ベース領域と一定間隔離隔したフィ
ールド領域には第１導電型のチャンネルストッパを形成
する段階と、 前記酸化膜上に半絶縁ポリシリコン膜を形成するが、前
記アクティブ領域では前記半絶縁ポリシリコン膜を除去
する段階と、 前記半絶縁ポリシリコン膜上に熱酸化膜を形成する段階
と、 前記熱酸化膜、半絶縁ポリシリコン膜及び酸化膜をパタ
ーニングして前記エミッタ領域、ベース領域及びチャン
ネルストッパの一部表面を露出させる段階と、 前記エミッタ領域、ベース領域、チャンネルストッパ及
び半導体基板と各々電気的に連結されるようにエミッタ
電極、ベース電極、等電位電極及びコレクタ電極を形成
する段階とを含むことを特徴とする高電圧半導体素子の
製造方法。 - 【請求項１７】 前記半絶縁ポリシリコン膜は低圧化学
気相蒸着法を使用して形成するが、半絶縁ポリシリコン
膜の厚さを約５０００Åにすることを特徴とする請求項
１６に記載の高電圧半導体素子の製造方法。 - 【請求項１８】 前記熱酸化膜は熱酸化方法を使用して
形成するが、熱酸化膜の厚さを３００Å乃至３０００Å
にすることを特徴とする請求項１６に記載の高電圧半導
体素子の製造方法。 - 【請求項１９】 前記熱酸化方法は、約５００℃乃至約
１１００℃の温度を有するチューブ内に酸素ガスだけを
供給して前記熱酸化膜を形成する方法であることを特徴
とする請求項１８に記載の高電圧半導体素子の製造方
法。 - 【請求項２０】 前記熱酸化膜、半絶縁ポリシリコン膜
及び酸化膜をパターニングする時に前記熱酸化膜は湿式
食刻法を使用してパターニングすることを特徴とする請
求項１６に記載の高電圧半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047115A KR100343151B1 (ko) | 1999-10-28 | 1999-10-28 | Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법 |
| KR1999P-47115 | 1999-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176883A true JP2001176883A (ja) | 2001-06-29 |
Family
ID=19617348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000329415A Pending JP2001176883A (ja) | 1999-10-28 | 2000-10-27 | 高電圧半導体素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6660570B2 (ja) |
| JP (1) | JP2001176883A (ja) |
| KR (1) | KR100343151B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020071293A1 (en) * | 2000-07-13 | 2002-06-13 | Eden Richard C. | Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods a of forming power transistor |
| JP3701227B2 (ja) * | 2001-10-30 | 2005-09-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US6764883B1 (en) * | 2003-01-07 | 2004-07-20 | International Business Machines Corp. | Amorphous and polycrystalline silicon nanolaminate |
| US7279390B2 (en) * | 2005-03-21 | 2007-10-09 | Semiconductor Components Industries, L.L.C. | Schottky diode and method of manufacture |
| US7820473B2 (en) * | 2005-03-21 | 2010-10-26 | Semiconductor Components Industries, Llc | Schottky diode and method of manufacture |
| US7821095B2 (en) * | 2006-07-14 | 2010-10-26 | Semiconductor Components Industries, Llc | Method of forming a Schottky diode and structure therefor |
| KR100861472B1 (ko) * | 2007-04-12 | 2008-10-07 | 한국전기연구원 | 고전압 반도체 소자 및 그 제조방법 |
| JP5195186B2 (ja) * | 2008-09-05 | 2013-05-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2012139633A1 (en) * | 2011-04-12 | 2012-10-18 | X-Fab Semiconductor Foundries Ag | Bipolar transistor with gate electrode over the emitter base junction |
| CN103681780B (zh) * | 2012-09-17 | 2016-08-17 | 中国科学院微电子研究所 | 一种高压超结终端结构 |
| CN103325667A (zh) * | 2013-05-20 | 2013-09-25 | 扬州中芯晶来半导体制造有限公司 | 平面可控硅器件芯片终端保护方法 |
| CN105097570B (zh) * | 2014-05-21 | 2017-12-19 | 北大方正集团有限公司 | 钝化层制造方法及高压半导体功率器件 |
| CN105244326B (zh) * | 2014-06-23 | 2018-05-01 | 北大方正集团有限公司 | 一种功率器件的钝化层结构及其制造方法 |
| RU189905U1 (ru) * | 2019-04-01 | 2019-06-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Биполярный кремниевый планарный транзистор |
| US11171015B2 (en) * | 2019-09-11 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer |
| CN111211175A (zh) * | 2020-03-23 | 2020-05-29 | 上海道之科技有限公司 | 一种快恢复二极管器件结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126670A (ja) * | 1983-01-07 | 1984-07-21 | Nec Corp | 半導体装置 |
| JPS6041258A (ja) * | 1983-08-17 | 1985-03-04 | Nec Corp | 高耐圧半導体装置 |
| JPH0223023B2 (ja) * | 1983-06-08 | 1990-05-22 | Hitachi Ltd | |
| JPH0799307A (ja) * | 1993-09-29 | 1995-04-11 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH11145151A (ja) * | 1997-09-09 | 1999-05-28 | Samsung Electron Co Ltd | 半絶縁ポリシリコン膜を用いた電力半導体装置 |
| JPH11288949A (ja) * | 1998-02-24 | 1999-10-19 | Samsung Electronics Co Ltd | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4344985A (en) * | 1981-03-27 | 1982-08-17 | Rca Corporation | Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer |
| JP2509697B2 (ja) * | 1989-04-28 | 1996-06-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| FR2650122B1 (fr) | 1989-07-21 | 1991-11-08 | Motorola Semiconducteurs | Dispositif semi-conducteur a haute tension et son procede de fabrication |
| US6014240A (en) * | 1998-12-01 | 2000-01-11 | Xerox Corporation | Method and apparatus for an integrated laser beam scanner using a carrier substrate |
-
1999
- 1999-10-28 KR KR1019990047115A patent/KR100343151B1/ko not_active IP Right Cessation
-
2000
- 2000-10-27 JP JP2000329415A patent/JP2001176883A/ja active Pending
-
2002
- 2002-05-08 US US10/140,181 patent/US6660570B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126670A (ja) * | 1983-01-07 | 1984-07-21 | Nec Corp | 半導体装置 |
| JPH0223023B2 (ja) * | 1983-06-08 | 1990-05-22 | Hitachi Ltd | |
| JPS6041258A (ja) * | 1983-08-17 | 1985-03-04 | Nec Corp | 高耐圧半導体装置 |
| JPH0799307A (ja) * | 1993-09-29 | 1995-04-11 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH11145151A (ja) * | 1997-09-09 | 1999-05-28 | Samsung Electron Co Ltd | 半絶縁ポリシリコン膜を用いた電力半導体装置 |
| JPH11288949A (ja) * | 1998-02-24 | 1999-10-19 | Samsung Electronics Co Ltd | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020130330A1 (en) | 2002-09-19 |
| KR100343151B1 (ko) | 2002-07-05 |
| US6660570B2 (en) | 2003-12-09 |
| KR20010038931A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733751B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP5379045B2 (ja) | トレンチ金属酸化膜半導体素子 | |
| JP5309058B2 (ja) | トレンチ金属酸化膜半導体素子及び終端構造の製造方法 | |
| US6955972B2 (en) | Methods of fabricating integrated circuit devices having trench isolation structures | |
| US7622752B2 (en) | Schottky diode with a vertical barrier | |
| US20080135970A1 (en) | High Voltage Shottky Diodes | |
| JP2001176883A (ja) | 高電圧半導体素子及びその製造方法 | |
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| JP5645766B2 (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| TW200807727A (en) | Improved CMOS diodes with dual gate conductors, and methods for forming the same | |
| US20180240841A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| US6884684B2 (en) | High density trench power MOSFET structure and fabrication method thereof | |
| JP4401453B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| KR101184378B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| JP3312683B2 (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP2004214575A (ja) | 半導体装置 | |
| JPH07263717A (ja) | 整流素子およびその製造方法 | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices | |
| US8143139B2 (en) | Method of fabricating extended drain MOS transistor | |
| US20240030357A1 (en) | Method for manufacturing a schottky diode and corresponding integrated circuit | |
| KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
| JP4731706B2 (ja) | 半導体素子 | |
| CN113257674A (zh) | 一种二极管芯片结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110927 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |