JPS6041258A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS6041258A JPS6041258A JP14989183A JP14989183A JPS6041258A JP S6041258 A JPS6041258 A JP S6041258A JP 14989183 A JP14989183 A JP 14989183A JP 14989183 A JP14989183 A JP 14989183A JP S6041258 A JPS6041258 A JP S6041258A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- oxidized
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に高耐圧半導体装置の耐圧安定化のための表面の
構造に関するものである。
構造に関するものである。
従来の高耐圧半導体装置に於てぼ、第1図に示すように
、N型基板とそこに形成さ:i、7(P型ベースIとの
コレクタ・ベース妥合端部の保護としてはベース1周辺
をエツチングしてそこに亜鉛系あるいに鉛系ガラス8を
用いるガラスパッシベーション法がある0尚、ガラス8
下にaP型のフィールドリング1′が形成されている。
、N型基板とそこに形成さ:i、7(P型ベースIとの
コレクタ・ベース妥合端部の保護としてはベース1周辺
をエツチングしてそこに亜鉛系あるいに鉛系ガラス8を
用いるガラスパッシベーション法がある0尚、ガラス8
下にaP型のフィールドリング1′が形成されている。
又、2ぼエミッタ、3は酸化膜、7にアルミニウムの配
線層である0しかしながら、温度サイクルにニジガラス
8にクラックが生ずる等の問題があった。また工程が長
く複雑となり装造原価が高くなるといった欠点もあった
。
線層である0しかしながら、温度サイクルにニジガラス
8にクラックが生ずる等の問題があった。また工程が長
く複雑となり装造原価が高くなるといった欠点もあった
。
他の従来例として、第2図に示すプレーナ構造の高耐圧
半導体装置でぼ、第1図のガラス8の代Vに、ペースl
の周辺で熱酸化膜3′ヲ厚くしたり、CVD法vc工V
シリコンチッ化膜や酸化膜を積層し耐圧の安定化を計っ
ていたが高耐圧化が進む九つわで従来の保護膜でa必要
とするだけの絶縁膜厚が得らi′1ないために1ツシン
グ波形を示したりリーク電流が多くなる等の不良特注が
発生していyc。
半導体装置でぼ、第1図のガラス8の代Vに、ペースl
の周辺で熱酸化膜3′ヲ厚くしたり、CVD法vc工V
シリコンチッ化膜や酸化膜を積層し耐圧の安定化を計っ
ていたが高耐圧化が進む九つわで従来の保護膜でa必要
とするだけの絶縁膜厚が得らi′1ないために1ツシン
グ波形を示したりリーク電流が多くなる等の不良特注が
発生していyc。
そこで本発明の目的汀厚い絶縁膜を有し、高耐圧%注の
改善さhた半導体装置を得ることにある。
改善さhた半導体装置を得ることにある。
本発明に工りば、コレクタ・ベース阪合端全保護する熱
酸化膜上だノンドープポリシリコン全積層しかつチッ化
膜を用いて選択的にポリシリコンを酸化させる事にエリ
他の構造に影響を与える事なく容易に絶縁膜を厚くする
事ができ、かつポリシリコン表面部分を完全に熱酸化膜
で被覆する事ができる。このように表面の絶縁膜を十分
厚することにエフ表面の電界強度を和らげ従来みられた
工うなブッシング波形およびリーク電流の増加金抑える
事ができるようになった。
酸化膜上だノンドープポリシリコン全積層しかつチッ化
膜を用いて選択的にポリシリコンを酸化させる事にエリ
他の構造に影響を与える事なく容易に絶縁膜を厚くする
事ができ、かつポリシリコン表面部分を完全に熱酸化膜
で被覆する事ができる。このように表面の絶縁膜を十分
厚することにエフ表面の電界強度を和らげ従来みられた
工うなブッシング波形およびリーク電流の増加金抑える
事ができるようになった。
以下NPN型バイポーラトランジスタ’に例に、図面を
参照して本発明全説明する。
参照して本発明全説明する。
N型半導体基板に、第3図に示すよう厄、P型ベース領
域lおよびへ型エミッタ領域2全形収する。この時、表
面九に酸化膜3が形成される。その後、全面1cLPc
VD@にエクボリシリコン5を積層しこワを選択的にエ
ツチングしてベース・コレクタ優合周辺に形成する。次
にチッ化膜4vf−やrx v LPCVD法等により
ベース領域1の外周のポリシリコン層5上を除いて′M
R層し、こ、l−1′fr:酸素のマスクとして用いて
露出するポリシリコン層5の表向のみを酸化して酸化膜
6に変える。この場合加圧酸化等を用いて素子の特注へ
の影響?抑える。
域lおよびへ型エミッタ領域2全形収する。この時、表
面九に酸化膜3が形成される。その後、全面1cLPc
VD@にエクボリシリコン5を積層しこワを選択的にエ
ツチングしてベース・コレクタ優合周辺に形成する。次
にチッ化膜4vf−やrx v LPCVD法等により
ベース領域1の外周のポリシリコン層5上を除いて′M
R層し、こ、l−1′fr:酸素のマスクとして用いて
露出するポリシリコン層5の表向のみを酸化して酸化膜
6に変える。この場合加圧酸化等を用いて素子の特注へ
の影響?抑える。
以後電極ケとる為のコンタクト孔を酸化膜31C窓開け
してアルミニウム電極7ケ形成する。
してアルミニウム電極7ケ形成する。
こねにエリコンタクト・ベース啜合端にポリシリコン5
を熱酸化膜3,6で狭んだ光分に厚い絶縁膜が形成さh
安定した耐圧を得る事ができる0
を熱酸化膜3,6で狭んだ光分に厚い絶縁膜が形成さh
安定した耐圧を得る事ができる0
第1、図に従来のガラスパッシベーションを施したベレ
ット断面図、第2図に従′米のプレーナ型素子のベレッ
ト断面図、第3図ぼ本発明の一実施例によるプレーナ型
素子のベレット断面図である。 l・・・P型ベース領域%l’・・・フィールドリング
、2・・・N型エミッタ領域、3,6・・・熱酸化膜(
8i02)、4・・・チッ化膜(8iN)、5・・・ポ
リシリコン、7・・−電極(アルミ)8・・・ガラス
ット断面図、第2図に従′米のプレーナ型素子のベレッ
ト断面図、第3図ぼ本発明の一実施例によるプレーナ型
素子のベレット断面図である。 l・・・P型ベース領域%l’・・・フィールドリング
、2・・・N型エミッタ領域、3,6・・・熱酸化膜(
8i02)、4・・・チッ化膜(8iN)、5・・・ポ
リシリコン、7・・−電極(アルミ)8・・・ガラス
Claims (1)
- 一導電型半導体基板の一生面に形成されたPN優合の啜
合端の露出部が熱酸化膜で被フクされた上に多結晶シリ
コンを有し、この多結晶シリコンの表面部が酸化さhて
いること全特徴とする高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14989183A JPS6041258A (ja) | 1983-08-17 | 1983-08-17 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14989183A JPS6041258A (ja) | 1983-08-17 | 1983-08-17 | 高耐圧半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6041258A true JPS6041258A (ja) | 1985-03-04 |
Family
ID=15484887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14989183A Pending JPS6041258A (ja) | 1983-08-17 | 1983-08-17 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6041258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176883A (ja) * | 1999-10-28 | 2001-06-29 | Fairchild Korea Semiconductor Kk | 高電圧半導体素子及びその製造方法 |
-
1983
- 1983-08-17 JP JP14989183A patent/JPS6041258A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176883A (ja) * | 1999-10-28 | 2001-06-29 | Fairchild Korea Semiconductor Kk | 高電圧半導体素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
JP3296936B2 (ja) | 電力半導体素子 | |
JPS6041258A (ja) | 高耐圧半導体装置 | |
JPS5856263B2 (ja) | 半導体装置の製造方法 | |
JPS5944869A (ja) | 半導体装置 | |
JP3242478B2 (ja) | 高耐圧半導体装置 | |
JP3194303B2 (ja) | 半導体装置 | |
JP3049703B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
JPS58107645A (ja) | 半導体装置の製法 | |
JPS583301Y2 (ja) | 半導体装置 | |
JPH09260588A (ja) | 半導体装置 | |
JPS5919475B2 (ja) | 半導体装置の製法 | |
JPS6119168A (ja) | トランジスタの製造方法 | |
JPS5951745B2 (ja) | 半導体装置の製造方法 | |
JPS607386B2 (ja) | 半導体装置 | |
JPS6080273A (ja) | 高耐圧半導体装置 | |
JPS5812371A (ja) | 半導体装置 | |
JPS61251083A (ja) | 半導体装置 | |
JPH0130298B2 (ja) | ||
JPH05326930A (ja) | ゲートターンオフサイリスタ | |
JPS63157473A (ja) | 半導体素子の製造方法 | |
JPS60234377A (ja) | 半導体装置及びその製造方法 | |
JPS59106153A (ja) | シリコントランジスタの製造方法 | |
JPH0320075A (ja) | プログラマブル素子の製造方法 | |
JPS5898953A (ja) | 半導体装置 |