JPS59126670A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59126670A JPS59126670A JP90083A JP90083A JPS59126670A JP S59126670 A JPS59126670 A JP S59126670A JP 90083 A JP90083 A JP 90083A JP 90083 A JP90083 A JP 90083A JP S59126670 A JPS59126670 A JP S59126670A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000032683 aging Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関するものであシ、特に高耐圧素
子に於ける信頼度向上を目的とした、外部からのイオン
性の汚染を防止するための構造を有する半導体装置に関
するものである。
子に於ける信頼度向上を目的とした、外部からのイオン
性の汚染を防止するための構造を有する半導体装置に関
するものである。
一般に比較的高耐圧のトランジスタに於てコレクタ・ベ
ース（Ｃ＠Ｂ）接合周辺には高温逆バイアス（ＢＴ）エ
ージングでの耐圧及びリーク電流の変動をなくすため第
１図に示す様にベース電極がＣ＠Ｂ接合をオーバラッグ
して形成し且つＣ・Ｂ接合からほぼ等距離にガードリン
グ及びＥＱＲ（等電位リング）を設けて設計するのが普
通である。ベース電極のＣ−Ｂ接合オーバラップの目的
はベース領域の表面がコレクタと同導伝型に反転するの
を防ぐためである。一方ガードリングの目的はコレクタ
表面の一部に、コレクタと同−導伝型の高濃度領域を設
けることによシ、コレクタ表面の反転を防ぐことにあシ
、且つＥＱＲはＥＱＲ直下の電位が等電位になることに
よシＣＢ接合からコレクタ領域に拡がった空乏層を制御
することにあり、コレクタ表面の汚れ等による空乏層が
拡がシ易くなっている場合やコレクタ表面の一部欠陥が
あ多部分的に空乏層が拡がシ易くなっている場合ＥＱＲ
，で空乏層の拡がりを防止し安定した耐圧が得られる。
ース（Ｃ＠Ｂ）接合周辺には高温逆バイアス（ＢＴ）エ
ージングでの耐圧及びリーク電流の変動をなくすため第
１図に示す様にベース電極がＣ＠Ｂ接合をオーバラッグ
して形成し且つＣ・Ｂ接合からほぼ等距離にガードリン
グ及びＥＱＲ（等電位リング）を設けて設計するのが普
通である。ベース電極のＣ−Ｂ接合オーバラップの目的
はベース領域の表面がコレクタと同導伝型に反転するの
を防ぐためである。一方ガードリングの目的はコレクタ
表面の一部に、コレクタと同−導伝型の高濃度領域を設
けることによシ、コレクタ表面の反転を防ぐことにあシ
、且つＥＱＲはＥＱＲ直下の電位が等電位になることに
よシＣＢ接合からコレクタ領域に拡がった空乏層を制御
することにあり、コレクタ表面の汚れ等による空乏層が
拡がシ易くなっている場合やコレクタ表面の一部欠陥が
あ多部分的に空乏層が拡がシ易くなっている場合ＥＱＲ
，で空乏層の拡がりを防止し安定した耐圧が得られる。
又、前記したペース゛＃ｌＬ極のＣ−Ｂ接合オーバ２ツ
フ”、ガードリング及びＥＱＲを併用することによシ比
較的高耐圧でのトランジスタでも高信頼度の品質設計が
可能であった。
フ”、ガードリング及びＥＱＲを併用することによシ比
較的高耐圧でのトランジスタでも高信頼度の品質設計が
可能であった。
しかし最近の傾向として、更に高耐圧化の要求が強〈従
来仕様での設計基準では、特にグラスチックパッケージ
たとえばエポキシ樹脂の様な外部からのイオン性不純物
例えばＮａ＋、Ｃａ″、Ｃｔ−等の汚染に対し、十分に
は防止出来なく、高電圧でのＢＴエーンングでの信頼変
向上の必要性が増大して来ている。従って特にプラスチ
ックパッケージで５００■以上の高電圧で、１５０℃以
上のＢＴエージングを行うと従来設計の対策では必ずし
も有効な手段はなく、不具合な現象が生じていた。
来仕様での設計基準では、特にグラスチックパッケージ
たとえばエポキシ樹脂の様な外部からのイオン性不純物
例えばＮａ＋、Ｃａ″、Ｃｔ−等の汚染に対し、十分に
は防止出来なく、高電圧でのＢＴエーンングでの信頼変
向上の必要性が増大して来ている。従って特にプラスチ
ックパッケージで５００■以上の高電圧で、１５０℃以
上のＢＴエージングを行うと従来設計の対策では必ずし
も有効な手段はなく、不具合な現象が生じていた。
本発明は、最近の高耐圧化、プラスナックパッケージ化
の傾向に対処するため、特にチップのパッノベー７ｇン
構造にＰＳＧ入シポリシリコン及び絶縁膜を採用するこ
とを提供するものである。
の傾向に対処するため、特にチップのパッノベー７ｇン
構造にＰＳＧ入シポリシリコン及び絶縁膜を採用するこ
とを提供するものである。
第１図は、ＮＰＮ トランジスタの従来構造図の断面図
及び電極近傍のイオン性不純物の影響の原理説明図であ
る。この図に於て、■はコレクタ。
及び電極近傍のイオン性不純物の影響の原理説明図であ
る。この図に於て、■はコレクタ。
２はベース、３はエミッタ、４はコレクタと同導電型の
高濃胚領域のガードリング、５は基板及びベース領域表
面に形成したシリコン酸化膜、８゜９．１０はそれぞれ
ベース、ＥＱＲ，エミッタの電極である。１１はＣＢ接
合、１２はコレクタ側へ拡がった空乏層、１２′はベー
ス側へ拡がった空乏層の状態を示す図である。この図か
ら明らかな様にＣＢ接合に高温で逆バイアスが印加され
たとする。然るとき、表面が樹脂封止されると、樹脂か
らのイオン性の汚れのグラスイオン例えばＮａ＋はベー
ス電極８及び基板表面上のシリコン酸化膜５上に図斤・
の通シ集積されるものと考えられる。しかるとき、７リ
コン酸化膜と、コレクタの半導体の境界には、表面と反
対のマイナスの電子を発生し、実質上ｎ＋となシ、不純
物８１度が増加した状態になる。すなわち、空乏層１２
，１２’の拡がシは１図１の通シ表面近傍で極端に狭く
なシ、電界強度が増大し、ブレークダウンが生じ耐圧劣
化となる。又、更にベース領域がグラスイオンの影響で
、Ｐ＋からｎ−に反転し、チャンネルが発生しリーク゛
電流の増大等の現象を引き起すことになる。
高濃胚領域のガードリング、５は基板及びベース領域表
面に形成したシリコン酸化膜、８゜９．１０はそれぞれ
ベース、ＥＱＲ，エミッタの電極である。１１はＣＢ接
合、１２はコレクタ側へ拡がった空乏層、１２′はベー
ス側へ拡がった空乏層の状態を示す図である。この図か
ら明らかな様にＣＢ接合に高温で逆バイアスが印加され
たとする。然るとき、表面が樹脂封止されると、樹脂か
らのイオン性の汚れのグラスイオン例えばＮａ＋はベー
ス電極８及び基板表面上のシリコン酸化膜５上に図斤・
の通シ集積されるものと考えられる。しかるとき、７リ
コン酸化膜と、コレクタの半導体の境界には、表面と反
対のマイナスの電子を発生し、実質上ｎ＋となシ、不純
物８１度が増加した状態になる。すなわち、空乏層１２
，１２’の拡がシは１図１の通シ表面近傍で極端に狭く
なシ、電界強度が増大し、ブレークダウンが生じ耐圧劣
化となる。又、更にベース領域がグラスイオンの影響で
、Ｐ＋からｎ−に反転し、チャンネルが発生しリーク゛
電流の増大等の現象を引き起すことになる。
この原因となるノリコン酸化膜上のプラスイオンの集シ
は、高電圧且つ、高温な程集積し易くなる。
は、高電圧且つ、高温な程集積し易くなる。
本発明は、以上の問題点に対処してなされたもので、樹
脂封止半導体装置に於て、封止樹脂の影響によシ、ノリ
コン酸化膜の表面に発生したプラスイオンの影響を除き
、耐圧劣化、リーク電流等お防止した半導体装置の構造
を提供することを目的としている。
脂封止半導体装置に於て、封止樹脂の影響によシ、ノリ
コン酸化膜の表面に発生したプラスイオンの影響を除き
、耐圧劣化、リーク電流等お防止した半導体装置の構造
を提供することを目的としている。
本発明の要旨は、第１導電型のコレクタ層と該コレクタ
層に形成された第２導電型のベース層と、該ベース層に
設けられた第１導電型エミッタ層とを有し、コレクタ領
域の絶縁膜上にリンドープポリシリコンｊ脅を設は更に
該表面を絶縁膜で保護したことを特徴とする半導体装置
にある。
層に形成された第２導電型のベース層と、該ベース層に
設けられた第１導電型エミッタ層とを有し、コレクタ領
域の絶縁膜上にリンドープポリシリコンｊ脅を設は更に
該表面を絶縁膜で保護したことを特徴とする半導体装置
にある。
以下図面ヲか照して本発明の詳細な説明る。第２図は本
発明の一実施例によるＮＰＮＰＮ型ブレーナトランジス
タ面図及び効果を説明する原理説明図である。この図に
於て、ｌはＮ型半導体基板でコレクタ、２は基板１にボ
ロンなどの不純物拡散により形成されたＰ型領域のベー
ス層、３はベース領域にリンなどの不純物拡散にょシ形
成されたＮ型領域のエミツタ層である。４はエミッタ領
域と同時に形成されるＮ型窩′ａ度領域のガードリング
，５はコレクタ及びベース領域の表面を保護する熱酸化
によって形成された７リコン酸化膜である。６は本発明
の目的とするバッジベーン５フ層で例えばＣＶＤ法によ
りポリシリコン層を形成し、更にリンをドーグすること
により、ＰＳＧを形成した層である。７はポリシリコン
層の表面を熱酸化又はＣＶＤ法によシ被覆ボした絶縁膜
である。８．９・、１０はアルミニウムの蒸着などで形
成されたそれぞれベース，ＥＱＲ，エミッタの電極であ
る。
発明の一実施例によるＮＰＮＰＮ型ブレーナトランジス
タ面図及び効果を説明する原理説明図である。この図に
於て、ｌはＮ型半導体基板でコレクタ、２は基板１にボ
ロンなどの不純物拡散により形成されたＰ型領域のベー
ス層、３はベース領域にリンなどの不純物拡散にょシ形
成されたＮ型領域のエミツタ層である。４はエミッタ領
域と同時に形成されるＮ型窩′ａ度領域のガードリング
，５はコレクタ及びベース領域の表面を保護する熱酸化
によって形成された７リコン酸化膜である。６は本発明
の目的とするバッジベーン５フ層で例えばＣＶＤ法によ
りポリシリコン層を形成し、更にリンをドーグすること
により、ＰＳＧを形成した層である。７はポリシリコン
層の表面を熱酸化又はＣＶＤ法によシ被覆ボした絶縁膜
である。８．９・、１０はアルミニウムの蒸着などで形
成されたそれぞれベース，ＥＱＲ，エミッタの電極であ
る。
この様な構成の特に高耐圧トランジスタに於では。
外部からのイオン性の汚染に対し，影響乞゛受けないた
め耐圧の劣化又はリーク電流の増大等が完全に防止出来
る。すなわち、従来構造である第１図で示す様にＣ−Ｂ
接合に高温状態で高電圧のバイアスが印加された場合Ｃ
Ｂ接合の空乏層１１，１１’は図に示す様にベース電極
近傍に集積された外部からのイオンの影響により表面近
傍で縮小されその結果、’ｌ！：界強度が増大し、耐圧
劣化及びリーク電流の増大等が生じるものと考えられる
。一方。
め耐圧の劣化又はリーク電流の増大等が完全に防止出来
る。すなわち、従来構造である第１図で示す様にＣ−Ｂ
接合に高温状態で高電圧のバイアスが印加された場合Ｃ
Ｂ接合の空乏層１１，１１’は図に示す様にベース電極
近傍に集積された外部からのイオンの影響により表面近
傍で縮小されその結果、’ｌ！：界強度が増大し、耐圧
劣化及びリーク電流の増大等が生じるものと考えられる
。一方。
本発明によると第２図に示す様にベース電極近傍に集積
された外部からのイオンはリンドーグポリシリコンに遮
蔽され、ＣＢ接合の空乏層１’ｌ、１１’は表面近傍で
縮小する様な現象は生じないため。
された外部からのイオンはリンドーグポリシリコンに遮
蔽され、ＣＢ接合の空乏層１’ｌ、１１’は表面近傍で
縮小する様な現象は生じないため。
耐圧劣化、及びリーク′１流の増大等が生じない。
本発明によれば樹脂封止型高耐圧半導体装置に於て、特
に高温で且つ印加電圧が５００ｖ以上での悪条件下での
使用に対しても十分に高信頼度で動作させることが出来
るものである。
に高温で且つ印加電圧が５００ｖ以上での悪条件下での
使用に対しても十分に高信頼度で動作させることが出来
るものである。
尚本実施例はＮＰＮトランジスタの場合を用いたがＰＮ
Ｐトランジスタ等の半導体装置についても通用可能であ
ることは明らかである。
Ｐトランジスタ等の半導体装置についても通用可能であ
ることは明らかである。
第１図は電極近傍のイオン性不純物の影響の原理を説明
するへＰＮ ）ランジスタの従来構造図の断面図、第２
図は本発明によるＮＰＮトランジスタの一実施例の構造
の断面図である。 １・・・・・・半導体基板（コレクタ領域）％２・・・
・・・ベース領域、３・・・・・・エミッタ領域、４・
・・・・・ガードリング領域、５・・・・・・ベース及
びコレクタ領域表面に形成したシリコン酸化膜、６・旧
・・リンドープポリシリコン層、７・・・・・・ポリシ
リコン層表面を保護する絶縁膜、８・・・・・・ベース
電極、９・・・・・・ＥＱＲ，電極。 １０・・・・・・エミッタ電極、１１・・・・・・コレ
クタ・ベース接合％ １２・・・・・・コレクタ領域に
拡がる空乏層。 １２′・・・・・・ベース領域に拡がる空乏層。
するへＰＮ ）ランジスタの従来構造図の断面図、第２
図は本発明によるＮＰＮトランジスタの一実施例の構造
の断面図である。 １・・・・・・半導体基板（コレクタ領域）％２・・・
・・・ベース領域、３・・・・・・エミッタ領域、４・
・・・・・ガードリング領域、５・・・・・・ベース及
びコレクタ領域表面に形成したシリコン酸化膜、６・旧
・・リンドープポリシリコン層、７・・・・・・ポリシ
リコン層表面を保護する絶縁膜、８・・・・・・ベース
電極、９・・・・・・ＥＱＲ，電極。 １０・・・・・・エミッタ電極、１１・・・・・・コレ
クタ・ベース接合％ １２・・・・・・コレクタ領域に
拡がる空乏層。 １２′・・・・・・ベース領域に拡がる空乏層。
Claims (1)
- 第１導電型のコレクタ層と、該コレクタ層に形成された
第２導電型のベース層と、該ベース層に設けられた第１
導゛亀型のエミツタ層と、コレクタ層に設けられた高濃
度の第１導電型のガードリング層と、該コレクタ領域欠
に設けられた絶縁膜とを含み、該絶縁膜上にはポリシリ
コン層を及びその表面には絶縁膜をそれぞれ備えたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90083A JPS59126670A (ja) | 1983-01-07 | 1983-01-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90083A JPS59126670A (ja) | 1983-01-07 | 1983-01-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59126670A true JPS59126670A (ja) | 1984-07-21 |
Family
ID=11486554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP90083A Pending JPS59126670A (ja) | 1983-01-07 | 1983-01-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126670A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135029A (ja) * | 1989-10-20 | 1991-06-10 | Matsushita Electron Corp | 高耐圧半導体装置 |
| JP2001176883A (ja) * | 1999-10-28 | 2001-06-29 | Fairchild Korea Semiconductor Kk | 高電圧半導体素子及びその製造方法 |
| US6323539B1 (en) * | 1995-04-12 | 2001-11-27 | Fuji Electric Co., Ltd. | High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor |
-
1983
- 1983-01-07 JP JP90083A patent/JPS59126670A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135029A (ja) * | 1989-10-20 | 1991-06-10 | Matsushita Electron Corp | 高耐圧半導体装置 |
| US6323539B1 (en) * | 1995-04-12 | 2001-11-27 | Fuji Electric Co., Ltd. | High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor |
| JP2001176883A (ja) * | 1999-10-28 | 2001-06-29 | Fairchild Korea Semiconductor Kk | 高電圧半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5477681B2 (ja) | 半導体装置 | |
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JPH0427712B2 (ja) | ||
| JP3275536B2 (ja) | 半導体装置及びその製造方法 | |
| US5977594A (en) | Protecting circuit for a semiconductor circuit | |
| JP7193387B2 (ja) | 半導体装置 | |
| US9806189B2 (en) | Semiconductor device | |
| US10453916B2 (en) | Semiconductor device | |
| JPH06310726A (ja) | トランジスタ用保護ダイオード | |
| US20020153564A1 (en) | Semiconductor device | |
| JP2021068833A (ja) | 半導体装置 | |
| US4400716A (en) | Semiconductor device with glass layer contacting outer periphery of guard ring and adjacent substrate | |
| JPS59126670A (ja) | 半導体装置 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JP2001177115A (ja) | 高耐圧半導体装置 | |
| WO2021112047A1 (ja) | 半導体装置 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JP2550702B2 (ja) | 電力用半導体素子 | |
| TWI708364B (zh) | 半導體元件及其製造方法 | |
| JPS5980970A (ja) | Ｖ溝ｍｏｓ形電界効果トランジスタ | |
| TW202038424A (zh) | 靜電放電防護元件 | |
| JPS5937571B2 (ja) | 電極形成法 | |
| JPS6366974A (ja) | 半導体集積回路装置 | |
| JPH03136248A (ja) | 半導体装置 |