JP5198534B2 - 誘電体分離型半導体装置とその製造方法 - Google Patents
誘電体分離型半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5198534B2 JP5198534B2 JP2010231139A JP2010231139A JP5198534B2 JP 5198534 B2 JP5198534 B2 JP 5198534B2 JP 2010231139 A JP2010231139 A JP 2010231139A JP 2010231139 A JP2010231139 A JP 2010231139A JP 5198534 B2 JP5198534 B2 JP 5198534B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- dielectric
- type semiconductor
- support substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 237
- 238000002955 isolation Methods 0.000 title claims description 134
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 161
- 229920001296 polysiloxane Polymers 0.000 claims description 76
- 229920000642 polymer Polymers 0.000 claims description 73
- 229910000679 solder Inorganic materials 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000347 anisotropic wet etching Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000007641 inkjet printing Methods 0.000 claims 2
- 238000001459 lithography Methods 0.000 claims 1
- 230000037452 priming Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 230000015556 catabolic process Effects 0.000 description 27
- 230000005684 electric field Effects 0.000 description 21
- 239000000243 solution Substances 0.000 description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 229920006254 polymer film Polymers 0.000 description 7
- RDOXTESZEPMUJZ-UHFFFAOYSA-N anisole Chemical compound COC1=CC=CC=C1 RDOXTESZEPMUJZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- UZKWTJUDCOPSNM-UHFFFAOYSA-N methoxybenzene Substances CCCCOC=C UZKWTJUDCOPSNM-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000002301 combined effect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
アノード電極及び裏面電極をいずれも0Vにし、カソード電極に正の電圧を漸次増加させると、n−型半導体層とp+型半導体領域の間のpn接合から空乏層が伸びる。この時、支持基板は誘電体層を介してフィールドプレートとして働くので、空乏層に加えてn−型半導体層と誘電体層との境界面からn−型半導体層の上面に向かう方向に空乏層が伸びる。この空乏層が伸びることによって、pn接合から伸びる空乏層が伸び易くなり、n−型半導体層とp+型半導体領域との間のpn接合での電界は緩和される。この効果は一般にRESURF(reduced surface field)効果と言われている。
一方、n−型半導体層とp+型半導体領域との間のpn接合での電界集中およびn−型半導体層とn+型半導体領域との界面での電界集中によるアバランシェ破壊が発生しない条件下では、誘電体分離型半導体装置の耐圧は、最終的にはn+型半導体領域の直下における、n−型半導体層と誘電体層の界面での電界集中によるアバランシェ破壊で決定される。このような条件が満足されるように誘電体分離型半導体装置を構成するためには、p+型半導体領域とn+型半導体領域とを十分離し、n−型半導体層の厚さとその不純物濃度を最適化すればよい。
このような条件で、n−型半導体層の厚さをd、アバランシェ破壊を起こす臨界電界をECrとすると、耐圧Vは式(2)で示される。但し、但し、n+型半導体領域の厚さは無視している。
そして、n−型半導体層の厚さdを1μm増加すると、耐圧が20V増加し、誘電体層の厚さt0を1μm増加すると、耐圧が120V増加する。
このように、n−型半導体層よりも誘電体層を厚くする方が耐圧が大きく増加するので、耐圧を増加するためには誘電体層を厚くする方が効果的である。しかも、n−型半導体層を厚くすると絶縁膜の形成が難しくなって望ましくない。
しかし、直下にポーラス酸化膜が形成されているカソード電極にワイヤを超音波ワイヤボンダーを用いてワイヤボンドすると、スポンジ状のポーラス酸化膜に超音波が加わり久ラックが発生してしまうという問題がある。
また、第1ハンダにより貫通孔を設けたことによる支持基板の裏面の凹形状を解消した後でダイボンド工程以降のアセンブリを行えるので、ワイヤボンド処理工程においても支障のないデバイス構造を得ることができる。
図1は、この発明の実施の形態1に係わる誘電体分離型半導体装置の一部断面を含む斜視図である。図2は、実施の形態1に係わる誘電体分離型半導体装置に電圧を印加したときの電気力線を示した断面図である。
この発明の実施の形態1に係わる誘電体分離型半導体装置1は、図1に示すように、SOI(Silicon On Insulator)構造の誘電体分離型基板2に形成されている。誘電体分離型基板2は、シリコンからなる支持基板3と、高耐圧回路が形成されるシリコンからなる半導体基板4と、支持基板3の第1主面上に隣接されている埋込誘電体層としての埋込酸化膜5とから一体として構成されている。
半導体基板4に高耐圧集積回路の1つの例としてのMOSFETが形成されている。そして、半導体基板4は、低不純物濃度の第1導電型としてのn型シリコン層6から構成されている。
また、n−領域9の上面にフィールド絶縁膜14が形成され、そのフィールド絶縁膜14の表面にゲート電極15が形成されている。
また、P−well領域10のn型シリコン層6の上面に相当する表面に第2主電極としてのソース電極16が形成されている。
また、支持基板3には、支持基板3の裏面、すなわち埋込酸化膜5に接している面の反対の面に、裏面電極18が形成されている。
また、ドレイン電極12にワイヤ13を超音波ワイヤボンダーを用いてボンディングするとき、ワイヤボンダーのヘッドからワイヤ13を介してドレイン電極12に加わる超音波振動が、N−well領域8を通過して支持基板3に伝搬されるが、その部分の支持基板3は機械強度の高い単結晶シリコンなので、超音波振動によりクラックなど機械的な欠陥が入らない。このように、超音波ワイヤボンダーによりワイヤ13をボンディングすることができるので、ドレイン電極12から絶縁耐量の大きいワイヤ13で配線を行うことができる。
図3は、この発明の実施の形態2に係わる誘電体分離型半導体装置の部分断面図である。
実施の形態2に係わる誘電体分離型半導体装置1Bは、図3に示すように、実施の形態1に係わる誘電体分離型半導体装置1と支持基板3Bに第1誘電体層としての第2埋込酸化膜20が追加されていることが異なっており、その他は同様であるので、同様な部分に同じ符号を付記して説明を省略する。
なお、実施の形態2においては支持基板3Bにポーラス酸化膜17を形成する前に酸素イオンを注入しているが、高いエネルギー選択性が確保できる場合には貼り合わせを行い前に行ってよい。
図4は、この発明の実施の形態3に係わる誘電体分離型半導体装置の断面図である。
実施の形態3に係わる誘電体分離型半導体装置1Cは、実施の形態1とN−well領域8Cの構成が異なっており、その他は同様であるので、同様な部分に同じ符号を付記して説明を省略する。
N−well領域8Cは、その領域の内部にトレンチ分離領域22が形成されている。そして、トレンチ分離領域22は、トレンチ溝23の側壁に側壁酸化膜24、その側壁酸化膜24が形成されたトレンチ溝23を埋めるポリシリコン25、ポリシリコン25で埋められたトレンチ溝23に蓋をするフィールド酸化膜26から構成されている。
そして、トレンチ溝23の外側側壁とポーラス酸化膜17の最も近い間隔W1は、ポーラス酸化膜17の厚さDPより大きい。
また、N−well領域8Cとポーラス酸化膜17とは、幅W1とほぼ同様な幅W2だけ重畳するように配置されている。
このように、トレンチ分離領域22が下部に形成されたドレイン電極12にワイヤ13を超音波ワイヤボンダーによりワイヤボンドする。
さらに、トレンチ分離領域22とポーラス酸化膜17との近接する距離W1がポーラス酸化膜17の厚みDPより大きいので、超音波振動がトレンチ分離領域22の下方から下に伝搬しても45度以上外側にポーラス酸化膜17が退避しており、ポーラス酸化膜17に超音波振動が照射されることが防げる。このため、ポーラス酸化膜17にクラックなどの機械的欠陥が誘発されることがない。
また、ポーラス酸化膜17とN−well領域8Cとが幅W1と同様な幅W2で重畳されているので、電圧が印加されているとき、N−well領域8C、n−領域9と埋込酸化膜5との3重点の近傍のn−領域9での電界強度をアバランシェ破壊臨界電界強度以下に緩和されている。
なお、実施の形態3においてトレンチ分離領域22のトレンチ溝23は1つであるが、トレンチ分離領域22は自己完結的に形成されるものであるので、多重構造に形成してもよい。
図5は、この発明の実施の形態4に係わる誘電体分離型半導体装置の断面図である。
実施の形態4に係わる誘電体分離型半導体装置1Dは、図5に示しように、実施の形態3に係わる誘電体分離型半導体装置1CとN−well領域8Dが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明を省略する。
N−well領域8Dは、n型シリコン層6の上面から第1導電型の不純物を高濃度に拡散することにより形成される第1N−well領域28aとトレンチ溝23のトレンチ側壁から第1導電型の不純物を高濃度に拡散することにより形成される第3半導体領域としての第2N−well領域28bとから構成されている。
また、第2N−well領域28bとポーラス酸化膜17とは、所定の幅W2だけ重畳するように配置されている。
なお、トレンチ分離領域22に囲繞された半導体基板4Dの領域に第1導電型の不純物を高濃度に拡散しているが、この領域に拡散しなくても特性には影響がない。
図6は、この発明の実施の形態5に係わる誘電体分離型半導体装置の断面図である。図7は、実施の形態5に係わる貫通孔にボールハンダを充填する様子を示す図である。
実施の形態5に係わる誘電体分離型半導体装置1Gは、図6に示すように、実施の形態1に係わる誘電体分離型半導体装置1と支持基板3Gと半導体基板4Gに形成されているN−well領域8Gが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態1のN−well領域8では、n型シリコン層6の上面から埋込酸化膜5に亘って第1導電型の不純物が拡散されているが、実施の形態5のN−well領域8Gでは、n型シリコン層6の上面から所定の深さまで第1導電型の不純物が拡散されている。
半導体基板4GにMOSFETが形成された誘電体分離型基板2の支持基板3Gの裏面から水酸化カリウムのようなアルカリ溶液を用いて埋込酸化膜5が現れるまで異方性ウエットエッチングを行い、貫通孔30を形成する。貫通孔30の側壁31は57度くらいの傾きを有している。
次に、シリコーンラダーポリマーとの接着力を向上させるために、イソプロピルアルコール溶液に数%のシランカップリング剤を添加したプライマー液でシリコンおよびシリコン酸化物の表面をプライマー処理する。
次に、重量平均分子量150kのシリコーンポリマー(A樹脂)をアニソール溶媒中に溶解させ、固形分濃度が10重量%になるように溶解させた第1のワニスと、固形分濃度が15重量%になるように溶解させた第2のワニスとについて、順次、塗布工程とキュア工程とを施す。具体的には、重量平均分子量150kのポリビニルフェニールシリセスグオタン(PVSQ)を10重量%のアニソール溶液で形成した第1のワニスと、重量平均分子量150kのPVSQを15重量%のアニソール溶液で形成した第2のワニスとを、順次、100rpm×5秒、300rpm×10秒、500rpm×60秒の塗布処理を施し、この塗布処理の後、350℃×1時間以上加熱処理を行い、その後徐冷のキュア処理を施すことによりシリコーンラダーポリマー層32を形成する。
これにより、貫通孔30の開口に面した埋込酸化膜5の表面に、成膜ムラが有効に抑制されたシリコーンラダーポリマー層32を得ることができる。なお、スピンコートするときの滴下量を最適化することにより、シリコーンラダーポリマー層32の膜厚を制御することができる。
次に、ハンダフラックスをスピンコート法により裏面電極18Gに塗布する。それから、図7に示しように、径rのボールハンダ35を貫通孔30に所定量充填し、減圧炉内で減圧しながら加熱して、ボイドフリーの第1ハンダ33を形成する。
次に、ハンダ槽に浸漬して、裏面電極18G全体と第1ハンダ33とを覆う第2ハンダ34を形成する。
ここで使用するボールハンダ35の径rは、支持基板3Gの厚さDsubに対して、r<0.1×Dsubで規定されるように細かいボールハンダ35を用いる。
また、第1ハンダ33により貫通孔30を設けたことによる支持基板3Gの裏面の凹形状を解消した後でダイボンド工程以降のアセンブリを行えるので、ワイヤボンド処理工程においても支障のないデバイス構造を得ることができる。
また、支持基板3Gの裏面の凹形状を平坦化するために使用するボールハンダ35の径rを支持基板3Gの厚さDsubに対して、r<0.1×Dsubで規定される径のものを用いるので、溶融後ボイドフリーのハンダで凹形状が埋められている。
図8は、この発明の実施の形態6に係わる誘電体分離型半導体装置の断面図である。図9は、実施の形態6におけるシリコーンラダーポリマー層のパターニングの様子を示す図である。
実施の形態6に係わる誘電体分離型半導体装置1Hは、図8に示すように、実施の形態5に係わる誘電体分離型半導体装置1Gと半導体基板4に形成されているN−well領域8および第1誘電体部としてのシリコーンラダーポリマー層32Hの配置された位置が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態6に係わる半導体基板4のN−well領域8は、実施の形態1に係わるN−well領域8と同様であるので、説明は省略する。
実施の形態5と同様にして、支持基板3Hに異方性ウエットエッチングにより頭切の四角錐状の貫通孔30を形成し、貫通孔30の奥に表れている埋込酸化膜5の表面をプライマー処理する。
次に、感光性のシリコーンラダーポリマー溶液をスピンコート法、スプレーコート法、またはインクジェット法により支持基板3Hの裏面、貫通孔30の側壁および貫通孔30の奥に表れている埋込酸化膜5の表面に塗布し、キュア処理を施してシリコーンラダーポリマー膜36を形成する。それから、図9に示すように、シリコーンラダーポリマー膜36の除去する部分を直描露光してから現像処理して選択的に除去することにより、所定の位置だけにシリコーンラダーポリマー層32Hが残る。
これ以後は、実施の形態5と同様に、裏面電極18H、第1ハンダ33、第2ハンダ34を形成する。
また、貫通孔30内がボイドフリーの第1ハンダ33により埋められているので、ワイヤボンダーから発せられる超音波振動により第1ハンダ33が機械的損傷を受けることがなく、ワイヤ13をドレイン電極12に確実に接続することができる。
また、シリコーンラダーポリマー層32Hが耐圧を維持するのに必要な位置だけに配置され、それ以外は裏面電極18Hを介して第1ハンダ33に機械的に連なっているので、支持基板3Hの裏面側からダイボンドしたときに熱抵抗を低減することができる。
図10は、この発明の実施の形態7に係わる誘電体分離型半導体装置の断面図である。
実施の形態7に係わる誘電体分離型半導体装置1Jは、図10に示すように、実施の形態6に係わる誘電体分離型半導体装置1Hと半導体基板4CのN−well領域8Cにトレンチ分離領域22が追加されていることが異なっており、これ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
また、実施の形態7に係わる半導体基板4Cでは、実施の形態3と同様に、N−well領域8CとそのN−well領域8C内にトレンチ分離領域22とが形成されている。
すなわち、ワイヤ13をワイヤボンドするドレイン電極12の下部に側壁酸化膜24により剛性が高められたトレンチ分離領域22が形成されているので、ワイヤボンドの接着力が向上する。
さらに、トレンチ分離領域22とシリコーンラダーポリマー層32Jとの近接する距離W3がシリコーンラダーポリマー層32Jの厚みDSより大きいので、超音波振動がトレンチ分離領域22の下方から下に伝搬しても45度以上外側にシリコーンラダーポリマー層32Jが位置し、シリコーンラダーポリマー層32Jに超音波振動が照射されることが防げる。このため、シリコーンラダーポリマー層32Jにクラックなどの機械的欠陥が誘発されることがない。
また、シリコーンラダーポリマー層32Jが耐圧を維持するのに必要な位置だけに配置され、それ以外は裏面電極18Jを介して第1ハンダ33に機械的に連なっているので、支持基板3Jの裏面側からダイボンドしたときに熱抵抗を低減することができる。
図11は、この発明の実施の形態8に係わる誘電体分離型半導体装置の断面図である。
実施の形態8に係わる誘電体分離型半導体装置1Kは、図11に示しように、実施の形態7に係わる誘電体分離型半導体装置1Jと半導体基板4Kに形成されているトレンチ分離領域22Kが異なっており、その他は同様であるので、同様な部分に同じ符号を付記して説明する。
実施の形態8に係わるトレンチ分離領域22Kは、トレンチ溝23の側壁に側壁酸化膜24、その側壁酸化膜24が形成されたトレンチ溝23に蓋をするフィールド酸化膜26から構成されている。その結果、トレンチ溝23の一部に空洞38が残されている。
図12は、この発明の実施の形態9に係わる誘電体分離型半導体装置の断面図である。図13は、実施の形態9に係わる埋込酸化膜および半導体基板の一部をエッチングする様子を示す誘電体分離型半導体装置の断面図である。図14は、実施の形態9に係わる凹部にインクジェット法によりシリコーンラダーポリマー層を形成する様子を示す誘電体分離型半導体装置の断面図である。
実施の形態9に係わる誘電体分離型半導体装置1Kは、実施の形態7に係わる誘電体分離型半導体装置1Jと第1誘電体部としてのシリコーンラダーポリマー層32Lの配置された位置が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態9に係わるシリコーンラダーポリマー層32Lは、図12に示すように、埋込酸化膜5を貫通し、N−well領域8Cおよびn−領域9の一部にまでくい込んでいる。
半導体基板4Lのドレイン電極12の直下に位置する支持基板3Lの領域に裏面から異方性ウエットエッチング法により埋込酸化膜5が現れるまでエッチングして貫通孔30を形成する。
この貫通孔30の開口に面する埋込酸化膜5を含む支持基板3Lの裏面全体に亘ってスプレーコート法によりレジスト41を成膜し、直描露光によってそのレジスト41のシリコーンラダーポリマー層32Lを形成する領域を露光し、現像して除去して、シリコーンラダーポリマー層32Lを形成する領域の埋込酸化膜5を現す。
次に、埋込酸化膜5をエッチングしてシリコーンラダーポリマー層32Lを形成する領域のN−well領域8Cとn−領域9を現し、シリコンをエッチングして所定の深さの凹部42を図13に示すように設ける。
次に、インクジェット法によりプライマー液を凹部42とその周囲に塗布してプライマー処理をシリコンに施す。
次に、インクジェット法のノズル43からシリコーンラダーポリマー溶液を射出して凹部42を埋めるとともに凹部の周囲に塗布し、キュア処理を施してシリコーンラダーポリマー層32Lを形成する。その後は、実施の形態5と同様に裏面電極18L、第1ハンダ33、第2ハンダ34を形成して、誘電体分離型半導体装置1Lを作製する。
また、インクジェット法によりプライマー処理とシリコーンラダーポリマー液の塗布を行うことにより、必要な位置にシリコーンラダーポリマー層32Lを選択的に形成することができる。
図15は、この発明の実施の形態10に係わる誘電体分離型半導体装置の断面図である。図16は、実施の形態10に係わる支持基板に円柱状の貫通孔を異方性ドライエッチング法により形成する様子を示す誘電体分離型半導体装置の断面図である。図17は、実施の形態10に係わるインクジェット法によりシリコーンラダーポリマー層を形成する様子を示す誘電体分離型半導体装置の断面図である。図18は、実施の形態10に係わる貫通孔にボールハンダを充填する様子を示す誘電体分離型半導体装置の図である。
実施の形態10に係わる誘電体分離型半導体装置1Mは、実施の形態5に係わる誘電体分離型半導体装置1Gと支持基板3Mに形成される貫通孔30Mが異なっており、その他は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
支持基板3Mに形成される貫通孔30Mは、側壁31Mが支持基板3Mの厚み方向に平行である。
この貫通孔30Mは、例えばボッシュプロセスのような方法を用いた異方性ドライエッチング法により形成することができる。異方性ドライエッチング法では、図16に示すように、支持基板3Mの厚さ方向にエッチングが進む度に、側壁31Mにレジスト45を被覆することにより、先にエッチングが行われた部分の側壁31Mがレジスト45によりエッチングを防止されるので、側壁31Mが支持基板3Mの厚み方向に平行になるように形成される。
半導体基板4Mに形成されているドレイン電極12の直下の支持基板3Mの領域に円柱状の貫通孔30Mが空けられるように、支持基板3Mの裏面にレジスト45を塗布し、その領域の支持基板3Mが現れるようにレジスト45を削除する。それから、ドライエッチング装置内にセットして支持基板3Mをプラズマエッチングする。所定の深さにエッチングが達したら、図16に示すように、側壁31Mにレジスト45を被覆し、エッチングを再開する。これらを繰り返して、埋込酸化膜5に達するまでエッチングを行う。
次に、エッチングにより姿を現した埋込酸化膜5の表面にプライマー液を塗布してプライマー処理を施し、後で形成するシリコーンラダーポリマーと埋込酸化膜5との親和性を高める。
次に、図17に示すように、所定の粘度に調合されたシリコーンラダーポリマー溶液を所定の開口径を有するノズル43から噴出して、埋込酸化膜5の表面に塗布し、その後キュア処理を施して固化することにより所定の厚さのシリコーンラダーポリマー層32Gを形成する。
次に、支持基板3Mの裏面側から金属蒸着層(たとえば、Ti/Ni/Auの3層蒸着など)からなる裏面電極18Gをシリコーンラダーポリマー層32G、貫通孔30Mの側壁31Mおよび裏面に形成する。
次に、ハンダフラックスをインクジェット法により裏面電極18Gに塗布する。それから、実施の形態5と同様に、図18に示すように、径rのボールハンダ35を貫通孔30Mに所定量充填し、減圧炉内で減圧しながら加熱して、ボイドフリーの第1ハンダ33を形成する。
次に、ハンダ槽に浸漬して、裏面電極18G全体と第1ハンダ33とを覆う第2ハンダ34を形成する。
また、異方性ドライエッチング法を採用することにより、円柱状の貫通孔30Mを形成できる。
また、インクジェット法を採用することにより、円柱状の貫通孔30Mの底に位置する埋込酸化膜5の表面だけにシリコーンラダーポリマー層32Gを形成することができる。
図19は、この発明の実施の形態11に係わる誘電体分離型半導体装置の断面図である。図20は、実施の形態11に係わる感光性のシリコーンラダーポリマー膜をエッチングしてシリコーンラダーポリマー層を形成する様子を示す誘電体分離型半導体装置の断面図である。
実施の形態11に係わる誘電体分離型半導体装置1Nは、実施の形態6に係わる誘電体分離型半導体装置1Hと支持基板3Nに形成される貫通孔30Nが異なっており、その他は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
支持基板3Nに形成される貫通孔30Nは、側壁31Nが支持基板3Nの厚み方向に平行である。この貫通孔30Nは、実施の形態10の貫通孔30Mと同様に異方性ドライエッチング法により形成される。
次に、感光性のシリコーンラダーポリマー溶液をインクジェット法により貫通孔30Nの奥に表れている埋込酸化膜5の表面に塗布し、キュア処理を施してシリコーンラダーポリマー膜36を形成する。
それから、シリコーンラダーポリマー膜36の除去する部分を直描露光してから現像処理して選択的に除去することにより、所定の位置だけにシリコーンラダーポリマー層32Nが残る。
これ以後は、実施の形態6と同様に、裏面電極18H、第1ハンダ33、第2ハンダ34を形成する。
また、N−well領域8が埋込酸化膜5にまで達しており、N−well領域8とn−領域9との境界の近傍のn−領域9に加わる電界強度がシリコーンラダーポリマー層32Nが設けられていることにより緩和されるので、高い耐圧を維持することができる。
また、貫通孔30N内がボイドフリーの第1ハンダ33により埋められているので、ワイヤボンダーから発せられる超音波振動により第1ハンダ33が機械的損傷を受けることがなく、ワイヤ13をドレイン電極12に確実に接続することができる。
また、シリコーンラダーポリマー層32Nが耐圧を維持するのに必要な位置だけに配置され、それ以外は裏面電極18Hを介して第1ハンダ33に機械的に連なっているので、支持基板3Nの裏面側からダイボンドしたときに熱抵抗を低減することができる。
図21は、この発明の実施の形態12に係わる誘電体分離型半導体装置の断面図である。
実施の形態12に係わる誘電体分離型半導体装置1Pは、実施の形態11に係わる誘電体分離型半導体装置1Nと半導体基板4にトレンチ分離領域22が追加されており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
すなわち、ワイヤ13をワイヤボンドするドレイン電極12の下部に側壁酸化膜24により剛性が高められたトレンチ分離領域22が形成されているので、ワイヤボンドの接着力が向上する。
さらに、トレンチ分離領域22とシリコーンラダーポリマー層32Hとの近接する距離W3がシリコーンラダーポリマー層32Hの厚みDSより大きいので、超音波振動がトレンチ分離領域22の下方から下に伝搬しても45度以上外側にシリコーンラダーポリマー層32Hが位置し、シリコーンラダーポリマー層32Hに超音波振動が照射されることが防げる。このため、シリコーンラダーポリマー層32Hにクラックなどの機械的欠陥が誘発されることがない。
また、シリコーンラダーポリマー層32Hが耐圧を維持するのに必要な位置だけに配置され、それ以外は裏面電極18Hを介して第1ハンダ33に機械的に連なっているので、支持基板3Hの裏面側からダイボンドしたときに熱抵抗を低減することができる。
Claims (9)
- 支持基板、上記支持基板の第1主面の全域に設けられる埋込誘電体層および上記支持基板に上記埋込誘電体層を介して積層される低不純物濃度の第1導電型の半導体基板から構成される誘電体分離型基板を具備し、上記半導体基板は、選択的に形成される高不純物濃度の第1導電型の第1半導体領域と、上記第1半導体領域をその外周縁から所定の距離だけ離間して取り囲むように設けられる高不純物濃度の第2導電型の第2半導体領域と、上記第1半導体領域の表面に接合される第1主電極と、上記第2半導体領域の表面に接合される第2主電極と、を備える誘電体分離型半導体装置において、
上記支持基板は、
上記第1半導体領域に積層方向に対して重畳する領域を内包する位置に貫通孔と、
上記貫通孔の開口に現れる上記埋込誘電体層の領域に接して配設されるとともにシリコーンラダーポリマー層から構成される第2誘電体部と、
上記第2誘電体部、上記貫通孔の側壁、および上記支持基板の裏面に接して配設される裏面電極と、
上記貫通孔の側壁および上記第2誘電体部に囲まれる空間を埋めて平坦化する第1ハンダと、
を備えることを特徴とする誘電体分離型半導体装置。 - 上記第1半導体領域の内部に上記第1半導体領域を同心状の2つの領域に分離するトレンチ分離領域を備え、
上記第1半導体領域、上記第2誘電体部および上記トレンチ分離領域を上記埋込誘電体層上に投影したとき、上記第2誘電体部と上記トレンチ分離領域との距離が上記第2誘電体部の積層方向の厚さを超え、上記第1半導体領域と上記第2誘電体部との重なりの幅が上記第2誘電体部と上記トレンチ分離領域との距離と同様であることを特徴とする請求項1に記載する誘電体分離型半導体装置。 - 上記トレンチ分離領域は、トレンチ溝の内部に空洞またはポリシリコン充填部を有することを特徴とする請求項2に記載する誘電体分離型半導体装置。
- 支持基板、上記支持基板の第1主面の全域に設けられる埋込誘電体層および上記支持基板に上記埋込誘電体層を介して積層される低不純物濃度の第1導電型の半導体基板から構成される誘電体分離型基板を具備し、上記半導体基板は、選択的に形成される高不純物濃度の第1導電型の第1半導体領域と、上記第1半導体領域をその外周縁から所定の距離だけ離間して取り囲むように設けられる高不純物濃度の第2導電型の第2半導体領域と、上記第1半導体領域の表面に接合される第1主電極と、上記第2半導体領域の表面に接合される第2主電極と、を備える誘電体分離型半導体装置において、
上記半導体基板は、
上記第1半導体領域の内部に上記第1半導体領域を同心状の2つの領域に分離するトレンチ分離領域を備え、
上記支持基板は、
上記第1半導体領域に積層方向に対して重畳する領域を内包する位置に貫通孔を備え、
上記埋込誘電体層は、
上記貫通孔の開口に現れ、上記トレンチ分離領域に積層方向に向かって重畳する領域を囲繞する領域が積層方向に貫通され、
上記半導体基板は、
上記埋込誘電体層の上記囲繞する領域に連なる位置に凹部が設けられ、
上記凹部と貫通された上記埋込誘電体層の上記囲繞する領域とにシリコーンラダーポリマー層から構成される第3誘電体部と、
上記貫通孔の開口に現れた上記埋込誘電体層の領域、上記貫通孔の側壁、上記第3誘電体部および上記支持基板の裏面に接して配設される裏面電極と、
上記貫通孔の開口に現れた上記埋込誘電体層の領域、上記貫通孔の側壁および上記第3誘電体部により囲まれた空間を埋めて平坦化する第1ハンダと、
を備えることを特徴とする誘電体分離型半導体装置。 - 支持基板、上記支持基板の第1主面の全域に設けられる埋込誘電体層および上記支持基板に上記埋込誘電体層を介して積層される低不純物濃度の第1導電型の半導体基板から構成される誘電体分離型基板を具備し、上記半導体基板は、選択的に形成される高不純物濃度の第1導電型の第1半導体領域と、上記第1半導体領域をその外周縁から所定の距離だけ離間して取り囲むように設けられる高不純物濃度の第2導電型の第2半導体領域と、上記第1半導体領域の表面に接合される第1主電極と、上記第2半導体領域の表面に接合される第2主電極と、を備える誘電体分離型半導体装置の製造方法において、
上記第1半導体領域に積層方向に対して重畳する上記支持基板の領域を含む領域に上記埋込誘電体層と反対側から異方性エッチングにより上記埋込誘電体層に達する貫通孔を形成する工程と、
上記貫通孔の開口に現れる上記埋込誘電体層の領域をプライマー液によりプライマー処理する工程と、
シリコーンラダーポリマー溶液をインクジェット印刷法によりプライマー処理された上記埋込誘電体層の領域に塗布して第2誘電体部を形成する工程と、
上記第2誘電体部、上記貫通孔の側壁および上記支持基板の裏面に裏面電極を形成する工程と、
上記裏面電極上にハンダフラックスをインクジェット印刷法により塗布する工程と、
上記第2誘電体部および上記貫通孔の側壁に囲まれた空間にボールハンダを充填溶融してハンダで平坦化する工程と、
を含むことを特徴とする誘電体分離型半導体装置の製造方法。 - 上記貫通孔を形成する工程では、異方性ウエットエッチングにより側壁が斜めの貫通孔または異方性ドライエッチングにより側壁が上記支持基板の裏面に対して直角な貫通孔を形成することを特徴とする請求項5に記載する誘電体分離型半導体装置の製造方法。
- 上記シリコーンラダーポリマーは、感光性シリコーンラダーポリマーであり、
上記第1半導体領域の中央部に積層方向に対して重畳する上記第2誘電体部の領域をリソグラフィ法により除去する工程を含むことを特徴とする請求項5または6に記載する誘電体分離型半導体装置の製造方法。 - 上記ボールハンダの径は、上記支持基板の厚さの10分の1未満であることを特徴とする請求項5乃至7のいずれかの一項に記載する誘電体分離型半導体装置の製造方法。
- 上記ハンダで平坦化する工程では、減圧炉内でボールハンダを溶融することを特徴とする請求項5乃至8のいずれかの一項に記載する誘電体分離型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231139A JP5198534B2 (ja) | 2010-10-14 | 2010-10-14 | 誘電体分離型半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231139A JP5198534B2 (ja) | 2010-10-14 | 2010-10-14 | 誘電体分離型半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135967A Division JP4629490B2 (ja) | 2005-05-09 | 2005-05-09 | 誘電体分離型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044726A JP2011044726A (ja) | 2011-03-03 |
JP5198534B2 true JP5198534B2 (ja) | 2013-05-15 |
Family
ID=43831867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231139A Active JP5198534B2 (ja) | 2010-10-14 | 2010-10-14 | 誘電体分離型半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5198534B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2739018B2 (ja) * | 1992-10-21 | 1998-04-08 | 三菱電機株式会社 | 誘電体分離半導体装置及びその製造方法 |
JP3957417B2 (ja) * | 1998-11-13 | 2007-08-15 | 三菱電機株式会社 | Soi高耐圧電力デバイス |
JP4020195B2 (ja) * | 2002-12-19 | 2007-12-12 | 三菱電機株式会社 | 誘電体分離型半導体装置の製造方法 |
-
2010
- 2010-10-14 JP JP2010231139A patent/JP5198534B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011044726A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629490B2 (ja) | 誘電体分離型半導体装置 | |
JP2014192351A (ja) | 半導体装置の製造方法 | |
KR100527323B1 (ko) | 반도체 장치 | |
CN213124449U (zh) | 电子功率器件 | |
KR101473709B1 (ko) | 전기기계 변환장치의 제조 방법 | |
JP2009505434A (ja) | パワー半導体デバイスの製造方法 | |
US20160315157A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2018152599A (ja) | キャパシタ | |
CN101604660B (zh) | 台型半导体器件及其制造方法 | |
JP5446297B2 (ja) | 半導体装置の製造方法 | |
KR101035393B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
US8389404B2 (en) | Semiconductor device and method for manufacturing the same | |
WO2006135861A2 (en) | Power semiconductor device | |
JP5198534B2 (ja) | 誘電体分離型半導体装置とその製造方法 | |
JP2007250600A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016086002A (ja) | 半導体装置及びその製造方法 | |
CN106558615B (zh) | 被保护抵抗闩锁的垂直导电集成电子器件和相关制造工艺 | |
JP5502468B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010129820A (ja) | 半導体装置 | |
JP2012142505A (ja) | 半導体装置およびその製造方法 | |
JP4687742B2 (ja) | 半導体装置の製造方法 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
JP5996893B2 (ja) | 半導体装置の製造方法 | |
JP2009212438A (ja) | 半導体装置およびその製造方法 | |
CN116960184A (zh) | Soi衬底及其制备方法、晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5198534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |