CN116960184A - Soi衬底及其制备方法、晶体管及其制备方法 - Google Patents
Soi衬底及其制备方法、晶体管及其制备方法 Download PDFInfo
- Publication number
- CN116960184A CN116960184A CN202310948105.9A CN202310948105A CN116960184A CN 116960184 A CN116960184 A CN 116960184A CN 202310948105 A CN202310948105 A CN 202310948105A CN 116960184 A CN116960184 A CN 116960184A
- Authority
- CN
- China
- Prior art keywords
- substrate
- transistor
- layer
- buried layer
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 275
- 238000002360 preparation method Methods 0.000 title abstract description 16
- 238000000034 method Methods 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 12
- 239000001257 hydrogen Substances 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 238000009826 distribution Methods 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种SOI衬底及其制备方法、晶体管及其制备方法。该SOI衬底中，在掩埋层对应于晶体管的漏极区域内形成有凹槽，使得应用该SOI衬底的晶体管在其承压时漏端的高电势线可以进一步延伸至凹槽内，漏端的电势线更加垂直，并可使漏端附近的电场更均匀。因此，本发明提供的SOI衬底可用于制备更高耐压性能的晶体管，即，基于本发明提供的SOI衬底的晶体管，可更好的进行横向电场调制，提高器件的耐压性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种SOI衬底及其制备方法、晶体管及其制备方法。
背景技术
与传统的基于体硅的晶体管器件（例如，bulk-LDMOS）相比，基于SOI衬底的晶体管器件（例如，SOI-LDMOS）因其独特的全介质隔离结构，使得器件具有面积小、集成度高、寄生电容少等诸多优点。由于SOI衬底的晶体管其工作区域被较厚的掩埋层隔离，从而不会造成纵向击穿，因此在针对SOI衬底的晶体管的器件设计中，通常主要关注的是器件的横向耐压能力，如何提高器件的横向耐压能力已成为领域内的一个重要研究课题。
发明内容
本发明的目的在于提供一种SOI衬底，通过优化SOI衬底以使得该SOI衬底可用于制备更高耐压性能的晶体管。
为此，本发明提供了一种SOI衬底，包括依次堆叠的第一衬底、掩埋层和第二衬底，所述第一衬底用于加工形成晶体管；其中，所述掩埋层中对应于晶体管的漏极区域还形成有凹槽，所述凹槽从第一衬底朝向第二衬底的方向内陷并且未贯穿所述掩埋层。
可选的，所述凹槽在高度方向上的截面形状为矩形、梯形、半圆形或者袋状。
可选的，所述凹槽在水平方向上的截面形状与所述漏极在水平方向上的截面形状相同。
可选的，所述凹槽在所述掩埋层内的深度为0.2μm -0.8μm。
可选的，所述晶体管包括LDMOS管。
本发明还提供了一种SOI衬底的制备方法，包括：提供第一衬底，并在所述第一衬底上形成掩埋层；在所述掩埋层上键合第二衬底，并去除所述第一衬底远离第二衬底的部分厚度；刻蚀所述第一衬底并刻蚀停止于所述掩埋层内以形成开口，所述开口延伸至所述掩埋层内且未贯穿所述掩埋层；以及，在所述开口内填充衬底材料，所述衬底材料与所述第一衬底的材料相同。
可选的，在形成所述掩埋层之前还在所述第一衬底上形成牺牲材料层，并使所述掩埋层覆盖所述牺牲材料层；以及，刻蚀所述第一衬底直至暴露出所述牺牲材料层，并继续刻蚀所述牺牲材料层，以使所述开口延伸至所述掩埋层内。
本发明还提供了另一种SOI衬底的制备方法，包括：提供第一衬底，在所述第一衬底上形成遮蔽层；氧化所述第一衬底的表面以形成氧化层，所述氧化层用于构成SOI衬底的掩埋层，其中未覆盖遮蔽层的衬底区域被氧化消耗而使所形成的氧化层向下扩展至第一衬底内，以使所述第一衬底中覆盖有遮蔽层的衬底表面相对凸出；以及，去除所述遮蔽层，并在所述掩埋层上键合第二衬底，之后去除所述第一衬底远离第二衬底的部分厚度。
可选的，在氧化所述第一衬底的过程中，未覆盖遮蔽层的衬底区域的氧化速率高于覆盖有遮蔽层的衬底区域的氧化速率，以使未覆盖遮蔽层的衬底区域内的氧化深度大于覆盖遮蔽层有的衬底区域内的氧化深度。
可选的，在去除所述遮蔽层之后，以及键合所述第二衬底之前，还包括：增加氧化层的厚度，以使掩埋层的厚度达到预定厚度。
可选的，增加氧化层厚度的方法包括：利用氧化工艺继续氧化所述第一衬底；或者，利用沉积工艺沉积氧化材料。
本发明的另一目的在于提供一种晶体管，包括如上所述的SOI衬底；以及，形成在所述SOI衬底上的漏极、源极和栅极结构，所述漏极的下方正对所述掩埋层内的凹槽。
本发明的另一目的还在于提供一种晶体管的制备方法，包括：提供如上所述的SOI衬底，并在所述SOI衬底上形成漏极、源极和栅极结构。或者，采用如上所述的制备方法形成SOI衬底；之后，在所述SOI衬底上形成漏极、源极和栅极结构。
本发明的另一目的在于提供一种半导体集成电路，包括如上所述的晶体管；或者，利用如上所述的晶体管制备得到。
本发明的另一目的在于提供一种半导体集成电路的制备方法，包括如上所述的晶体管的制备方法，或者包括利用如上所述的晶体管制备半导体集成电路。
在本发明提供的SOI衬底中，通过在掩埋层对应于晶体管的漏极区域形成有凹槽，从而使得应用该SOI衬底的晶体管在其承压时漏端的高电势线可以进一步延伸至凹槽内，使得漏端的“口袋状”的电势线被竖直拉长，电势线分布可相对更垂直，并可使漏端附近的电场更均匀，提高了器件的耐压性能。即，本发明中，通过优化SOI衬底以使得该SOI衬底可用于制备更高耐压性能的晶体管；换言之，基于本发明提供的SOI衬底的晶体管，可更好的进行横向电场调制，提高器件的横向耐压性能，优化器件的整体耐压性能。
附图说明
图1为一种晶体管在承压时器件内部的电势线分布的仿真图。
图2为本发明实施例一中的SOI衬底的结构示意图。
图3-图8为本发明实施例一中的SOI衬底在制备过程中的结构示意图。
图9-图15为本发明实施例二中的SOI衬底在其制备过程中的结构示意图。
图16-图19为本发明实施例三中的SOI衬底在制备过程中的结构示意图。
图20为本发明一实施例中的晶体管的结构示意图。
图21为本发明一实施例中的晶体管在承压时器件内部的电势线分布的仿真图。
其中，附图标记如下：110-第一衬底；120-掩埋层；120a-凹槽；130-第三衬底；300-遮蔽层；400-牺牲材料层。
具体实施方式
承如背景技术所述，目前在SOI衬底的晶体管的器件设计中，通常主要关注的是器件的横向耐压能力。而对于如何提高器件的横向耐压性能的这一问题，本发明的发明人有关注到SOI衬底的晶体管其实际的横向电场分布相较于理想状态下的横向电场分布存在较大差异，基于此，本发明即针对如何使器件的横向电场分布更趋于理想状态的这一思路进行研究和改进。
具体来说，SOI衬底的晶体管其最理想的状态下是在承压时横向电场在任意深度都能均匀分布，电势线能够和水平面垂直，这样不仅能最大程度提高其耐压能力，而且还可以实现任意耐压能力器件的设计。然而如图1所示，在实际情况中，由于只在器件的漏端（Drain）施加高压（正高压或负高压），而源端（Source）等其它区域都是处于零电势的状态，此时电势线总是会呈“口袋状”由漏端（Drain）向其它区域延伸，横向电场并不能够完全均匀分布，这在一定程度上限制了器件的耐压能力。
对此，本发明提供了一种SOI衬底，该SOI衬底包括依次堆叠的第一衬底、掩埋层和第二衬底，所述第一衬底用于加工形成晶体管。其中，所述掩埋层中对应于晶体管的漏极区域还形成有凹槽，所述凹槽从第一衬底朝向第二衬底的方向内陷并且未贯穿所述掩埋层。
在将该SOI衬底应用于晶体管中时，即可使得晶体管的漏极下方对应有掩埋层中的凹槽，从而使得器件在承压时漏端的高电势线可以进一步延伸至该凹槽内，使得漏端的“口袋状”的电势线被竖直拉长，进而使得漏端（Drain端）附近的电场更均匀，电势线分布可相对更垂直，提高了器件的耐压性能。
以下结合附图和具体实施例对本发明提出的SOI衬底及其制备方法、晶体管及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
<实施例一>
图2为本发明实施例一中的SOI衬底的结构示意图，如图2所示，该SOI衬底包括依次堆叠的第一衬底110、掩埋层120和第二衬底130。其中，第一衬底110用于加工形成晶体管，例如可用于加工形成LDMOS管。即，在利用该SOI衬底制备晶体管时，晶体管的源极、漏极和栅极结构均形成在第一衬底110上。在一具体示例中，第二衬底130可构成支撑衬底，第一衬底110为顶层硅，掩模层120可以为氧化硅层，以及该掩埋层120的厚度例如可大于等于0.4μm，更具体的，该掩埋层120的厚度可大于等于1μm。
继续参考图2所示，在掩埋层120中对应于晶体管的漏极区域还形成有凹槽120a，该凹槽120a从第一衬底110朝向第二衬底120的方向内陷并且未贯穿掩埋层120。也就是说，在制备晶体管时其漏极形成在该凹槽120a的上方，并且凹槽120a的凹口朝向漏极，如此，使得所制备的晶体管在承压时，漏端的电势线可以向下扩展至凹槽120a内，尤其可使漏端的电势线更加趋于垂直，还能够使漏端附近的电场更均匀，提高器件的横向耐压性能。
具体示例中，该凹槽120a在掩埋层120内的深度可根据第一衬底110（即，顶层硅）的厚度、掩埋层120的厚度、以及器件的耐压要求而对应调整，只要能够实现漏端的电势线向下扩展至凹槽120a内，同时确保漏端下方剩余的掩埋层的厚度具备足够耐压能力而不至于被击穿即可，例如可使凹槽120a的深度控制在0.2μm-0.8μm。以及，凹槽120a的形状可以根据实际需求调整，例如可使凹槽120a沿着高度方向的截面形状呈现为矩形、梯形或者半圆形等，在一示例中，该凹槽120a沿着高度方向的截面形状与漏端向下扩展的电势线的形状相匹配（即，该凹槽120a沿着高度方向的截面形状可以呈袋状、碗状或者半圆形等）。此外，凹槽120a沿着水平方向的截面形状可与漏极沿着水平方向的截面形状相匹配，例如，漏极在水平方向上延伸而呈条状结构，此时该凹槽120a在漏极的下方而相应的在水平方向上呈条状延伸。
针对如上所述的SOI衬底，以下对其制备方法进行说明。本实施例中，该SOI衬底的制备方法可包括：提供第一衬底，并在第一衬底上形成掩埋层；接着，在该掩埋层上键合第二衬底，并去除第一衬底远离第二衬底的部分厚度，剩余厚度的第一衬底用于加工以形成晶体管；接着，刻蚀第一衬底中对应于晶体管的漏极的区域，并刻蚀停止于掩埋层内以形成开口，该开口进一步延伸至掩埋层内且未贯穿掩埋层；之后，在开口内填充衬底材料，填充的衬底材料与第一衬底的材料相同，以形成完整的第一衬底。如此，即可在掩埋层内形成凹槽，并且第一衬底的衬底材料还填充该凹槽。
下面结合图3-图8对本实施例中的SOI衬底的制备过程进行详细说明，其中图3-图8为本发明实施例一中的SOI衬底在其制备过程中的结构示意图。
首先参考图3所示，提供第一衬底110，并在第一衬底110上形成掩埋层120，所形成的掩埋层120的厚度例如可大于等于0.4μm，甚至可大于等于1μm。其中，第一衬底110例如以为硅晶圆，掩埋层120例如为氧化硅层。
接着参考图4-图6所示，在所述掩埋层120上键合第二衬底130，并去除第一衬底110远离第二衬底120的部分厚度，剩余厚度的第一衬底110用于加工以形成晶体管。
具体示例中，去除第一衬底110的部分厚度的方法包括：第一步骤，具体参考图4所示，在键合第二衬底130之前，对第一衬底110注入氢离子以形成氢掺杂层111，在实际应用中，通过调整氢掺杂层111的深度，以相应的控制后续第一衬底110被去除的厚度，例如可将氢离子注入至第一衬底110距离正面（即，第一衬底110靠近掩埋层120的表面）3μm-5μm的距离范围内，如此以使得后续去除第一衬底110的部分厚度后，剩余的第一衬底110的厚度介于3μm-5μm；第二步骤，具体参考图6所示，在键合第二衬底130之后，执行热退火工艺，以使得第一衬底110在氢掺杂层111的位置发生剥离而去除部分厚度。具体来说，氢掺杂层11I经过热退火工艺其内部的氢（H）会形成氢气而产生微气泡，从而促使第一衬底110在氢掺杂层111的位置发生剥离。在可选的方案中，剥离第一衬底的部分厚度之后，还可对剩余厚度的第一衬底110进行研磨处理，以提高剩余厚度的第一衬底110的表面平整度。
接着参考图7所示，刻蚀第一衬底110并刻蚀停止于掩埋层120内以形成开口110a，该开口110a进一步延伸至掩埋层120内的预定深度且未贯穿掩埋层120。应当认识到，该开口中延伸至掩埋层120内的部分即构成掩埋层120内的凹槽。其中，该凹槽在的掩埋层120内的深度例如为0.2μm -0.8μm。
接着参考图8所示，在开口110a内填充衬底材料，填充的衬底材料与第一衬底110的材料相同，以形成完整的第一衬底110。具体示例中，可利用外延工艺外延生长该衬底材料。
<实施例二>
与实施例一中的SOI衬底的制备方法不同，本实施例中提供了另一种SOI衬底的制备方法。
本实施例中的SOI衬底的制备方法可包括：提供第一衬底，并在第一衬底上形成遮蔽层；接着，氧化所述第一衬底的表面以形成氧化层，所述氧化层用于构成SOI衬底的掩埋层，其中未覆盖遮蔽层的衬底区域被氧化消耗而使所形成的氧化层向下扩展至预定深度，以使所述第一衬底中覆盖有遮蔽层的衬底表面相对凸出，相对应的，未覆盖有遮蔽层的区域内氧化层靠近第一衬底的表面向下凸出，进而在覆盖有遮蔽层的区域内掩埋层中即界定出面向第一衬底的凹槽；接着，去除所述遮蔽层，并在所述掩埋层上键合第二衬底，之后去除所述第一衬底远离第二衬底的部分厚度，剩余厚度的第一衬底可用于加工以形成晶体管。
下面结合图9-图15对本实施例中的SOI衬底的制备过程进行详细说明，其中图9-图15为本发明实施例二中的SOI衬底在其制备过程中的结构示意图。
首先参考图9所示，提供第一衬底110，并在第一衬底110上形成遮蔽层300，该遮蔽层300的位置可对应于晶体管加工时其漏极所对应的区域。该遮蔽层300用于在后续氧化第一衬底110时，阻挡被遮盖区域的氧化过程。具体示例中，该遮蔽层300的材料可以包括氮化硅。
接着参考图10所示，氧化所述第一衬底110的表面以形成氧化层121，该氧化层121用于构成SOI衬底的掩埋层，其中未覆盖遮蔽层的衬底区域被氧化消耗而使所形成的氧化层121向下扩展至第一衬底110内，所述第一衬底110中覆盖有遮蔽层300的衬底表面相对凸出。与之对应的，未覆盖有遮蔽层的区域内该氧化层121靠近第一衬底110的表面向下凸出，进而在覆盖有遮蔽层300的区域内即界定出面向第一衬底110的凹槽120a。
具体示例中，在氧化第一衬底110的过程中，覆盖有遮蔽层300的衬底区域可仅少量被氧化，甚至可在遮蔽层300的阻挡下完全不被氧化。本实施例中，覆盖有遮蔽层300的衬底区域的氧化速率低于未覆盖有遮蔽层300的衬底区域的氧化速率，使得未覆盖遮蔽层的衬底区域内的氧化深度大于覆盖遮蔽层的衬底区域内的氧化深度。此外，还需要说明的是，通过设置该遮蔽层300，从而在氧化过程中还可使位于遮蔽层300端部的氧化深度大于位于遮蔽层300中间区域的氧化深度，如此，即有利于形成袋状或者碗状结构的凹槽。
接着参考图11所示，去除遮蔽层300。
可选的方案中，具体参考图12所示，在去除遮蔽层300之后，还可进一步增加氧化层的厚度，以使所构成的掩埋层120的总厚度达到预定厚度（例如，可使掩埋层120的总厚度大于等于0.4μm，甚至可大于等于1.0μm）。其中，可通过氧化工艺继续氧化第一衬底110，以增加氧化层121的厚度；或者，也可利用沉积工艺沉积氧化材料，以使得最终构成的掩埋层120的总厚度满足要求。
进一步的方案中，在形成满足厚度需求的掩埋层120之后，还可对掩埋层120的表面进行平坦化处理，以使掩埋层120的表面平整，有利于后续与第二衬底的键合过程。
接着参考图13-图15所示，在掩埋层120上键合第二衬底130，并去除第一衬底110远离第二衬底120的部分厚度，剩余厚度的第一衬底110可用于加工以形成晶体管。
与实施例一类似的，去除第一衬底110的部分厚度的方法同样可基于氢掺杂层在热退火工艺中会起泡而发生剥离来实现。即，该方法包括：具体参考图13所示，在键合第二衬底130之前，对第一衬底110注入氢离子以形成氢掺杂层111，在实际应用中，通过调整氢掺杂层111的深度，以相应的控制后续第一衬底110被去除的厚度；以及，在键合第二衬底130之后，执行热退火工艺，以使得第一衬底110在氢掺杂层111的位置发生剥离而去除部分厚度。进一步的，在剥离第一衬底的部分厚度之后，还可对剩余厚度的第一衬底110进行研磨处理，以提高剩余厚度的第一衬底110的表面平整度。
<实施例三>
针对如上所述的SOI衬底，本实施例中还提供另一种制备方法。下面结合图16-图19对本实施例中的SOI衬底的制备方法进行说明。
首先，参考图16所示，提供第一衬底110，并在形成掩埋层之前，在第一衬底110上形成牺牲材料层400；以及，在形成掩埋层120时，该掩埋层120还覆盖该牺牲材料层400，从而使掩埋层120在面向第一衬底110的方向界定出凹槽。
该示例中，在形成掩埋层120之后，还可对掩埋层120的表面进行平坦化处理，以使掩埋层120的表面平整，有利于后续与第二衬底的键合过程。
接着，参考图17所示，键合第二衬底130，并剥离第一衬底110的部分厚度。该步骤与上述实施例中的步骤类似，均可基于氢掺杂层在热退火工艺中会起泡来实现部分厚度的剥离过程。如此，即可形成例如图17所示的衬底结构。
接着，参考图18和图19所示，刻蚀第一衬底110直至暴露出牺牲材料层400，并继续刻蚀该牺牲材料层400，以使开口110a延伸至掩埋层120内，进而释放出掩埋层120内的凹槽。
之后，可在该开口110a内进一步形成衬底材料，形成的衬底材料与第一衬底110的材料相同，从而制备出完整的第一衬底110。与实施例一类似的，可利用外延工艺形成该衬底材料。
本实施例中，利用牺牲材料层400限定出掩埋层120内的凹槽位置和尺寸等，并在后续的刻蚀工艺中可以更精确的去除牺牲材料层400的深度和宽度。
基于上述实施例中的SOI衬底，本实施例中还提供了一种晶体管。具体可参考图20所示，该晶体管包括如上所述的SOI衬底；以及，形成在所述SOI衬底上的漏极200D、源极200S和栅极结构200G，并且漏极200D的下方正对掩埋层120内的凹槽120a。其中，该晶体管具体可以包括LDMOS管，或者其他功率晶体管。
如上所述，通过在SOI衬底内的掩埋层120中设置凹槽120a，该凹槽120a的凹口可正对在漏极200D的下方，从而使器件在承压时漏端的电势线可进一步扩展至凹槽120a内，使得电势线分布相对更垂直，并且还能够至少使漏端附近的电场更均匀，提高了器件的耐压性能。
具体可结合图1和图21所示，其中图1为掩埋层内未设置有凹槽时器件内部的电势线分布的仿真图，图21为掩埋层内设置有凹槽时器件内部的电势线分布的仿真图。通过比对可以发现，图21中在漏端的电势线可向下扩展至凹槽120a内，虽然漏端的电势线仍然无法完全垂直，但能够使漏端的电势线更趋向垂直，提高器件的耐压性能。正如仿真验证中所显示的，在未设置有凹槽的晶体管时其击穿电压例如为289V，而设置有凹槽的晶体管时其击穿电压可达到345V，即，在掩埋层120内设置有凹槽的情况下能使得器件的耐压能力提高20%左右。
此外，本实施例中还提供了一种晶体管的制备方法。一种可选的示例中，可采用如上所述的制备方法形成SOI衬底，具体可采用例如实施例一、实施例二或者实施例三中的制备方法形成SOI衬底；之后，在该SOI衬底上形成漏极200D、源极200S和栅极结构200G。而另一种可选的方案中，针对SOI衬底的制备方法并不限定为上述方法（即，可以不采用上述方法形成SOI衬底），只要能够制备出如上所述的SOI衬底的结构即可，并在此基础上继续加工形成漏极200D、源极200S和栅极结构200G。即，其他示例中，晶体管的制备方法包括：提供如上所述SOI衬底上，并在该SOI衬底上形成漏极200D、源极200S和栅极结构200G。这仍属于本发明技术方案保护的范围。
本实施例中还提供了一种半导体集成电路，其具体包括如上所述晶体管，或利用如上所述的晶体管制备得到。即，本实施例中的半导体集成电路具有如上所述的SOI衬底，并基于该SOI衬底制备形成晶体管，以及该SOI衬底的掩埋层在晶体管的漏极区域形成有凹槽，以利于提高该晶体管的耐压性能。具体示例中，半导体集成电路可包括BCD器件（具体为SOI-BCD器件），该BCD器件包括基于SOI衬底制备形成的双极型晶体管、CMOS管和DMOS管，其中的DMOS管可以为LDMOS管。进一步的，在LDMOS管的区域内，SOI衬底的掩埋层内可形成有凹槽，该凹槽具体位于LDMOS管的漏极下方。
以及，制备该半导体集成电路的方法相应的包括如上所述的晶体管的制备方法，或包括利用如上所述的晶体管制备半导体集成电路，具体的，可采用如上所述的SOI衬底的制备方法形成SOI衬底，并基于该SOI衬底制备形成晶体管。可选的方案中，还包括在该SOI衬底上进一步加工制备其他的半导体器件等。例如，针对该半导体集成电路包括BCD器件的情况下，则可在SOI衬底上形成双极型晶体管、CMOS管和DMOS管。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。
Claims (16)
1.一种SOI衬底，其特征在于，包括依次堆叠的第一衬底、掩埋层和第二衬底，所述第一衬底用于加工形成晶体管；
其中，所述掩埋层中对应于晶体管的漏极区域还形成有凹槽，所述凹槽从第一衬底朝向第二衬底的方向内陷并且未贯穿所述掩埋层。
2.如权利要求1所述的SOI衬底，其特征在于，所述凹槽沿着高度方向的截面形状为矩形、梯形、半圆形或者袋状。
3.如权利要求1所述的SOI衬底，其特征在于，所述凹槽沿着水平方向的截面形状与所述漏极沿着水平方向的截面形状相同。
4. 如权利要求1所述的SOI衬底，其特征在于，所述凹槽在所述掩埋层内的深度为0.2μm -0.8μm。
5.如权利要求1-4任一项所述的SOI衬底，其特征在于，所述晶体管包括LDMOS管。
6.一种SOI衬底的制备方法，其特征在于，包括：
提供第一衬底，并在所述第一衬底上形成掩埋层；
在所述掩埋层上键合第二衬底，并去除所述第一衬底远离第二衬底的部分厚度；
刻蚀所述第一衬底并刻蚀停止于所述掩埋层内以形成开口，所述开口延伸至所述掩埋层内且未贯穿所述掩埋层；以及，
在所述开口内填充衬底材料，所述衬底材料与所述第一衬底的材料相同。
7.如权利要求6所述的SOI衬底的制备方法，其特征在于，在形成所述掩埋层之前还在所述第一衬底上形成牺牲材料层，并使所述掩埋层覆盖所述牺牲材料层；
以及，刻蚀所述第一衬底直至暴露出所述牺牲材料层，并继续刻蚀所述牺牲材料层，以使所述开口延伸至所述掩埋层内。
8.一种SOI衬底的制备方法，其特征在于，包括：
提供第一衬底，在所述第一衬底上形成遮蔽层；
氧化所述第一衬底的表面以形成氧化层，所述氧化层用于构成SOI衬底的掩埋层，其中未覆盖遮蔽层的衬底区域被氧化消耗而使所形成的氧化层向下扩展至第一衬底内，以使所述第一衬底中覆盖有遮蔽层的衬底表面相对凸出；以及，
去除所述遮蔽层，并在所述掩埋层上键合第二衬底，之后去除所述第一衬底远离第二衬底的部分厚度。
9.如权利要求8所述的SOI衬底的制备方法，其特征在于，在氧化所述第一衬底的过程中，未覆盖遮蔽层的衬底区域的氧化速率高于覆盖有遮蔽层的衬底区域的氧化速率，以使未覆盖遮蔽层的衬底区域内的氧化深度大于覆盖遮蔽层有的衬底区域内的氧化深度。
10.如权利要求8所述的SOI衬底的制备方法，其特征在于，在去除所述遮蔽层之后，以及键合所述第二衬底之前，还包括：增加氧化层的厚度，以使掩埋层的厚度达到预定厚度。
11.如权利要求10所述的SOI衬底的制备方法，其特征在于，增加氧化层厚度的方法包括：利用氧化工艺继续氧化所述第一衬底；或者，利用沉积工艺沉积氧化材料。
12.一种晶体管，其特征在于，包括如权利要求1-5任一项所述的SOI衬底；以及，形成在所述SOI衬底上的漏极、源极和栅极结构，所述漏极的下方正对所述掩埋层内的凹槽。
13.如权利要求12所述的晶体管，其特征在于，所述晶体管包括LDMOS管。
14.一种晶体管的制备方法，其特征在于，包括：提供如权利要求1-5任一项所述的SOI衬底，并在所述SOI衬底上形成漏极、源极和栅极结构；
或者，采用如权利要求6-11任一项所述的制备方法形成SOI衬底；之后，在所述SOI衬底上形成漏极、源极和栅极结构。
15.一种半导体集成电路，其特征在于，包括如权利要求12或13所述的晶体管；或者，利用如权利要求12或13所述的晶体管制备得到。
16.一种半导体集成电路的制备方法，其特征在于，包括如权利要求14所述的晶体管的制备方法；或者，包括利用权利要求12或13所述的晶体管制备半导体集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310948105.9A CN116960184A (zh) | 2023-07-31 | 2023-07-31 | Soi衬底及其制备方法、晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310948105.9A CN116960184A (zh) | 2023-07-31 | 2023-07-31 | Soi衬底及其制备方法、晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116960184A true CN116960184A (zh) | 2023-10-27 |
Family
ID=88447362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310948105.9A Pending CN116960184A (zh) | 2023-07-31 | 2023-07-31 | Soi衬底及其制备方法、晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960184A (zh) |
-
2023
- 2023-07-31 CN CN202310948105.9A patent/CN116960184A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100967883B1 (ko) | 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스 | |
| US7524726B2 (en) | Method for fabricating a semiconductor device | |
| JP2004538648A (ja) | トレンチゲート電極を有するｍｉｓデバイス及びその製造方法 | |
| WO2006132284A1 (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| CN113035840A (zh) | 一种sgt mosfet器件及其接触孔的制造方法 | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| KR20030026912A (ko) | 고전압 주변부 | |
| TWI429080B (zh) | 誘電體分離型半導體裝置之製造方法 | |
| US7923330B2 (en) | Method for manufacturing a semiconductor device | |
| CN114334661B (zh) | 一种沟槽型双层栅功率mosfet及其制造方法 | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 | |
| CN116960184A (zh) | Soi衬底及其制备方法、晶体管及其制备方法 | |
| CN113594043A (zh) | 沟槽型mosfet器件及其制造方法 | |
| JP2007258582A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| CN114284149A (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| TWI517393B (zh) | 半導體裝置及其製作方法 | |
| TWI431695B (zh) | 溝槽式金屬氧化半導體場效電晶體的製造方法 | |
| KR20120082441A (ko) | 개선된 트렌치 종단 구조 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |