JP2014517509A - ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ - Google Patents

ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ Download PDF

Info

Publication number
JP2014517509A
JP2014517509A JP2014508559A JP2014508559A JP2014517509A JP 2014517509 A JP2014517509 A JP 2014517509A JP 2014508559 A JP2014508559 A JP 2014508559A JP 2014508559 A JP2014508559 A JP 2014508559A JP 2014517509 A JP2014517509 A JP 2014517509A
Authority
JP
Japan
Prior art keywords
region
dmos transistor
contact
insulating layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014508559A
Other languages
English (en)
Other versions
JP2014517509A5 (ja
JP6073862B2 (ja
Inventor
フレンチ ウィリアム
ヴァシチェンコ ウラディスラフ
ウェンデル フート リチャード
サドブニコフ アレクセイ
ボラ プニ
ジェイ ホッパー ピーター
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2014517509A publication Critical patent/JP2014517509A/ja
Publication of JP2014517509A5 publication Critical patent/JP2014517509A5/ja
Application granted granted Critical
Publication of JP6073862B2 publication Critical patent/JP6073862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

シリコンオンインシュレータ（ＳＯＩ）構造（１０２）上に形成される横方向ＤＭＯＳトランジスタ（３００）が、ＳＯＩ構造のバルク領域（１０４）にキャビティ（３１０）が形成される結果、一層高い降伏電圧を有する。キャビティは、ＤＭＯＳトランジスタのドリフト領域の直下に位置するＳＯＩ構造の絶縁層（１０６）の底面の一部を露出させる。

Description

本願はＤＭＯＳトランジスタに関し、より特定的には、ドリフト領域の下に位置するキャビティを備えるＤＭＯＳトランジスタに関する。
金属酸化物半導体（ＭＯＳ）トランジスタは、逆の導電型の軽ドープチャネル半導体領域によって分割される、重ドープソース及びドレイン半導体領域を有する周知のデバイスである。またＭＯＳトランジスタは、チャネル半導体領域の上に位置する酸化物層、及び酸化物層に接し且つチャネル半導体領域の上に位置する金属ゲートを有する。金属に加えて、ＭＯＳトランジスタのゲートは、一般にドープポリシリコンでも形成される。
二重拡散型ＭＯＳ（ＤＭＯＳ）トランジスタは、ドリフト領域として知られる大きな軽ドープドレイン半導体領域を有するパワートランジスタであり、ドリフト領域はチャネル半導体領域に接し、典型的にチャネル半導体領域と重ドープドレイン半導体領域との間に位置する。ＤＭＯＳトランジスタは一般に、ソース及びドレイン領域が垂直に離間する垂直デバイスとして、及びソース及びドレイン領域が水平に離間する横方向デバイスとして形成される。
動作において、垂直ＤＭＯＳトランジスタは、典型的に、横方向ＤＭＯＳトランジスタより良好な性能（例えば、低いオン状態ドレインソース間抵抗）を提供する。しかしながら、一般に横方向ＤＭＯＳトランジスタは垂直ＤＭＯＳトランジスタに比べ製作がはるかに容易であり、従ってより安価に製造できる。
図１は従来の横方向ＤＭＯＳトランジスタ１００の例を説明する断面図を示す。図１に示すように、ＤＭＯＳトランジスタ１００は、バルク領域１０４、バルク領域１０４の上面を覆う厚み約０．４μｍの絶縁層１０６、及び絶縁層１０６の上面に接する厚み約０．８μｍの単結晶半導体領域１０８を含むシリコンオンインシュレータ（ＳＯＩ）構造１０２を含む。
また、ＳＯＩ構造１０２は、絶縁層１０６に接するように、且つ単結晶半導体領域１０８の多数の隔離された領域を形成するように、単結晶半導体領域１０８を通って延びるトレンチ隔離構造ＴＯＸを含む（明確にするために、図では単結晶半導体領域１０８の１つの隔離された領域のみが示されている）。
更に図１に示すように、単結晶半導体領域１０８は、絶縁層１０６に接するｐ型ウェル１１０、ｐ型ウェルに接し（且つ、ＤＭＯＳトランジスタ１００の閾値電圧を設定する）ｐ−ボディ領域１１２、及び、絶縁層１０６、ｐ型ウェル１１０、及びｐ−ボディ領域１１２に接するｎ−ドリフト領域１１４を含む。
単結晶半導体領域１０８は、ｎ−ドリフト領域１１４に接し且つｐ−ボディ領域１１２から離間して位置するｎ＋ドレイン領域１２０、ｐ−ボディ領域１１２に接し且つｎ−ドリフト領域１１４から離間して位置するｎ＋ソース領域１２２、及びｐ−ボディ領域１１２に接するｐ＋コンタクト領域１２４を更に含む。このように、ｎ−ドリフト領域１１４は、ｐ型ウェル１１０、ｐ−ボディ領域１１２、及びｐ＋コンタクト領域１２４を含むドープ領域に接する。また、ｐ−ボディ領域１１２のチャネル領域１２６は、ｎ−ドリフト領域１１４とｎ＋ソース領域１２２との間に水平に位置し、それらに接する。
更に図１に示すように、横方向ＤＭＯＳトランジスタ１００は、チャネル領域１２６の上のｐ−ボディ領域１１２に接するゲート酸化物層１３０、及びチャネル領域１２６の上のゲート酸化物層１３０に接するゲート１３２を更に含む。ゲート１３２は金属又はドープポリシリコンを用いて実装され得る。
動作において、第１の正電圧がｎ＋ドレイン領域１２０に印加され、第２の正電圧がゲート１３２に印加され、一方、ｎ＋ソース領域１２２及びｐ＋コンタクト領域１２４に接地が配置される。これらのバイアス条件に応答して、ｐ−ボディ領域１１２のチャネル領域１２６が反転し、ｎ＋ソース領域１２２からｎ＋ドレイン領域１２０に電子が流れる。
ＤＭＯＳトランジスタの１つの重要な特徴は、トランジスタの降伏電圧ＢＶｄｓｓであり、これはドリフト領域１１４からボディ領域１１２への接合部がブレークダウンするか、或いは絶縁層１０６がブレークダウンするかいずれか低い方が発生するより以前にｎ＋ドレイン領域１２０に印加され得る最大オフ状態電圧である。ＤＭＯＳトランジスタはパワートランジスタであるため、より大きい電圧を扱う必要性があり、従って、トランジスタの降伏電圧ＢＶｄｓｓも増大させる必要がある。
Ｕｄｒｅａらの米国特許第６，７０３，６８４号は、ＤＭＯＳトランジスタの下に位置するバルク領域１０４の一部を除去することにより横方向ＤＭＯＳトランジスタの降伏電圧ＢＶｄｓｓが増大され得ることを教示している。図２は従来技術のＵｄｒｅａのＤＭＯＳトランジスタ２００の例を説明する断面図を示す。
米国特許第６，７０３，６８４号
ＵｄｒｅａのＤＭＯＳトランジスタ２００は、ＤＭＯＳトランジスタ１００に似ているため、両方のＤＭＯＳトランジスタに共通の構造を示すために同じ参照番号を使用している。図２に示すように、ＵｄｒｅａのＤＭＯＳトランジスタ２００は、ＵｄｒｅａのＤＭＯＳトランジスタ２００がＤＭＯＳトランジスタ２００の下に位置する絶縁層１０６の一部を露出させるようにバルク領域１０４を通って延びる背面開口２１０を有する点で、ＤＭＯＳトランジスタ１００とは異なる。
しかしながら、Ｕｄｒｅａのトランジスタ２００はトランジスタの降伏電圧ＢＶｄｓｓを増大させるが、背面トレンチエッチングは、プロセスフローを著しく複雑にさせ、エッチングをストップさせるために厚いＳＯＩウエハを必要とし、またプロセスフローに必要な装置の購入に大きな設備投資が必要となり得る。
従来の横方向ＤＭＯＳトランジスタ１００の例を説明する断面図である。
従来のＵｄｒｅａのＤＭＯＳトランジスタ２００の例を説明する断面図である。
本発明に従ったＤＭＯＳトランジスタ３００の例を説明する断面図である。
本発明に従ったＤＭＯＳトランジスタ３００の動作を更に説明するグラフである。
本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図５Ａの５Ｂ―５Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図５Ａの５Ｃ―５Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図６Ａの６Ｂ―６Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図６Ａの６Ｃ―６Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図７Ａの７Ｂ―７Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図７Ａの７Ｃ―７Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図８Ａの８Ｂ―８Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図８Ａの８Ｃ―８Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図９Ａの９Ｂ―９Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図９Ａの９Ｃ―９Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１０Ａの１０Ｂ―１０Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１０Ａの１０Ｃ―１０Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１１Ａの１１Ｂ―１１Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１１Ａの１１Ｃ―１１Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１２Ａの１２Ｂ―１２Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１２Ａの１２Ｃ―１２Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１３Ａの１３Ｂ―１３Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１３Ａの１３Ｃ―１３Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１４Ａの１４Ｂ―１４Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１４Ａの１４Ｃ―１４Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１５Ａの１５Ｂ―１５Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１５Ａの１５Ｃ―１５Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１６Ａの１６Ｂ―１６Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１６Ａの１６Ｃ―１６Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１７Ａの１７Ｂ―１７Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１７Ａの１７Ｃ―１７Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１８Ａの１８Ｂ―１８Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１８Ａの１８Ｃ―１８Ｃの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する平面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１９Ａの１９Ｂ―１９Ｂの線に沿った断面図である。 本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する、図１９Ａの１９Ｃ―１９Ｃの線に沿った断面図である。
本発明の代替実施形態に従ったＤＭＯＳトランジスタ２０００の例を説明する断面図である。
本発明に従ったＤＭＯＳトランジスタ２０００の動作を更に説明するグラフである。 本発明に従ったＤＭＯＳトランジスタ２０００の動作を更に説明するグラフである。
図３は本発明に従ったＤＭＯＳトランジスタ３００の例を説明する断面図を示す。以下に更に詳しく説明するように、ＳＯＩ構造のバルク領域にキャビティを形成することにより、ＤＭＯＳトランジスタ３００の降伏電圧ＢＶｄｓｓが増大される。
ＤＭＯＳトランジスタ３００はＤＭＯＳトランジスタ１００に似ているため、両方のトランジスタに共通する構造を示すために同じ参照番号を使用している。図３に示すように、ＤＭＯＳトランジスタ３００は、ＤＭＯＳトランジスタ３００が絶縁層１０６の底面の一部を露出させるキャビティ３１０をバルク領域１０４に有するという点でＤＭＯＳトランジスタ１００とは異なる。絶縁層１０６の底面の一部はｎ−ドリフト領域１１４の直下に位置する。
キャビティ３１０は、深さＤを有する単一領域であり、図３の例では、その一部がゲート１３２の一部の直下に位置する。或いは、キャビティ３１０のいかなる一部分もゲート１３２の任意の一部の直下に位置しなくてもよい。上述のように、ＤＭＯＳトランジスタ３００は、横方向ｐｎダイオード（ｐ−ボディ領域１１２及びｎ−ドリフト領域１１４）及び垂直に隔離されたフィールドプレートを含む。
ＤＭＯＳトランジスタ３００の動作は、ＤＭＯＳトランジスタ１００と同じであるが、ｎ＋ドレイン領域１２０に電圧が印加されると、ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄＳＵＲｆａｃｅＦｉｅｌｄ（縮小表面電界））原理の結果として、絶縁層１０６を横切る電界の垂直成分が、ｎ−ドリフト領域１１４及び絶縁層１０６を横切る空間電荷空乏領域を誘導する。ＲＥＳＵＲＦ原理は横方向の電界を低下させる。低下させられた横方向の電界は、ＤＭＯＳトランジスタ３００の降伏電圧ＢＶｄｓｓを増加させてＤＭＯＳトランジスタ３００をより高いドレイン電圧レベルで動作可能にさせる。
図４は本発明に従ったＤＭＯＳトランジスタ３００の動作を更に説明するグラフを示す。グラフは、シミュレートされた降伏電圧ＢＶｄｓｓ対ＭＯＳトランジスタ３００のキャビティ３１０の深さＤを比較している。図４に示すように、正しいキャビティ３１０の深さＤを備えると７００Ｖより高い降伏電圧ＢＶｄｓｓが実現され得る。
更に、図４はＤＭＯＳトランジスタ３００のオン状態ドレインソース間抵抗ｒＤＳ（ＯＮ）とキャビティ３１０の深さＤとの間の関係を示す。更に図４に示すように、オン状態ドレインソース間抵抗ｒＤＳ（ＯＮ）は、キャビティ３１０の深さＤが増加するにつれて概して線形に上昇する。ＤＭＯＳトランジスタはパワートランジスタであり、その結果、電源オン時に大きな電流を通過させることがある。そのためトランジスタのオン状態ドレインソース間抵抗ｒＤＳ（ＯＮ）が低いことが重要なファクタとなる。
更に、シリコン、酸化物、及び（キャビティ３１０中の）空気は、極めて異なる誘電率（例えば、それぞれ、１１．９、３．９、及び１．０）を有する。この値が低くなればなるほど、その領域に対して一層多くの電界線が引かれる。しかしながら、キャビティ３１０の深さＤが増加すると、その領域に引かれる電界線が一層少なくなり得る。この効果にとって、誘電率が下れば下がる程一層良好になる。
キャビティ３１０の深さＤが非常に大きいとき、等電位線はキャビティ３１０内に自由に広がり、絶縁層１０６の厚みが降伏電圧ＢＶｄｓｓを制限することはない。その結果、キャビティ３１０の深さＤが非常に大きいとき、ｎ−ドリフト領域１１４のドーピングは大幅に低減されるべきである。
図４の例では、キャビティ３１０が深さＤ約１．５μｍのときに、（絶縁層１０６が厚み約０．４μｍ、及び半導体領域１０８が厚み約０．８μｍで）、７００Ｖより高い降伏電圧ＢＶｄｓｓと、低いオン状態ドレインソース間抵抗ｒＤＳ（ＯＮ）を備えるＤＭＯＳトランジスタが実現され得る。
図５Ａ〜図５Ｃから図１９Ａ〜図１９Ｃは、本発明に従ったＤＭＯＳトランジスタを形成する方法を説明する図を示す。図５Ａ〜図１９Ａは平面図であり、図５Ｂ〜図１９Ｂは図５Ａ〜図１９Ａの５Ｂ―５Ｂから１９Ｂ―１９Ｂの線に沿った断面図であり、図５Ｃ〜図１９Ｃは、図５Ａ〜図１９Ａの５Ｃ―５Ｃから１９Ｃ―１９Ｃの線に沿った断面図である。
図５Ａ〜図５Ｃに示すように、この方法は、厚み約７５０μｍのバルク領域５０４、バルク領域５０４の上面を覆う厚み約０．４μｍの絶縁層５０６、及び絶縁層５０６の上面に接する厚み約０．４５μｍの単結晶半導体領域５１０を含む、従来方法で形成されたＳＯＩウエハ５０２を使用する。
また、ＳＯＩウエハ５０２は、絶縁層５０６に接し且つ単結晶半導体領域５１０の多数の隔離された領域を形成するように、単結晶半導体領域５１０を通って延びるトレンチ隔離構造ＴＯＸを含む（明確にするために、図では単結晶半導体領域５１０の１つの隔離された領域のみが示されている）。
更に、図５Ａ〜５Ｃに示すように、この方法は、先ず、単結晶半導体領域５１０上にパッド酸化物５１２の層を低圧化学気相堆積法（ＬＰＣＶＤ）等により堆積し、その後、パッド酸化物層５１２上にシリコン窒化物５１４をＬＰＣＶＤ等により堆積する。
この後、パターニングされたフォトレジスト層５１６がシリコン窒化物層５１４の上面上に形成される。パターニングされたフォトレジスト層５１６は、フォトレジストの層を堆積すること、及びマスクとして知られるパターニングされた黒／透明ガラス板を介して光を投影してフォトレジストの層上にパターニングされた画像を形成することを含む従来の方式により形成される。この光は露光されたフォトレジスト領域を軟化させる。その後、軟化したフォトレジスト領域が除去される。
図６Ａ〜図６Ｃに示すように、パターニングされたフォトレジスト層５１６が形成された後、単結晶半導体領域５１０の表面上の領域を露出させるように、従ってパターニングされたハードマスク５２０を形成するように、シリコン窒化物層５１４及びパッド酸化物層５１２の露出された領域が従来の方式で異方性エッチングされる。このようにしてパターニングされたハードマスク５２０は、シリコン窒化物層５１４及びパッド酸化物層５１２のエッチングによって画定されたパターンを有する。エッチングの後、パターニングフォトレジスト層５１６が従来の方式で除去される。
図７Ａ〜図７Ｃに示すように、ハードマスク５２０が形成された後、各々がバルク領域５０４の上面を露出する多数の開口５２２を形成するように、単結晶半導体領域５１０及び絶縁層５０６の露出された領域が異方性ドライエッチングされる。開口５２２は単結晶半導体領域５１０の領域を通って延び得る。単結晶半導体領域５１０は、その後、軽ドープドリフト領域を形成するように、従って横方向ＲＥＳＵＲＦ領域として機能するように、或いは重ドープ領域を形成するように注入される。或いは、開口５２２は、トレンチ隔離構造ＴＯＸを通って形成され得る。
次に、図８Ａ〜図８Ｃに示すように、エッチングによって露出されたシリコン表面上に酸化物層５２４を形成するようにＳＯＩウエハ５０２が酸化される。この後、窒化珪素の層が従来の方式で堆積される。次いで、バルク領域５０４の上面を露出させ、開口５２２の側壁の境界を提供する側壁スペーサ５２６を形成するように、窒化珪素層及び酸化物層５２４が従来の方式で異方性エッチバックされる。
図９Ａ〜図９Ｃに示すように、側壁スペーサ５２６が形成された後、バルク領域５０４にキャビティ５３０を形成するように、シリコンに選択的なエッチャントを用いて従来の方式でＳＯＩウエハ５０２がウェットエッチングされる。また、隣接する開口５２２間のキャビティ５３０の底面は、ウェット等方性エッチングを用いることによるピーク５３２を有する。ピーク５３２の高さを最小化するように、開口５２２の密度が配されるべきである。
更に図９Ｂに示すように、キャビティ５３０は、単結晶半導体領域５１０のトランジスタ部分５３４及び絶縁層５０６の下部部分の下に延びる。一旦、キャビティ５３０が形成されると、シリコン窒化物層５１４と側壁スペーサ５２６の窒化物部分とが従来のプロセスを用いて除去される。
シリコン窒化物層５１４及び側壁スペーサ５２６の窒化物部分の除去の後、図１０Ａ〜図１０Ｃに示すように、キャップ酸化物５３６の層がパッド酸化物層５１２上に、例えば、化学気相堆積によって、堆積される。更に図１０Ａ〜図１０Ｃに示すように、キャップ酸化物層５３６は開口５２２を覆うが充填はしない。
次に、図１１Ａ〜図１１Ｃに示すように、単結晶半導体領域５１０の上面の上に位置する、パッド酸化物層５１２とキャップ酸化物層５３６の一部とを除去して、単結晶半導体領域５１０の上面を露出させるように、従来の方式でＳＯＩウエハ５０２が平坦化される。
例えば、平坦な表面を形成するためにキャップ酸化物層５３６上に先ず平坦化材料が堆積され得る。その後、平坦化材料及び酸化物（キャップ酸化物層５３６及びパッド酸化物層５１２）を実質的に同じ速度でエッチングするエッチャントを用いて、ＳＯＩウエハ５０２がウェットエッチングされ得る。エッチングは、単結晶半導体領域５１０の上面が露出されるまで継続する。
或いは、酸化物の上側部分を除去するために化学機械研磨が用いられ得るが、単結晶半導体領域５１０の上面に損傷を与えずに化学機械研磨が実行できない限り、単結晶半導体領域５１０の上面を露出させるために用いられる可能性は低い。
また、更に図１１Ａ〜図１１Ｃに示すように、この平坦化は酸化物プラグ５４０を形成する。平坦化及び単結晶半導体領域５１０の上面の露出の後、図１２Ａ〜図１２Ｃに示すように、形成されるべきｐ型ウェル領域のドーパント濃度を設定するように、ボロン等のｐ型ドーパントが単結晶半導体領域５１０の上面にブランケット注入される。或いは、ブランケット注入は、ＳＯＩウエハ５０２が平坦化される前に実行されてもよい。
次に、図１３Ａ〜図１３Ｃに示すように、ゲート酸化物等の非導電層５４２が単結晶半導体領域５１０の上面上に形成される。非導電層５４２の形成の後、ゲート酸化物層５４２に接するようにポリシリコン層５４４が形成される。
ポリシリコン層５４４が形成されると、例えば、ドーズ量１．７９×ｌ０１６原子／ｃｍ３、及び注入エネルギー３０ＫｅＶのｎ型ブランケット注入を用いて、ポリシリコン層５４４がドープされる。その後、パターニングされたフォトレジスト層５４６が通常の方式でポリシリコン層５４４上に形成される。
次に、図１４Ａ〜図１４Ｃに示すように、ゲート５５０を形成するように、ポリシリコン層５４４の露出された領域が従来の方式でエッチング除去される。次いでパターニングされたフォトレジスト層５４６が従来の工程を用いて除去される。その後、図１５Ａ〜図１５Ｃに示すように、パターニングされたフォトレジスト層５５２が単結晶半導体領域５１０の上に従来の方式で形成される。
次に、ｎ−ドリフト領域５５４を形成するように、従ってｐ型ウェル領域５５６も形成するように、リン酸等のｎ型ドーパントが単結晶半導体領域５１０の上面に注入される。例えば、ｎ−ドリフト領域５５４は約ｌ×１０１６原子／ｃｍ３のドーパント濃度及び約３０〜５０μｍの長さを有し得る。キャビティ５３０の深さＤが増加するとともに、ドーピングが低減される。
或いは、多数のパターニングされたフォトレジスト層を使用して、等級化されたドーパント濃度を有するようにｎ型ドリフト領域５５４が形成されてもよい。例えば、ゲート５５０に最も近いｎ−ドリフト領域５５４の領域のドーパント濃度は約８×ｌ０１５原子／ｃｍ３であり得、ドーパント濃度は線形に増加してゲート５５０から最も遠くに位置する領域ではドーパント濃度が約３×ｌ０１６原子／ｃｍ３になり得る。次いでパターニングされたフォトレジスト層５５２が従来の方式で除去される。
パターニングされたフォトレジスト層５５２の除去の後、図１６Ａ〜図１６Ｃに示すように、パターニングされたフォトレジスト層５６０が単結晶半導体領域５１０上に従来の方式で形成される。次に、ｎ＋ソース領域５６２及びｎ＋ドレイン領域５６４を形成するように、ヒ素等のｎ型ドーパントが単結晶半導体領域５１０の上面に注入される。例えば、ｎ＋ソース領域５６２及びドレイン領域５６４はｌ×ｌ０１８原子／ｃｍ３のドーパント濃度を有し得る。次いで、パターニングされたフォトレジスト層５６０が従来の方式で除去される。
パターニングされたフォトレジスト層５６０の除去の後、図１７Ａ〜図１７Ｃに示すように、パターニングされたフォトレジスト層５６６が単結晶半導体領域５１０の上に従来の方式で形成される。次に、ｐ−ボディ領域５６８を形成するように、ボロン等のｐ型ドーパントが、単結晶半導体領域５１０の上面に斜めに注入される。この注入は、形成されるべきＤＭＯＳトランジスタの閾値電圧を設定する。次いで、パターニングされたフォトレジスト層５６６が従来の方式で除去される。
パターニングされたフォトレジスト層５６６の除去の後、図１８Ａ〜図１８Ｃに示すように、パターニングされたフォトレジスト層５６９が単結晶半導体領域５１０の上に従来の方式で形成される。次に、ｐ−ボディ領域５６８に接するｐ＋コンタクト領域５７０を形成するように、ボロン等のｐ型ドーパントが単結晶半導体領域５１０の上面に注入される。例えば、ｐ＋コンタクト領域５７０はｌ×１０１８原子／ｃｍ３のドーパント濃度を有し得る。
このように、ｎ−ドリフト領域５５４は、ｐ型ウェル領域５５６、ｐ−ボディ領域５６８、及びｐ＋コンタクト領域５７０を含むドープ領域に接する。また、ｐ−ボディ領域５６８のチャネル領域５７２は、ｎ−ドリフト領域５５４とｎ＋ソース領域５６２との間に水平に位置し、それらに接する。（ｎ＋ソース領域５６２及びｐ＋コンタクト領域５７０の下に位置するｐ−ボディ領域５６８内に深いｐ型領域を形成するためなど、追加的な垂直のｐ型注入を行なってもよく、例えば、ｐ型領域に更に合わせるように、マスクを形成し、注入し、マスクを除去する等の上述と同様の方式で行なう。）
その後、図１９Ａ−１９Ｃに示すように、パターニングされたフォトレジスト層５６９が従来の方式で除去される。従来の高速熱プロセスが用いられて注入物のドライブ及び活性化が行なわれる（或いは、各注入の後などに、多数回注入物がドライブイン及び活性化されてもよい）。注入物がドライブ及び活性化されると、この方法は、従来のバックエンド処理工程で継続してＤＭＯＳトランジスタの形成を完了する。
このように、ＳＯＩウエハ５０２にキャビティ５３０を備える横方向ＤＭＯＳトランジスタを形成する方法が開示されている。この方法では、単結晶半導体領域５１０及び絶縁層５０６を通る多数の開口を選択的にエッチングすることにより、キャビティ５３０を形成し、ＳＯＩウエハ５０２のバルク領域５０４に対応する数の領域を露出させる。
また、この方法では、多数の開口５２２の側壁に接するように多数の側壁スペーサを形成し、多数の開口５２２を介してバルク領域５０４をウェットエッチングして、開口５２２の各々の下に位置する単一のキャビティ５３０を形成する。キャビティ５３０が形成されると、この方法では開口５２２を塞ぐ多数のプラグ５４０も形成する。
図２０は本発明に従ったＤＭＯＳトランジスタ２０００の例を説明する断面図を示す。ＤＭＯＳトランジスタ２０００はＤＭＯＳトランジスタ３００に似ているため、両方のトランジスタに共通の構造を示すために同じ参照番号を使用している。
図２０に示すように、ＤＭＯＳトランジスタ２０００は、ＤＭＯＳトランジスタ２０００がｎ−ドリフト領域１１４の代わりにｎ−ドリフト領域２０１０を用いるという点で、ＤＭＯＳトランジスタ３００とは異なる。Ｎ型ドリフト領域２０１０は、ｎ−ドリフト領域１１４より薄いため、ｐ型ウェル領域１１０の一部をｎ−ドリフト領域２０１０の下に位置させることができる。
また、キャビティ３１０も短いため、ゲート１３２の最も近くに位置するキャビティ３１０のエッジは、キャビティ３１０に最も近いゲート１３２のエッジに一致して位置する垂直ラインから水平分離距離ＸＳＯＮだけ、水平に離間する。この場合、キャビティ３１０は、ドリフト領域２０１０の全てより少ない部分の直下に位置する。
ＤＭＯＳトランジスタ２０００の動作は、ＤＭＯＳトランジスタ３００と同じであるが、ｎ−ドリフト領域２０１０と、ｎ−ドリフト領域２０１０の下に位置するｐ型ウェル領域１１０の一部との間の接合を横切る空乏領域が、ｎ−ドリフト領域１１４の下に位置するｐ型ウェル領域１１０の一部と共に、ｎ−ドリフト領域１１４を実質的に覆う点が異なる。
ＤＭＯＳトランジスタ２０００は、約２．５×ｌ０１５原子／ｃｍ３のドーパント濃度を有するように単結晶半導体領域５１０にｐ型ドーパントを注入し、次いでトレンチ隔離領域ＴＯＸが形成される前に、単結晶半導体領域５１０の上面上にｎ型エピタキシャル層を成長させることによって、形成され得る。
更に、バルク領域５０４がウェットエッチングされるとき、キャビティ５３０の長さを短くするように、より少ない開口５２２が形成される。また、続いてｎ−ドリフト領域２０１０が形成されるとき、約３．０×１０１５原子／ｃｍ３のドーパント濃度を有するように、より低い注入エネルギーを用いてｎ−ドリフト領域２０１０が形成される。
図２１Ａ及び図２１Ｂは、本発明に従ったＤＭＯＳトランジスタ２０００の動作を更に説明するグラフを示す。図２１Ａのグラフは、ＤＭＯＳトランジスタ２０００のシミュレートされた降伏電圧ＢＶｄｓｓ対キャビティ３１０の深さＤを比較する。図２１Ａに示すように、正しいキャビティ３１０の深さＤを用いると、約６００Ｖの降伏電圧ＢＶｄｓｓが実現され得る。
図２１Ｂのグラフは、シミュレートされた降伏電圧ＢＶｄｓｓ対水平分離距離ＸＳＯＮ（ゲート１３２のエッジとキャビティ３１０のエッジとの間で測定）を比較する。図２１Ｂに示すように、キャビティ３１０のエッジとゲート１３２のエッジとの間に小さな水平分離が存在するとき、最も高い降伏電圧が実現され得る。
図２０の例では、キャビティ３１０が約１４μｍの深さＤを有するとき、（絶縁層１０６が厚み約１．０μｍ、ｎ−ドリフト領域２０１０が厚み約２．２５μｍ、及び、ｎ−ドリフト領域２０１０の直下のｐ型ウェル領域１１０が厚み約２．２μｍで）、約６００Ｖの降伏電圧ＢＶｄｓｓを備えるＤＭＯＳトランジスタが実現され得る。従って、ＤＭＯＳトランジスタ２０００は、ＤＭＯＳトランジスタ３００より僅かに低い降伏電圧ＢＶｄｓｓを有するが、ＤＭＯＳトランジスタ２０００のキャビティ３１０の深さＤは実質的に大きい。
当業者であれば、本発明の特許請求の範囲から逸脱することなく、記載された実施形態に変更が行なわれ得ること、及び他の多くの実施形態が可能であることが理解されるであろう。

Claims (15)

  1. ＤＭＯＳトランジスタであって、
    シリコンオンインシュレータ（ＳＯＩ）構造を有し、
    前記ＳＯＩ構造が、
    上面を有するバルク領域、
    前記バルク領域の上面に接し、上面及び底面を有する絶縁層、及び、
    前記絶縁層の前記上面に接する単結晶半導体領域、
    を有し、
    前記単結晶半導体領域が、
    前記絶縁層に接する第１の導電型のドープ領域、
    前記絶縁層に接する第２の導電型のドリフト領域、及び、
    前記絶縁層の前記底面の一部を露出させる、前記バルク領域内のキャビティ、
    を有し、
    前記絶縁層の前記底面の前記一部が、前記ドリフト領域の直下に位置する、
    ＤＭＯＳトランジスタ。
  2. 請求項１に記載のＤＭＯＳトランジスタであって、
    前記単結晶半導体領域が、
    前記ドリフト領域に接し且つ前記ドープ領域から離間して位置する前記第２の導電型のドレイン領域、及び、
    前記ドープ領域に接し且つ前記ドリフト領域から離間して位置する前記第２の導電型のソース領域、
    を更に有し、
    前記ドリフト領域及び前記ソース領域の間に水平に位置し且つそれらに接する前記ドープ領域のチャネル領域、
    を更に含むＤＭＯＳトランジスタ。
  3. 請求項２に記載のＤＭＯＳトランジスタであって、前記ドープ領域が、
    前記絶縁層に接するウェル領域、
    前記ウェル領域より高いドーパント濃度を有し、前記ウェル領域に接し、前記チャネル領域を含む、ボディ領域、及び、
    前記ボディ領域より高いドーパント濃度を有し、前記ボディ領域に接するコンタクト領域、
    を含むＤＭＯＳトランジスタ。
  4. 請求項２に記載のＤＭＯＳトランジスタであって、
    前記チャネル領域に接し、その上に位置する非導電層、及び、
    前記非導電層に接し、前記チャネル領域の上に位置するゲート、
    を更に含むＤＭＯＳトランジスタ。
  5. 請求項４に記載のＤＭＯＳトランジスタであって、前記ドリフト領域が前記絶縁層に接する、ＤＭＯＳトランジスタ。
  6. 請求項４に記載のＤＭＯＳトランジスタであって、前記ドープ領域が前記ドリフト領域と前記絶縁層との間に垂直に位置する、ＤＭＯＳトランジスタ。
  7. 請求項４に記載のＤＭＯＳトランジスタであって、前記キャビティが前記ゲートの一部の直下に位置する、ＤＭＯＳトランジスタ。
  8. 請求項４に記載のＤＭＯＳトランジスタであって、前記キャビティのいかなる部分も、前記ゲートの任意の部分の直下に位置しない、ＤＭＯＳトランジスタ。
  9. 請求項８に記載のＤＭＯＳトランジスタであって、前記ゲートの最も近くに位置する前記キャビティのエッジが、前記キャビティの最も近くに位置する前記ゲートのエッジに一致して位置する垂直ラインから水平に離間する、ＤＭＯＳトランジスタ
  10. ＤＭＯＳトランジスタを形成する方法であって、
    シリコンオンインシュレータ（ＳＯＩ）構造のバルク領域上で対応する複数の領域を露出させるように、単結晶半導体領域及び絶縁層を介する複数の開口を選択的にエッチングすることであって、前記複数の開口が複数の側壁を有すること、
    前記複数の開口の前記複数の側壁に接する複数の側壁スペーサを形成すること、及び、
    前記開口の各々の下に位置する単一のキャビティを形成するように、前記複数の開口を介して前記バルク領域をウェットエッチングすること、
    を含む方法。
  11. 請求項１０に記載の方法であって、前記複数の開口を塞ぐ複数の非導電プラグを形成することを更に含む方法。
  12. 請求項１０に記載の方法であって、第１の導電型のドープ領域及び第２の導電型のドリフト領域を形成することを更に含み、前記ドープ領域が前記絶縁層に接し、前記ドリフト領域が前記ボディ領域に接する、方法。
  13. 請求項１２に記載の方法であって、前記キャビティが前記ドリフト領域の全ての直下に位置する方法。
  14. 請求項１２に記載の方法であって、前記キャビティが前記ドリフト領域の全てより少ない部分の直下に位置する、方法。
  15. 請求項１２に記載の方法であって、前記第２の導電型のソース及びドレイン領域を形成することを更に含み、前記ソース領域が前記ドープ領域に接し且つ前記ドリフト領域から離間し、前記ドレイン領域が前記ドリフト領域に接し且つ前記ドープ領域から離間する、方法。
JP2014508559A 2011-04-26 2012-04-26 ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ Active JP6073862B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/094,645 2011-04-26
US13/094,645 US8524548B2 (en) 2011-04-26 2011-04-26 DMOS Transistor with a cavity that lies below the drift region
PCT/US2012/035249 WO2012149184A2 (en) 2011-04-26 2012-04-26 Dmos transistor with cavity below drift region

Publications (3)

Publication Number Publication Date
JP2014517509A true JP2014517509A (ja) 2014-07-17
JP2014517509A5 JP2014517509A5 (ja) 2015-06-18
JP6073862B2 JP6073862B2 (ja) 2017-02-01

Family

ID=47067253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014508559A Active JP6073862B2 (ja) 2011-04-26 2012-04-26 ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ

Country Status (5)

Country Link
US (1) US8524548B2 (ja)
EP (1) EP2724378B1 (ja)
JP (1) JP6073862B2 (ja)
CN (1) CN103503151B (ja)
WO (1) WO2012149184A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
CN105023938B (zh) * 2015-08-25 2018-08-24 西华大学 一种soi横向功率器件耐压结构及其制备方法
US10854455B2 (en) * 2016-11-21 2020-12-01 Marvell Asia Pte, Ltd. Methods and apparatus for fabricating IC chips with tilted patterning
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
CN117012835B (zh) * 2023-10-07 2024-01-23 粤芯半导体技术股份有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN117116971A (zh) * 2023-10-24 2023-11-24 绍兴中芯集成电路制造股份有限公司 Soi衬底及其制备方法、晶体管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188438A (ja) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法
US6211551B1 (en) * 1997-06-30 2001-04-03 Matsushita Electric Works, Ltd. Solid-state relay
JP2002110987A (ja) * 2000-09-26 2002-04-12 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2003504875A (ja) * 1999-07-12 2003-02-04 デイヴィーズ、ロバート、ブルース 受動部品用のモノリシック低誘電率プラットフォームおよび製造方法
JP2006173204A (ja) * 2004-12-13 2006-06-29 Toyota Motor Corp 半導体装置の製造方法
JP2007123823A (ja) * 2005-09-28 2007-05-17 Denso Corp 半導体装置およびその製造方法
JP2007158139A (ja) * 2005-12-07 2007-06-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008541421A (ja) * 2005-05-03 2008-11-20 エヌエックスピー ビー ヴィ 半導体デバイスの製造方法および該製造方法により得られた半導体デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389569A (en) * 1992-03-03 1995-02-14 Motorola, Inc. Vertical and lateral isolation for a semiconductor device
EP1113492B9 (en) * 1999-12-31 2010-02-03 STMicroelectronics S.r.l. Method for manufacturimg a SOI wafer
EP1319252B1 (en) 2000-09-21 2012-02-15 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
CN1663049A (zh) * 2002-06-26 2005-08-31 剑桥半导体有限公司 横向半导体器件
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
GB0411971D0 (en) 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Semiconductor device and method for manufacture
JP4624084B2 (ja) * 2004-11-24 2011-02-02 トヨタ自動車株式会社 半導体装置とその製造方法
WO2006109265A1 (en) * 2005-04-14 2006-10-19 Nxp B.V. Semiconductor device and method for manufacture
US7489018B2 (en) * 2005-04-19 2009-02-10 Kabushiki Kaisha Toshiba Transistor
US7602037B2 (en) 2007-03-28 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
JP2010251344A (ja) * 2009-04-10 2010-11-04 Hitachi Ltd 半導体装置およびその製造方法
US8482031B2 (en) 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188438A (ja) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法
US6211551B1 (en) * 1997-06-30 2001-04-03 Matsushita Electric Works, Ltd. Solid-state relay
JP2003504875A (ja) * 1999-07-12 2003-02-04 デイヴィーズ、ロバート、ブルース 受動部品用のモノリシック低誘電率プラットフォームおよび製造方法
JP2002110987A (ja) * 2000-09-26 2002-04-12 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2006173204A (ja) * 2004-12-13 2006-06-29 Toyota Motor Corp 半導体装置の製造方法
JP2008541421A (ja) * 2005-05-03 2008-11-20 エヌエックスピー ビー ヴィ 半導体デバイスの製造方法および該製造方法により得られた半導体デバイス
JP2007123823A (ja) * 2005-09-28 2007-05-17 Denso Corp 半導体装置およびその製造方法
JP2007158139A (ja) * 2005-12-07 2007-06-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8524548B2 (en) 2013-09-03
EP2724378B1 (en) 2020-01-22
WO2012149184A3 (en) 2013-01-10
CN103503151B (zh) 2016-08-24
EP2724378A2 (en) 2014-04-30
US20120273881A1 (en) 2012-11-01
EP2724378A4 (en) 2015-07-29
CN103503151A (zh) 2014-01-08
WO2012149184A2 (en) 2012-11-01
JP6073862B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
US11610968B2 (en) LDMOS transistor and method of forming the LDMOS transistor with improved Rds*Cgd
US9842903B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
JP6073862B2 (ja) ドリフト領域の下にキャビティを備えるｄｍｏｓトランジスタ
US9899477B2 (en) Edge termination structure having a termination charge region below a recessed field oxide region
JP2010534921A (ja) 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
JP5404550B2 (ja) 半導体装置の製造方法及び半導体装置
US20160163804A1 (en) Vertical high-voltage mos transistor and method of forming the mos transistor with improved on-state resistance
JP2003060204A (ja) Ｄｍｏｓトランジスタの製造方法
JP2003060205A (ja) Ｄｍｏｓトランジスタの製造方法
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
US10741687B2 (en) Trench DMOS transistor with reduced gate-to-drain capacitance
KR20190090270A (ko) 반도체 소자 및 그 제조 방법
EP2724377B1 (en) Dmos transistor with a slanted super junction drift structure
US9818859B2 (en) Quasi-vertical power MOSFET and methods of forming the same
TWM620290U (zh) 整合型溝道分離式功率元件
CN108682686B (zh) 一种深槽半导体器件耐压终端及其制造方法
CN112864223A (zh) 半导体晶体管及其制作方法
KR20090057716A (ko) 고전압 소자의 제조 방법
KR100298194B1 (ko) 트렌치 게이트 구조를 갖는 전력소자
US11545396B2 (en) Semiconductor structure and method for forming the same
KR101301583B1 (ko) 전력용 반도체소자의 제조방법
KR20180087535A (ko) 차폐형 게이트 구조의 전력 mosfet
TWM635837U (zh) 半導體裝置
CN110649100B (zh) 具有经改进rds*cgd的ldmos晶体管及形成所述ldmos晶体管的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170105

R150 Certificate of patent or registration of utility model

Ref document number: 6073862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250