JP2012079805A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2012079805A JP2012079805A JP2010221598A JP2010221598A JP2012079805A JP 2012079805 A JP2012079805 A JP 2012079805A JP 2010221598 A JP2010221598 A JP 2010221598A JP 2010221598 A JP2010221598 A JP 2010221598A JP 2012079805 A JP2012079805 A JP 2012079805A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- semiconductor
- cavity
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 半導体装置10は、支持層2と、支持層2上に設けられているとともに、一部に空洞4が形成されている絶縁層12と、絶縁層12上に設けられているとともに、複数種類の不純物領域20,23,24で構成される半導体素子構造が形成されている半導体層14を備えている。絶縁層12は、支持層12と半導体層14の間の膜厚が薄い第1部分8と膜厚が厚い第2部分6を有している。第1部分8と第2部分6で構成される窪み22は、半導体層14側に形成されている。空洞4は、絶縁層12の第2部分6に設けられている。
【選択図】図1
Description
(特徴1)半導体装置は、支持層と絶縁層と半導体層が積層した構造を備えている。絶縁層には窪みが形成されており、その窪み内には半導体層が侵入している。
(特徴2)半導体装置の縦断面を観察したときに、第2部分に設けられている空洞の少なくとも一部が、絶縁層の第1部分よりも上方に位置している。
(特徴3)上記空洞の少なくとも一部は、上記窪みに侵入している半導体浸入部の深さ方向の中点よりも上方に位置している。
(特徴4)実施例1の第2絶縁膜充填工程では、ステップカバレッジを意図的に悪化させる。これにより、第2絶縁膜がトレンチ内に充填されるときに、トレンチ内に空洞が残り易くなる。
図1を参照し、半導体装置10について説明する。半導体装置10は、SOI基板16の半導体層14に複数の不純物領域を有するダイオードである。半導体装置10は横型のダイオードであり、絶縁層12を介して支持層2の表面に設けられている半導体層14と、半導体層14の表面に設けられている電極18,26を備えている。支持層2の厚みt2は、およそ1〜400μmである。支持層2の材料として、シリコン単結晶が用いられている。支持層2には、不純物としてホウ素(B)又はリン(P)が用いられている。支持層2の不純物濃度は厚み方向に一定であり、およそ1×1012cm−3以上である。支持層2は、接地電位に固定されている。半導体層14の厚みt14は、およそ0.1〜30μmである。半導体層14の材料として、シリコン単結晶が用いられている。半導体層14には、不純物としてリン(P)が用いられている。半導体層14の不純物濃度は厚み方向に一定であり、およそ1×1012〜1×1015cm−3である。半導体層14の一部に、カソード領域24とアノード領域20とドリフト領域23が形成されている。カソード領域24とアノード領域20ドリフト領域23が、特許請求の範囲の半導体素子構造に相当する。
図7,8を参照し、半導体装置110について説明する。以下の説明では、半導体装置10と相違する部分だけを説明する。半導体装置110では、空洞4内にシリカビーズ32が充填されている。シリカビーズ32は絶縁体であり、空洞4の下面4aと上面4bに接している。シリカビーズ32が下面4aと上面4bに接しているので、第2部分6が自重で潰れることがない。第2部分6の形状が維持され、窪み22を確実に形成することができる。空洞4内にシリカビーズ32を充填することにより、空洞4内の隙間を確保しながら第2部分6の剛性を高くすることができる。なお、シリカビーズに代えて、熱酸化膜等の絶縁材料を充填してもよい。また、空洞4内に絶縁性の液体材料を充填してもよい。液体材料が空洞4の下面4aと上面4bに接している場合、空洞4内に隙間が存在しなくなるが、この場合でも第2部分6の柔軟性を維持しつつ、第2部分6の形状を維持することができる。よって、空洞4内に絶縁性の液体材料が充填されていても、半導体装置10を高耐圧にしつつ、半導体層14に亀裂が発生することを抑制することができる。
図9を参照し、半導体装置210について説明する。以下の説明では、半導体装置10と相違する部分だけ説明する。半導体装置210では、第2部分6の空洞204が支持層2に接している。すなわち、支持層2の一部が絶縁層12に接していない。空洞204が第1部分8を一巡しているので、第1部分8が熱膨張したときの力を緩和することができる。
4:空洞
6:第1部分
8:第2部分
10:半導体装置
12:絶縁層
14:半導体層
22:窪み
30:トレンチ
32:シリカビーズ
50:積層基板
Claims (4)
- 支持層と、
前記支持層上に設けられているとともに、一部に空洞が形成されている絶縁層と、
前記絶縁層上に設けられているとともに、複数種類の不純物領域で構成される半導体素子構造が形成されている半導体層と、を備えており、
前記絶縁層は、前記支持層と前記半導体層の間の膜厚が薄い第1部分と厚い第2部分とを有しており、
前記第1部分と前記第2部分で構成される窪みが前記半導体層側に形成されており、
前記空洞は、前記絶縁層の第2部分に設けられている半導体装置。 - 前記空洞内に絶縁体の充填部材が配置されており、
前記充填部材が、前記空洞の下面と上面に接するように配置されている請求項1に記載の半導体装置。 - 第1絶縁膜と半導体層が積層している積層基板を用意する工程と、
前記第1絶縁膜の表面から前記半導体層の内部まで至るとともに、平面視したときに、第1絶縁膜を一巡するトレンチを形成するトレンチ形成工程と、
前記トレンチ内に空洞を残しながら前記トレンチ内に第2絶縁膜を形成する第2絶縁膜形成工程と、
前記積層基板の第1絶縁膜上に支持層を接合する接合工程と、を備えている半導体装置の製造方法。 - 前記トレンチ形成工程は、異方性エッチングをした後に等方性エッチングを実施する請求項3に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010221598A JP5711495B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010221598A JP5711495B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012079805A true JP2012079805A (ja) | 2012-04-19 |
JP5711495B2 JP5711495B2 (ja) | 2015-04-30 |
Family
ID=46239729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010221598A Expired - Fee Related JP5711495B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5711495B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01246850A (ja) * | 1988-03-29 | 1989-10-02 | Fujitsu Ltd | 半導体基板及びその製法 |
JPH0888377A (ja) * | 1994-09-14 | 1996-04-02 | Toshiba Corp | 半導体装置 |
JP2002515652A (ja) * | 1998-05-11 | 2002-05-28 | インフィネオン テクノロギース アーゲー | 高電圧半導体素子、及びその製造方法ならびに使用 |
-
2010
- 2010-09-30 JP JP2010221598A patent/JP5711495B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01246850A (ja) * | 1988-03-29 | 1989-10-02 | Fujitsu Ltd | 半導体基板及びその製法 |
JPH0888377A (ja) * | 1994-09-14 | 1996-04-02 | Toshiba Corp | 半導体装置 |
JP2002515652A (ja) * | 1998-05-11 | 2002-05-28 | インフィネオン テクノロギース アーゲー | 高電圧半導体素子、及びその製造方法ならびに使用 |
Also Published As
Publication number | Publication date |
---|---|
JP5711495B2 (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017162909A (ja) | 半導体装置 | |
US8487370B2 (en) | Trench semiconductor device and method of manufacturing | |
JP6193163B2 (ja) | 絶縁ゲート型半導体装置 | |
JP5648658B2 (ja) | 半導体装置の製造方法 | |
WO2013128833A1 (ja) | 半導体装置 | |
JP4910304B2 (ja) | 半導体装置 | |
JP2014192351A (ja) | 半導体装置の製造方法 | |
JP6264334B2 (ja) | 半導体装置 | |
CN102738235A (zh) | 单边存取装置及其制造方法 | |
JP6309907B2 (ja) | 半導体装置 | |
KR20200065688A (ko) | 수직형 메모리 장치 | |
JP6231377B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009531868A (ja) | マルチプレート分離構造を有する半導体デバイス | |
JP2015146399A (ja) | 半導体装置及び半導体装置の製造方法 | |
US9997595B2 (en) | Semiconductor device, a micro-electro-mechanical resonator and a method for manufacturing a semiconductor device | |
JP5026713B2 (ja) | 半導体装置の製造方法 | |
JP2016134546A (ja) | 半導体装置と、その製造方法 | |
WO2014128914A1 (ja) | 半導体装置 | |
JP5711495B2 (ja) | 半導体装置とその製造方法 | |
JP2015153783A (ja) | 半導体装置と半導体装置の製造方法 | |
JP7235124B2 (ja) | 半導体装置 | |
JP5549936B2 (ja) | 半導体装置 | |
JP2012142505A (ja) | 半導体装置およびその製造方法 | |
JP2012204564A (ja) | 半導体素子及び半導体素子の製造方法 | |
JP2013157587A (ja) | 化合物半導体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5711495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |